JPH10289997A

JPH10289997A - 半導体量子構造およびその製造方法

Info

Publication number: JPH10289997A
Application number: JP9113627A
Authority: JP
Inventors: Eiichi Kuramochi; 栄一倉持; Jiro Tenmyo; 二郎天明; Toshiaki Tamamura; 敏昭玉村; Hiromitsu Asai; 裕充浅井
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: NTT Inc
Priority date: 1997-04-16
Filing date: 1997-04-16
Publication date: 1998-10-27

Abstract

(57)【要約】【課題】各種電子・光デバイスに実用的に適用でき
る、均一な量子箱構造が得られるようにする。【解決手段】まず半導体基板１０１上に、微小な凸状
の部分からなる歪み導入体１０２を格子配列にて配置す
る。次に、半導体基板１０１に格子整合した半導体材料
からなるバッファ層１０３を形成し、これで歪み導入体
１０２を完全に埋め込む。次に、結晶成長装置中で、以
下の工程を連続的に行う。まず、半導体基板１０１にほ
ぼ格子整合する障壁材料層（バリア層）１０４を、バッ
ファ層１０３上に成長する。引き続いて、このバリア層
１０４上に歪み量子井戸層１０５を成長する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、量子効果を発現
する量子箱構造を備える半導体量子構造およびその製造
方法に関する

【０００２】

【従来の技術】半導体微細構造の厚みと幅が、半導体結
晶中の電子の波長程度になると、一次元あるいは０次元
に閉じこめられたキャリアによる量子効果が現れる。こ
のような構造は、量子細線，量子箱といわれ、その低次
元での量子効果を利用することにより、従来にはない高
性能な光デバイスや電子デバイスの実現が期待されてい
る。このような中で、半導体量子箱の製法として、２次
元の量子井戸膜をリソグラフィー技術により箱構造に加
工する手法が代表的であった。近年では、これに変わ
り、１回の結晶成長工程の中で、量子箱構造を自己組織
的に形成する手法が出現している。この新たな手法で
は、従来ではさけられなかった、主にリソグラフィー工
程の際に副次的に発生する損傷や汚染導入の問題が解消
されている。

【０００３】上述した量子箱製造法において、特に化合
物半導体へテロ構造の結晶成長中に量子箱構造を自己整
合的に形成する場合、最も有望でかつ現実的である手段
は、基板に対して格子整合しない歪み膜を成長する際に
生じる３次元島構造を利用するものである。よく知られ
ているように、一般に半導体基板上への化合物半導体薄
膜の結晶成長は、３つの結晶成長モードの１つであるＳ
Ｋ（Ｓｔｒａｎｓｋｉ−Ｋｒａｓｔｒｎｏｖ）モードに
属する。

【０００４】図８は、ＳＫモードの説明図である。図８
（ａ）に示すように、半導体基板８０１上に、無歪み半
導体バリア層８０２を形成した後、成長層８０３を成長
させると、その初期段階においては、成長層８０３はそ
の表面が平坦で２次元的な層をなしている。ここで、ホ
モエピタキシャル成長のように、成長層が無歪みの場合
は、成長終了までこの状況が保たれる。しかし、異種材
料によるヘテロエピタキシャル成長で格子不整合などに
よる歪みが存在する場合、成長層８０３は、初期段階を
経て、２次元３次元相転移を生じて第２の段階へ移行す
る。この、初期段階から第２の段階への相転移の結果、
図８（ｂ）に示すように、一様だった成長層８０３は、
濡れ層と呼ばれるごく薄い２次元層８０４を残し、多数
の３次元的な島構造８０５に凝集する。この島構造８０
５においては、格子定数が基板のものからずれること
で、歪みが緩和している。

【０００５】この相転移は、よく知られているように、
成長層の自由エネルギーを最小化する作用に基づくもの
である。具体的には、表面エネルギーと結晶歪みとのバ
ランスで決定される。そして、ミスフィット転位という
結晶欠陥による歪み緩和がおこらない範囲に、結晶歪み
を制御することで得た島構造は、コヒーレント島と呼ば
れる。そして、図８（ｃ）に示すように、以上のことに
より得たコヒーレント島からなる島構造８０５上に、バ
リア層８０６を形成すれば、その島構造８０５からなる
量子箱が得られる。上述したことが、量子箱の「ＳＫモ
ード自己形成法」として最近脚光を浴びている一連の手
法である。

【０００６】例えば、傾斜していない（１００）面基板
上に、ＭＢＥ法を用い、低い基板温度で成長速度を遅く
してＶ族原子安定化条件で成長を行えば、極微細かつ高
密度な量子箱、すなわち、コヒーレント島が得られる。
この場合、（１００）面を主面とした基板を用いること
により、基板上のステップ密度が最小となり、微小島形
成が起きやすくなる。また、低い基板温度とＶ族原子安
定化条件により、微小島が安定に成長する。そして、低
い基板温度で成長速度を遅くすることにより、原料の表
面マイグレーション長が小さくなり、高密度で微小なコ
ヒーレント島を発生させるのに役立つ。

【０００７】そして、分子線エピタキシー（ＭＢＥ）法
と有機金属気相成長法（ＭＯＶＰＥ）などの、高品質な
半導体微小へテロ構造を実現可能な結晶成長法を用いれ
ば、上述した構成の量子箱が実現できる。なお、低い基
板温度で成長を行う場合、ＭＢＥ法はＭＯＶＰＥ法に比
べて原料の基板表面での分解の制限を受けにくいため、
高品質な量子箱形成に有利である。例えば、ＭＢＥ法を
用い、図８で説明した手法で製造したＩｎＡｓ／ＧａＡ
ｓ量子箱構造からは、極低温における０次元閉じこめ励
起子からの発光が検出されるなど、興味深い現象が観察
されている。上述した「ＳＫモード自己形成法」による
量子箱構造では、材料，膜厚，歪み量，成長条件などを
変化させることで、エネルギー準位，箱密度，間隔など
をある程度制御できる。さらに、基板の面方位やオフ角
によっては、量子箱が特定の方向に整列性を有すると共
に、密度や均一性も高まる現象が報告されている。

【０００８】

【発明が解決しようとする課題】このように優れた性質
を有する、化合物半導体歪み膜の結晶成長中に自己組織
的に生じる量子箱構造であるが、これを各種電子・光デ
バイスに適用するためには、以下に示すように、解決し
なければならない重大な問題点があった。第１の問題
は、量子箱の均一性がなお不十分なことである。サイズ
バラツキだけをとっても、１０％以内でなければならな
いことが予測されているが、実際にはそれを遥かに越え
るものしか得られていなかった。さらに、組成や歪み量
のバラツキも、量子箱間の準位の均一性を悪化させてい
た。

【０００９】第２の問題は、量子箱が自己形成される位
置が、本質的にランダムに決定され、制御性を持たない
ことがある。箱密度や間隔が局所的に揺らいでいること
は、量子箱を活性層とした光デバイスが、既存のデバイ
スを越える性能を発揮することへの障害となっていた。
さらに、個々の量子箱をセルとしたメモリ素子、あるい
は、量子箱間のトンネル効果を利用した電子素子を実現
させるためには、基板上の所定の位置に量子箱を形成さ
せる技術が必要であった。従来より、窓開け選択成長，
Ｖ溝などのパターン加工基板，原子ステップや転位線の
利用などにより、特定の狭い領域あるいは線上に量子箱
形成領域を限る試みがなされている。しかし、それらの
試みでは、量子箱形成位置のランダムさを本質的に解決
することはなし得なかった。

【００１０】ここで、ＳＫモード成長において、量子箱
＝コヒーレント島の形成位置が、なぜランダムに決定さ
れるのかを説明する。最近の研究によれば、島の形成は
歪み薄膜における局所的な歪み場の揺らぎ、具体的に
は、微小島の膜厚の揺らぎに支配されていることが明ら
かにされつつある。ここで、図９を用いて、その状況を
説明する。この図９は、ＧａＡｓなどのＩＩＩ−Ｖ族化
合物半導体の結晶成長で、一般的なＶ族原子安定化条件
における成長の微視的モデルを示したものである。ＩＩ
Ｉ族原子面９０１とＶ族原子面９０２とが交互に積層さ
れた状態で、Ｖ族原子面９０２である成長表面上におい
ては、吸着ＩＩＩ族原子（ＩＩＩ）９０３が自由にマイ
グレーションしている。これが、ＩＩＩ族原子分子９０
４と核形成を起こして核９０５を形成し、それが発展し
て微小島９０６となる。

【００１１】微小島９０６は、あくまで準安定な状態で
あり、高い基板温度や成長中断下においては、分解消滅
することもある。また、微小島９０６は３次元的に凸の
形状となっているが、これは非常に微小であり、結晶成
長における平坦化作用のため高さ数原子層未満に留ま
る。従って、この、微小島９０６が存在しても、全体的
には２次元的状態と見なされる。この微小島９０６は、
歪みの有無に関わらず形成されるが、歪み膜成長の際に
おいては、まだ歪みの緩和は生じていないので、ＳＫモ
ード相転移以前の状態と考えられている。ところが、歪
み膜の成長を続け、微小島９０６が成長し、そこでの局
所歪みが臨界点を超えた場合、ついに歪みが緩和し、コ
ヒーレント島９０７に変化する。この場合、歪みが微小
島９０６のところで局所的に大きくなることにより、比
較的薄い歪み膜でＳＫモード相転移が生じてしまう。

【００１２】以上示したように、ＳＫモード成長におけ
るコヒーレント島の形成は、局所的な歪み場の揺らぎの
位置に形成されるため、その形成位置は、本質的にラン
ダムに決定されて制御性を持たない。このため、前述し
たように、従来では、均一な量子箱構造が得られていな
く、各種電子・光デバイスに実用的に適用できていない
という問題があった。この発明は、以上のような問題点
を解消するためになされたものであり、各種電子・光デ
バイスに実用的に適用できる、均一な量子箱構造が得ら
れるようにすることを目的とする。

【００１３】

【課題を解決するための手段】この発明の半導体量子構
造は、まず、半導体基板主面上に形成された複数の凸状
の部分からなり、凸状の部分上に局所的に歪みを導入す
る歪み導入層を備えた。また、歪み導入層を埋め込むよ
うに半導体基板上に形成され、半導体基板に格子整合す
る材料から構成されたバリア層を備えた。そして、バリ
ア層を介して、凸状の部分の上に配置された量子箱とな
る凸状の領域と、その凸状の領域より膜厚の薄い濡れ層
とからなり、半導体基板とは格子定数が異なる材料から
構成された半導体層を備えるようにした。このように構
成したので、歪み導入層の凸状の部分を、例えば正方格
子状に規則正しく配列させておけば、量子箱も正方格子
状に規則正しく配列した状態となる。また、この発明の
半導体量子構造の製造方法は、まず、半導体基板主面上
に、複数の凸状の部分からなり、凸状の部分の上に局所
的に歪みを導入する歪み導入層を形成する。次いで、歪
み導入層上を埋め込むように、半導体基板上に半導体基
板に格子整合する材料から構成されたバリア層を形成す
る。そして、半導体基板とは格子定数が異なる材料をそ
のバリア層上に成長し、凸状の部分上に前記バリア層を
介して配置した量子箱となる凸状の領域と、その凸状の
領域より膜厚の薄い濡れ層とからなる半導体層を形成す
るようにした。従って、歪み導入層の凸状の部分を、例
えば正方格子状に規則正しく配列して形成すれば、量子
箱も正方格子状に規則正しく配列した状態に形成され
る。

【００１４】

【発明の実施の形態】以下この発明の実施の形態を図を
参照して説明する。図１は、この発明の実施の形態にお
ける半導体量子構造の製造方法を示す説明図である。こ
の実施の形態においては、図１（ａ）に示すように、ま
ず半導体基板１０１上に、微小な凸状の部分からなる歪
み導入体１０２を格子配列にて配置する。次に、半導体
基板１０１に格子整合した半導体材料からなるバッファ
層１０３を形成し、これで歪み導入体１０２を完全に埋
め込む。次に、結晶成長装置中で、以下の工程を連続的
に行う。まず、半導体基板１０１にほぼ格子整合する障
壁材料層（バリア層）１０４を、バッファ層１０３上に
成長する。引き続いて、このバリア層１０４上に歪み量
子井戸層１０５を成長する。

【００１５】このとき、図１（ａ）に示すように、歪み
導入体１０２上には、局所的歪み場１０２ａが形成され
ているため、歪み量子井戸層１０５のＳＫモード成長に
よるコヒーレント島の形成は、その局所的歪み場１０２
ａ上において選択的に行われる。この結果、図１（ｂ）
に示すように、非常に薄い濡れ層１０６を伴って凸状の
コヒーレント島（凸状の領域）１０７が形成される。そ
して、この上に、バリア層１０８を形成することで、コ
ヒーレント島１０７からなる量子箱構造が形成される。
なお、バッファ層１０３は必ず必要なものではなく、バ
リア層１０４を半導体基板１０１上に形成し、このバリ
ア層１０４で歪み導入体１０２を埋め込むようにしても
よい。

【００１６】ところで、図９を用いて説明したように、
ＳＫモード成長におけるコヒーレント島の形成は、局所
的な歪み場の揺らぎの位置に形成される。この、ＳＫモ
ード成長の過程にみられる微小島や膜厚揺らぎの発生
は、ＭＢＥやＭＯＶＰＥなどの成長法や、それら成長時
における原料供給量および基板温度、加えて、成長させ
る基板の面方位などによって、大きく影響される。この
ため、同じ基板と同じ材料で、同じ膜厚の成長を行って
も、次に示すように、成長条件が異なれば全く異なった
ＳＫモード成長結果が得られる。

【００１７】すなわち、微小島などの局所的な歪みの揺
らぎを排除することで、ＳＫモードの２次元３次元相転
移（島形成）の発生を押さえ、比較的厚くしかも高品質
な歪み量子井戸を得る状態である。すなわち、この成長
条件では、コヒーレント島が得られない。すなわち、図
２に示すように、ＩＩＩ族原子面２０１上のＶ族原子面
２０２上に原子ステップ２０８上が高密度で存在する場
合、吸着ＩＩＩ族原子２０３は核を形成する前に原子ス
テップ２０８に取り込まれる確率が高くなる。この、ス
テップのみでの成長が起きるようにすれば、成長表面は
平坦に保たれる。従って、ステップのみで成長が起きる
ようにした場合では、歪み膜成長時には膜全体で歪みが
一様になるので、かなり厚い膜厚までＳＫモード相転移
を起こしにくくできる。

【００１８】このステップのみで成長を起こさせる具体
的な実現方法は、ステップ間隔の狭い傾斜基板を用いる
方法がある。また、その他の実現方法として、前述した
ＭＯＶＰＥ法などにおいて、基板温度を高くしておく方
法がある。そして、「ｓｕｒｆａｃｔａｎｔ」成長法を
利用することで、ステップのみでの成長を起こさせるこ
とができる。基板温度を高くしておく方法では、吸着原
子のマイグレーションを高め、ステップに取り込まれる
までの時間を短くすることで、ステップのみでの成長を
起こさせるようにできる。

【００１９】そして、膜成長時の基板温度を高くしてお
くことで、核の形成により微小島が生じても、それを熱
分解させる作用も期待できる。そして、場合によって
は、基板温度がある温度を超えた状態で膜成長を行う
と、微小島が全く生じないようにすることもできる。一
方、「ｓｕｒｆａｃｔａｎｔ」成長法、とくに「ｓｕｒ
ｆａｃｔａｎｔｍｅｄｉａｔｅｄｅｐｉｔａｘｙ」
法では、成長表面をＴｅなどの偏析性の高い「ｓｕｒｆ
ａｃｔａｎｔ」で被覆し、３次元化に伴う表面エネルギ
ーの増加を強調することによって、島発生を抑制するよ
うにしている。

【００２０】また「ｓｕｒｆａｃｔａｎｔ」成長法のな
かには、化合物半導体層の結晶成長において、ＩＩＩ族
原子とＶ族原子の同時供給をやめ、核形成を本質的に排
除する方法もある。ＭＢＥ法で、ＧａＡｓ基板上にＩｎ
Ａｓを成長する場合、通常のＡｓ安定化条件では、１原
子層前後で３次元化する。ところが、Ａｓ原料供給を停
止してＩｎ安定化条件で成長すると、３次元化が起こら
ず、また、ミスフィット転位も４原子層まで発生しない
ことが報告されている（文献：Ｔｏｕｒｎｉｅ他、Ｅｕ
ｒｏｐｈｙｓｃｓＬｅｔｔ．２５（１９９４）６６
６，同じく２６（１９９４）３１５に訂正）。Ｉｎ安定
下面に吸着したＩｎ原子は、単にマイグレーションが大
きいだけでなく、蒸発脱離までの寿命がきわめて短く、
過剰供給でのドロップレット発生も起こりにくい。この
ため、図２に示すような、基板ステップのみでの成長が
起きているものと考えられる。

【００２１】以上説明したように、ＳＫモード成長にお
いて、局所的な歪みの揺らぎを排除した状態では、島発
生が抑制される。そして、この発明では、このようなＳ
Ｋモード成長において、所定の位置によりＳＫモード成
長における２次元３次元相転移が発生しやすくなる箇所
を設けるようにしたものである。すなわち、基板と同じ
格子定数の上よりも、歪み場がある基板から格子定数が
ずれている場所の方が島の歪み量（自由エネルギー）が
小さくなり、ＳＫモード成長における２次元３次元相転
移がより発生しやすくなる。この歪み場は、例えば、前
述したように、歪み導入体を所定の間隔で配置しておく
ことで、歪み量子井戸層を成長させる下地の所定位置に
用意しておくことができる。

【００２２】ここで、上述したことにより量子箱構造の
形成における重要な点として、コヒーレント島が、歪み
導入体の上以外には形成されないようにしなければなら
ないことが挙げられる。このためには、以下に示す複数
のことが必要となる。まず、第１に、歪み導入体の配列
の最適化が重要である。すなわち、歪み導入体の間隔が
大きすぎると、歪み導入体が下層に形成されていない中
間位置にも、無秩序に島が形成されてしまう。また、量
子箱のサイズを均一にするためには、コヒーレント島に
凝集する材料の量を均一にする必要があるので、歪み導
入体間隔を均一にしておく必要がある。

【００２３】次に、第２として、図９を用いて説明した
ような、ＳＫモード成長における不規則な場所への核形
成→微小島→コヒーレント島形成の現象を排除すること
が必要となる。このためには、基板や材料および成長条
件などの組み合わせに応じて、種々の対応を選ぶ必要が
ある。まずは、ランダムに発生する微小島がすぐに熱分
解するか、原料種が核形成する前に基板面ステップに取
り込まれてしまうように、高い基板温度で成長する方法
がある。この方法は、ステップ間隔が狭い傾斜基板にお
いてはより有効である。ただし、ＩＩＩ族原子の種類に
よっては、高い基板温度では基板からの再蒸発が大きく
なりすぎ、所望の成長が得られない場合もある。このよ
うな場合は、「ｓｕｒｆａｃｔａｎｔ」成長法を用い、
核形成を抑制しつつ、かつ低い基板温度で成長する方法
がある。

【００２４】さらに、通常の結晶成長を行い、島形成す
る前に成長を中断し、微小島の熱分解を促進させる方法
もある。いずれにせよ、基板や材料および成長条件など
の組み合わせに応じて、核形成の抑制あるいは微小島の
分解を実現できる技術を適用すればよい。以上のことに
より、図３（ａ）に示すように、微小なコヒーレント島
が格子整列した状態を形成することが可能となる。これ
に対して、従来のようにＳＫモード成長のみでコヒーレ
ント島を形成すると、図３（ｂ）に示すように、そのコ
ヒーレント島は、ランダムに形成されてしまう。なお、
この図３は、原子間力顕微鏡により微細なパターンを観
察した結果を示す写真である。

【００２５】ところで、歪み導入体としては、次に示す
ように、歪み化合物半導体からなる微小ドットを用いる
ようにしてもよい。例えば、基板に格子整合しない歪み
化合物半導体膜を形成し、これを電子線リソグラフィー
により、断面長１００ｎｍ以下で所定の配置として形成
した微小ドットが、歪み導入体となる。図４（ａ）に示
すように、２次元３次元相転移が生じず、また、ミスフ
ィット転位も生じない状態で、基板に格子整合した層４
０１上に基板に格子整合しない歪み半導体膜４０２を成
長した場合、この歪み半導体膜４０２の面内格子定数は
基板と一致している。この状態では、歪み半導体膜４０
２の歪みは、一切緩和していない。ところが、図４
（ｂ）に示すように、この歪み半導体膜４０２を微細加
工することで、微小ドット４０３を形成すると、微小ド
ット４０３の上部では歪みが緩和する。これにより、こ
の微小ドット４０３は、この上にこの微小ドット４０３
を埋め込むように成長した半導体層に対し、歪み導入体
となりうる。

【００２６】また、歪み導入体としては、次に示すよう
に、誘電体材料からなる微小ドットを用いるようにして
もよい。これは、誘電体材料自身が歪みを内在している
からである。図５に示すように、基板に格子整合した層
５０１上に、誘電体からなる微小ドット５０２を配置形
成すると、微小ドット５０２が形成されたしたの層５０
２を歪ませ、局所歪み場を導入する。このことにより、
この微小ドットを埋め込むように成長した半導体層に対
して、微小ドットが歪み導入体となりうる。

【００２７】ところで、図２（ｃ）に示すように、局所
的歪み場１０２ａは、バリア層１０８にも有る。このた
め、このバリア層１０８上に歪み量子井戸層を形成すれ
ば、局所的歪み場１０２ａの位置に合わせてコヒーレン
ト島が形成されることになる。そして、この上にバリア
層を形成しまた歪み量子井戸層を形成すれば、同様に、
局所的歪み場の位置に合わせてコヒーレント島が形成さ
れる。すなわち、図６に示すように、コヒーレント島は
重畳形成されることになる。

【００２８】

【実施例】

実施例１以下、この発明の第１の実施例について説明する。この
実施例１においては、ＩｎＧａＡｓからなるドットパタ
ーンを歪み導入体として用いた。また、量子箱（コヒー
レント島）形成の材料としてＩｎＡｓを用いるようにし
た。ＩＩＩ−Ｖ族化合物半導体であるＩｎＡｓは、同じ
くＩＩＩ−Ｖ族化合物半導体であるＩｎＰ基板に対し
３．２％の大きな格子不整合を有している。このため、
ＩｎＰ上に成長したＩｎＡｓには圧縮歪みが生じる。Ｍ
ＢＥ法により、ＩｎＰ基板上にまずそれに格子整合した
ＩｎＡｌＡｓからなるバリア層を成長し、その上にＩｎ
Ａｓ層を成長すると、ＩｎＡｓ層は、典型的なＳＫモー
ドで成長するので、量子箱の形成が期待できる。

【００２９】以下より詳細に、この実施例１に関して説
明する。まず、図７（ａ）に示すように、ＩｎＰからな
る０．５度微傾斜（１００）面を有する基板７０１上
に、ＭＢＥ法により厚さ１０ｎｍのＩｎ_0.7Ｇａ_0.3Ａｓ
からなる層７０２を結晶成長した。この結晶成長に用い
たＭＢＥ装置は、一般的なクヌーセンセルを備えたもの
で、固体のＩｎ，Ｇａ，Ａｌ、そしてＡｓを原料ソース
とした。また、結晶成長時の基板温度は６００℃とし
た。Ｉｎ_0.7Ｇａ_0.3ＡｓはＩｎＰに対し１．５％の格子
不整合を有するため、形成した層７０２は内部に圧縮歪
みを有している。そして、この上に、電子ビームレジス
ト膜７０３（ＺＥＰ−５２０）を０．２μｍの厚さに塗
布した。

【００３０】次いで、図７（ｂ）に示すように、電子線
リソグラフィーにより、電子ビームレジストからなるマ
スクパターン７０３ａを形成した。このマスクパターン
７０３ａは、図７（ｆ）に示すように、１２０ｎｍ間隔
で正方格子状に配列し、一辺は７０ｎｍのサイズとし
た。次に、図７（ｃ）に示すように、マスクパターン７
０３ａをマスクとして、層７０２を選択的にエッチング
除去した。このエッチングでは、硫酸：過酸化水素：水
の混合液を用いたウエットエッチングを用いた。この結
果、高さ１０ｎｍの微小円柱状の歪み導入体７０４が形
成された。この歪み導入体７０４の径は、ウエットエッ
チングの時の再度エッチングにより、マスクパターン７
０３ａより小さくなり、５０ｎｍであった。しかし、そ
の配列は、マスクパターン７０３ａと同一となった。

【００３１】そして、これらを再び上述したＭＢＥ装置
に導入し、歪み導入体７０４を含む基板７０１上に、以
下の結晶成長を行った。まず、基板温度を５５０℃と
し、Ｉｎ_0.52Ａｌ_0.48Ａｓの薄膜を膜厚５０ｎｍに成長
した。この結果、図７（ｄ）に示すように、歪み導入体
７０４を埋め込み、表面が平坦化されたバリア層７０５
が形成された。このバリア層７０５は、基板７０１に格
子整合し、かつ量子閉じ込めのバリアとなる。続いて、
バリア層７０５上にＩｎＡｓ歪み薄膜を成長した。この
とき、基板温度を４００℃に下げ、成長開始と同時にＡ
ｓ原料の供給を停止した。この結果、図７（ｅ）に示す
ように、濡れ層７０６を伴ったコヒーレント島７０７
が、歪み導入体７０４形成位置に一致して形成された。

【００３２】このＩｎＡｓ歪み膜成長において、Ａｓ原
料の供給を停止したことにより、結晶成長雰囲気におけ
るＡｓ圧は、Ａｓ原料供給時より２桁程度減少したと見
られる。そして、このときの結晶成長面の反射高エネル
ギー電子回折（ＲＨＥＥＤ）像は、Ｉｎ安定化面特有の
４×２パターンに変化した。そして、ＩｎＡｓを９原子
層分成長したところで、Ｉｎ原料の供給も停止して成長
を終了した。この終了時のＲＨＥＥＤ像には、コヒーレ
ント島構造の発生を示すスポットが見られた。ここで、
Ａｓ原料の供給停止の目的は、前述の通り、歪み導入体
７０４形成上部以外の領域における核形成、つまり微小
島の発生を抑制することである。

【００３３】以上の結果得られた、バリア層７０５上の
コヒーレント島７０７の状態をＳＥＭにより観察したと
ころ、埋め込まれた歪み導入体７０４の配列通りに、Ｉ
ｎＡｓからなるコヒーレント島７０７の配列が形成され
ていた。観察した５μｍ×５μｍの広い領域にわたっ
て、全てのコヒーレント島７０７は周期１２０ｎｍの格
子に配列しており、その格子の格子点を外れたところに
は、島の形成はみられなかった。個々のコヒーレント島
は、観察の結果、高さ１０ｎｍで底辺の直径４０ｎｍの
円盤状であり、そのサイズのばらつきは１０％未満であ
った。そして、このコヒーレント島上にバリア層を形成
すれば、コヒーレント島からなる量子箱構造が完成す
る。

【００３４】比較例１以下、上述した実施例１に対する
比較例１として、歪み導入体を形成せずに、バリア層上
にＩｎＡｓ歪み薄膜を成長するようにした。この結果、
形成されたＩｎＡｓ歪み薄膜の表面は平坦で、島構造は
ひとつも生じていなかった。前述したように、このＩｎ
Ａｓ歪み薄膜の成長では、Ｉｎ安定化条件で行うように
したので、核形成が抑圧されることにより、不規則な量
子箱の発生も抑圧され、一様な厚さ９原子層のＩｎＡｓ
歪み膜厚が形成されたと考えられる。従って、この比較
例の結果からも明らかなように、実施例１で形成した埋
め込まれた歪み導入体による局所的歪み場が、一様なＩ
ｎＡｓ歪み薄膜を量子箱配列に変える原動力になってい
ることを示している。

【００３５】実施例２以下、この発明の第２の実施例について説明する。ま
ず、ＧａＡｓからなる微傾斜（１００）面を有する基板
上に、内部に引っ張り応力を持つＳｉＮからなる歪み導
入体を２５０ｎｍ間隔の正方格子に配列形成した。引っ
張り応力のＳｉＮの膜形成では、高周波プラズマＣＶＤ
法を用い、基板温度３５０℃，プラズマ出力を１００Ｗ
とした。この条件で５×１０⁹ｄｙｎ・ｃｍ^-2の引っ張
り応力、比屈折率１．８７のＳｉＮの膜が得られる。内
部歪みはＳｉＮ膜の化学量論的組成がＳｉ₃Ｎ₄からずれ
ることに起因している。ＳｉＮ膜が厚いほど導入する歪
み量も大きくできるが、厚すぎると半導体に転位や結晶
欠陥を導入してしまう。本例では適切な厚さとして２０
ｎｍを選んだ。

【００３６】そして、このＳｉＮ膜を電子ビームリソグ
ラフィー技術により加工し、ＳｉＮからなる歪み導入体
を形成した。この形成において、レジストパターをマス
クとしたエッチングは、Ｃ₂Ｆ₆ガスを用いたＲＦプラズ
マ反応性イオンエッチングにより行った。加えて、これ
らを、純水で希釈した弗酸にその温度を２０℃に保った
状態で軽く浸すことで、直径６０ｎｍの歪み導入体を形
成し、それ以外の領域のＳｉＮ膜を完全に除去した。そ
の後レジストパターンを完全に除去した。

【００３７】この上に、ＭＯＶＰＥ法により次の成長を
行った。まず基板温度を７５０℃とし、ＧａＡｓからな
るバッファ層を１０ｎｍ成長した。続いて、このバッフ
ァ層上に、Ａｌ_0.5Ｇａ_0.5Ａｓからなる下部バリア層を
５０ｎｍ成長した。この工程でＳｉＮからなる歪み導入
体は完全に埋め込まれた。さらに、形成された下部バリ
ア層の表面はほぼ平坦化された。続いて、下部バリア層
上にＧａＡｓからなるキャップ層を１０ｎｍ成長した
後、成長を終了した。このＭＯＶＰＥ成長では、減圧条
件で水素をキャリアガスとして用い、原料ガスとしてト
リメチルガリウム，トリメチルアルミニウム，及び，ア
ルシンを使用した。

【００３８】次いで、ＭＢＥ法により、基板温度６００
℃として次に示す成長を行った。まず、キャップ層上に
Ａｌ_0.5Ｇａ_0.5Ａｓからなるバリア層を３０ｎｍ成長し
た。ここで、このように、下部バリア層，キャップ層，
バリア層と形成していくのは、次に示すことを理由とし
ている。すなわち、ＭＯＶＰＥによる成膜の後、一度大
気に触れてから、ＭＢＥによる成膜を行う。このため、
アルミニウムを含む層表面には自然酸化膜が形成され、
この上には歪み層を直接形成できない。このため、ＭＯ
ＶＰＥ法による成膜で、下部バリア層およびその上にキ
ャップ層を形成した状態としておく必要がある。以上示
したように、ＭＢＥの形成段階において、キャップ層上
に再度バリア層を形成したら、引き続き、Ｉｎ_0.3Ｇａ
_0.7Ａｓ歪み層を１２原子層成長し、そこで成長を終了
した。

【００３９】ＩＩＩ−Ｖ族化合物半導体であるＩｎ_0.3
Ｇａ_0.7Ａｓは、同じくＧａＡｓ基板に対し２．２％の
大きな格子不整合を有し、ＧａＡｓ上に成長したＩｎ
_0.3Ｇａ₀ _.7Ａｓには圧縮歪みが生じる。ＭＢＥ法によ
り、ＧａＡｓ基板上にまずそれに格子整合したＡｌＧａ
Ａｓバリア層を成長し、その上にＩｎ_0.3Ｇａ_0.7Ａｓを
成長すると、Ｉｎ_0.3Ｇａ_0.7Ａｓは、典型的なＳＫモー
ドで成長するので、量子箱の形成が期待できる。そし
て、この歪み層の成長においては、前述した実施例１と
は異なる手法を用いた。すなわち、ＩｎＧａＡｓ層の成
長は、Ａｓ原料は供給したままのＡｓ安定化条件で行っ
た。また、核形成に伴う微小島発生の抑制には、高い基
板温度と、基板の微傾斜を用いた。この基板の傾斜に関
しては、［０−１１］方向に２度傾斜させることで、ス
テップ間隔を約１０ｎｍまで狭めた。これらの条件は、
後述するように、歪み導入体が形成されている格子点以
外への、コヒーレント島形成の抑圧に効果的であった。

【００４０】以上示したことにより、バリア層上には、
規則正しく格子配列されたコヒーレント島が濡れ層を伴
って形成された。この状態をＳＥＭにより観察したとこ
ろ、バッファ層に埋め込まれた歪み導入体配列の通り
に、Ｉｎ_0.3Ｇａ_0.7Ａｓからなるコヒーレント島が形成
されていた。観察した５μｍ×５μｍの広い領域にわた
って全ての量子箱は周期２５０ｎｍの格子に配列してお
り、格子点を外れたところに量子箱は見られなかった。
個々の量子箱は高さ２０ｎｍ、底辺の直径１２０ｎｍの
ディスク状であり、そのサイズのばらつきは１０％未満
であった。そして、このコヒーレント島上にバリア層を
形成すれば、コヒーレント島からなる量子箱構造が完成
する。

【００４１】比較例２以下、上述した実施例２に対する比較例２として、Ｓｉ
Ｎからなる歪み導入体を形成せずに、バリア層上にＩｎ
ＧａＡｓ歪み薄膜を成長するようにした。この結果、成
長した歪み膜表面には、わずかながら島構造が観察され
たものの、全体的には平坦であった。すなわち、この比
較例２においては、核形成および微小島の効果的抑制に
より、一様な厚さ１２原子層の歪みＩｎ_0.3Ｇａ_0.7Ａｓ
層が形成されたと考えられる。ここで、この比較例２に
おいてわずかながらコヒーレント島が形成されたが、こ
れは次に示す理由によるものと考えられる。すなわち、
この比較例２では、比較例１ほど完全には核形成が抑制
できないことと、また、実施例２のような量子箱配列に
おける歪みの緩和がない分、より歪みが大きいことなど
が考えられる。

【００４２】以上説明したように、この比較例２の結果
からも明らかなように、バリア層下に埋め込まれた歪み
導入体の作る歪み場が、一様な歪み薄膜をコヒーレント
島に変える原動力になっていることを示している。な
お、この発明は、上述した実施例のみに限定されるもの
ではない。例えば、次に示す材料の構成においても、歪
み導入体の配列に一致したコヒーレント島の配列が得ら
れる。すなわち、歪み導入体配列を設けたＧａＡｓ基板
の上に、基板に格子整合するＡｌＧａＡｓまたはＩｎＧ
ａＰからなる半導体層を設け、基板に格子整合するＡｌ
ＧａＡｓまたはＡｌＩｎＧａＡｓからなるバリア層を設
け、この上に、ＩｎＡｓまたはＩｎＧａＡｓからなるコ
ヒーレント島（量子箱）を形成する場合である。

【００４３】また、歪み導入体配列を設けたＩｎＰ基板
の上に、基板に格子整合する、ＩｎＧａＡｓ，ＩｎＡｌ
Ａｓ，ＡｌＧａＰ，ＩｎＧａＡｓＰ，もしくは，ＡｌＧ
ａＡｓＰのいずれか一つからなる半導体層を設け、基板
に格子整合するＩｎＧａＡｓ，ＩｎＡｌＡｓ，ＩｎＧａ
ＡｓＰ，ＡｌＧａＡｓＰのいずれか一つからなるバリア
層を設け、ＩｎＡｓ，ＩｎＧａＡｓ，ＩｎＧａＡｓＰの
いずれか一つからなるコヒーレント島を形成する場合に
ついても同様である。また、歪み導入体としては、基板
に格子整合しないＩｎＧａＡｓ，ＩｎＡｌＡｓ，ＩｎＧ
ａＡｓＰ，ＡｌＧａＡｓＰのいずれか一つからなり、そ
の断面長が最大１００ｎｍを越えない微小ドット形状を
備えるものであってもよい。さらに、歪み導入体が、例
えば、高解像度リソグラフィーを施すことで作成され
た、内部歪みを有する誘電体材料からなる微小ドットで
あってもよい。

【００４４】

【発明の効果】以上説明したように、この発明では、ま
ず、半導体基板主面上に、複数の凸状の部分からなり、
凸状の部分の上に局所的に歪みを導入する歪み導入層を
備えるようにした。また、歪み導入層上を埋め込むよう
に、半導体基板に格子整合する材料から構成されたバリ
ア層を備えるようにした。そして、バリア層を介して、
凸状の部分の上に配置された量子箱となる凸状の領域
と、その凸状の領域より膜厚の薄い濡れ層とからなり、
半導体基板とは格子定数が異なる材料から構成された半
導体層を備えるようにした。この結果、この発明によれ
ば、歪み導入層の凸状の部分を、例えば正方格子状に規
則正しく配列させておけば、量子箱も正方格子状に規則
正しく配列した状態となり、各種電子・光デバイスに実
用的に適用できる、均一な量子箱構造を得ることができ
る。

【図面の簡単な説明】

【図１】この発明の実施の形態における半導体量子構
造の製造方法を示す説明図である。

【図２】ＳＫモード成長の１例を説明するための斜視
図である。

【図３】微小なコヒーレント島が格子整列して形成さ
れた状態を示す原子間力顕微鏡による写真である。

【図４】格子定数が異なる材料を積層した状態を示す
説明図である。

【図５】内部に歪みを内在する微小ドットにより結晶
が歪んだ状態を示す説明図である。

【図６】コヒーレント島は重畳形成され状態を示す透
過型電子顕微鏡写真である。

【図７】この発明の実施例１における製造方法を説明
するための説明図である。

【図８】ＳＫモード成長を示す説明図である。

【図９】ＳＫモード成長の１例を説明するための斜視
図である。

【符号の説明】

１０１…半導体基板、１０２…歪み導入体、１０２ａ…
局所的歪み場、１０３…バッファ層、１０４…障壁材料
層（バリア層）、１０５…歪み量子井戸層、１０６…濡
れ層、１０７…コヒーレント島、１０８…バリア層。

───────────────────────────────────────────────────── フロントページの続き (72)発明者浅井裕充東京都新宿区西新宿三丁目19番２号日本電信電話株式会社内

Claims

【特許請求の範囲】

【請求項１】半導体基板主面上に形成された複数の凸
状の部分からなり、前記凸状の部分の上に局所的に歪み
を導入する歪み導入層と、前記歪み導入層を埋め込むように前記半導体基板上に形
成され、前記半導体基板に格子整合する材料から構成さ
れたバリア層と、前記バリア層を介して、前記凸状の部分の上に配置され
た量子箱となる凸状の領域と、前記凸状の領域より膜厚
の薄い濡れ層とからなり、前記半導体基板とは格子定数
が異なる材料から構成された半導体層とを少なくとも備
えたことを特徴とする半導体量子構造。
【請求項２】請求項１記載の半導体量子構造におい
て、前記半導体基板の主面は、（１００）より傾斜している
ことを特徴とする半導体量子構造。
【請求項３】請求項１または２記載の半導体量子構造
において、前記歪み導入層は、前記半導体基板と格子定数が異なる
材料から構成されていることを特徴とする半導体量子構
造。
【請求項４】請求項１または２記載の半導体量子構造
において、前記歪み導入層は、歪みを内在する材料から構成されて
いることを特徴とする半導体量子構造。
【請求項５】半導体基板主面上に、複数の凸状の部分
からなり、前記凸状の部分上に局所的に歪みを導入する
歪み導入層を形成する第１の工程と、前記歪み導入層上を埋め込むように、前記半導体基板上
に前記半導体基板に、格子整合する材料から構成された
バリア層を形成する第２の工程と、前記半導体基板とは格子定数が異なる材料を前記バリア
層上に成長し、前記凸状の部分上に前記バリア層を介し
て配置した量子箱となる凸状の領域と、前記凸状の領域
より膜厚の薄い濡れ層とからなる半導体層を形成する第
３の工程とを備えたことを特徴とする半導体量子構造の
製造方法。