JPH0714924Y2 - 放電電源回路付きインサーキットテスタ並びに測定、放電兼用電源回路付きインサーキットテスタ - Google Patents
放電電源回路付きインサーキットテスタ並びに測定、放電兼用電源回路付きインサーキットテスタInfo
- Publication number
- JPH0714924Y2 JPH0714924Y2 JP1886588U JP1886588U JPH0714924Y2 JP H0714924 Y2 JPH0714924 Y2 JP H0714924Y2 JP 1886588 U JP1886588 U JP 1886588U JP 1886588 U JP1886588 U JP 1886588U JP H0714924 Y2 JPH0714924 Y2 JP H0714924Y2
- Authority
- JP
- Japan
- Prior art keywords
- discharge
- circuit
- voltage
- power supply
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【考案の詳細な説明】 産業上の利用分野 本考案は被測定物とコンデンサとの並列回路を対象とす
る放電電源回路や測定、放電兼用電源回路を備えたイン
サーキットテスタに関する。
る放電電源回路や測定、放電兼用電源回路を備えたイン
サーキットテスタに関する。
従来の技術 従来、種々の電子機器等はその電気回路を構成するた
め、抵抗やインダクタンスとコンデンサとの並列回路を
使用している。又、抵抗やインダクタンスに対し、コン
デンサが等価的に並列状態になっているものもある。こ
のような電気回路は、通常小形化と取り扱い等に好適な
実装基板の形にして機器の組み立てを行なっている。し
かし、プリント基板に電気部品を半田付けし、単に実装
基板を構成しただけのものをそのまま用いると、当然製
品化後の修理コストが増大する。そこで、実装基板は装
着前にインサーキットテスタを用い、基板に実装された
部品の電気的特性を測定して検査を行ない、実装基板の
良否の判定を行なっている。
め、抵抗やインダクタンスとコンデンサとの並列回路を
使用している。又、抵抗やインダクタンスに対し、コン
デンサが等価的に並列状態になっているものもある。こ
のような電気回路は、通常小形化と取り扱い等に好適な
実装基板の形にして機器の組み立てを行なっている。し
かし、プリント基板に電気部品を半田付けし、単に実装
基板を構成しただけのものをそのまま用いると、当然製
品化後の修理コストが増大する。そこで、実装基板は装
着前にインサーキットテスタを用い、基板に実装された
部品の電気的特性を測定して検査を行ない、実装基板の
良否の判定を行なっている。
このようなインサーキットテスタには測定時における実
装基板のテスタに対する固定方式の違いからプレス式と
バキューム式がある。前者では実装基板を検査治具たる
フィクスチャー（ピンポード）上に乗せ、多数の押え棒
を突設したプレス板を上方から下降させて挟持し、固定
するのに対し、後者ではプレス板はなく、実装基板をフ
ィクスチャー上に吸引し、固定する。固定後には第３図
に示す放電機能付き測定電源回路を用い、プレス式イン
サーキットテスタではピンボード10上に乗せたプリント
基板（図示なし）に実装され、並列接続したコンデンサ
12を有する被測定物14の抵抗値R1の測定を行ない、更に
コンデンサ12に蓄えられている電荷の放電を行なってい
る。即ち、電源16から被測定物14に定電圧（その値E1）
を印加し、そこに流れる電流を定常値I1に達してから電
流計18で測定し、マイクロコンピュータ等の演算手段を
含む計測部20で抵抗値R1をR1＝E1/I1の式から算出す
る。又、この抵抗値R1を計測部20において、更に適正が
判断すれば、実装基板の良否の判定が行なえる。なお、
22、24は配線抵抗（それらの抵抗値r1、r1′）である。
測定後には直ちにスイッチ26を閉じ、保護抵抗（その値
R2）28を通じて、コンデンサ12の電荷を放電する。因み
に、配線抵抗値r1、r1′が保護抵抗値として十分の大き
さであれば、この保護抵抗28は必要ない。
装基板のテスタに対する固定方式の違いからプレス式と
バキューム式がある。前者では実装基板を検査治具たる
フィクスチャー（ピンポード）上に乗せ、多数の押え棒
を突設したプレス板を上方から下降させて挟持し、固定
するのに対し、後者ではプレス板はなく、実装基板をフ
ィクスチャー上に吸引し、固定する。固定後には第３図
に示す放電機能付き測定電源回路を用い、プレス式イン
サーキットテスタではピンボード10上に乗せたプリント
基板（図示なし）に実装され、並列接続したコンデンサ
12を有する被測定物14の抵抗値R1の測定を行ない、更に
コンデンサ12に蓄えられている電荷の放電を行なってい
る。即ち、電源16から被測定物14に定電圧（その値E1）
を印加し、そこに流れる電流を定常値I1に達してから電
流計18で測定し、マイクロコンピュータ等の演算手段を
含む計測部20で抵抗値R1をR1＝E1/I1の式から算出す
る。又、この抵抗値R1を計測部20において、更に適正が
判断すれば、実装基板の良否の判定が行なえる。なお、
22、24は配線抵抗（それらの抵抗値r1、r1′）である。
測定後には直ちにスイッチ26を閉じ、保護抵抗（その値
R2）28を通じて、コンデンサ12の電荷を放電する。因み
に、配線抵抗値r1、r1′が保護抵抗値として十分の大き
さであれば、この保護抵抗28は必要ない。
このようにコンデンサ12を測定後に直ちに放電させるの
は、いつまでも電荷が残っていると、その後の取り扱い
や他の部品の測定等に不都合があるためである。しか
し、スイッチ26を閉じている時間を長くすれば、確かに
種々の静電容量のコンデンサ12に対し、いずれも良く放
電させることができるが、当然実装基板の良否の判定を
短時間に終了することができなくなる。そこで、スイッ
チ26を一定時間例えば数msの間だけ閉じ、又は電圧計30
をコンデンサ12の両端に接続して、その両端電圧が０に
なるまで閉じ、再び開放して測定を終了している。
は、いつまでも電荷が残っていると、その後の取り扱い
や他の部品の測定等に不都合があるためである。しか
し、スイッチ26を閉じている時間を長くすれば、確かに
種々の静電容量のコンデンサ12に対し、いずれも良く放
電させることができるが、当然実装基板の良否の判定を
短時間に終了することができなくなる。そこで、スイッ
チ26を一定時間例えば数msの間だけ閉じ、又は電圧計30
をコンデンサ12の両端に接続して、その両端電圧が０に
なるまで閉じ、再び開放して測定を終了している。
考案が解決しようとする課題 しかしながら、このような放電機能付き測定電源回路に
おいて、前者のようにスイッチ26を一定時間だけ閉じる
ものではコンデンサ12の静電容量が大きいと放電時間が
不足して電荷が残り、逆に小さいと放電時間が不必要に
長いことになる。又、後者のようにスイッチ26を電圧計
30の目盛が０になるまで閉じるものでは、例え電圧が０
になってもコンデンサ12の内部抵抗や配線抵抗22、24等
により、依然として電荷が残る。何故なら、電流が流れ
ていても、コンデンサ12の静電容量に基づく電圧はそれ
らの内部抵抗等の電圧降下により相殺され、電圧計30の
目盛は０を示すようになるからである。
おいて、前者のようにスイッチ26を一定時間だけ閉じる
ものではコンデンサ12の静電容量が大きいと放電時間が
不足して電荷が残り、逆に小さいと放電時間が不必要に
長いことになる。又、後者のようにスイッチ26を電圧計
30の目盛が０になるまで閉じるものでは、例え電圧が０
になってもコンデンサ12の内部抵抗や配線抵抗22、24等
により、依然として電荷が残る。何故なら、電流が流れ
ていても、コンデンサ12の静電容量に基づく電圧はそれ
らの内部抵抗等の電圧降下により相殺され、電圧計30の
目盛は０を示すようになるからである。
本考案はこのような従来の問題点に着目してなされたも
のであり、被測定物に並列接続しているコンデンサの静
電容量に応じた放電時間で、確実に放電を行うことによ
り、実装基板を短時間に測定して検査し、その良否の判
定を正確に行える放電電源回路付きインサーキットテス
タと、更に被測定物の測定も行える測定、放電兼用電源
回路付きインサーキットテスタを提供することを目的と
する。
のであり、被測定物に並列接続しているコンデンサの静
電容量に応じた放電時間で、確実に放電を行うことによ
り、実装基板を短時間に測定して検査し、その良否の判
定を正確に行える放電電源回路付きインサーキットテス
タと、更に被測定物の測定も行える測定、放電兼用電源
回路付きインサーキットテスタを提供することを目的と
する。
課題を解決するための手段 上記目的を達成するための手段を、以下実施例に対応す
る第１図及び第２図を用いて説明する。
る第１図及び第２図を用いて説明する。
この放電電源回路付きインサーキットテスタは被測定物
36に並列接続しているコンデンサ38を対象にし、その並
列回路40の一端42にアースを介して接続する電源44と、
その並列回路40に印加する電源電圧E2をアース電位に切
り換える印加電圧切換器46と、その印加電圧を入力端子
を介して並列回路40の他端48に直接加えるオペアンプ50
と、そのオペアンプ50の出力端子と並列回路40の他端48
との間に介在する放電電流検出抵抗52と、その検出抵抗
52の両端電圧Ｖを測定する電圧計54と、その測定電圧Ｖ
をコンデンサ38の放電を終了するしきい値電圧Vdと比較
して放電終了信号S1を出力する電圧比較器56とからなる
放電電源回路を備えるものである。
36に並列接続しているコンデンサ38を対象にし、その並
列回路40の一端42にアースを介して接続する電源44と、
その並列回路40に印加する電源電圧E2をアース電位に切
り換える印加電圧切換器46と、その印加電圧を入力端子
を介して並列回路40の他端48に直接加えるオペアンプ50
と、そのオペアンプ50の出力端子と並列回路40の他端48
との間に介在する放電電流検出抵抗52と、その検出抵抗
52の両端電圧Ｖを測定する電圧計54と、その測定電圧Ｖ
をコンデンサ38の放電を終了するしきい値電圧Vdと比較
して放電終了信号S1を出力する電圧比較器56とからなる
放電電源回路を備えるものである。
又、測定、放電兼用電源回路付きインサーキットテスタ
では上記並列回路40の一端42とアースとの間に直列接続
により、更に定常電流値検出信号S2を出力する電流計64
を付加する。
では上記並列回路40の一端42とアースとの間に直列接続
により、更に定常電流値検出信号S2を出力する電流計64
を付加する。
作用 上記のように構成した放電電源回路を備えると、並列接
続しているコンデンサ38を有する被測定物36に定電圧を
印加して測定した後、印加電圧切換器46により、オペア
ンプ50の非反転入力端子（＋）に加わる電圧を０（アー
ス電位）に切り換えることができる。すると、オペアン
プ50のイマジナリショートにより、反転入力端子（−）
の電位も０になる。そこで、コンデンサ38に蓄えられた
電荷は放電電流検出抵抗52を通って、オペアンプ50の出
力端子に流れ込む。この検出抵抗52の両端電圧Ｖは電圧
計54で測定し、電圧比較器56に入れる。電圧比較器56で
はその測定電圧Ｖとコンデンサ38の静電容量に応じた放
電を終了するしきい値電圧Vdとを比較し、放電終了信号
S1を出力する。なお、印加電圧切換器46により、電源44
からオペアンプ50の非反転入力端子（＋）に加わる電圧
を一旦マイナスにした後、０にするとコンデンサ38の放
電を一層早めて、放電電流検出抵抗52の両端電圧Ｖをし
きい値以下にすることができる。
続しているコンデンサ38を有する被測定物36に定電圧を
印加して測定した後、印加電圧切換器46により、オペア
ンプ50の非反転入力端子（＋）に加わる電圧を０（アー
ス電位）に切り換えることができる。すると、オペアン
プ50のイマジナリショートにより、反転入力端子（−）
の電位も０になる。そこで、コンデンサ38に蓄えられた
電荷は放電電流検出抵抗52を通って、オペアンプ50の出
力端子に流れ込む。この検出抵抗52の両端電圧Ｖは電圧
計54で測定し、電圧比較器56に入れる。電圧比較器56で
はその測定電圧Ｖとコンデンサ38の静電容量に応じた放
電を終了するしきい値電圧Vdとを比較し、放電終了信号
S1を出力する。なお、印加電圧切換器46により、電源44
からオペアンプ50の非反転入力端子（＋）に加わる電圧
を一旦マイナスにした後、０にするとコンデンサ38の放
電を一層早めて、放電電流検出抵抗52の両端電圧Ｖをし
きい値以下にすることができる。
又、測定、放電兼用電源回路を備えると、電流計64を付
加することにより、コンデンサ38の放電に先立つ、被測
定物36の測定にも使える。即ち、電源44から印加電圧切
換器46を経て、オペアンプ50の非反転入力端子（＋）に
定電圧E2を印加すると、イマジナリショートにより、そ
の反転入力端子（−）に定電圧E2が現われ、被測定物36
に印加する。そこで、被測定物36とコンデンサ38との並
列回路40の一端42とアースとの間に介在する電流計64
で、被測定物36に流れる電流を、定常電流値I2に達して
から測定して検出信号S2を出力する。この結果、被測定
物36の抵抗値R4は定電圧値E2と定常電流値I2の商から算
出可能となる。
加することにより、コンデンサ38の放電に先立つ、被測
定物36の測定にも使える。即ち、電源44から印加電圧切
換器46を経て、オペアンプ50の非反転入力端子（＋）に
定電圧E2を印加すると、イマジナリショートにより、そ
の反転入力端子（−）に定電圧E2が現われ、被測定物36
に印加する。そこで、被測定物36とコンデンサ38との並
列回路40の一端42とアースとの間に介在する電流計64
で、被測定物36に流れる電流を、定常電流値I2に達して
から測定して検出信号S2を出力する。この結果、被測定
物36の抵抗値R4は定電圧値E2と定常電流値I2の商から算
出可能となる。
実施例 以下、添付図面に基づいて、本考案の実施例を説明す
る。
る。
第１図は本考案を適用したプレス式インサーキットテス
タの放電電源回路を含む要部を示す構成図である。図
中、32は上方に突出したプローブピン34（34a、34b）を
有するピンボード、36はその上に乗せたプリント基板
（図示なし）に実装され、並列接続したコンデンサ38を
有する抵抗器、コイル等の被測定物である。このような
被測定物36を測定する場合、そこに並列接続しているコ
ンデンサ38には当然電荷が蓄えられているので、測定後
には直ちにその電荷を放電させる必要がある。そこで、
コンデンサ38を対象とする放電電源回路を備える。この
放電電源回路はその並列回路40の一端42にアースを介し
て接続する電源44と、その並列回路40に印加する電源電
圧E2をアース電位に切り換える印加電圧切換器例えば切
換スイッチ46と、その印加電圧を入力端子を介して並列
回路40の他端48に直接加えるオペアンプ50と、そのオペ
アンプ50の出力端子と並列回路40の他端48との間に介在
する放電電流検出抵抗52と、その検出抵抗52の両端電圧
Ｖを測定する電圧計54と、その測定電圧Ｖをコンデンサ
38の静電容量に応じた放電を終了するしきい値電圧Vd例
えば10mVと比較して放電終了信号S2を出力する電圧比較
器56とからなり、その放電終了信号S2はマイクロコンピ
ュータ等の演算手段を含む計測部58に入る。なお、配線
抵抗60、62の各抵抗値r2、r2′は放電電流検出抵抗52の
抵抗値R3に比べ小さく、無視できる。
タの放電電源回路を含む要部を示す構成図である。図
中、32は上方に突出したプローブピン34（34a、34b）を
有するピンボード、36はその上に乗せたプリント基板
（図示なし）に実装され、並列接続したコンデンサ38を
有する抵抗器、コイル等の被測定物である。このような
被測定物36を測定する場合、そこに並列接続しているコ
ンデンサ38には当然電荷が蓄えられているので、測定後
には直ちにその電荷を放電させる必要がある。そこで、
コンデンサ38を対象とする放電電源回路を備える。この
放電電源回路はその並列回路40の一端42にアースを介し
て接続する電源44と、その並列回路40に印加する電源電
圧E2をアース電位に切り換える印加電圧切換器例えば切
換スイッチ46と、その印加電圧を入力端子を介して並列
回路40の他端48に直接加えるオペアンプ50と、そのオペ
アンプ50の出力端子と並列回路40の他端48との間に介在
する放電電流検出抵抗52と、その検出抵抗52の両端電圧
Ｖを測定する電圧計54と、その測定電圧Ｖをコンデンサ
38の静電容量に応じた放電を終了するしきい値電圧Vd例
えば10mVと比較して放電終了信号S2を出力する電圧比較
器56とからなり、その放電終了信号S2はマイクロコンピ
ュータ等の演算手段を含む計測部58に入る。なお、配線
抵抗60、62の各抵抗値r2、r2′は放電電流検出抵抗52の
抵抗値R3に比べ小さく、無視できる。
このような放電電源回路を備えておくと、並列接続して
いるコンデンサ38を有する被測定物36に定電圧を印加し
て抵抗値等を測定した後、印加電圧切換器たる切換スイ
ッチ46を操作して速やかに、オペアンプ50の非反転入力
端子（＋）をアース側に切り換え、そこに加わる電圧を
０に調整することができる。すると、オペアンプ50のイ
マジナリショートにより、反転入力端子（−）の電位も
０になる。そこで、コンデンサ38に蓄えられた電荷は放
電電流検出抵抗52を通って、オペアンプ50の出力端子に
流れ込む。因みに、オペアンプの入力インピダンスは非
常に大きく、出力インピダンスは非常に小さい。この検
出抵抗52の両端電圧Ｖは電圧計54で測定し、電圧比較器
56に入れる。電圧比較器56ではその測定電圧Ｖとコンデ
ンサ38の静電容量に応じた放電を終了するしきい値電圧
Vdとを比較し、確実に放電終了信号S2を出力する。この
放電終了信号S2は計測部58に入ると確認されるため、他
の部品の測定等に速やかに移行できる。なお、印加電圧
切換器46により、電源44からオペアンプ50の非反転入力
端子（＋）に加わる電圧を一旦マイナスにした後、０に
するとコンデンサ38の放電を一層早めて、放電電流検出
抵抗の両端電圧Ｖを速やかにしきい値以下にすることが
できる。
いるコンデンサ38を有する被測定物36に定電圧を印加し
て抵抗値等を測定した後、印加電圧切換器たる切換スイ
ッチ46を操作して速やかに、オペアンプ50の非反転入力
端子（＋）をアース側に切り換え、そこに加わる電圧を
０に調整することができる。すると、オペアンプ50のイ
マジナリショートにより、反転入力端子（−）の電位も
０になる。そこで、コンデンサ38に蓄えられた電荷は放
電電流検出抵抗52を通って、オペアンプ50の出力端子に
流れ込む。因みに、オペアンプの入力インピダンスは非
常に大きく、出力インピダンスは非常に小さい。この検
出抵抗52の両端電圧Ｖは電圧計54で測定し、電圧比較器
56に入れる。電圧比較器56ではその測定電圧Ｖとコンデ
ンサ38の静電容量に応じた放電を終了するしきい値電圧
Vdとを比較し、確実に放電終了信号S2を出力する。この
放電終了信号S2は計測部58に入ると確認されるため、他
の部品の測定等に速やかに移行できる。なお、印加電圧
切換器46により、電源44からオペアンプ50の非反転入力
端子（＋）に加わる電圧を一旦マイナスにした後、０に
するとコンデンサ38の放電を一層早めて、放電電流検出
抵抗の両端電圧Ｖを速やかにしきい値以下にすることが
できる。
第２図は本考案を適用したプレス式インサーキットテス
タの測定、放電兼用電源回路を含む要部を示す構成図で
ある。この実施例は上記実施例に比べ、上記実施例で示
した並列回路40の一端42とアースとの間に直列接続によ
り、更に電流計64を介在させ、そこで測定した定常電流
値検出信号S2を計測部に与える点が異なっているが、他
は全て等しい。従って、以下では同一のものには同一の
符号を用いて説明する。
タの測定、放電兼用電源回路を含む要部を示す構成図で
ある。この実施例は上記実施例に比べ、上記実施例で示
した並列回路40の一端42とアースとの間に直列接続によ
り、更に電流計64を介在させ、そこで測定した定常電流
値検出信号S2を計測部に与える点が異なっているが、他
は全て等しい。従って、以下では同一のものには同一の
符号を用いて説明する。
このように電流計64を付加すると、コンデンサ38の放電
に先立つ、被測定物36の測定にも使えるようになるた
め、測定、放電兼用電源回路を備えたことになる。そこ
で、被測定物36の抵抗値R4の測定を行なうには、先ず電
源44から印加電圧切換器46を経て、オペアンプ50の非反
転入力端子（＋）に定電圧E2を印加し、イマジナリショ
ートを利用して、その反転入力端子（−）に定電圧E2を
発生させ、被測定物36に印加する。すると、電流計64
で、被測定物36に流れる電流を、定常電流値I2に達して
から測定して検出信号S2を出力することができる。この
検出信号S2は計測部58に入るので、被測定物36の抵抗値
R4は定電圧値E2と定常電流値I2の商から算出可能とな
る。又、コンデンサ38の放電動作は上記実施例と同様で
ある。この結果、被測定物36の抵抗値R4の測定とそこに
並列接続しているコンデンサ38の放電とを合せた一連の
動作を短時間に、確実に行なえる。
に先立つ、被測定物36の測定にも使えるようになるた
め、測定、放電兼用電源回路を備えたことになる。そこ
で、被測定物36の抵抗値R4の測定を行なうには、先ず電
源44から印加電圧切換器46を経て、オペアンプ50の非反
転入力端子（＋）に定電圧E2を印加し、イマジナリショ
ートを利用して、その反転入力端子（−）に定電圧E2を
発生させ、被測定物36に印加する。すると、電流計64
で、被測定物36に流れる電流を、定常電流値I2に達して
から測定して検出信号S2を出力することができる。この
検出信号S2は計測部58に入るので、被測定物36の抵抗値
R4は定電圧値E2と定常電流値I2の商から算出可能とな
る。又、コンデンサ38の放電動作は上記実施例と同様で
ある。この結果、被測定物36の抵抗値R4の測定とそこに
並列接続しているコンデンサ38の放電とを合せた一連の
動作を短時間に、確実に行なえる。
なお、上記各実施例ではプレス式インサーキットテスタ
について説明したが、バキューム式インサーキットテス
タでも同様である。
について説明したが、バキューム式インサーキットテス
タでも同様である。
考案の効果 以上説明した本考案によれば、請求項１では放電電源回
路を備えて被測定物に並列接続しているコンデンサを放
電し、その放電電流を測定することにより、コンデンサ
の静電容量に応じた短い放電時間で、確実に放電を行え
る。それ故、実装基板を短時間で測定して検査し、その
良否を正確に判定できる。又、請求項２では測定、放電
兼用回路を備えるため、測定と放電とに電源回路を共用
でき、測定から放電終了までの一連の動作を短時間で、
確実に行える。
路を備えて被測定物に並列接続しているコンデンサを放
電し、その放電電流を測定することにより、コンデンサ
の静電容量に応じた短い放電時間で、確実に放電を行え
る。それ故、実装基板を短時間で測定して検査し、その
良否を正確に判定できる。又、請求項２では測定、放電
兼用回路を備えるため、測定と放電とに電源回路を共用
でき、測定から放電終了までの一連の動作を短時間で、
確実に行える。
第１図は本考案を適用したプレス式インサーキットテス
タの放電電源回路を含む要部を示す構成図である。 第２図は本考案を適用したプレス式インサーキットテス
タの測定、放電兼用電源回路を含む要部を示す構成図で
ある。 第３図は従来のプレス式インサーキットテスタの放電機
能付き測定電源回路を含む要部を示す構成図である。 32…ピンボード、36…被測定物、38…コンデンサ、40…
並列回路、42、48…その一端、他端、44…電源、46…印
加電圧切換器、50…オペアンプ、52…放電電流検出抵
抗、54…電圧計、56…電圧比較器、64…電流計
タの放電電源回路を含む要部を示す構成図である。 第２図は本考案を適用したプレス式インサーキットテス
タの測定、放電兼用電源回路を含む要部を示す構成図で
ある。 第３図は従来のプレス式インサーキットテスタの放電機
能付き測定電源回路を含む要部を示す構成図である。 32…ピンボード、36…被測定物、38…コンデンサ、40…
並列回路、42、48…その一端、他端、44…電源、46…印
加電圧切換器、50…オペアンプ、52…放電電流検出抵
抗、54…電圧計、56…電圧比較器、64…電流計
Claims (2)
- 【請求項１】被測定物に並列接続しているコンデンサを
対象とする、その並列回路の一端にアースを介して接続
する電源と、その並列回路に印加する電源電圧をアース
電位に切り換える印加電圧切換器と、その印加電圧を入
力端子を介して並列回路の他端に直接加えるオペアンプ
と、そのオペアンプの出力端子と並列回路の他端との間
に介在する放電電流検出抵抗と、その検出抵抗の両端電
圧を測定する電圧計と、その測定電圧をコンデンサの放
電を終了するしきい値電圧と比較して放電終了信号を出
力する電圧比較器とからなる放電電源回路を備えること
を特徴とする放電電源回路付きインサーキットテスタ。 - 【請求項２】被測定物に並列接続しているコンデンサを
対象とする、その並列回路の一端に直列接続した定常電
流値検出信号を出力する電流計とアースを介して接続す
る電源と、その並列回路に印加する電源電圧をアース電
位に切り換える印加電圧切換器と、その印加電圧を入力
端子を介して並列回路の他端に直接加えるオペアンプ
と、そのオペアンプの出力端子と並列回路の他端との間
に介在する放電電流検出抵抗と、その検出抵抗の両端電
圧を測定する電圧計と、その測定電圧をコンデンサの放
電を終了するしきい値電圧と比較して放電終了信号を出
力する電圧比較器とからなる測定、放電兼用電源回路を
備えることを特徴とする測定、放電兼用電源回路付きイ
ンサーキットテスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1886588U JPH0714924Y2 (ja) | 1988-02-16 | 1988-02-16 | 放電電源回路付きインサーキットテスタ並びに測定、放電兼用電源回路付きインサーキットテスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1886588U JPH0714924Y2 (ja) | 1988-02-16 | 1988-02-16 | 放電電源回路付きインサーキットテスタ並びに測定、放電兼用電源回路付きインサーキットテスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01124575U JPH01124575U (ja) | 1989-08-24 |
| JPH0714924Y2 true JPH0714924Y2 (ja) | 1995-04-10 |
Family
ID=31233882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1886588U Expired - Lifetime JPH0714924Y2 (ja) | 1988-02-16 | 1988-02-16 | 放電電源回路付きインサーキットテスタ並びに測定、放電兼用電源回路付きインサーキットテスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0714924Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6143279B2 (ja) * | 2013-01-17 | 2017-06-07 | 日置電機株式会社 | 検査手順データ生成装置および検査手順データ生成プログラム |
-
1988
- 1988-02-16 JP JP1886588U patent/JPH0714924Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01124575U (ja) | 1989-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6356086B1 (en) | Method and apparatus for the in-circuit testing of a capacitor | |
| JPH0658974A (ja) | 回路網検査装置及び方法 | |
| JPH1054851A (ja) | 電源出力電流測定装置 | |
| JP2004170314A (ja) | 試験装置、試験方法、及び電流測定器 | |
| US5272445A (en) | Resistance tester utilizing regulator circuits | |
| JP3580817B2 (ja) | 測定増幅器 | |
| KR100363294B1 (ko) | 프로브 접촉상태 검출방법 및 프로브 접촉상태 검출장치 | |
| JPH0714924Y2 (ja) | 放電電源回路付きインサーキットテスタ並びに測定、放電兼用電源回路付きインサーキットテスタ | |
| US5124647A (en) | Contact testing device | |
| JP4193112B2 (ja) | ２端子回路素子測定装置およびコンタクトチェック方法 | |
| KR940007922B1 (ko) | 절연저항 측정장치 | |
| JP4259692B2 (ja) | 回路基板検査装置 | |
| JP2982236B2 (ja) | 半導体集積回路の試験回路 | |
| JPH0452901B2 (ja) | ||
| JPH10293154A (ja) | 半導体試験装置用バイアス電源回路 | |
| JP7803000B1 (ja) | 充放電検査装置の校正装置および校正方法 | |
| JP2730504B2 (ja) | 試験用プローブピンの接触不良判断方法およびインサーキットテスタ | |
| CN114879009B (zh) | 电容测量装置及电容测量方法 | |
| JP2864136B2 (ja) | 抵抗測定方法及び装置 | |
| JPH05870Y2 (ja) | ||
| KR0160742B1 (ko) | 전해 콘덴서의 역삽검사 장치 및 방법 | |
| JPH0524222Y2 (ja) | ||
| JP2727324B2 (ja) | 抵抗回路網解析装置 | |
| JPH01170860A (ja) | プリント配線板の試験装置 | |
| JP2509631Y2 (ja) | 多チャネル抵坑測定装置 |