JPH10293853A - クリップ処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 クリップ処理における第１のステップ、即ち
プリミティブがビューボリューム内に収まるか否かの判
定をハードウエアにより実現し、以てその生成を高速化
する。 【解決手段】 レジスタ２３１〜２３６に書き込まれた
全ての値が“１”である場合が、頂点がビューボリュー
ム内に収まっていることを示している。換言すれば、頂
点がビューボリューム内に収まっているか否かは、レジ
スタ２３１〜２３６に書き込まれた値が全て“１”であ
るか否かを判断すればよい。かかる要求のために６入力
ＡＮＤゲート２４がクリップコード生成判定部２０に備
えられ、レジスタ２３１〜２３６の内容の論理積を採っ
て判定信号Ｍ１として出力している。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、グラフィックス
処理装置において表示される物体を構成する基本形状
（以下「プリミティブ」と称す）のクリップ処理に関す
るものである。

【０００２】

【従来の技術】グラフィック処理装置において、ディス
プレイに表示する際にはクリップ処理が行われる。クリ
ップ処理は、例えば２次元グラフィックス表示において
は表示されるウィンドウの４辺に対して、表示すべき物
体のプリミティブのうち、そのウィンドウ内に存在する
もののみを表示する処理である。また例えば３次元グラ
フィックス表示においては、ウィンドウと、視点からの
距離に応じた平面とで構成される直方体あるいは台形角
錘体のビューボリュームに対して、その内部に存在する
プリミティブのみが表示される。

【０００３】図１３は３次元グラフィックス表示におけ
るクリップ処理の概念を示していおり、頂点Ｖ０，Ｖ
１，Ｖ２を有する３角形が表示されている。この図形に
おいてプリミティブは頂点Ｖ０，Ｖ１，Ｖ２である場合
もあり、線Ｖ０Ｖ１，Ｖ１Ｖ２，Ｖ２Ｖ０である場合も
あり、多角形Ｖ１Ｖ２Ｖ０である場合もある。これらの
場合を以下ではそれぞれプリミティブが頂点、線、多角
形であると称する。また、図１４はクリップ処理が終了
した後にウィンドウに表示される図形を表示した様子を
示している。

【０００４】クリップ処理は、プリミティブがウィンド
ウまたはビューボリューム内に収まるか否かを判定する
第１のステップと、第１のステップの結果が「否」であ
る場合に当該プリミティブとウィンドウあるいはビュー
ボリュームを構成する平面との交差箇所を検出する第２
のステップと、当該プリミティブのうちウィンドウやビ
ューボリュームよりも外部にある部分を除去する第３の
ステップに大別される。

【０００５】図１５及び図１６を用いて、ビューボリュ
ームが直方体である場合の第１のステップを説明する。
ここでビューボリュームは、ｘ＝−１，ｘ＝１，ｙ＝−
１，ｙ＝１，ｚ＝−１，ｚ＝１の６つの平面で構成され
ている場合が示されている。

【０００６】まずプリミティブが頂点である場合には、
各頂点の座標と、これら６つの平面を示す値とが比較さ
れる。そしてクリップコードは、それぞれの平面に関し
て頂点がビューボリューム側にあるのか反対側にあるの
かを、例えばそれぞれ“１”，“０”で表現するクリッ
プコードを得る。平面は６つあるので、着目する頂点が
ビューボリューム内に収まるか否かは６ビットのクリッ
プコードによって判定される。従って、クリップコード
の６ビットの全てが“１”を採れば、当該頂点はビュー
ボリューム内に収まると判断される。図１３〜図１６に
即してみれば、各頂点と６つの平面とに関するクリップ
コードは表１に示す通りであって、頂点Ｖ０のみがビュ
ーボリューム内に収まり、他の頂点Ｖ１，Ｖ２はビュー
ボリュームの外部にあることが示されている。

【０００７】

【表１】

【０００８】プリミティブが線である場合には、線の両
端（始点と終点）との各々について６ビットのクリップ
コードが生成され、一つの線について１２ビットのクリ
ップコードの全てが“１”の場合にのみ、当該線はビュ
ーボリューム内に収まることと判定される。１２ビット
のクリップコードのうち一つでも“０”が存在するよう
な線に対しては、クリップコードを参照しつつビューボ
リュームと当該線との交点を探索する第２のステップが
遂行される。

【０００９】プリミティブが多角形である場合には、こ
れが三角形に分割されて処理される（以下、多角形のプ
リミティブは三角形であるとする）。そしてこの三角形
を構成する３個の頂点の全てに関する合計１８ビットの
クリップコードが全て“１”の場合にのみ、当該多角形
はビューボリューム内に収まると判定される。１８ビッ
トのクリップコードのうち一つでも“０”が存在するよ
うな線に対しては、クリップコードを参照しつつビュー
ボリュームと当該線との交線を探索する第２のステップ
が遂行される。

【００１０】

【発明が解決しようとする課題】従来は上記のクリップ
コードの生成の為の処理、つまり頂点とビューボリュー
ムを構成する平面との位置の比較、この比較の結果に基
づいたクリップコードの生成、をソフトウエアによって
実行していたので、長大な時間を要するという問題点が
あった。

【００１１】本発明は上記問題点を解決する為になされ
たもので、クリップ処理における第１のステップ、即ち
プリミティブがビューボリューム内に収まるか否かの判
定をハードウエアにより実現し、以てその生成を高速化
する技術を提供することを目的としている。更に、ビュ
ーボリュームを構成する面のどれとプリミティブとが交
差するか否かを迅速に検出する技術を提供することも目
的としている。

【００１２】

【課題を解決するための手段】この発明のうち請求項１
にかかるものは、原点において互いに直交するＮ個の軸
に対して垂直なＮ対の境界で構成される表示領域におい
て、被表示図形を表示する際のクリップ処理を行うクリ
ップ処理装置である。そして、対を成す前記境界は前記
原点を介して互いに異なり、同一の前記軸に関する、前
記被表示図形を構成する頂点の座標と、前記表示領域の
境界の座標の絶対値との減算及び加算を、機能信号が第
１及び第２の値を採ることに対応してそれぞれ実行し、
その結果が零以下の場合に活性化する第１の信号と、零
以上の場合に活性化する第２の信号とを出力する演算部
と、前記機能信号が前記第１の値を採った場合に、前記
第１の信号を前記軸毎に格納する複数の第１種レジスタ
と、前記機能信号が前記第２の値を採った場合に、前記
第２の信号を前記軸毎に格納する複数の第２種レジスタ
とを備える。

【００１３】この発明のうち請求項２にかかるものは、
請求項１記載のクリップ処理装置であって、前記演算部
は、前記軸のそれぞれに対応して設けられ、同一の前記
頂点に対する全ての前記軸についての前記第１の信号及
び前記第２の信号を並行して求める。

【００１４】この発明のうち請求項３にかかるものは、
請求項２記載のクリップ処理装置であって、前記複数の
第１種レジスタの全て及び前記複数の第２種レジスタの
全てが格納する内容についての論理積をとるゲートを更
に備える。

【００１５】この発明のうち請求項４にかかるものは、
請求項１記載のクリップ処理装置であって、前記複数の
第１種レジスタの全て及び前記複数の第２種レジスタの
全てが格納する内容についての論理積をとる第１のゲー
トを更に備える。

【００１６】この発明のうち請求項５にかかるものは、
請求項４記載のクリップ処理装置であって、前記ゲート
の出力を順次シフトして格納するＮ個のラッチと、Ｍ個
の前記ラッチの格納する内容の論理積（Ｍ：１より大き
くＮ＋１よりも小さい整数）を出力する第２のゲートを
更に備える。

【００１７】この発明のうち請求項６にかかるものは、
請求項１記載のクリップ処理装置であって、前記複数の
第１種レジスタの全て及び前記複数の第２種レジスタの
全てが格納する内容を順次シフトして格納するＮ個のラ
ッチと、前記ラッチの格納する内容を前記第１種レジス
タ及び第２種のレジスタ毎に揃え、入力データ群として
入力する２Ｎ個の交差チェック回路とを更に備え、前記
交差チェック回路の各々は、自身についての前記入力デ
ータ群を構成するデータについての排他的論理和を出力
する。

【００１８】この発明のうち請求項７にかかるものは、
請求項６記載のクリップ処理装置であって、前記Ｎは３
であり、前記交差チェック回路の各々は前記入力データ
群を構成する前記データの２つの排他的論理和を採る第
１のゲートと、前記入力データ群を構成する前記データ
の３つの論理積を採る第２のゲートと、前記入力データ
群を構成する前記データの３つの論理和を採る第３のゲ
ートと、前記第２のゲートの出力と、前記第３のゲート
の出力の排他的論理和を採る第４のゲートと、前記第１
のゲートの出力及び前記第４のゲートの出力を選択的に
出力するセレクタとを有する。

【００１９】この発明のうち請求項８にかかるものは、
請求項１記載のクリップ処理装置であって、前記Ｎは３
であり、第１の前記第１種レジスタが格納する内容、第
２の前記第１種レジスタが格納する内容、第１の前記第
２種レジスタが格納する内容、及び第２の前記第２種レ
ジスタが格納する内容の論理積を採る第１のゲートと、
前記第１のゲートの出力、第３の前記第１種レジスタが
格納する内容、及び第３の前記第２種レジスタが格納す
る内容の論理積を採る第２のゲートと、前記第１のゲー
トの前記出力と、前記第２のゲートの出力とを選択的に
出力するセレクタとを有する判定信号生成部を更に備え
る。

【００２０】

【発明の実施の形態】

実施の形態１：図１は本発明の実施の形態１にかかるク
リップ判定装置の構成を示す回路図である。演算器（以
下「ＡＬＵ」と称す）１０は加算／減算機能を有してお
り、一方の入力Ｄ１としてはプリミティブたる頂点、あ
るいはプリミティブを構成する頂点の座標が、また他方
の入力Ｄ２としてはビューボリュームを構成する平面の
座標の絶対値ｗが与えられる。ＡＬＵ１０には機能信号
Ｆも与えられ、その値が“１”，“０”であることに対
応して、それぞれ入力Ｄ１に対して入力Ｄ２の値が加算
あるいは減算される。

【００２１】本発明においては、ビューボリュームはｘ
軸、ｙ軸、ｚ軸にそれぞれ垂直で対を成すｙｚ平面、ｚ
ｘ平面、ｘｙ平面で構成されている。例えば、一対のｙ
ｚ平面のｘ座標がＰ０，−Ｐ１、一対のｚｘ平面のｙ座
標がＱ０，−Ｑ１、一対のｘｙ平面のｚ座標がＲ０，−
Ｒ１（Ｐ０，Ｐ１，Ｑ０，Ｑ１，Ｒ０，Ｒ１はいずれも
正）と表現される。頂点Ｖ０の座標を（ｘ０，ｙ０，ｚ
０）とすると、頂点Ｖ０についての６つのクリップコー
ドＶ０ｃはｘ０−Ｐ０，ｘ０＋Ｐ１，ｙ０−Ｑ
０，ｙ０＋Ｑ１，ｚ０−Ｒ０，ｚ０＋Ｒ１として
求められる。つまり演算〜のそれぞれにおいて絶対
値ｗはＰ０，Ｐ１，Ｑ０，Ｑ１，Ｒ０，Ｒ１を採る。ま
た機能信号Ｆが“０”を採ることによって演算，，
が、“１”を採ることによって演算，，が、そ
れぞれ実行される。

【００２２】ＡＬＵ１０からは、加算結果そのもの、あ
るいは減算結果そのものではなく、結果が零であるか、
負であるかをそれぞれ示す零フラグＺｆ及び負フラグＮ
ｆが出力される。これら一対のフラグはクリップコード
生成判定部２０の備えるフラグチェック部２２に与えら
れる。

【００２３】図２はフラグチェック部２２の構成を示す
回路図である。零フラグＺｆと負フラグＮｆの論理和が
出力Ｓとして、負フラグＮｆの論理反転と零フラグＺｆ
との論理和が出力Ｌとして、それぞれ得られる。出力Ｓ
は演算〜の結果が零又は負である場合に“１”を、
正である場合に“０”を採る。また出力Ｌは演算〜
の結果が零又は正である場合に“１”を、負である場合
に“０”を採る。出力Ｓ，Ｌはレジスタ群２３に与えら
れる。

【００２４】レジスタ群２３は６個のレジスタ２３１〜
２３６を有しており、レジスタ２３１，２３３，２３５
には出力Ｓが、レジスタ２３２，２３４，２３６には出
力Ｌが、それぞれ入力している。これらの入力をレジス
タ２３１〜２３６に対して書き込むか否かは、６ビット
の書き込み許可信号ＷＥ０＜５：０＞によって決定され
る。より具体的には、書き込み許可信号ＷＥ０＜０＞〜
＜５＞はそれぞれレジスタ２３１〜２３６に対して書き
込み動作を許可する。

【００２５】書き込み許可信号ＷＥ０＜５：０＞は、機
能信号Ｆ及び２ビットの軸信号Ａ＜１：０＞に基づいて
制御部２１ａにおいて生成される。ここで軸信号Ａ＜
１：０＞はその値が“０１”，“１０”，“１１”の場
合にそれぞれｘ軸、ｙ軸、ｚ軸を意味している。つま
り、上記演算，がＡ＜１：０＞＝“０１”に、演算
，がＡ＜１：０＞＝“１０”に、演算，がＡ＜
１：０＞＝“１１”に、それぞれ対応している。

【００２６】図３は制御部２１ａの構成を示す回路図で
ある。本実施の形態においては制御部２１ａは書き込み
許可デコーダ２１１のみを有しており、以下の論理によ
って書き込み許可信号ＷＥ０＜５：０＞が生成される。
即ち、機能信号Ｆの論理反転と軸信号Ａ＜１＞の論理反
転と軸信号Ａ＜０＞との論理積として書き込み許可信号
ＷＥ０＜０＞が、機能信号Ｆと軸信号Ａ＜１＞の論理反
転と軸信号Ａ＜０＞との論理積として書き込み許可信号
ＷＥ０＜１＞が、機能信号Ｆの論理反転と軸信号Ａ＜１
＞と軸信号Ａ＜０＞の論理反転との論理積として書き込
み許可信号ＷＥ０＜２＞が、機能信号Ｆと軸信号Ａ＜１
＞と軸信号Ａ＜０＞の論理反転との論理積として書き込
み許可信号ＷＥ０＜３＞が、機能信号Ｆの論理反転と軸
信号Ａ＜１＞と軸信号Ａ＜０＞との論理積として書き込
み許可信号ＷＥ０＜４＞が、機能信号Ｆと軸信号Ａ＜１
＞と軸信号Ａ＜０＞との論理積として書き込み許可信号
ＷＥ０＜５＞が、それぞれ生成される。

【００２７】このようにして得られた書き込み許可信号
ＷＥ０＜５：０＞に基づいて、フラグチェック部２２の
出力Ｓ，Ｌの、レジスタ２３１〜２３６に対する書き込
みが許可されるので、レジスタ２３１，２３３，２３５
にはそれぞれ演算，，の結果が、負又は零のとき
には“１”、正のときには“０”として格納される。同
様にして、レジスタ２３２，２３４，２３６にはそれぞ
れ演算，，の結果が、正又は零のときには
“１”、負のときには“０”として格納される。

【００２８】頂点Ｖ０がビューボリュームに収まる範囲
としては−Ｐ１≦ｘ０≦Ｐ０，−Ｑ１≦ｙ０≦Ｑ０，−
Ｒ１≦ｚ０≦Ｒ０であることを上記レジスタの格納条件
と考え併せると、レジスタ２３１〜２３６に書き込まれ
た全ての値が“１”である場合が、頂点Ｖ０がビューボ
リューム内に収まっていることを示している。換言すれ
ば、頂点Ｖ０がビューボリューム内に収まっているか否
かは、レジスタ２３１〜２３６に書き込まれた値が全て
“１”であるか否かを判断すればよい。かかる要求のた
めに６入力ＡＮＤゲート２４がクリップコード生成判定
部２０に備えられ、レジスタ２３１〜２３６の内容の論
理積を採って判定信号Ｍ１として出力している。判定信
号Ｍ１が“０”である場合には、頂点Ｖ０がビューボリ
ューム内に収まっていないので、クリップ処理の第２及
び第３のステップが実行される。

【００２９】このように、本実施の形態においては複数
のレジスタ２３１〜２３６を設け、機能信号及び軸信号
に基づいてこれらへと一対のフラグに基づいた情報を振
り分けて格納したので、クリップ処理の第１のステップ
の判断を示す判定信号Ｍ１をハードウエアで得ることが
でき、処理の迅速が図れる。

【００３０】実施の形態２：実施の形態１ではＡＬＵ１
０が一つだけ設けられていたので、一つの頂点のｘ，
ｙ，ｚ座標のそれぞれについて順次に入力Ｄ１として与
えなければならなかった。しかしＡＬＵを３つ設けれ
ば、一つの頂点についての３つの座標についての演算を
一度に行うことができ、処理の迅速が図れる。

【００３１】図４は本発明の実施の形態２にかかるクリ
ップ判定装置の構成を示す回路図である。本実施の形態
では、実施の形態１におけるＡＬＵ１０がＡＬＵ１０
ａ，１０ｂ，１０ｃに置換され、フラグチェック部２２
がフラグチェック部２２ａ，２２ｂ，２２ｃに置換され
ている。このような要素の置換に対応して制御部２１ａ
も制御部２１ｃに置換されている。

【００３２】ＡＬＵ１０ａには入力Ｄ１ｘとして頂点の
ｘ座標が、また他方の入力Ｄ２ｘとしてはビューボリュ
ームを構成するｙｚ平面の座標の絶対値ｗが与えられ
る。同様にして、ＡＬＵ１０ｂには入力Ｄ１ｙとして頂
点のｙ座標が、また他方の入力Ｄ２ｙとしてはビューボ
リュームを構成するｚｘ平面の座標の絶対値ｗが与えら
れ、ＡＬＵ１０ｃには入力Ｄ１ｚとして頂点のｚ座標
が、また他方の入力Ｄ２ｚとしてはビューボリュームを
構成するｘｙ平面の座標の絶対値ｗが与えられる。実施
の形態１と同じ例を採用すれば、絶対値ｗはＡＬＵ１０
ａにおいてＰ０，Ｐ１のいずれかを、ＡＬＵ１０ｂにお
いてＱ０，Ｑ１のいずれかを、ＡＬＵ１０ｃにおいてＲ
０，Ｒ１のいずれかを採る。

【００３３】ＡＬＵ１０ａ，１０ｂ，１０ｃのいずれに
も、ＡＬＵ１０と同様にして機能信号Ｆが与えられ、加
算あるいは減算が行われる。つまり、機能信号Ｆが
“０”の場合には、演算，，はそれぞれＡＬＵ１
０ａ，１０ｂ，１０ｃにおいて並行して行われ、機能信
号Ｆが“１”の場合には、演算，，がそれぞれＡ
ＬＵ１０ａ，１０ｂ，１０ｃにおいて並行して行われ
る。その結果、ＡＬＵ１０ａ，１０ｂ，１０ｃからは、
それぞれｘ，ｙ，ｚ座標に関しての零フラグＺｆ及び負
フラグＮｆが出力される。

【００３４】フラグチェック部２２ａ，２２ｂ，２２ｃ
はそれぞれＡＬＵ１０ａ，１０ｂ，１０ｃに対応して設
けられており、ｘ，ｙ，ｚ座標のそれぞれに関しての零
フラグＺｆ及び負フラグＮｆに基づいてフラグチェック
部２２と同様の動作を行う。

【００３５】一方、レジスタ群２３へフラグチェック部
２２ａ，２２ｂ，２２ｃの出力を格納するには実施の形
態１の場合とは異なる制御が必要となる。３つの座標に
関しての出力Ｓ，Ｌが並行して得られるのであり、機能
信号Ｆによって演算，，及び演算，，がそ
れぞれ並行して行われるのであるから、レジスタ２３
１，２３３，２３５及びレジスタ２３２，２３４，２３
６はそれぞれ同じタイミングで書き込み動作を行えば良
い。従って、書き込み許可信号としては２ビットあれば
足りる。本実施の形態ではこれをＷＥ１＜１：０＞とし
て制御部２１ｃから得ている。

【００３６】この制御部２１ｃが書き込み許可信号ＷＥ
１＜１：０＞を生成するのに基づくべきデータとして
は、機能信号Ｆの他に、頂点が順次与えられる度にアク
ティブとなる頂点更新信号ＮＶを用いることが望まし
い。同一の頂点における演算が並行して行われるべきで
あるからである。

【００３７】図５は制御部２１ｃの構成を示す回路図で
ある。頂点更新信号ＮＶが“１”である場合においての
み、機能信号Ｆの値が書き込み許可信号ＷＥ１＜０＞と
して、またその反転信号が書き込み許可信号ＷＥ１＜１
＞として、それぞれ出力される。従って、レジスタ２３
１〜２３６に格納されるデータは実施の形態１のそれと
全く同じであり、よって判定信号Ｍ１も実施の形態１で
得られたものと同一である。

【００３８】以上のように本実施の形態によれば、ハー
ドウエアにおいて並列処理を行うことによって、実施の
形態１の効果である処理の迅速性を一層高めることがで
きる。また、書き込み許可信号ＷＥ１を得る為に制御部
２１ｃに必要な構成は、書き込み許可信号ＷＥ０を得る
為に制御部２１に必要な構成と比較して簡単である。つ
まりレジスタ群２３の制御が簡易である。

【００３９】実施の形態３：実施の形態１及び実施の形
態２では頂点ごとにこれがビューボリューム内に収まる
か否かを判定していたため、プリミティブが頂点である
場合には判定信号Ｍ１はそれ自体が第１のステップの判
定に相当するが、プリミティブが線や多角形の場合には
判定信号Ｍ１自体は第１のステップの判定に相当しな
い。従って、プリミティブが線や多角形の場合にはそれ
ぞれ２つあるいは３つの頂点に関しての判定信号Ｍ１を
求め、別途ソフトウエア等によってこれらの関係からプ
リミティブがビューボリューム内に収まるか否かを判定
することが必要となってくる。本実施の形態ではプリミ
ティブが線や多角形の場合であっても、クリップ処理の
第１のステップの判定に相当する結果をハードウエアに
て得る構成を示す。

【００４０】図６は本発明の実施の形態３にかかるクリ
ップ判定装置の構成を示す回路図である。本実施の形態
におけるクリップコード生成判定部２０の構成は、実施
の形態１におけるそれに対し、ラッチ２５１〜２５３及
びプリミティブ選択部２６を追加し、かかる要素の追加
に対応して制御部２１ａを制御部２１ｂに置換した構成
となっている。

【００４１】実施の形態１で説明したようにして得られ
る判定信号Ｍ１は、ラッチ２５１に入力される。ラッチ
２５１〜２５３は直列に接続されており、いずれもシフ
ト信号ＷＥＳによって入出力が制御されている。シフト
信号ＷＥＳがアクティブとなった場合にラッチ２５１〜
２５３の保持するデータはこの順にシフトする。

【００４２】図７は制御部２１ｂの構成を示す回路図で
ある。制御部２１ｂには線もしくは多角形としてプリミ
ティブを構成する頂点が順次与えられる度にアクティブ
となる頂点更新信号ＮＶが入力し、これはそのままシフ
ト信号ＷＥＳとして用いることができる。つまり、プリ
ミティブを構成する異なる頂点のそれぞれについての判
定信号Ｍ１が、ラッチ２５１〜２５３に順次格納される
のである。

【００４３】制御部２１ｂは書き込み許可デコーダ２１
１の他に、プリミティブデコーダ２１２を有している。
書き込み許可デコーダ２１１は実施の形態１と同様にし
て、機能信号Ｆと軸信号Ａ＜１：０＞とから書き込み許
可信号ＷＥ０＜５：０＞を生成し、レジスタ群２３を制
御する。一方、プリミティブデコーダ２１２は、プリミ
ティブの種類を指定する２ビットのプリミティブ指定信
号ＰＲ＜１：０＞から、３ビットの選択制御信号ＳＥＬ
＜２：０＞を生成する。例えばプリミティブが頂点、
線、多角形であることに対してプリミティブ指定信号Ｐ
Ｒ＜１：０＞が値“０１”，“１０”，“１１”を採れ
ば、それぞれ選択制御信号ＳＥＬ＜２：０＞は“００
１”，“０１０”，“１００”を採る。例えば、プリミ
ティブ指定信号ＰＲ＜１＞の論理反転とプリミティブ指
定信号ＰＲ＜０＞との論理積をとって選択制御信号ＳＥ
Ｌ＜０＞を、プリミティブ指定信号ＰＲ＜１＞とプリミ
ティブ指定信号ＰＲ＜０＞との論理積をとって選択制御
信号ＳＥＬ＜２＞を、プリミティブ指定信号ＰＲ＜１＞
とプリミティブ指定信号ＰＲ＜０＞の論理反転との論理
積をとって選択制御信号ＳＥＬ＜１＞を、それぞれ生成
する。

【００４４】プリミティブ選択部２６はセレクタ２６ａ
を有しており、選択制御信号ＳＥＬ＜２：０＞に基づい
て、３つの入力の内の一つを選択的に判定信号Ｍ２とし
て出力する。ここで３つの入力とは、ラッチ２５１の格
納する内容と、ラッチ２５１，２５２の格納する内容の
論理積と、ラッチ２５１〜２５３の格納する内容の論理
積である。つまり、これらは異なる頂点についての判定
信号Ｍ１それ自身、あるいはその論理積であるので、そ
れぞれプリミティブが頂点、線、多角形である場合にビ
ューボリューム内に収まるか否かの判定結果を示してい
ることになる。そしてセレクタ２６ａは、プリミティブ
が頂点、線、多角形であることに対して異なる値をとる
選択制御信号ＳＥＬ＜２：０＞によって制御されるの
で、判定信号Ｍ２はプリミティブの種類を問わずそれが
ビューボリューム内に収まるか否かを判定した結果を示
していることとなる。

【００４５】勿論、セレクタ２６ａとして、２ビットの
プリミティブ指定信号ＰＲ＜１：０＞をそのまま用いて
制御できるものを用いても良い。その場合にはプリミテ
ィブデコーダ２１２は不要である。

【００４６】図８は本実施の形態の変形を示す回路図で
ある。６入力ＡＮＤゲート２４は設けられずに、レジス
タ群２３からの６ビットの出力を６ビットのラッチ２５
４が受ける。ラッチ２５４〜２５６はそれぞれラッチ２
５１〜２５３と同様にしてシフト信号ＷＥＳによって格
納するデータが順次シフトする。ラッチ２５４〜２５６
の内容はそれぞれ６入力ＡＮＤゲート２７ａ〜２７ｃに
よって論理積が採られ、これらから出力される１ビット
の信号がプリミティブ選択部２６に入力される。実施の
形態１とは異なり、判定信号Ｍ１を必ずしも必要とはし
ないので、係る構成を採ることも可能である。

【００４７】本実施の形態は、実施の形態１との比較と
して説明されたが、レジスタ群２３の出力もしくはその
論理積たる判定信号Ｍ１に対して処理を行う要素を付加
したのであるから、実施の形態２についても本実施の形
態のような変形を施すことは勿論可能である。

【００４８】実施の形態４：実施の形態３において変形
として示された図８の構成は、本実施の形態において要
素を追加して更に変形することにより、新たな効果を導
く。図９は本発明の実施の形態４にかかるクリップ判定
装置の構成を示す回路図である。図８に示された構成に
対して更に交差面チェック部２８を備えている。交差面
チェック部２８はラッチ２５４，２５５，２５６の出力
を入力し、プリミティブと交差する面を示す交差面デー
タＸＰ＜５：０＞を出力する。

【００４９】図１０は交差面チェック部２８の構成を示
す回路図である。交差面チェック部２８は互いに同一の
構成を有する交差チェック回路２８１〜２８６を備えて
いる。交差チェック回路２８１〜２８６には、それぞれ
レジスタ２３１〜２３６に対応する（つまり演算〜
に相当する）データが、３つの頂点についてまとめて与
えられている。図１０における記号Ｖｉ−ｊ（ｉ＝０，
１，２；ｊ＝０，１，２，３，４，５，６）は、頂点Ｖ
ｉについての演算（ｊ）の結果を示す。例えばＶ２−３
とは頂点Ｖ２についての演算の結果を示す。ここでい
う「演算の結果」とは、レジスタ群２３に与えられるも
のとして得られるデータをいう。

【００５０】交差チェック回路２８１は頂点Ｖ０，Ｖ
１，Ｖ２についての演算の結果を入力し、後述する３
種の論理演算の結果がセレクタ２８１ａに入力される。
セレクタ２８１ａは３ビットの選択制御信号ＳＥＬ＜
２：０＞に基づいて、これらの３種の論理演算の結果の
いずれかを出力する。

【００５１】プリミティブが頂点の場合には、実施の形
態３で説明されたように、選択制御信号ＳＥＬ＜２：０
＞は“００１”を採る。そしてセレクタ２８１ａはデー
タＶ０−１，Ｖ１−１，Ｖ２−１の値に拘らず“０”を
採る第１の論理演算結果を交差面データＸＰ＜０＞とし
て出力する。これは、プリミティブが頂点の場合には、
面と交差するということがないためである。

【００５２】プリミティブが線の場合には、これの両端
となる２つの頂点の位置が、ビューボリュームを構成す
る平面のうちの一つを挟んで互いに反対側にあれば、当
該平面をプリミティブたる線が交差することになる。つ
まり、２つの頂点のクリップコードが互いに異なれば、
当該平面は交差面となると判断できる。従って、データ
Ｖ０−１，Ｖ１−１の排他的論理和として第２の論理演
算結果を求め、セレクタ２８１ａはこれを選択制御信号
ＳＥＬ＜２：０＞が“０１０”である場合に交差面デー
タＸＰ＜０＞として出力する。

【００５３】プリミティブが三角形の場合には、ある一
つ頂点に対して他の２つの頂点のいずれか一方が平面を
挟んで互いに反対側に存在すれば、この平面は交差面と
なる。換言すれば、３つの頂点のうちの一つでもクリッ
プコードが“１”であり、他の２つの頂点の一つでもク
リップコードが“０”であれば、平面は交差面となる。
従って、データＶ０−１，Ｖ１−１，Ｖ１−２について
論理積と論理和の両方を求め、これら２つの結果の排他
的論理和として第３の論理演算結果を求めればよい。そ
してセレクタ２８１ａはこれを選択制御信号ＳＥＬ＜
２：０＞が“１００”である場合に交差面データＸＰ＜
０＞として出力する。

【００５４】以上のように構成され、また動作するの
で、交差チェック回路２８１は頂点Ｖ０，Ｖ１，Ｖ２が
構成するプリミティブがｙｚ平面（ｘ＝Ｐ０）と交差す
るか否かを、それぞれ交差面データＸＰ＜０＞の値が
“１”，“０”であることを以て判定することができ
る。他の交差チェック回路２８２〜２８６も同様にし
て、それぞれプリミティブがｙｚ平面（ｘ＝−Ｐ１），
ｚｘ平面（ｙ＝Ｑ０，ｙ＝−Ｑ１），ｘｙ平面（ｚ＝Ｒ
０，ｚ＝−Ｒ１）と交差するか否かを判断することがで
きる。従って、交差面データＸＰ＜５：０＞は、ビュー
ボリュームを構成する６つの平面が、与えられたプリミ
ティブに対する交差面であるか否かを並行して判断する
ことができる。

【００５５】以上のように本実施の形態では、交差面の
検出をハードウエアによって並列処理するので、迅速に
交差面を求めることができる。

【００５６】実施の形態５：実施の形態１ないし実施の
形態４では、３次元グラフィックス表示におけるビュー
ボリュームについてのプリミティブに対するクリップ処
理に関して説明してきたが、勿論、２次元グラフィック
ス表示におけるウィンドウについてのプリミティブに対
するクリップ処理においても適用できる。例えばｚ軸方
向に広がりがないウィンドウについて考える場合にはｘ
ｙ平面についてのクリップ処理を行う必要がないので、
レジスタ２３５，２３６やＡＬＵ１０ｃは必要ない。

【００５７】しかし、３次元グラフィックス表示におけ
るビューボリューム、及び２次元グラフィックス表示に
おけるウィンドウのいずれについてもプリミティブに対
するクリップ処理を行いたい場合には、レジスタ２３
５，２３６やＡＬＵ１０ｃを省略することができず、グ
ラフィックスにおいてビューボリューム、ウィンドウの
いずれを採用するかに基づいて、レジスタ２３５，２３
６やＡＬＵ１０ｃの出力を選択的に使用することが望ま
しい。本実施の形態ではかかる態様について説明する。

【００５８】図１１は、本発明の実施の形態５にかかる
クリップ判定装置の構成を示す回路図である。図１に示
された実施の形態１にかかるクリップ判定装置の６入力
ＡＮＤゲート２４を判定信号生成部２９に、制御部２１
ａを制御部２１ｄに、それぞれ置換した構成を有してい
る。

【００５９】判定信号生成部２９にはレジスタ群２３か
らの出力と、制御部２１ｄからの２ビットの選択信号Ｄ
Ｓ＜１：０＞が与えられ、判定信号Ｍ３が生成される。
判定信号生成部２９は４入力ＡＮＤゲート２９１、３入
力ＡＮＤゲート２９２、及びセレクタ２９３を有してい
る。セレクタ２９３は、選択信号ＤＳ＜１：０＞が“０
１”，“１０”を採ることに対応して、それぞれＡＮＤ
ゲート２９１，２９２の出力を出力する。

【００６０】４入力ＡＮＤゲート２９１はレジスタ２３
１〜２３４の格納するデータの論理積を、３入力ＡＮＤ
ゲート２９２は４入力ＡＮＤゲート２９１の出力と、レ
ジスタ２３５，２３６の格納するデータの論理積、即ち
レジスタ２３１〜２３６の格納するデータの論理積を、
それぞれ出力する。つまり、４入力ＡＮＤゲート２９１
はある頂点がウィンドウに収まるか否かを示し、３入力
ＡＮＤゲート２９２は頂点がビューボリュームに収まる
か否かを示すことになる。換言すれば、３入力ＡＮＤゲ
ート２９２の出力は実施の形態１で示された判定信号Ｍ
１である。

【００６１】図１２は制御部２１ｄの構成を示す回路図
である。制御部２１ｄは、実施の形態１において説明さ
れた書き込み許可デコーダ２１１とインバータとを備え
ている。書き込み許可デコーダ２１１の動作は実施の形
態１に説明されのと同様であって、６ビットの書き込み
許可信号ＷＥ０＜５：０＞をレジスタ群２３に与える。
一方、制御部２１ｄには次元選択信号ＤＩＳが入力さ
れ、これは上記インバータによって反転されて選択信号
ＤＳ＜１＞が、反転されずにそのまま採用されて選択信
号ＤＳ＜０＞が、それぞれ生成される。従って、グラフ
ィックスにおいてビューボリューム、ウィンドウのいず
れを採用するかに基づいて、次元選択信号ＤＩＳがそれ
ぞれ“０”，“１”を採るように設定すれば、選択信号
ＤＳ＜１：０＞がそれぞれ“１０”，“０１”を採るこ
ととなり、セレクタ２９３はそれぞれ４つのクリップコ
ードの論理積、６つのクリップコードの論理積を判定信
号Ｍ３として出力する。

【００６２】本実施の形態によれば、以上のようにして
グラフィックスにおいてビューボリューム、ウィンドウ
のいずれを採用するかに対応した判定信号を得ることが
できる。勿論、セレクタ２９３が１ビットの信号の二値
に対応してゲート２９１，２９２の出力を選択的に出力
する機能を有していれば、次元選択信号ＤＩＳをそのま
まセレクタ２９３の制御に用いることができるため、制
御部２１ｄは制御部２１ａと置換しても良い。

【００６３】

【発明の効果】この発明のうち請求項１にかかるクリッ
プ処理装置によれば、複数のレジスタに対し、機能信号
に基づく演算によって求められる、頂点の座標と領域の
境界の座標との位置関係を示す第１及び第２の信号が、
やはり機能信号に基づいて振り分けて格納される。従っ
て、機能信号に基づく制御によって複数のレジスタに格
納されたデータからクリップコードを迅速に得ることが
できる。

【００６４】この発明のうち請求項２にかかるクリップ
処理装置によれば、座標毎に演算を行う必要が無く、ま
た第１種レジスタ及び第２種レジスタの制御が簡易とな
る。

【００６５】この発明のうち請求項３にかかるクリップ
処理装置及び請求項４にかかるクリップ処理装置によれ
ば、クリップコードが同一の値を有するか否か、即ち表
示領域の内にあるか否かがハードウエアによって迅速に
判定できる。

【００６６】この発明のうち請求項５にかかるクリップ
処理装置によれば、被表示図形を構成する頂点のＮ個に
おいて並行して求められるので、被表示図形が表示領域
内にあるか否かを容易に求めることができる。

【００６７】この発明のうち請求項６にかかるクリップ
処理装置によれば、交差チェック回路は表示領域の境界
に対応して設けられることになる。被表示図形を構成す
る複数の頂点は、どの境界において互いに反対側に存在
するかが排他的論理和によって得られる。従って、被表
示図形と表示領域とが交差する境界を迅速に求めること
ができる。

【００６８】この発明のうち請求項７にかかるクリップ
処理装置によれば、第１のゲートからは被表示図形が線
の場合について、第４のゲートからは被表示図形が三角
形の場合について、それぞれ表示領域のどの境界と交差
するのかを知ることができる。

【００６９】この発明のうち請求項８にかかるクリップ
処理装置によれば、表示領域が２次元の場合にも３次元
の場合にも、被表示図形が表示領域内に収まるか否かを
判断することができる。

【図面の簡単な説明】

【図１】 本発明の実施の形態１にかかるクリップ判定
装置の構成を示す回路図である。

【図２】 フラグチェック部２２の構成を示す回路図で
ある。

【図３】 制御部２１ａの構成を示す回路図である。

【図４】 本発明の実施の形態２にかかるクリップ判定
装置の構成を示す回路図である。

【図５】 制御部２１ｃの構成を示す回路図である。

【図６】 本発明の実施の形態３にかかるクリップ判定
装置の構成を示す回路図である。

【図７】 制御部２１ｂの構成を示す回路図である。

【図８】 本発明の実施の形態３の変形を示す回路図で
ある。

【図９】 本発明の実施の形態４にかかるクリップ判定
装置の構成を示す回路図である。

【図１０】 交差面チェック部２８の構成を示す回路図
である。

【図１１】 本発明の実施の形態５にかかるクリップ判
定装置の構成を示す回路図である。

【図１２】 制御部２１ｄの構成を示す回路図である。

【図１３】 クリップ処理を示す概念図である。

【図１４】 クリップ処理を示す概念図である。

【図１５】 クリップ処理を示す概念図である。

【図１６】 クリップ処理を示す概念図である。

【符号の説明】 Ｖ０〜Ｖ２ 頂点、ｘ０，ｙ０，ｚ０，Ｐ０，Ｐ１，Ｑ
０，Ｑ１，Ｒ０，Ｒ１座標、Ｓ，Ｌ 出力、１０，１０
ａ，１０ｂ，１０ｃ ＡＬＵ、２２，２２ａ，２２ｂ，
２２ｃ フラグチェック部、２３１〜２３６ レジス
タ、２４ ６入力ＡＮＤゲート、２５１〜２５６ ラッ
チ、２８１〜２８６ 交差チェック回路、ＸＰ 交差面
データ、２８１ａ，２９３ セレクタ、２９ 判定信号
生成部、２９１ ４入力ＡＮＤゲート、２９３ ４入力
ＡＮＤゲート。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 根岸 博康 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内

Claims (8)

【特許請求の範囲】
1. 【請求項１】 原点において互いに直交するＮ個の軸に
   対して垂直なＮ対の境界で構成される表示領域におい
   て、被表示図形を表示する際のクリップ処理を行うクリ
   ップ処理装置であって、 対を成す前記境界は前記原点を介して互いに異なり、 同一の前記軸に関する、前記被表示図形を構成する頂点
   の座標と、前記表示領域の境界の座標の絶対値との減算
   及び加算を、機能信号が第１及び第２の値を採ることに
   対応してそれぞれ実行し、その結果が零以下の場合に活
   性化する第１の信号と、零以上の場合に活性化する第２
   の信号とを出力する演算部と、 前記機能信号が前記第１の値を採った場合に、前記第１
   の信号を前記軸毎に格納する複数の第１種レジスタと、 前記機能信号が前記第２の値を採った場合に、前記第２
   の信号を前記軸毎に格納する複数の第２種レジスタとを
   備えるクリップ処理装置。
2. 【請求項２】 前記演算部は、前記軸のそれぞれに対応
   して設けられ、同一の前記頂点に対する全ての前記軸に
   ついての前記第１の信号及び前記第２の信号を並行して
   求める、請求項１記載のクリップ処理装置。
3. 【請求項３】 前記複数の第１種レジスタの全て及び前
   記複数の第２種レジスタの全てが格納する内容について
   の論理積をとるゲートを更に備える、請求項２記載のク
   リップ処理装置。
4. 【請求項４】 前記複数の第１種レジスタの全て及び前
   記複数の第２種レジスタの全てが格納する内容について
   の論理積をとる第１のゲートを更に備える、請求項１記
   載のクリップ処理装置。
5. 【請求項５】 前記ゲートの出力を順次シフトして格納
   するＮ個のラッチと、 Ｍ個の前記ラッチの格納する内容の論理積（Ｍ：１より
   大きくＮ＋１よりも小さい整数）を出力する第２のゲー
   トを更に備える、請求項４記載のクリップ処理装置。
6. 【請求項６】 前記複数の第１種レジスタの全て及び前
   記複数の第２種レジスタの全てが格納する内容を順次シ
   フトして格納するＮ個のラッチと、 前記ラッチの格納する内容を前記第１種レジスタ及び第
   ２種のレジスタ毎に揃え、入力データ群として入力する
   ２Ｎ個の交差チェック回路とを更に備え、 前記交差チェック回路の各々は、自身についての前記入
   力データ群を構成するデータについての排他的論理和を
   出力する、請求項１記載のクリップ処理装置。
7. 【請求項７】 前記Ｎは３であり、 前記交差チェック回路の各々は前記入力データ群を構成
   する前記データの２つの排他的論理和を採る第１のゲー
   トと、 前記入力データ群を構成する前記データの３つの論理積
   を採る第２のゲートと、 前記入力データ群を構成する前記データの３つの論理和
   を採る第３のゲートと、 前記第２のゲートの出力と、前記第３のゲートの出力の
   排他的論理和を採る第４のゲートと、 前記第１のゲートの出力及び前記第４のゲートの出力を
   選択的に出力するセレクタとを有する、請求項６記載の
   クリップ処理装置。
8. 【請求項８】 前記Ｎは３であり、 第１の前記第１種レジスタが格納する内容、第２の前記
   第１種レジスタが格納する内容、第１の前記第２種レジ
   スタが格納する内容、及び第２の前記第２種レジスタが
   格納する内容の論理積を採る第１のゲートと、 前記第１のゲートの出力、第３の前記第１種レジスタが
   格納する内容、及び第３の前記第２種レジスタが格納す
   る内容の論理積を採る第２のゲートと、 前記第１のゲートの前記出力と、前記第２のゲートの出
   力とを選択的に出力するセレクタとを有する判定信号生
   成部を更に備える、請求項１記載のクリップ処理装置。