JPH10294253A - 反射防止膜形成用材料およびこれを用いた半導体装置の製造方法 - Google Patents
反射防止膜形成用材料およびこれを用いた半導体装置の製造方法Info
- Publication number
- JPH10294253A JPH10294253A JP9100095A JP10009597A JPH10294253A JP H10294253 A JPH10294253 A JP H10294253A JP 9100095 A JP9100095 A JP 9100095A JP 10009597 A JP10009597 A JP 10009597A JP H10294253 A JPH10294253 A JP H10294253A
- Authority
- JP
- Japan
- Prior art keywords
- film
- antireflection film
- resist film
- resin
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
- H10P76/20—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
- H10P76/204—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials of organic photoresist masks
- H10P76/2041—Photolithographic processes
- H10P76/2043—Photolithographic processes using an anti-reflective coating
Landscapes
- Engineering & Computer Science (AREA)
- Architecture (AREA)
- Structural Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Drying Of Semiconductors (AREA)
- Surface Treatment Of Optical Elements (AREA)
- Compositions Of Macromolecular Compounds (AREA)
Abstract
(57)【要約】
【目的】 被加工体に大きな段差がある場合であって
も、レジスト膜をマスクに反射防止膜をエッチングした
際に、レジスト膜の残膜が厚く残るようにして、被加工
体のエッチング時にレジスト膜が消失してしまうことの
ないようにする。 【構成】 半導体基板２１上に形成された被加工体２２
上に反射防止膜形成用材料を塗布して反射防止膜２３を
形成し、その上に感光性レジスト膜２４を形成する
（ａ）。ここで、反射防止膜形成用材料は、該反射防止
膜形成用材料を構成するベース樹脂と該ベース樹脂に添
加されたこれよりもドライエッチングレートの高い樹脂
とを含有している。レジスト膜２４を露光・現像してレ
ジスト膜パターン２５を形成する（ｂ）。レジスト膜パ
ターン２５をマスクに反射防止膜２３を選択的にエッチ
ングする（ｃ）。その後、レジスト膜パターン２５と反
射防止膜２３をマスクとして被加工体２２を選択的にエ
ッチングする。
も、レジスト膜をマスクに反射防止膜をエッチングした
際に、レジスト膜の残膜が厚く残るようにして、被加工
体のエッチング時にレジスト膜が消失してしまうことの
ないようにする。 【構成】 半導体基板２１上に形成された被加工体２２
上に反射防止膜形成用材料を塗布して反射防止膜２３を
形成し、その上に感光性レジスト膜２４を形成する
（ａ）。ここで、反射防止膜形成用材料は、該反射防止
膜形成用材料を構成するベース樹脂と該ベース樹脂に添
加されたこれよりもドライエッチングレートの高い樹脂
とを含有している。レジスト膜２４を露光・現像してレ
ジスト膜パターン２５を形成する（ｂ）。レジスト膜パ
ターン２５をマスクに反射防止膜２３を選択的にエッチ
ングする（ｃ）。その後、レジスト膜パターン２５と反
射防止膜２３をマスクとして被加工体２２を選択的にエ
ッチングする。
Description
【０００１】
【発明の属する技術分野】本発明は、反射防止膜形成用
材料およびこれを用いた半導体装置の製造方法に関し、
特に感光性レジスト（フォトレジスト）膜の加工精度を
高めるために感光性レジスト膜の直下に形成される反射
防止膜を形成するための材料とこれを用いた半導体装置
の製造方法に関するものである。
材料およびこれを用いた半導体装置の製造方法に関し、
特に感光性レジスト（フォトレジスト）膜の加工精度を
高めるために感光性レジスト膜の直下に形成される反射
防止膜を形成するための材料とこれを用いた半導体装置
の製造方法に関するものである。
【０００２】
【従来の技術】光露光によるレジストのパターニングに
際しては、基板段差部からの反射光によるレジストパタ
ーンの喰われ（ノッチング）やレジスト膜の膜厚変動に
伴うレジストパターン寸法の変動が生ずるという問題が
あった。この問題を解決するため、レジスト膜直下に露
光光の反射を防止するための反射防止膜を形成して、基
板からの反射光を低減する方法が提案されている。この
反射防止膜には、レジストのように被加工層上にスピン
コートを行って塗布形成する有機膜と、化学気相成長
（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓ
ｉｔｉｏｎ）によって形成する無機膜がある。これら
は、それぞれ、次のような特徴を有している。無機膜の
場合は、被加工層の段差の高さに依らず、一定膜厚に形
成することが可能であるため、ドライエッチングに要す
る時間を短くすることができ、レジスト・反射防止膜の
寸法変換差を小さくすることができるが、段差の存在に
よるレジスト厚さの変化に起因するレジストパターンの
寸法変動が発生する。これに対して、有機膜の反射防止
膜は、レジスト膜と同じように塗布して形成できるた
め、基板段差を平坦化する傾向を有し、このため、レジ
スト膜の膜厚は、段差の有無に係わらず一様になる傾向
を有し、レジスト膜の膜厚変化に起因する寸法変動を抑
制することが可能である。有機の反射防止膜は、一般に
ベースとなる樹脂材料（ポリイミドなど）に紫外線吸収
材が添加されたものである。
際しては、基板段差部からの反射光によるレジストパタ
ーンの喰われ（ノッチング）やレジスト膜の膜厚変動に
伴うレジストパターン寸法の変動が生ずるという問題が
あった。この問題を解決するため、レジスト膜直下に露
光光の反射を防止するための反射防止膜を形成して、基
板からの反射光を低減する方法が提案されている。この
反射防止膜には、レジストのように被加工層上にスピン
コートを行って塗布形成する有機膜と、化学気相成長
（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓ
ｉｔｉｏｎ）によって形成する無機膜がある。これら
は、それぞれ、次のような特徴を有している。無機膜の
場合は、被加工層の段差の高さに依らず、一定膜厚に形
成することが可能であるため、ドライエッチングに要す
る時間を短くすることができ、レジスト・反射防止膜の
寸法変換差を小さくすることができるが、段差の存在に
よるレジスト厚さの変化に起因するレジストパターンの
寸法変動が発生する。これに対して、有機膜の反射防止
膜は、レジスト膜と同じように塗布して形成できるた
め、基板段差を平坦化する傾向を有し、このため、レジ
スト膜の膜厚は、段差の有無に係わらず一様になる傾向
を有し、レジスト膜の膜厚変化に起因する寸法変動を抑
制することが可能である。有機の反射防止膜は、一般に
ベースとなる樹脂材料（ポリイミドなど）に紫外線吸収
材が添加されたものである。
【０００３】このような塗布性反射防止膜に関する技術
は、例えば月刊セミコンダクターワールド（Ｓｅｍｉｃ
ｏｎｄｕｃｔｏｒ Ｗｏｒｌｄ） １９９５年６月号
１００−１０２頁などにより公知となっている。図４、
図５は、塗布性反射防止膜を利用した従来の半導体装置
の製造方法を示す工程順の断面図である。まず、図４
（ａ）に示すように、半導体基板３１上に被加工体３２
を形成したのち、塗布性の反射防止膜３３を形成し、こ
の反射防止膜３３上に感光性レジスト膜３４を形成し、
この感光性レジスト膜３４をｉ線やＫｒＦエキシマレー
ザの露光光により露光マスクを通して選択的に露光し、
現像して、図４（ｂ）に示すように、耐エッチング性の
レジスト膜パターン３４ａを形成する。次いで、図４
（ｃ）に示すように、このレジスト膜パターン３４ａを
マスクにして、反射防止膜３３を選択的にドライエッチ
ングして反射防止膜パターン３３ａを形成する。このと
き、レジスト膜パターン３４ａも同時にエッチングされ
て膜減りする。続いて、図５（ｄ）に示すように、この
耐エッチング性のレジスト膜パターン３４ａと反射防止
膜パターン３３ａをマスクにして被加工体３２を選択的
にエッチングして被加工体パターン３２ａを形成する。
次いで、図５（ｅ）に示すように、酸素（０2 ）プラズ
マにより、残余のレジスト膜パターン３４ａと反射防止
膜パターン３３ａをアッシング除去して所望の被加工体
パターン３２ａを得る。
は、例えば月刊セミコンダクターワールド（Ｓｅｍｉｃ
ｏｎｄｕｃｔｏｒ Ｗｏｒｌｄ） １９９５年６月号
１００−１０２頁などにより公知となっている。図４、
図５は、塗布性反射防止膜を利用した従来の半導体装置
の製造方法を示す工程順の断面図である。まず、図４
（ａ）に示すように、半導体基板３１上に被加工体３２
を形成したのち、塗布性の反射防止膜３３を形成し、こ
の反射防止膜３３上に感光性レジスト膜３４を形成し、
この感光性レジスト膜３４をｉ線やＫｒＦエキシマレー
ザの露光光により露光マスクを通して選択的に露光し、
現像して、図４（ｂ）に示すように、耐エッチング性の
レジスト膜パターン３４ａを形成する。次いで、図４
（ｃ）に示すように、このレジスト膜パターン３４ａを
マスクにして、反射防止膜３３を選択的にドライエッチ
ングして反射防止膜パターン３３ａを形成する。このと
き、レジスト膜パターン３４ａも同時にエッチングされ
て膜減りする。続いて、図５（ｄ）に示すように、この
耐エッチング性のレジスト膜パターン３４ａと反射防止
膜パターン３３ａをマスクにして被加工体３２を選択的
にエッチングして被加工体パターン３２ａを形成する。
次いで、図５（ｅ）に示すように、酸素（０2 ）プラズ
マにより、残余のレジスト膜パターン３４ａと反射防止
膜パターン３３ａをアッシング除去して所望の被加工体
パターン３２ａを得る。
【０００４】
【発明が解決しようとする課題】現状では、感光性レジ
スト膜と反射防止膜とのドライエッチングにおける選択
性は十分には高くはない。そのため、図６（ａ）に示さ
れるように、大きな段差を有する被加工体３２上に、反
射防止膜３３、レジスト膜パターン３４ａを形成し、レ
ジスト膜パターン３４ａをマスクとして反射防止膜をエ
ッチングするとき、膜厚の厚い凹部での反射防止膜のエ
ッチングが終了した段階では、図６（ｂ）に示されるよ
うに、レジスト膜パターン３４ａの残膜は十分な膜厚を
確保できなくなってしまう。その結果、被加工体３２の
ドライエッチングの途中で、図６（ｃ）に示されるよう
に、レジスト膜パターン３４ａが消失してしまいさらに
反射防止膜パターン３３ａの部分的消失が発生するた
め、被加工体３２のパターニングが完了した時点では、
図６（ｅ）に示されるように、被加工体にパターン欠け
やパターン変形が発生してしまう。したがって、本発明
の解決すべき課題は、感光性レジスト膜が反射防止膜に
対し十分なエッチング選択性を確保できるようにして、
反射防止膜のパターニング時に感光性レジスト膜の膜減
りを抑制し、これにより被加工体のパターニングを精度
よく行いうるようにすることである。
スト膜と反射防止膜とのドライエッチングにおける選択
性は十分には高くはない。そのため、図６（ａ）に示さ
れるように、大きな段差を有する被加工体３２上に、反
射防止膜３３、レジスト膜パターン３４ａを形成し、レ
ジスト膜パターン３４ａをマスクとして反射防止膜をエ
ッチングするとき、膜厚の厚い凹部での反射防止膜のエ
ッチングが終了した段階では、図６（ｂ）に示されるよ
うに、レジスト膜パターン３４ａの残膜は十分な膜厚を
確保できなくなってしまう。その結果、被加工体３２の
ドライエッチングの途中で、図６（ｃ）に示されるよう
に、レジスト膜パターン３４ａが消失してしまいさらに
反射防止膜パターン３３ａの部分的消失が発生するた
め、被加工体３２のパターニングが完了した時点では、
図６（ｅ）に示されるように、被加工体にパターン欠け
やパターン変形が発生してしまう。したがって、本発明
の解決すべき課題は、感光性レジスト膜が反射防止膜に
対し十分なエッチング選択性を確保できるようにして、
反射防止膜のパターニング時に感光性レジスト膜の膜減
りを抑制し、これにより被加工体のパターニングを精度
よく行いうるようにすることである。
【０００５】
【課題を解決するための手段】上述した本発明の課題
は、塗布性の反射防止膜に、該反射防止膜を構成するベ
ース樹脂にこれよりもドライエッチングレートの高い樹
脂を添加し、これにより感光性レジスト膜の反射防止膜
に対するエッチング選択比を向上させることによって、
解決することができる。
は、塗布性の反射防止膜に、該反射防止膜を構成するベ
ース樹脂にこれよりもドライエッチングレートの高い樹
脂を添加し、これにより感光性レジスト膜の反射防止膜
に対するエッチング選択比を向上させることによって、
解決することができる。
【０００６】
【発明の実施の形態】本発明によれば、露光用レジスト
膜直下に反射防止膜を形成するために塗布される材料で
あって、前記材料は、該材料を構成するベース樹脂と該
ベース樹脂に添加されたこれよりもドライエッチングレ
ートの高い樹脂とを含有していることを特徴とする反射
防止膜形成用材料、が提供される。より具体的には、前
記ベース樹脂がポリイミド樹脂またはノボラック樹脂で
ある場合には、これにポリメチルメタクリレート（ＰＭ
ＭＡ）、ポリビニールフェノール（ＰＶＰ）またはポリ
メタアクリックアシド（ＰＭＡＡ）などが添加される。
また、前記ベース樹脂がＰＶＰである場合には、これに
ＰＭＭＡまたはＰＭＡＡなどが添加される。
膜直下に反射防止膜を形成するために塗布される材料で
あって、前記材料は、該材料を構成するベース樹脂と該
ベース樹脂に添加されたこれよりもドライエッチングレ
ートの高い樹脂とを含有していることを特徴とする反射
防止膜形成用材料、が提供される。より具体的には、前
記ベース樹脂がポリイミド樹脂またはノボラック樹脂で
ある場合には、これにポリメチルメタクリレート（ＰＭ
ＭＡ）、ポリビニールフェノール（ＰＶＰ）またはポリ
メタアクリックアシド（ＰＭＡＡ）などが添加される。
また、前記ベース樹脂がＰＶＰである場合には、これに
ＰＭＭＡまたはＰＭＡＡなどが添加される。
【０００７】また、本発明によれば、（１）半導体基板
上に形成された被加工膜上に反射防止膜形成用材料を塗
布して反射防止膜を形成する工程と、（２）前記反射防
止膜上に露光用レジストを塗布して露光用レジスト膜を
形成し、該露光用レジスト膜を露光・現像する工程と、
（３）前記露光用レジスト膜をマスクとして前記反射防
止膜をドライエッチングし、引き続き前記被加工膜をド
ライエッチングする工程と、を有する半導体装置の製造
方法において、前記反射防止膜形成用材料は、該反射防
止膜形成用材料を構成するベース樹脂と該ベース樹脂に
添加されたこれよりもドライエッチングレートの高い樹
脂とを含有していることを特徴とする半導体装置の製造
方法、が提供される。
上に形成された被加工膜上に反射防止膜形成用材料を塗
布して反射防止膜を形成する工程と、（２）前記反射防
止膜上に露光用レジストを塗布して露光用レジスト膜を
形成し、該露光用レジスト膜を露光・現像する工程と、
（３）前記露光用レジスト膜をマスクとして前記反射防
止膜をドライエッチングし、引き続き前記被加工膜をド
ライエッチングする工程と、を有する半導体装置の製造
方法において、前記反射防止膜形成用材料は、該反射防
止膜形成用材料を構成するベース樹脂と該ベース樹脂に
添加されたこれよりもドライエッチングレートの高い樹
脂とを含有していることを特徴とする半導体装置の製造
方法、が提供される。
【０００８】［作用］反射防止膜にドライエッチング耐
性の低い樹脂を含有させることにより、反射防止膜のド
ライエッチングレートを大きくすることができる。その
理由は、以下のように考えることができる。もともとの
反射防止膜（反射防止膜のベースとなる樹脂）のドライ
エッチングレートをＳａ、これに添加される樹脂Ａのド
ライエッチングレートをＳｓ（＞Ｓａ）とするとき、ド
ライエッチング時にイオンないしはラジカルに曝される
単位表面の樹脂Ａが占める割合をｗとすると、樹脂Ａ含
有反射防止膜のドライエッチングレートＳｓａは、次式
により表わすことができる。 Ｓｓａ＝（１−ｗ）・Ｓａ＋ｗ・Ｓｓ ・・・（１） ここで、Ｓｓ＞Ｓａであるから、 Ｓｓａ＞Ｓａ ・・・（２） よって、感光性レジスト膜の反射防止膜に対するエッチ
ング選択比を、感光性レジスト膜のドライエッチングレ
ートをＳｒとして、Ｓａ／ＳｒからＳｓａ／Ｓｒへと向
上させることができる。
性の低い樹脂を含有させることにより、反射防止膜のド
ライエッチングレートを大きくすることができる。その
理由は、以下のように考えることができる。もともとの
反射防止膜（反射防止膜のベースとなる樹脂）のドライ
エッチングレートをＳａ、これに添加される樹脂Ａのド
ライエッチングレートをＳｓ（＞Ｓａ）とするとき、ド
ライエッチング時にイオンないしはラジカルに曝される
単位表面の樹脂Ａが占める割合をｗとすると、樹脂Ａ含
有反射防止膜のドライエッチングレートＳｓａは、次式
により表わすことができる。 Ｓｓａ＝（１−ｗ）・Ｓａ＋ｗ・Ｓｓ ・・・（１） ここで、Ｓｓ＞Ｓａであるから、 Ｓｓａ＞Ｓａ ・・・（２） よって、感光性レジスト膜の反射防止膜に対するエッチ
ング選択比を、感光性レジスト膜のドライエッチングレ
ートをＳｒとして、Ｓａ／ＳｒからＳｓａ／Ｓｒへと向
上させることができる。
【０００９】図１は、ドライエッチング時のＫｒＦ用感
光性レジストとの選択比が約１．６である反射防止膜
に、アクリル樹脂（ポリメチルメタクリレート：ｐｏｌ
ｙｍｅｔｈｙｌｍｅｔｈａｃｒｙｌａｔｅ：ＰＭＭＡ）
を１０％含有させた際の選択比の分子量依存性を示すグ
ラフである。図１に示すように、樹脂未添加の反射防止
膜のエッチングレートＳａは、３０４ｎｍ／分であり、
これに、分子量０．９×１０5 のアクリル樹脂を１０％
添加した場合、エッチングレートＳｓａは、３１７ｎｍ
／分に改善され、分子量５．８×１０5 のアクリル樹脂
を１０％添加した場合には、Ｓｓａ＝３３０ｎｍ／分に
改善されている。ここで、感光性レジストのエッチング
レートＳｒは１９０ｎｍ／分程度であるので、エッチン
グ選択比は、１．６０から１．６７ないし１．７４に改
善される。したがって、本発明によれば、レジスト膜を
マスクとして反射防止膜をドライエッチングする際のレ
ジスト膜の膜減り量を抑制することができ、被加工体エ
ッチング時にレジスト膜を十分の膜厚に確保することが
可能になる。
光性レジストとの選択比が約１．６である反射防止膜
に、アクリル樹脂（ポリメチルメタクリレート：ｐｏｌ
ｙｍｅｔｈｙｌｍｅｔｈａｃｒｙｌａｔｅ：ＰＭＭＡ）
を１０％含有させた際の選択比の分子量依存性を示すグ
ラフである。図１に示すように、樹脂未添加の反射防止
膜のエッチングレートＳａは、３０４ｎｍ／分であり、
これに、分子量０．９×１０5 のアクリル樹脂を１０％
添加した場合、エッチングレートＳｓａは、３１７ｎｍ
／分に改善され、分子量５．８×１０5 のアクリル樹脂
を１０％添加した場合には、Ｓｓａ＝３３０ｎｍ／分に
改善されている。ここで、感光性レジストのエッチング
レートＳｒは１９０ｎｍ／分程度であるので、エッチン
グ選択比は、１．６０から１．６７ないし１．７４に改
善される。したがって、本発明によれば、レジスト膜を
マスクとして反射防止膜をドライエッチングする際のレ
ジスト膜の膜減り量を抑制することができ、被加工体エ
ッチング時にレジスト膜を十分の膜厚に確保することが
可能になる。
【００１０】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図２、図３は、本発明の実施例を説明する
ための工程順の断面図である。図２（ａ）に示すよう
に、０．４μｍの段差を有する半導体基板２１上に、被
加工体２２（例えばシリコン酸化膜、厚さ１μｍ）を形
成した後、被加工体２２上にポリイミドをベース樹脂と
する材料に分子量５．８×１０5 のアクリル樹脂を１０
％添加して形成した反射防止膜形成用材料を塗布して膜
厚０．２μｍの反射防止膜２３を形成した。このとき形
成された反射防止膜の厚さは、段差上部で８０ｎｍ、段
差下部で３３０ｎｍ程度である。次いで、反射防止膜２
３上にエキシマ光（例えば、波長２４８ｎｍ）に感度を
有するポジ型レジスト（例えば、東京応化製ＴＤＵＲ−
Ｐ００９）をスピン塗布して厚さ０．７０μｍの感光性
レジスト膜２４を形成した。次いで、図２（ｂ）に示す
ように、エキシマ光により所望のパターンを露光し、現
像して、レジスト膜パターン２５を形成し、反射防止膜
２３の表面を選択的に露出させる。次いで、図２（ｃ）
に示すように、レジスト膜パターン２５をマスクに、反
射防止膜２３の露出した部分をドライエッチング（例え
ば、感光性レジスト膜２４のドライエッチングレートは
１９０ｎｍ／分であり、反射防止膜２３のドライエッチ
ングレートは、３３０ｎｍ／分）除去し、被加工体２２
の表面を選択的に露出させた。反射防止膜２３をドライ
エッチングするのに要する時間は、反射防止膜厚さ４０
０ｎｍと仮定し、オーバーエッチング時間を５０％とす
れば、１分４９秒となる。このとき、レジスト膜パター
ン２５の膜減り量は３４５ｎｍとなり、レジスト膜パタ
ーン２５の残膜量は３５５ｎｍとなる。
て説明する。図２、図３は、本発明の実施例を説明する
ための工程順の断面図である。図２（ａ）に示すよう
に、０．４μｍの段差を有する半導体基板２１上に、被
加工体２２（例えばシリコン酸化膜、厚さ１μｍ）を形
成した後、被加工体２２上にポリイミドをベース樹脂と
する材料に分子量５．８×１０5 のアクリル樹脂を１０
％添加して形成した反射防止膜形成用材料を塗布して膜
厚０．２μｍの反射防止膜２３を形成した。このとき形
成された反射防止膜の厚さは、段差上部で８０ｎｍ、段
差下部で３３０ｎｍ程度である。次いで、反射防止膜２
３上にエキシマ光（例えば、波長２４８ｎｍ）に感度を
有するポジ型レジスト（例えば、東京応化製ＴＤＵＲ−
Ｐ００９）をスピン塗布して厚さ０．７０μｍの感光性
レジスト膜２４を形成した。次いで、図２（ｂ）に示す
ように、エキシマ光により所望のパターンを露光し、現
像して、レジスト膜パターン２５を形成し、反射防止膜
２３の表面を選択的に露出させる。次いで、図２（ｃ）
に示すように、レジスト膜パターン２５をマスクに、反
射防止膜２３の露出した部分をドライエッチング（例え
ば、感光性レジスト膜２４のドライエッチングレートは
１９０ｎｍ／分であり、反射防止膜２３のドライエッチ
ングレートは、３３０ｎｍ／分）除去し、被加工体２２
の表面を選択的に露出させた。反射防止膜２３をドライ
エッチングするのに要する時間は、反射防止膜厚さ４０
０ｎｍと仮定し、オーバーエッチング時間を５０％とす
れば、１分４９秒となる。このとき、レジスト膜パター
ン２５の膜減り量は３４５ｎｍとなり、レジスト膜パタ
ーン２５の残膜量は３５５ｎｍとなる。
【００１１】次いで、図３（ｄ）に示すように、レジス
ト膜パターン２５をマスクに露出した被加工体２２をド
ライエッチング除去した。このときのドライエッチング
レートが、例えばレジスト膜パターン２５で６０ｎｍ／
分、被加工体２２で２３０ｎｍ／分であるとすると、１
μｍの被加工体２２をエッチングするのに要する時間
は、オーバーエッチング時間を２５％として、おおよそ
５分２５秒である。このとき、レジスト膜パターン２５
の膜減りは３２６ｎｍであり、したがって、被加工体２
２のドライエッチングが完了した時点においても、レジ
スト膜パターン２５は反射防止膜を含めて残存してい
る。次いで、図３（ｅ）に示すように、酸素プラズマに
より、残余のレジスト膜パターン２５および反射防止膜
２３を除去することにより、所望の被加工体パターン２
６を得た。
ト膜パターン２５をマスクに露出した被加工体２２をド
ライエッチング除去した。このときのドライエッチング
レートが、例えばレジスト膜パターン２５で６０ｎｍ／
分、被加工体２２で２３０ｎｍ／分であるとすると、１
μｍの被加工体２２をエッチングするのに要する時間
は、オーバーエッチング時間を２５％として、おおよそ
５分２５秒である。このとき、レジスト膜パターン２５
の膜減りは３２６ｎｍであり、したがって、被加工体２
２のドライエッチングが完了した時点においても、レジ
スト膜パターン２５は反射防止膜を含めて残存してい
る。次いで、図３（ｅ）に示すように、酸素プラズマに
より、残余のレジスト膜パターン２５および反射防止膜
２３を除去することにより、所望の被加工体パターン２
６を得た。
【００１２】上記実施例では、ベース樹脂に添加する樹
脂として、アクリル樹脂を例として挙げたが、元々の反
射防止膜材料よりドライエッチングレートの高い樹脂で
あればよく、ノボラック樹脂やポリイミド系樹脂が反射
防止膜として使用される場合は、実施例で示したポリメ
チルメタクリレート（ＰＭＭＡ）の他にポリビニールフ
ェノール（ＰＶＰ）やポリメタアクリックアシド（ＰＭ
ＡＡ）またはこれらの共重合体ないしは誘導体を用いる
ことができる。また、ＰＶＰが反射防止膜のベース樹脂
として用いられる場合は、ＰＭＡＡやＰＭＭＡが反射防
止膜への添加樹脂として利用することができる。
脂として、アクリル樹脂を例として挙げたが、元々の反
射防止膜材料よりドライエッチングレートの高い樹脂で
あればよく、ノボラック樹脂やポリイミド系樹脂が反射
防止膜として使用される場合は、実施例で示したポリメ
チルメタクリレート（ＰＭＭＡ）の他にポリビニールフ
ェノール（ＰＶＰ）やポリメタアクリックアシド（ＰＭ
ＡＡ）またはこれらの共重合体ないしは誘導体を用いる
ことができる。また、ＰＶＰが反射防止膜のベース樹脂
として用いられる場合は、ＰＭＡＡやＰＭＭＡが反射防
止膜への添加樹脂として利用することができる。
【００１３】添加量も、実施例では、１０％としたが、
保存時に添加樹脂の析出現象が発生したり、複素屈折率
が大幅に変化したりしないのであれば、１０％以上で構
わないが、５％から３０％程度が適切な範囲である。実
施例で示した分子量のアクリル樹脂を３０％含有した反
射防止膜を用いても、図２に示した実施例と同様な結果
を得ることができる。また、分子量についても、５．８
×１０5 としたが、これに限定されるものではなく、図
１に示す０．９×１０5 ないし１．０×１０6の範囲若
しくはこれ以上であってもよく、樹脂含有率と同様に保
存時の析出現象が発生がしないのであれば、段差高さに
応じて添加する樹脂の分子量を適宜変更することができ
る。
保存時に添加樹脂の析出現象が発生したり、複素屈折率
が大幅に変化したりしないのであれば、１０％以上で構
わないが、５％から３０％程度が適切な範囲である。実
施例で示した分子量のアクリル樹脂を３０％含有した反
射防止膜を用いても、図２に示した実施例と同様な結果
を得ることができる。また、分子量についても、５．８
×１０5 としたが、これに限定されるものではなく、図
１に示す０．９×１０5 ないし１．０×１０6の範囲若
しくはこれ以上であってもよく、樹脂含有率と同様に保
存時の析出現象が発生がしないのであれば、段差高さに
応じて添加する樹脂の分子量を適宜変更することができ
る。
【００１４】また、実施例として、エキシマ光対応ポジ
レジストを示したが、これに限定されるものではなく、
ネガレジストでもよく、同様に、ｉ線、ｇ線対応のポジ
レジストあるいはネガレジストでもよい。また、被加工
体としてシリコン酸化膜を示したが、これに限定される
ものではなく、タングステンシリサイドやモリブデンシ
リサイド等の金属シリサイド膜、アルミニウム、アルミ
ニウム合金や銅などの金属膜、ポリシリコンや窒化ケイ
素膜などの半導体や絶縁膜等、半導体集積回路装置の製
造工程において加工される全てのものを対象とすること
ができる。
レジストを示したが、これに限定されるものではなく、
ネガレジストでもよく、同様に、ｉ線、ｇ線対応のポジ
レジストあるいはネガレジストでもよい。また、被加工
体としてシリコン酸化膜を示したが、これに限定される
ものではなく、タングステンシリサイドやモリブデンシ
リサイド等の金属シリサイド膜、アルミニウム、アルミ
ニウム合金や銅などの金属膜、ポリシリコンや窒化ケイ
素膜などの半導体や絶縁膜等、半導体集積回路装置の製
造工程において加工される全てのものを対象とすること
ができる。
【００１５】
【発明の効果】以上説明したように、本発明は感光性レ
ジスト膜の直下に形成する塗布性反射防止膜をそのベー
ス樹脂にこれよりもドライエッチングレートの高い樹脂
を添加したものによって形成するものであるので、レジ
スト膜の反射防止膜に対するエッチング選択比を向上さ
せることができる。したがって、本発明によれば、被加
工体の段差が大きい場合であっても、レジスト膜をマス
クとする反射防止膜のエッチングが完了した時点で、レ
ジスト膜の残膜を十分に厚く確保することが可能にな
る。よって、本発明によれば、被加工体エッチング途中
でのレジスト膜の消失を防止することができるようにな
り、被加工体パターンの部分消失や変形を防止して高い
精度でのパターニングが可能になる。
ジスト膜の直下に形成する塗布性反射防止膜をそのベー
ス樹脂にこれよりもドライエッチングレートの高い樹脂
を添加したものによって形成するものであるので、レジ
スト膜の反射防止膜に対するエッチング選択比を向上さ
せることができる。したがって、本発明によれば、被加
工体の段差が大きい場合であっても、レジスト膜をマス
クとする反射防止膜のエッチングが完了した時点で、レ
ジスト膜の残膜を十分に厚く確保することが可能にな
る。よって、本発明によれば、被加工体エッチング途中
でのレジスト膜の消失を防止することができるようにな
り、被加工体パターンの部分消失や変形を防止して高い
精度でのパターニングが可能になる。
【図１】本発明の作用を説明するための、樹脂添加反射
防止膜のドライエッチングレートの添加樹脂の分子量依
存性を示す図。
防止膜のドライエッチングレートの添加樹脂の分子量依
存性を示す図。
【図２】本発明の一実施例を説明するための工程断面図
の一部。
の一部。
【図３】本発明の一実施例を説明するための、図２の工
程に続く工程での工程断面図。
程に続く工程での工程断面図。
【図４】従来例を説明するための工程断面図の一部。
【図５】従来例を説明するための、図４の工程に続く工
程での工程断面図。
程での工程断面図。
【図６】従来例の問題点を説明するための工程断面図。
２１ 半導体基板 ２２ 被加工体 ２３ 反射防止膜 ２４ 感光性レジスト膜 ２５ レジスト膜パターン ２６ 被加工体パターン ３１ 半導体基板 ３２ 被加工体 ３２ａ 被加工体パターン ３３ 反射防止膜 ３３ａ 反射防止膜パターン ３４ 感光性レジスト膜 ３４ａ レジスト膜パターン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｃ０８Ｌ 79/08 Ｃ０８Ｌ 79/08 Ｚ Ｇ０２Ｂ 1/11 Ｇ０３Ｆ 7/11 ５０３ // Ｇ０３Ｆ 7/11 ５０３ Ｇ０２Ｂ 1/10 Ａ (72)発明者 吉井 剛 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 吉野 宏 東京都港区芝五丁目７番１号 日本電気株 式会社内
Claims (4)
- 【請求項１】 露光用レジスト膜直下に反射防止膜を形
成するために塗布される材料であって、前記材料は、該
材料を構成するベース樹脂と該ベース樹脂に添加された
これよりもドライエッチングレートの高い樹脂とを含有
していることを特徴とする反射防止膜形成用材料。 - 【請求項２】 前記ベース樹脂がポリイミド樹脂または
ノボラック樹脂であり、これに添加された樹脂がポリメ
チルメタクリレート（ＰＭＭＡ）、ポリビニールフェノ
ール（ＰＶＰ）またはポリメタアクリックアシド（ＰＭ
ＡＡ）であることを特徴とする請求項１記載の反射防止
膜形成用材料。 - 【請求項３】 前記ベース樹脂がポリビニールフェノー
ルであり、これに添加された樹脂がポリメチルメタクリ
レートまたはポリメタアクリックアシドであることを特
徴とする請求項１記載の反射防止膜形成用材料。 - 【請求項４】 （１）半導体基板上に形成された被加工
膜上に反射防止膜形成用材料を塗布して反射防止膜を形
成する工程と、 （２）前記反射防止膜上に露光用レジスト膜を形成し、
該露光用レジスト膜を露光・現像する工程と、 （３）現像された前記露光用レジスト膜をマスクとして
前記反射防止膜をドライエッチングし、引き続き前記被
加工膜をドライエッチングする工程と、を有する半導体
装置の製造方法において、前記反射防止膜形成用材料
は、該反射防止膜形成用材料を構成するベース樹脂と該
ベース樹脂に添加されたこれよりもドライエッチングレ
ートの高い樹脂とを含有していることを特徴とする半導
体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10009597A JP3202649B2 (ja) | 1997-04-17 | 1997-04-17 | 反射防止膜形成用材料およびこれを用いた半導体装置の製造方法 |
| TW087104782A TW379375B (en) | 1997-04-17 | 1998-03-27 | Material for antireflection film to be formed on workpiece disposed on semiconductor substrate and method of manufacturing semiconductor device using said material |
| US09/054,885 US6090523A (en) | 1997-04-17 | 1998-04-03 | Multi-resin material for an antireflection film to be formed on a workpiece disposed on a semiconductor substrate |
| KR1019980013589A KR100280137B1 (ko) | 1997-04-17 | 1998-04-16 | 반도체기판상에배치된피가공체상에형성되는반사방지막재료및그것을사용하는반도체장치의제조방법 |
| CN98101557A CN1098532C (zh) | 1997-04-17 | 1998-04-17 | 抗反射膜材料以及利用所述材料制造半导体器件的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10009597A JP3202649B2 (ja) | 1997-04-17 | 1997-04-17 | 反射防止膜形成用材料およびこれを用いた半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10294253A true JPH10294253A (ja) | 1998-11-04 |
| JP3202649B2 JP3202649B2 (ja) | 2001-08-27 |
Family
ID=14264855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10009597A Expired - Fee Related JP3202649B2 (ja) | 1997-04-17 | 1997-04-17 | 反射防止膜形成用材料およびこれを用いた半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6090523A (ja) |
| JP (1) | JP3202649B2 (ja) |
| KR (1) | KR100280137B1 (ja) |
| CN (1) | CN1098532C (ja) |
| TW (1) | TW379375B (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7066234B2 (en) | 2001-04-25 | 2006-06-27 | Alcove Surfaces Gmbh | Stamping tool, casting mold and methods for structuring a surface of a work piece |
| WO2002025374A2 (en) * | 2000-09-19 | 2002-03-28 | Shipley Company, L.L.C. | Antireflective composition |
| JP3953922B2 (ja) * | 2001-10-18 | 2007-08-08 | 日東電工株式会社 | 反射防止フィルム、光学素子および表示装置 |
| KR20030068729A (ko) * | 2002-02-16 | 2003-08-25 | 삼성전자주식회사 | 반사 방지용 광흡수막 형성 조성물 및 이를 이용한 반도체소자의 패턴 형성 방법 |
| KR101139484B1 (ko) * | 2005-02-22 | 2012-05-02 | 에스케이하이닉스 주식회사 | 반도체 소자의 제조 방법 |
| EP1829942B1 (en) * | 2006-02-28 | 2012-09-26 | Rohm and Haas Electronic Materials, L.L.C. | Coating compositions for use with an overcoated photoresist |
| US7816069B2 (en) * | 2006-06-23 | 2010-10-19 | International Business Machines Corporation | Graded spin-on organic antireflective coating for photolithography |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4910122A (en) * | 1982-09-30 | 1990-03-20 | Brewer Science, Inc. | Anti-reflective coating |
| JPH01128434A (ja) * | 1987-11-12 | 1989-05-22 | Oki Electric Ind Co Ltd | レジストパターン形成方法 |
| JPH01130527A (ja) * | 1987-11-17 | 1989-05-23 | Oki Electric Ind Co Ltd | レジストパターンの形成方法 |
| JPH0547656A (ja) * | 1991-08-08 | 1993-02-26 | Mitsubishi Electric Corp | レジストパターンの形成方法および該方法に用いられる反射防止膜形成用有機シラン化合物 |
| US6165697A (en) * | 1991-11-15 | 2000-12-26 | Shipley Company, L.L.C. | Antihalation compositions |
| US5308742A (en) * | 1992-06-03 | 1994-05-03 | At&T Bell Laboratories | Method of etching anti-reflection coating |
| JPH0690014A (ja) * | 1992-07-22 | 1994-03-29 | Mitsubishi Electric Corp | 薄型太陽電池及びその製造方法，エッチング方法及び自動エッチング装置，並びに半導体装置の製造方法 |
| KR970004447B1 (ko) * | 1993-09-08 | 1997-03-27 | 삼성전자 주식회사 | 반사방지막 제조 방법 및 이를 이용한 반도체 장치의 제조 방법 |
| JPH07226396A (ja) * | 1994-02-10 | 1995-08-22 | Sony Corp | パターン形成方法 |
| US5597868A (en) * | 1994-03-04 | 1997-01-28 | Massachusetts Institute Of Technology | Polymeric anti-reflective compounds |
| JP3414107B2 (ja) * | 1995-02-20 | 2003-06-09 | 株式会社日立製作所 | 半導体装置の製造方法 |
| JPH0943839A (ja) * | 1995-05-25 | 1997-02-14 | Japan Synthetic Rubber Co Ltd | 反射防止膜形成用組成物 |
| JPH0963935A (ja) * | 1995-08-28 | 1997-03-07 | Sharp Corp | レジストパターン形成方法 |
| JPH09167733A (ja) * | 1995-12-15 | 1997-06-24 | Toshiba Corp | パターン形成方法 |
| JP3511802B2 (ja) * | 1996-05-27 | 2004-03-29 | ソニー株式会社 | 金属配線の形成方法 |
| JPH10199789A (ja) * | 1997-01-10 | 1998-07-31 | Sony Corp | 反射防止膜及びパターンニング方法 |
-
1997
- 1997-04-17 JP JP10009597A patent/JP3202649B2/ja not_active Expired - Fee Related
-
1998
- 1998-03-27 TW TW087104782A patent/TW379375B/zh not_active IP Right Cessation
- 1998-04-03 US US09/054,885 patent/US6090523A/en not_active Expired - Fee Related
- 1998-04-16 KR KR1019980013589A patent/KR100280137B1/ko not_active Expired - Fee Related
- 1998-04-17 CN CN98101557A patent/CN1098532C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1098532C (zh) | 2003-01-08 |
| US6090523A (en) | 2000-07-18 |
| JP3202649B2 (ja) | 2001-08-27 |
| TW379375B (en) | 2000-01-11 |
| CN1197285A (zh) | 1998-10-28 |
| KR100280137B1 (ko) | 2001-09-06 |
| KR19980081459A (ko) | 1998-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220367186A1 (en) | Patterning scheme to improve euv resist and hard mask selectivity | |
| TWI380350B (en) | Double patterning strategy for contact hole and trench in photolithography | |
| JPH09251988A (ja) | 中間層の一部を除去する中間層リソグラフィ法 | |
| US5950106A (en) | Method of patterning a metal substrate using spin-on glass as a hard mask | |
| JP2001308076A (ja) | 半導体装置の製造方法 | |
| US6423475B1 (en) | Sidewall formation for sidewall patterning of sub 100 nm structures | |
| US6100010A (en) | Photoresist film and method for forming pattern thereof | |
| US6764946B1 (en) | Method of controlling line edge roughness in resist films | |
| US6989219B2 (en) | Hardmask/barrier layer for dry etching chrome films and improving post develop resist profiles on photomasks | |
| JP2000091318A (ja) | 半導体装置の製造方法 | |
| US6140023A (en) | Method for transferring patterns created by lithography | |
| JPH09237777A (ja) | 上部層の一部を除去する中間層リソグラフィ法 | |
| JP3202649B2 (ja) | 反射防止膜形成用材料およびこれを用いた半導体装置の製造方法 | |
| US6214737B1 (en) | Simplified sidewall formation for sidewall patterning of sub 100 nm structures | |
| JPH10106971A (ja) | 半導体装置の製造方法 | |
| US6815367B2 (en) | Elimination of resist footing on tera hardmask | |
| JPH07321091A (ja) | エッチング方法及び配線形成方法 | |
| KR100688710B1 (ko) | 반사 방지막 식각 방법 | |
| US20030073041A1 (en) | Partial photoresist etching | |
| US20250391659A1 (en) | Method for patterning mask layer over substrate | |
| US20260023319A1 (en) | Imaging mask stacks and methods for lithographically patterning a substrate | |
| JP3036500B2 (ja) | フォトレジストパターン形成方法及び半導体基板 | |
| KR100827488B1 (ko) | 반도체 소자의 금속 배선 패턴 형성 방법 | |
| KR0131719B1 (ko) | 반도체소자의 금속배선 제조방법 | |
| KR100265588B1 (ko) | 감광막패턴의 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |