JPH102942A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】 バーンイン動作時において、電源電圧を細か
く変化させながらスクリーニング検査等を行う得るよう
にする。 【解決手段】 電源電圧が設定値以上のバーンイン動作
等では、高電圧検知回路２０２の出力はＨｉｇｈレベル
となり、ノード４もＨｉｇｈレベルとなる。このため、
ＮＭＯＳトランジスタＴ２０１が導通し、ノード２は電
源端子Ｖｃｃに接続され、ノード２の基準電圧は、電源
電圧からトランジスタＴ２０１のしきい値電圧Ｖｔｎ分
を引いた値になる。その後、入力１に動作切換信号（Ｈ
ｉｇｈレベル）を入力した後は、電源電圧が設定値未満
に低下しても、ＡＮＤゲート２０３によりノード４のＨ
ｉｇｈレベルの状態が保持される。従って、電源電圧の
変化に合せて出力ノード１の電位を細かく変化させて、
スクリーニング検査等を良好に行うことが可能である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置に関し、
特に、高電圧を加えたバーンイン(burn-in) 動作及びス
クリーニング検査等を行わせる場合の改良に関する。

【０００２】

【従来の技術】図１４は従来の半導体装置を示し、特に
その降圧回路部を示す。同図において、１は電圧供給回
路であって、ノード１に電圧を供給する。２は基準電圧
発生回路であって、前記ノード１の電圧レベルを決定す
るための基準電圧をノード２に出力する。３は比較器で
あって、前記ノード１の電位とノード２の基準電圧とを
比較して、ノード１の電位の方が低い場合に、電圧供給
回路１を駆動するための信号をノード３に出力する。電
圧供給回路１を構成するトランジスタＴ１０１は、前記
ノード３の電位により制御され、ノード３に出力された
比較器３からの駆動信号を受けて、ノード１と電源端子
とを接続し、ノード１に電圧を供給する。

【０００３】また、２０１は前記基準電圧発生回路２の
一部を構成する定電圧源であって、電源電圧に依存しな
いで前記ノード２に定電圧を出力する。２０２は前記基
準電圧発生回路２の他の一部を構成する高電圧検知回路
であって、電源電圧が特定の高電圧以上であることを検
出して、ノード４にＨｉｇｈレベル信号を出力する、ト
ランジスタＴ２０１は、前記特定高電圧以上の電源電圧
時に、前記ノード４からの高電圧検知信号を受けて、前
記ノード２の基準電圧を引き上げる高電源電圧時の基準
電圧供給用ＮＭＯＳトランジスタである。

【０００４】図１５は、前記図１４の構成の半導体回路
の降圧回路において、電源電圧とノード１の電圧との関
係を示す。先ず、電源電圧が高電圧検知回路２０２の検
知レベルよりも低い場合には、ノード４はＬｏｗレベル
であり、トランジスタＴ２０１は非導通状態にある。こ
のため、ノード２の基準電圧は定電圧源２０１の出力に
より決定される。電源電圧が定電圧源２０１の所定定電
圧よりも低いとき、定電圧源２０１の発生電圧は定電圧
とならず、電源電圧と同電圧となり、ノード２の電位は
電源電圧と同電位である。従って、ノード１の電位は、
同図に記号Ａで示す範囲で、電圧供給回路１及び比較器
３により、ノード２の電位と同電位に保たれる。

【０００５】次に、電源電圧が定電圧源２０１の所定定
電圧よりも高い場合には、定電圧源２０１は電源電圧に
関係なく定電圧を発生するので、ノード２の基準電圧は
この定電位に固定され、ノード１の電位は同図に記号Ｂ
で示す範囲のように、ノード２の電位と同電位に保持さ
れる。

【０００６】更に、電源電圧が高電圧検知回路２０２の
検知レベルより高い場合、例えばバーンイン等の動作時
では、高電圧検知回路２０２はＨｉｇｈレベルの信号を
出力し、トランジスタＴ２０１が導通状態となる。この
ため、ノード２の基準電圧は、定電圧源２０１の定電圧
に依存せず、電源電圧からトランジスタＴ２０１のしき
い値電圧Ｖｔｎを引いた電圧となるので、ノード１の電
位は、同図に記号Ｃで示す範囲のように、電源電圧−し
きい値電圧Ｖｔｎの電位に保持される。

【０００７】

【発明が解決しようとする課題】しかしながら、前記従
来の半導体装置では、高電圧検知回路２０２が高電圧を
検知した時点では、図１５の記号Ｂの範囲から記号Ｃの
範囲に移行して、ノード１の電圧は、定電圧源２０１の
定電圧から所定電圧（電源電圧−しきい値電圧Ｖｔｎ）
に唐突に変化する。このため、ノード１の電圧を任意の
電圧に微細に変化させて規定の品質水準に満たない部品
を除去するスクリーニング検査等を行うことができな
い。

【０００８】また、基板電位発生回路は、例えば特開平
６−１１３５３０号公報に開示されるように、電源電圧
が変動しても常に一定の基板電圧を保つような設計であ
るため、以上のようにスクリーニング検査で高電圧を印
加するバーンイン動作等では、内部回路での消費電流が
増加し、これに伴い基板電流が増加して基板電圧が上昇
するため、ラッチアップ現象が生じ易く、回路の正常な
動作が不安定ないし困難になる。

【０００９】更に、従来の昇圧電位発生回路は、例えば
特開平５−２３５７３４号公報に開示されるように、電
源電圧が高くなると、その発生する昇圧電圧も比例して
高くなり、過昇圧となるため、回路の構成トランジスタ
の負担が増大し、信頼性上問題がある。

【００１０】加えて、前記の降圧回路及び昇圧電圧発生
回路では、これ等回路を構成するトランジスタの特性の
バラツキに伴い、その生成する降圧電圧や昇圧電圧が変
化し、このため、信頼性試験における加速係数が変動す
る欠点もある。

【００１１】また、ＤＲＡＭ（ダイナミックＲＡＭ）等
の半導体装置では、外部との接続を行う端子の配置が予
め決定されるため、新たな端子を追加して、スクリーニ
ング検査等で使用する特殊モードに動作状態を切り換え
ることが困難である。

【００１２】本発明は、上記従来の問題点を解決するも
のであり、その目的は、半導体装置において、通常動作
時での電源電圧以上の高電圧を印加して行うバーンイン
動作等では、その印加する高電圧を細かく変化可能とし
て、スクリーニング検査等を精度よく行うと共に、基板
電圧や昇圧電圧の上昇を抑えて、安定動作を保証し、更
にはＤＲＡＭ等の半導体装置では、端子を追加しなくて
も動作状態を切り換え可能にすることにある。

【００１３】

【課題を解決するための手段】以上の目的を達成するた
めに、本発明では、一旦、高電源電圧下でのバーンイン
動作等に移行した後は、その電源電圧の変化に応じて出
力ノードの電位を任意に値に微細に変更して、細かなス
クリーニング検査が可能な半導体装置を構成する。

【００１４】また、本発明では、バーンイン動作等の高
電圧電源時には、基板電圧発生回路の基板電圧や、昇圧
電圧発生回路の昇圧電圧を下げて、基板電圧や昇圧電圧
の過上昇を抑え、動作を安定に、また高い信頼性を確保
することとする。

【００１５】また、バーンイン動作等の高電源電圧時に
は、その高電圧の電源を降圧電圧又は昇圧電圧として使
用することとする。

【００１６】更に、本発明では、ダイナミックＲＡＭ等
の半導体装置では、通常動作では発生しない信号を発生
させ、この信号を動作切換信号として使用することによ
り、新たなピンを追加することなく、動作状態を切り換
え可能とする。

【００１７】すなわち、請求項１記載の発明の半導体装
置は、電源端子と、動作切換信号が入力される入力端子
とを備え、少なくとも２つ以上の動作モードを持つ半導
体装置において、前記電源端子に接続される電源の電圧
が設定値以上のときを検知する電圧検知手段と、前記電
圧検知手段の出力を受け、前記電源端子に接続される電
源の電圧が設定値未満のとき、動作状態を第１の動作モ
ードに切り換え、前記電源端子に接続される電源の電圧
が設定値以上のとき、前記入力端子に入力される動作切
換信号を受け付けて、電源端子に接続される電源の電圧
が設定値未満に低下した後の動作状態を第２の動作モー
ドに切り換える動作切換手段とを備えたことを特徴とす
る。

【００１８】また、請求項２記載の発明は、前記請求項
１記載の半導体装置において、半導体装置は、電源端子
に接続された電源の電圧を降圧して降圧電圧を生成する
降圧回路を備え、動作切換手段は、電源端子に接続され
る電源の電圧が設定値未満のとき、前記電源端子に接続
される電源の電圧の変化に対する前記降圧回路の降圧電
圧の変化特性を第１の降圧電圧特性に切り換え、前記電
源端子に接続される電源の電圧が設定値以上のとき、前
記入力端子に入力される動作切換信号を受け付けて、前
記電源端子に接続される電源の電圧の変化に対する前記
降圧回路の降圧電圧の変化特性を第２の降圧電圧特性に
切り換えることを特徴とする。

【００１９】更に、請求項３記載の発明は、前記請求項
２記載の半導体装置において、第１の降圧電圧特性は、
電源端子に接続された電源の電圧が前記設定値未満の範
囲において、その電源の電圧の変化に対して降圧電圧の
変化が小さい特性であり、第２の降圧電圧特性は、電源
端子に接続された電源の電圧が前記設定値未満の範囲に
おいて、その電源の電圧の変化に応じて降圧電圧が変化
する特性であることを特徴とする。

【００２０】加えて、請求項４記載の発明は、前記請求
項１、請求項２又は請求項３記載の半導体装置におい
て、動作切換手段は、電源端子に接続される電源の電圧
が設定値以上のとき、入力端子に動作切換信号が入力さ
れている場合に限り、電源端子に接続される電源の電圧
が設定値以上の状態における動作状態を第２の動作モー
ドに切り換えることを特徴とする。

【００２１】更に加えて、請求項５記載の発明の半導体
装置は、電源端子と、半導体の基板に供給する基板電圧
を生成する基板電圧生成回路とを備えた半導体装置にお
いて、前記電源端子に接続される電源の電圧が設定値以
上のときを検知する電圧検知手段と、前記電圧検知手段
の出力を受け、前記電源端子に接続される電源の電圧が
設定値未満のとき、前記基板電圧生成回路が生成する基
板電圧の値を第１の基板電圧値に切り換え、前記電源端
子に接続される電源の電圧が設定値以上のとき、前記基
板電圧生成回路が生成する基板電圧の値を第２の基板電
圧値に切り換える基板電圧切換手段とを備えたことを特
徴とする。

【００２２】請求項６記載の発明は、前記請求項５記載
の半導体装置において、第２の基板電圧値は第１の基板
電圧値よりも低い（絶対値が大きい負の値）電圧値であ
ることを特徴とする。

【００２３】また、請求項７記載の発明は、前記請求項
５又は請求項６記載の半導体装置において、切換信号が
入力される入力端子を備え、基板電圧切換手段は、電源
端子に接続される電源の電圧が設定値以上のとき、前記
入力端子に切換信号が入力されている場合に限り、前記
基板電圧生成回路が生成する基板電圧の値を第２の基板
電圧値に切り換えるものであることを特徴とする。

【００２４】更に、請求項８記載の発明の半導体装置
は、電源端子と、切換信号が入力される入力端子と、前
記電源端子に接続された電源の電圧よりも高い電圧の昇
圧電圧を生成する昇圧電圧生成回路とを備えた半導体装
置において、前記入力端子に切換信号が入力されていな
いとき、前記昇圧電圧生成回路の昇圧電圧特性を第１の
昇圧電圧特性に切り換え、前記入力端子に切換信号が入
力されているとき、前記昇圧電圧生成回路の昇圧電圧特
性を第２の昇圧電圧特性に切り換える昇圧電圧特性切換
手段とを備えたことを特徴とする。

【００２５】加えて、請求項９記載の発明は、前記請求
項８記載の半導体装置において、前記電源端子に接続さ
れる電源の電圧が設定値以上のときを検知する電圧検知
手段を備え、昇圧電圧特性切換手段は、入力端子に切換
信号が入力されているとき、前記電圧検知手段が前記設
定値以上の電源電圧を検出した場合に限り、昇圧電圧生
成回路の昇圧電圧特性を第２の昇圧電圧特性に切り換え
ることを特徴としている。

【００２６】更に加えて、請求項１０記載の発明は、前
記請求項８又は請求項９記載の半導体装置において、第
２の昇圧電圧特性での昇圧電圧の値は、第１の昇圧電圧
特性での昇圧電圧の値よりも低く設定されることを特徴
とする。

【００２７】請求項１１記載の発明は、前記請求項２記
載の半導体装置において、他の動作切換信号が入力され
る他の入力端子と、前記他の入力端子に前記他の動作切
換信号が入力されたとき、降圧回路が降圧電圧を出力す
る内部端子と電源端子とを接続する接続手段とを備えた
ことを特徴とする。

【００２８】また、請求項１２記載の発明は、前記請求
項８記載の半導体装置において、他の動作切換信号が入
力される他の入力端子と、前記他の入力端子に前記他の
動作切換信号が入力されたとき、昇圧電圧生成回路が昇
圧電圧を出力する内部端子と電源端子とを接続する接続
手段とを備えたことを特徴とする。

【００２９】更に、請求項１３記載の発明は、前記請求
項１１又は請求項１２記載の半導体装置において、電源
端子に接続される電源の電圧が設定値以上のときに限
り、他の入力端子への他の動作切換信号の入力を許容す
る制限回路を有することを特徴とする。

【００３０】加えて、請求項１４記載の発明は、前記請
求項１、請求項２、請求項４、請求項５、請求項７、請
求項８、請求項９、請求項１１、請求項１２又は請求項
１３記載の半導体装置において、電源端子に接続される
電圧が設定値未満の通常の動作状態での所定モードに複
数回連続して入ることにより、動作切換信号を発生させ
る切換信号発生回路を別途備えたことを特徴とする。

【００３１】更に加えて、請求項１５記載の発明は、前
記請求項１４記載の半導体装置において、切換信号発生
回路は、ＤＲＡＭにおけるＣＢＲセルフリフレッシュモ
ードに複数回連続して入ることにより、動作切換信号を
発生させることを特徴としている。

【００３２】以上の構成により、請求項１ないし請求項
４記載の発明では、降圧電圧を微細に変化させながら、
高電圧電源の下でスクリーニング検査等が可能である。

【００３３】また、請求項５ないし請求項７記載の発明
では、バーンイン動作等の高電源電圧の下での動作時に
は、基板電圧生成回路の基板電圧が通常動作時に比して
低く生成されるので、動作電流の増大に伴う基板電流の
増大によって基板電圧が上昇しても、この基板電圧はラ
ッチアップ現象が生じる電圧値までには至らず、従っ
て、回路の正常な動作を確保できる。

【００３４】更に、請求項８ないし請求項１０記載の発
明では、バーンイン動作等の高電源電圧の下での動作時
には、昇圧電圧生成回路の昇圧電圧が通常動作時に比し
て低く生成されるので、この昇圧電圧の過昇圧が防止さ
れて、従って、トランジスタの負担の増大が抑制され
て、回路の信頼性が向上する。

【００３５】加えて、請求項１１ないし請求項１３記載
の発明では、降圧回路及び昇圧電圧生成回路を構成する
トランジスタの特性のバラツキが存在しても、バーンイ
ン動作等の高電源電圧時には、この高電圧の電源電圧が
降圧電圧及び昇圧電圧として使用されるので、前記トラ
ンジスタの特性のバラツキに拘らず、これ等の降圧電圧
及び昇圧電圧を安定させて、加速係数の変化を抑制ない
し防止でき、スクリーニング検査等を精度良く行うこと
ができる。

【００３６】更に加えて、請求項１４及び請求項１５記
載の発明では、通常の使用状態では発生しない信号を動
作切換信号とするので、ユーザ等の通常の使用状態では
バーンイン動作等の高電源電圧での特殊モードに移行す
ることが確実に防止されると共に、端子ピンを追加する
必要がない。

【００３７】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら説明する。

【００３８】（第１の実施の形態）図１は、本発明の第
１の実施の形態を示す半導体装置、特にその降圧回路の
部分の構成を示す。同図において、１は電源端子Ｖｃｃ
に接続された電源の電位をノード１に供給する電位供給
回路、Ｔ１０１は前記電位供給回路１を構成し、出力ノ
ード１への電位供給用のＰＭＯＳトランジスタである。
２は基準電圧発生回路であって、ノード２に与える基準
電圧を発生する。３は比較器であって、ノード１の電位
とノード２の基準電圧とを比較し、ノード１（内部端
子）の電位（内部回路への供給電圧）の方が低い場合
に、Ｌｏｗレベルの信号をノード３に出力する。

【００３９】前記基準電圧発生回路２の内部には、定電
圧源２０１、高電圧検知回路（電圧検知手段）２０２、
ＡＮＤゲート２０３、ＯＲゲート２０４、及びＮＭＯＳ
トランジスタＴ２０１が備えられる。前記定電圧源２０
１は、所定の定電圧を発生し、その定電圧をノード２に
出力する。前記高電圧検知回路２０２は、電源電圧が検
知電圧（設定値）より高い場合にＨｉｇｈレベルの信号
を出力し、この信号はＯＲゲート２０４を経てノード４
に出力される。入力１（入力端子）は動作切換信号の入
力端子（以下、「入力端子」と呼ぶ場合には外部ピンの
他、内部端子をも含む意味である）であって、この端子
に入力された動作切換信号と、前記ＯＲゲート２０４の
出力（ノード４の電位）とが入力される。前記トランジ
スタＴ２０１は、前記ノード４がゲートに接続され、ノ
ード４の電位がＨｉｇｈレベルのとき（即ち、高電源電
圧時）に、電源端子をノード２に接続し、ノード２の基
準電圧を引き上げる。

【００４０】また、図１において、Ｔ４は電圧供給用Ｐ
ＭＯＳトランジスタ（接続手段）であって、そのゲート
は、他の動作切換信号が入力される入力２（他の入力端
子）に接続され、入力２の電位がＬｏｗレベルのとき、
電源端子Ｖｃｃをノード１に接続する。

【００４１】次に、本実施の形態の動作を説明する。入
力２の動作切換信号は通常Ｈｉｇｈレベルにあり、電圧
供給用ＰＭＯＳトランジスタＴ４は非導通状態である。

【００４２】この状態で、入力１にＬｏｗレベルの動作
切換信号が入力された場合、ＡＮＤゲート２０３の出力
は常にＬｏｗレベルであり、従って、ノード４は高電圧
検知回路２０２の出力により決定される。よって、電源
電圧に対するノード１の電圧特性は、既述の図１５に示
した従来例と同じであり、電源電圧に対するノード１の
降圧電圧特性として、図２の第１の降圧電圧特性（第１
の動作モード）が得られる。

【００４３】次に、入力１にＨｉｇｈレベルの信号が入
力された場合には、ＡＮＤゲート２０３の出力はノード
４の電圧レベルにより決定される。ノード４の電圧の初
期状態はＬｏｗレベルである。電源電圧が高電圧検知回
路２０２の検知レベル未満のとき、ノード４はＬｏｗレ
ベルのままであり、入力１の動作切換信号は受け付けら
れず、電源電圧に対するノード１の降圧電圧特性は前記
図２と同一である。一方、電源電圧が高電圧検知回路２
０２の検知レベル以上になると、その出力はＨｉｇｈレ
ベルとなり、ノード４もＨｉｇｈレベルとなって、入力
１の動作切換信号が受け付け可能な状態となる。１度で
も動作切換信号が受け付けられると、ＡＮＤゲート２０
３の出力ノード５は常にＨｉｇｈレベルとなるので、ノ
ード４は、その後に高電圧検知回路２０２の出力がＬｏ
ｗレベルとなっても、Ｈｉｇｈレベルを保持し続ける。
このため、ノード２はトランジスタＴ２０１を介して電
源端子に接続され、ノード２の基準電圧は、電源電圧か
らトランジスタＴ２０１のしきい値電圧Ｖｔｎ分を引い
た値となり、電源電圧に対するノード１の電圧特性は図
３に示す降圧電圧特性（第２の動作モード）になる。従
って、基準電圧発生回路のＡＮＤゲート２０３及びＯＲ
ゲート２０４により請求項１の動作切換手段２０５を構
成する。

【００４４】よって、電源電圧が高電圧検知回路２０２
の検知レベル以上の高電圧となるバーンイン動作等で
は、その後に電源電圧が前記検知レベル未満に低下した
後でも、電源電圧の変化に合せてノード１の電位を細か
く変化させる動作状態に切り換え可能にでき、スクリー
ニング検査等を良好に行うことが可能である。

【００４５】更に、入力２の動作切換信号がＬｏｗレベ
ルである場合には、トランジスタＴ４は導通状態とな
る。そのため、電源端子とノード１とが接続され、ノー
ド１の電圧は、ノード２の基準電位に依存せず、電源電
圧と同電位になり、電源電圧に対するノード１の電圧特
性は、入力２の電位がＬｏｗレベルの期間では図４に示
す特性になる。よって、バーンイン動作等では、その後
に電源電圧が前記検知レベル未満に低下した後でも、電
源電圧の変化に合せてノード１の電位を細かく変化させ
ることができ、スクリーニング検査等を良好に行うこと
が可能である。この場合、ノード１の電位は、電源電圧
よりもトランジスタＴ２０１のしきい値電圧Ｖｔｎ分低
い値でなく、電源電圧と等しい。

【００４６】（基準電圧発生回路の変形例）図５は基準
電圧発生回路２の変形例を示す。同図の基準電圧発生回
路２´では、図１に比較して、他のＡＮＤゲート４０１
及びインバータ４０２が追加される。前記ＡＮＤゲート
（制限回路）４０１は、高電圧検知回路２０２の出力
と、入力１の動作切換信号とを受け、電源端子Ｖｃｃに
接続される電源の電圧が前記高電圧検知回路２０２の検
知レベル以上の時に限り入力１の動作切換信号の出力を
許容し、その出力はＯＲゲート２０４に入力される。ま
た、前記インバータ４０２は前記ＯＲゲート２０４の出
力を反転して、前記図１の入力２に入力される。他の構
成は前記図１の基準電圧発生回路２と同一であるので、
同一の符号を付して、その説明を省略する。

【００４７】したがって、本変形例では、図６に示すよ
うに、入力１の動作切換信号がＬｏｗレベルである限
り、ノード４の電位はＬｏｗレベルを維持する。従っ
て、電源電圧が高電圧検知回路２０２の検知レベル以上
になっても、トランジスタＴ２０１は導通せず、ノード
２の基準電圧は定電圧源２０１の定電圧に固定され、ノ
ード１の電圧はこの定電圧に保持される。

【００４８】一方、図７に示すように、電源電圧が高電
圧検知回路２０２の検知レベル以上のとき、ＡＮＤゲー
ト４０１の出力（即ち、ノード４０２）は初めて入力１
の動作切換信号を受け付け可能になり、この時、Ｈｉｇ
ｈレベルの動作切換信号が入力１に入力されると、ノー
ド４０２及びノード４もＨｉｇｈレベルとなる。以後
は、前記第１の実施の形態と同様に、ＡＮＤゲート２０
３の出力（ノード５の電位）がＨｉｇｈレベルに固定さ
れるので、一旦、電源電圧が高電圧検知回路２０２の検
知レベル以上になった後に前記検知レベル未満に低下し
ても、ノード４は、入力１の動作切換信号がＬｏｗレベ
ルにならない限り、Ｈｉｇｈレベルを保持する。その結
果、ノード２がＮＭＯＳトランジスタＴ２０１を介して
電源端子に接続された状態が保持されるので、電源電圧
の変化に合せてノード１の電位を細かく変化させること
ができ、スクリーニング検査等を良好に行うことができ
る。

【００４９】ここに、電源電圧が高電圧検知回路２０２
の検知レベル以上になった高電源電圧時であっても、入
力１の動作切換信号がＨｉｇｈレベルにならない限り、
ノード１の電位は電源電圧に応じて変化せず、従ってス
クリーニング検査等ができないので、操作者が入力１へ
の動作切換信号の電位変化を制御すれば、バーンイン動
作等への特殊モードへの移行を了解及びチェックできる
機能を奏する。また、高電圧検知回路２０２の電圧検知
レベルを低く設定することが可能になる。

【００５０】また、インバータ４０２の出力が図１の入
力２に入力されるので、図８に示すように、電源電圧が
高電圧検知回路２０２の検知レベル以上の状態で入力１
の動作切換信号をＨｉｇｈレベルに制御すれば、バーン
イン等の特殊モードへの移行を了解して、初めて、図１
のＰＭＯＳトランジスタＴ４を導通させて、ノード１の
電圧を電源電圧の変化に合せて変化させることができ
る。

【００５１】（第２の実施の形態）次に、本発明の第２
の実施の形態について図面を参照しながら説明する。

【００５２】図９は、半導体装置の基板電圧生成回路の
構成を示す。同図において、５は半導体の基板の電圧
（基板電圧）を生成するためのチャージポンプ回路、６
は電源電圧が検知レベルよりも高電圧の時にＬｏｗレベ
ルを出力する高電圧検知回路、７は前記チャージポンプ
回路５を駆動する信号を生成するインバータである。ま
た、Ｔ５、Ｔ７は抵抗用ＰＭＯＳトランジスタ、Ｔ８、
Ｔ９は抵抗用ＮＭＯＳトランジスタである。

【００５３】また、Ｔ６は前記高電圧検知回路６のＬｏ
ｗレベルの出力信号を受けて導通して、電源端子Ｖｃｃ
とノード６とを接続し、抵抗として機能するＰＭＯＳト
ランジスタより成るスイッチ（基板電圧切換手段）であ
る。前記トランジスタＴ５、Ｔ８、Ｔ９は電源端子Ｖｃ
ｃと基板電圧端子ＶＢＢ（以下、ＶＢＢ端子という）と
の間に直列に接続され、２個のトランジスタＴ５、Ｔ８
の接続点（ノード６）は前記インバータ７の入力側に接
続される。前記トランジスタ７及びスイッチＴ６は直列
に接続され、この直列回路が前記トランジスタＴ５と並
列に接続される。ＶＢＢ端子の電位（基板電圧）が高く
なると、ノード６の電位が高くなって、チャージポンプ
回路５が動作し、基板電圧（負電位）を下げる一方、Ｖ
ＢＢ端子の電位が低くなると、ノード６の電位が低くな
って、チャージポンプ回路５が停止する。

【００５４】次に、本実施の形態の動作を説明する。電
源電圧が高電圧検知回路６の検知レベルよりも低い場
合、その出力はＨｉｇｈレベルであり、ＰＭＯＳトラン
ジスタＴ６は非導通状態にある。従って、ノード６の電
圧は、トランジスタＴ５の抵抗値と、トランジスタＴ８
及びＴ９の合計抵抗値との分圧値で決定される。一方、
電源電圧が高電圧検知回路６の検知レベルよりも高い場
合、その出力はＬｏｗレベルとなり、ＰＭＯＳトランジ
スタＴ６は導通状態となる。従って、ノード６の電圧は
トランジスタＴ５及びＴ６の合成抵抗値と、トランジス
タＴ８及びＴ９の合計抵抗値との分圧値で決定される。
つまり、電源電圧が高電圧検知回路６の検知レベルより
も高い場合と低い場合とでは、ノード６の電位が変更さ
れ、その結果、チャージポンプ回路５を動作させる基板
電圧の検知レベルが切り換えられて、高電源電圧時に
は、基板電圧の検知レベルが低く変更され、基板電圧Ｖ
ＢＢは通常動作時の電位（第１の基板電圧値）（例えば
-１．５ｖ）よりも低い値（第２の基板電圧値）（例え
ば -１．８ｖ）に保持される。その結果、この高電源電
圧時であるバーンイン等の動作時に、消費電流の増加に
より基板電流が増大して基板電圧が上昇しても、その基
板電圧の最大値はさほど高くなく、従って、消費電流の
増加に起因する回路動作の不安定化を防ぐことが可能で
ある。

【００５５】尚、図９において、高電圧検知回路６に代
え、前記第１の実施の形態の変形例で示した図５の基準
電圧発生回路２´のうち高電圧検知回路２０２、ＡＮＤ
ゲート２０３、４０１及びＯＲゲート２０４を設け、そ
のＯＲゲート２０４の出力側（即ち、ノード４）をノー
ド７に接続することも可能である。この場合には、特
に、高電源電圧時で且つ入力１の動作切換信号がＨｉｇ
ｈレベルの時にのみ、基板電圧ＶＢＢの検知レベルを切
り換えて、基板電圧ＶＢＢを通常動作時よりも低い値に
保持できる。

【００５６】（第３の実施の形態）続いて、本発明の第
３の実施の形態について図面を参照しながら説明する。

【００５７】図１０は半導体装置の昇圧電圧生成回路を
示す。同図において、８は昇圧電圧を生成するためのチ
ャージポンプ回路、９は前記チャージポンプ回路８の駆
動信号を生成するインバータ、１０はＡＮＤゲート、入
力５は動作切換信号が入力される入力端子、入力４は他
の動作切換信号が入力される他の入力端子、Ｔ１０、Ｔ
１２は抵抗用ＰＭＯＳトランジスタ、Ｔ１３は抵抗用Ｎ
ＭＯＳトランジスタである。前記トランジスタＴ１０及
びＴ１３は直列に接続され、この直列回路が昇圧端子Ｖ
ｐｐと接地端子Ｖｓｓとの間に配置される。前記両トラ
ンジスタＴ１０、Ｔ１３の接続点（即ち、ノード８）の
電位は、基準電圧として前記インバータ９に入力され
る。前記インバータ９の出力及び前記入力４の動作切換
信号は前記ＡＮＤゲート１０に入力され、このＡＮＤゲ
ート１０の出力は駆動信号として前記チャージポンプ回
路８に入力される。

【００５８】また、同図において、Ｔ１１はＰＭＯＳト
ランジスタより成るスイッチ（昇圧電圧特性切換手段）
であって、前記入力５のＬｏｗレベルの動作切換信号を
受けて導通することにより、前記昇圧端子Ｖｐｐとノー
ド８とを接続し、抵抗として機能する。

【００５９】更に、Ｔ１４はＰＭＯＳトランジスタより
成るスイッチ（接続手段）であって、前記入力４の他の
動作切換信号を受け、この動作切換信号がＬｏｗレベル
の時に導通して、電源端子２０（この端子には外部電源
Ｖｃｃ又は専用の内部電源が接続される）を昇圧端子Ｖ
ｐｐに接続する。

【００６０】昇圧端子Ｖｐｐの電位が低くなると、ノー
ド８の電位も低くなって、チャージポンプ回路８が動作
する一方、昇圧端子Ｖｐｐの電位が高くなると、ノード
８の電位も高くなって、チャージポンプ回路８が停止す
る。尚、前記ＰＭＯＳトランジスタＴ１０及びＴ１２の
ゲートには、前記図１に示した降圧回路の出力電圧Ｖｉ
ｎｔが印加される。

【００６１】次に、本実施の形態の動作を説明する。入
力４の動作切換信号は通常Ｈｉｇｈレベルに制御され
る。従って、ＰＭＯＳトランジスタＴ１４は非導通状態
にあり、電源端子Ｖｃｃと昇圧端子Ｖｐｐとは切り離さ
れている。前記入力５のＨｉｇｈレベルの動作切換信号
はＡＮＤゲート１０に入力される。

【００６２】前記の状態で、入力５の動作切換信号がＨ
ｉｇｈレベルに制御される場合には、ＰＭＯＳトランジ
スタＴ１１は非導通状態である。このため、ノード８の
電位は、２個のトランジスタＴ１０、Ｔ１３の抵抗の分
圧値で決定される。一方、入力５の動作切換信号がＬｏ
ｗレベルに制御される場合には、ＰＭＯＳトランジスタ
Ｔ１１は導通状態である。このため、ノード８の電位
は、３個のトランジスタＴ１０、Ｔ１１及びＴ１２の合
成抵抗と、トランジスタＴ１３の抵抗との分圧値で決定
される。従って、バーンイン等の高電源電圧時には、入
力５の動作切換信号をＬｏｗレベルに制御すれば、ノー
ド８の電位を通常動作時よりも高く変更できて、チャー
ジポンプ回路８を駆動する昇圧電圧の検知レベルを低く
変更でき、生成される昇圧電圧は、通常動作時の第１の
昇圧電圧特性の昇圧電圧に比べて、低い昇圧電圧の第２
の昇圧電圧特性となり、よって、過昇圧を防止でき、信
頼性が向上する。

【００６３】また、入力４の動作切換信号がＬｏｗレベ
ルの場合には、ＡＮＤゲート１０の出力は常にＬｏｗレ
ベルとなり、ノード８の基準電圧の影響を受けないの
で、チャージポンプ回路８は動作しない。同時に、ＰＭ
ＯＳトランジスタＴ１４が導通状態であるので、昇圧端
子Ｖｐｐは電源端子Ｖｃｃに接続され、昇圧電圧は電源
電圧に等しくなる。従って、バーンイン等の高電源電圧
時に、入力４の動作切換信号をＬｏｗレベルに制御すれ
ば、その高電源電圧を昇圧端子Ｖｐｐに印加して、スク
リーニング検査を行うことができる。この場合、電源端
子Ｖｃｃを昇圧端子Ｖｐｐに接続するので、消費電力が
大きい動作状態であっても、その電力を供給できる。

【００６４】尚、図示しないが、入力５には、前記第１
の実施の形態の変形例の基準電圧発生回路２´のノード
４を接続してもよい。この場合には、特に、高電源電圧
時で且つ入力１の動作切換信号がＨｉｇｈレベルの時に
のみ、昇圧電圧の検知レベルを切り換えて、昇圧電圧を
通常動作時よりも低い値に保持でき、高電源電圧時での
昇圧電圧の過昇圧を防止でき、昇圧電圧生成回路の信頼
性を向上させることができる。

【００６５】更に、図示しないが、入力４には、前記基
準電圧発生回路２´のインバータ４０２の出力（即ち、
ノード４０３）を接続してもよい。この場合には、特
に、高電源電圧時で且つ入力１の動作切換信号がＨｉｇ
ｈレベルの時にのみ、トランジスタＴ１４が導通状態に
なって、電源端子Ｖｃｃを昇圧端子Ｖｐｐに接続できる
ので、外部から任意の電圧（電源電圧）を昇圧端子Ｖｐ
ｐに与えることを確認した上でこの動作に移行すること
が可能になる。

【００６６】（第４の実施の形態）以下、本発明の第４
の実施の形態について図面を参照しながら説明する。

【００６７】図１１は、前記第１の実施の形態を示した
図１の回路の入力１、及びその変形例を示した図５の入
力１、並びに第３の実施の形態を示した図１０の入力５
に与える動作切換信号の発生回路を示す。同図の発生回
路はＤＲＡＭのセルフリフレッシュ信号を利用するもの
である。

【００６８】同図において、１１は電源電圧が検知レベ
ルよりも高電圧の時にノード９にＨｉｇｈレベルの信号
を出力する高電圧検知回路、１２は／ＲＡＳ信号及び／
ＣＡＳ信号に基いてＣＢＲ(CAS Before RAS)セルフリフ
レッシュ信号を生成する信号生成回路、１３はカウンタ
回路であって、前記高電圧検知回路１１からのＨｉｇｈ
レベルの信号を受けて初めて活性化状態となって、前記
信号生成回路１２からのＣＢＲセルフリフレッシュ信号
の出力数をカウントする。１５はカウント数検知用のＡ
ＮＤゲートであって、前記カウンタ回路１３の出力及び
前記信号生成回路１２からのＣＢＲセルフリフレッシュ
信号を受ける。１４は前記ＡＮＤゲート１３の出力をラ
ッチするラッチ回路であって、２個のインバータ６０
１、６０２より成っており、このラッチ回路１４はノー
ド１１から動作切換信号（Ｈｉｇｈレベルの信号）を出
力する。

【００６９】次に、本実施の形態の動作を説明する。先
ず、電源電圧が高電圧検知回路１１の検知電圧よりも低
い電圧の場合には、図１２に示すように、カウンタ回路
１３は非活性状態にあるので、カウンタ回路１３の出力
（ノード１２）はＬｏｗレベルであり、従って、信号生
成回路１２からＣＢＲセルフリフレッシュ信号が複数回
出力されても、ノード１１はＬｏｗレベルを保持し、ノ
ード１１からは動作切換信号は出力されない。

【００７０】一方、電源電圧が高電圧検知回路１１の検
知レベルよりも高電圧の場合には、図１３に示すよう
に、ノード９がＨｉｇｈレベルとなり、カウンタ回路１
３は活性化状態となるので、信号生成回路１２からのＣ
ＢＲセルフリフレッシュ信号のカウントが可能な状態と
なる。この状態でＣＢＲセルフリフレッシュ信号がカウ
ンタ回路１３に複数回（同図では２回）入力されれば、
ＡＮＤゲート１５の出力（ノード１３の電位）がＨｉｇ
ｈレベルとなり、ノード１１からＨｉｇｈレベル信号
（動作切換信号）が出力される。一旦、ノード１３の電
位がＨｉｇｈレベルになると、ラッチ回路１４によりノ
ード１１のレベルが固定されるので、電源を切らない限
り、ノード１１は動作切換信号の出力を保持する。

【００７１】ここで、ＣＢＲセルフリフレッシュ信号が
複数回連続して出力されることは、ＤＲＡＭの仕様上許
されないので、通常の使用状態ではノード１１がＨｉｇ
ｈレベルになって動作切換信号が出力されることはな
い。従って、本実施の形態では、電源電圧が高電圧検知
回路１１の検知レベル以上になった高電圧時であって
も、ＣＢＲセルフリフレッシュ信号を複数回出力して初
めて、バーンイン動作等の特殊モードに移行させて、ス
クリーニング検査等を行うことができ、従ってユーザー
等の使用による通常の使用状態で誤ってバーンイン動作
に移行することを確実に防止できる。しかも、新たな端
子を用いる必要がない。

【００７２】

【発明の効果】以上説明したように、請求項１ないし請
求項４記載の発明によれば、降圧電圧を微細に変化させ
ながら、高電圧電源の下でスクリーニンング検査等が可
能である。

【００７３】また、請求項５ないし請求項７記載の発明
によれば、バーンイン動作等の高電源電圧の下での動作
時には、基板電流の増大によって基板電圧が上昇して
も、この基板電圧がラッチアップ現象の生じる電圧値ま
で上昇することを防止でき、回路の正常な動作を確保で
きる。

【００７４】更に、請求項８ないし請求項１０記載の発
明によれば、バーンイン動作等の高電源電圧の下での動
作時には、昇圧電圧の過昇圧を防止したので、トランジ
スタの負担の増大を抑制して、回路の信頼性を向上させ
ることができる。

【００７５】加えて、請求項１１ないし請求項１３記載
の発明によれば、バーンイン動作等の高電源電圧時に
は、電源電圧を降圧電圧及び昇圧電圧として使用したの
で、トランジスタの特性のバラツキに拘らず、これ等の
降圧電圧及び昇圧電圧を安定させて、加速係数の変化を
抑制ないし防止でき、スクリーニング検査等を精度良く
行うことができる。

【００７６】更に加えて、請求項１４及び請求項１５記
載の発明によれば、通常の使用状態では発生しない信号
を動作切換信号としたので、ユーザ等の通常の使用状態
ではバーンイン動作等の高電源電圧での特殊モードに移
行することを確実に防止できると共に、端子ピンの追加
を不要にできる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態の半導体装置の降圧
回路を示す図である。

【図２】同実施の形態の降圧回路による第１（通常）の
動作モードでの電源電圧に対する出力ノードの電圧特性
を示す図である。

【図３】同実施の形態の降圧回路による第２（特殊）の
動作モードでの電源電圧に対する出力ノードの電圧特性
を示す図である。

【図４】同実施の形態の降圧回路による電源端子と内部
端子（降圧端子）とを接続した場合の電源電圧に対する
出力ノードの電圧特性を示す図である。

【図５】同実施の形態の基準電圧発生回路の変形例を示
す図である。

【図６】同実施の形態の基準電圧発生回路の変形例にお
いて動作切換信号がＬｏｗレベルの場合の動作を示す図
である。

【図７】同実施の形態の基準電圧発生回路の変形例にお
いて第２の動作モードでの電源電圧に対する出力ノード
の電圧特性を示す図である。

【図８】同実施の形態の基準電圧発生回路の変形例にお
いて電源端子と内部端子（降圧端子）とを接続した場合
の電源電圧に対する出力ノードの電圧特性を示す図であ
る。

【図９】本発明の第２の実施の形態の基板電圧生成回路
を示す図である。

【図１０】本発明の第３の実施の形態の昇圧電圧生成回
路を示す図である。

【図１１】本発明の第４の実施の形態の動作切換信号発
生回路を示す図である。

【図１２】同実施の形態の動作切換信号発生回路におい
て電源電圧が高電圧検知回路の検知レベル未満の場合の
タイミングチャートを示す図である。

【図１３】同実施の形態の動作切換信号発生回路におい
て電源電圧が高電圧検知回路の検知レベル以上の場合の
タイミングチャートを示す図である。

【図１４】従来の半導体装置の降圧回路を示す図であ
る。

【図１５】従来の半導体装置の降圧回路の外部電源電圧
に対する降圧電圧特性を示す図である。

【符号の説明】

１ 電位供給回路 ２、２´ 基準電圧発生回路 Ｖｃｃ 電源端子 ３ 比較器 ５、８ チャージポンプ回路 ２０１ 定電圧源 １１、２０２ 高電圧検知回路 １２ 信号生成回路 １３ カウンタ回路 １４ ラッチ回路 ２０３ ＡＮＤゲート ２０４ ＯＲゲート ２０５ 動作切換手段 Ｔ４、Ｔ１４ ＰＭＯＳトランジスタ（接続手
段） Ｔ６ スイッチ（基板電圧切換手段） Ｔ１１ スイッチ（昇圧電圧特性切換手
段） ４０１ 他のＡＮＤゲート（制限回路） ４０２ インバータ Ｔ６、Ｔ１２、Ｔ１４ ＰＭＯＳトランジスタ

Claims (15)

【特許請求の範囲】
1. 【請求項１】 電源端子と、動作切換信号が入力される
   入力端子とを備え、少なくとも２つ以上の動作モードを
   持つ半導体装置において、 前記電源端子に接続される電源の電圧が設定値以上のと
   きを検知する電圧検知手段と、 前記電圧検知手段の出力を受け、前記電源端子に接続さ
   れる電源の電圧が設定値未満のとき、動作状態を第１の
   動作モードに切り換え、前記電源端子に接続される電源
   の電圧が設定値以上のとき、前記入力端子に入力される
   動作切換信号を受け付けて、電源端子に接続される電源
   の電圧が設定値未満に低下した後の動作状態を第２の動
   作モードに切り換える動作切換手段とを備えたことを特
   徴とする半導体装置。
2. 【請求項２】 半導体装置は、電源端子に接続された電
   源の電圧を降圧して降圧電圧を生成する降圧回路を備
   え、 動作切換手段は、電源端子に接続される電源の電圧が設
   定値未満のとき、前記電源端子に接続される電源の電圧
   の変化に対する前記降圧回路の降圧電圧の変化特性を第
   １の降圧電圧特性に切り換え、前記電源端子に接続され
   る電源の電圧が設定値以上のとき、前記入力端子に入力
   される動作切換信号を受け付けて、前記電源端子に接続
   される電源の電圧の変化に対する前記降圧回路の降圧電
   圧の変化特性を第２の降圧電圧特性に切り換えることを
   特徴とする請求項１記載の半導体装置。
3. 【請求項３】 第１の降圧電圧特性は、電源端子に接続
   された電源の電圧が前記設定値未満の範囲において、そ
   の電源の電圧の変化に対して降圧電圧の変化が小さい特
   性であり、 第２の降圧電圧特性は、電源端子に接続された電源の電
   圧が前記設定値未満の範囲において、その電源の電圧の
   変化に応じて降圧電圧が変化する特性であることを特徴
   とする請求項２記載の半導体装置。
4. 【請求項４】 動作切換手段は、 電源端子に接続される電源の電圧が設定値以上のとき、
   入力端子に動作切換信号が入力されている場合に限り、
   電源端子に接続される電源の電圧が設定値以上の状態に
   おける動作状態を第２の動作モードに切り換えることを
   特徴とする請求項１、請求項２又は請求項３記載の半導
   体装置。
5. 【請求項５】 電源端子と、半導体の基板に供給する基
   板電圧を生成する基板電圧生成回路とを備えた半導体装
   置において、 前記電源端子に接続される電源の電圧が設定値以上のと
   きを検知する電圧検知手段と、 前記電圧検知手段の出力を受け、前記電源端子に接続さ
   れる電源の電圧が設定値未満のとき、前記基板電圧生成
   回路が生成する基板電圧の値を第１の基板電圧値に切り
   換え、前記電源端子に接続される電源の電圧が設定値以
   上のとき、前記基板電圧生成回路が生成する基板電圧の
   値を第２の基板電圧値に切り換える基板電圧切換手段と
   を備えたことを特徴とする半導体装置。
6. 【請求項６】 第２の基板電圧値は第１の基板電圧値よ
   りも低い電圧値であることを特徴とする請求項５記載の
   半導体装置。
7. 【請求項７】 切換信号が入力される入力端子を備え、 基板電圧切換手段は、電源端子に接続される電源の電圧
   が設定値以上のとき、前記入力端子に切換信号が入力さ
   れている場合に限り、前記基板電圧生成回路が生成する
   基板電圧の値を第２の基板電圧値に切り換えるものであ
   ることを特徴とする請求項５又は請求項６記載の半導体
   装置。
8. 【請求項８】 電源端子と、切換信号が入力される入力
   端子と、前記電源端子に接続された電源の電圧よりも高
   い電圧の昇圧電圧を生成する昇圧電圧生成回路とを備え
   た半導体装置において、 前記入力端子に切換信号が入力されていないとき、前記
   昇圧電圧生成回路の昇圧電圧特性を第１の昇圧電圧特性
   に切り換え、前記入力端子に切換信号が入力されている
   とき、前記昇圧電圧生成回路の昇圧電圧特性を第２の昇
   圧電圧特性に切り換える昇圧電圧特性切換手段とを備え
   たことを特徴とする半導体装置。
9. 【請求項９】 前記電源端子に接続される電源の電圧が
   設定値以上のときを検知する電圧検知手段を備え、 昇圧電圧特性切換手段は、入力端子に切換信号が入力さ
   れているとき、前記電圧検知手段が前記設定値以上の電
   源電圧を検出した場合に限り、昇圧電圧生成回路の昇圧
   電圧特性を第２の昇圧電圧特性に切り換えることを特徴
   とする請求項８記載の半導体装置。
10. 【請求項１０】 第２の昇圧電圧特性での昇圧電圧の値
    は、第１の昇圧電圧特性での昇圧電圧の値よりも低く設
    定されることを特徴とする請求項８又は請求項９記載の
    半導体装置。
11. 【請求項１１】 他の動作切換信号が入力される他の入
    力端子と、 前記他の入力端子に前記他の動作切換信号が入力された
    とき、降圧回路が降圧電圧を出力する内部端子と電源端
    子とを接続する接続手段とを備えたことを特徴とする請
    求項２記載の半導体装置。
12. 【請求項１２】 他の動作切換信号が入力される他の入
    力端子と、 前記他の入力端子に前記他の動作切換信号が入力された
    とき、昇圧電圧生成回路が昇圧電圧を出力する内部端子
    と電源端子とを接続する接続手段とを備えたことを特徴
    とする請求項８記載の半導体装置。
13. 【請求項１３】 電源端子に接続される電源の電圧が設
    定値以上のときに限り、他の入力端子への他の動作切換
    信号の入力を許容する制限回路を有することを特徴とす
    る請求項１１又は請求項１２記載の半導体装置。
14. 【請求項１４】 電源端子に接続される電圧が設定値未
    満の通常の動作状態での所定モードに複数回連続して入
    ることにより、動作切換信号を発生させる切換信号発生
    回路を別途備えたことを特徴とする請求項１、請求項
    ２、請求項４、請求項５、請求項７、請求項８、請求項
    ９、請求項１１、請求項１２又は請求項１３記載の半導
    体装置。
15. 【請求項１５】 切換信号発生回路は、 ＤＲＡＭにおけるＣＢＲセルフリフレッシュモードに複
    数回連続して入ることにより、動作切換信号を発生させ
    ることを特徴とする請求項１４記載の半導体装置。