JPH10294621A - 電圧増幅器用入力保護回路 - Google Patents
電圧増幅器用入力保護回路Info
- Publication number
- JPH10294621A JPH10294621A JP9100117A JP10011797A JPH10294621A JP H10294621 A JPH10294621 A JP H10294621A JP 9100117 A JP9100117 A JP 9100117A JP 10011797 A JP10011797 A JP 10011797A JP H10294621 A JPH10294621 A JP H10294621A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- amplifier
- input
- protection
- negative
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002265 prevention Effects 0.000 claims description 5
- 230000003321 amplification Effects 0.000 description 11
- 238000003199 nucleic acid amplification method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 5
- 238000011084 recovery Methods 0.000 description 3
- 229920006395 saturated elastomer Polymers 0.000 description 3
- 230000007423 decrease Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
Landscapes
- Logic Circuits (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 電圧増幅器１０の入力保護回路を過大電圧の
保護のみならず、電圧増幅器の飽和現象を無くし、常に
正確な値を出力させる入力保護回路。 【解決手段】 電圧増幅器１０の出力電圧Ｖｃとクラン
プ電圧ＶL とを比較し、出力電圧Ｖｃの絶対値がクラン
プ電圧ＶL の絶対値を越えると保護用ダイオードＤ１又
はＤ２をオンさせて入力電流を引き込みあるいは流し込
みして電圧増幅器１０の入力電圧Ｖｂをクランプさせる
正過電圧保護電圧源１１及び負過電圧保護電圧源１２を
設けた入力保護回路。
保護のみならず、電圧増幅器の飽和現象を無くし、常に
正確な値を出力させる入力保護回路。 【解決手段】 電圧増幅器１０の出力電圧Ｖｃとクラン
プ電圧ＶL とを比較し、出力電圧Ｖｃの絶対値がクラン
プ電圧ＶL の絶対値を越えると保護用ダイオードＤ１又
はＤ２をオンさせて入力電流を引き込みあるいは流し込
みして電圧増幅器１０の入力電圧Ｖｂをクランプさせる
正過電圧保護電圧源１１及び負過電圧保護電圧源１２を
設けた入力保護回路。
Description
【０００１】
【発明の属する技術分野】この発明は、電圧計などに使
用する電圧増幅器の過電圧入力に対する保護回路であ
り、特に増幅器の破損保護のみでなく電圧増幅器の飽和
をも防止する保護回路に関する。
用する電圧増幅器の過電圧入力に対する保護回路であ
り、特に増幅器の破損保護のみでなく電圧増幅器の飽和
をも防止する保護回路に関する。
【０００２】
【従来の技術】図３に、従来の電圧増幅器とその過電圧
入力に対する保護回路を示す。Ｒ１は入力保護抵抗でそ
の値は数１００ｋΩ程度である。Ｄ１とＤ２は保護用ダ
イオードであり、それぞれクランプ電圧＋ＶL あるいは
−ＶL に接続されている。このＲ１とＤ１とＤ２とでク
ランプ回路が構成されている。１は演算増幅器であり、
Ｒ２とＲ３とは増幅度Ｇを決める抵抗である。この演算
増幅器１とＲ２とＲ３とで電圧増幅器１０が構成されて
いる例である。
入力に対する保護回路を示す。Ｒ１は入力保護抵抗でそ
の値は数１００ｋΩ程度である。Ｄ１とＤ２は保護用ダ
イオードであり、それぞれクランプ電圧＋ＶL あるいは
−ＶL に接続されている。このＲ１とＤ１とＤ２とでク
ランプ回路が構成されている。１は演算増幅器であり、
Ｒ２とＲ３とは増幅度Ｇを決める抵抗である。この演算
増幅器１とＲ２とＲ３とで電圧増幅器１０が構成されて
いる例である。
【０００３】この電圧増幅器１０の例では、演算増幅器
１の正相入力端子は入力保護抵抗Ｒ１を介して入力端子
８に接続され、演算増幅器１の出力端子は電圧増幅器の
出力端子９へ接続されると共に抵抗Ｒ２とＲ３を介して
接地される。この抵抗Ｒ２とＲ３の中点は演算増幅器１
の逆相相入力端子接続されている。従って、この構成で
の増幅度Ｇは、Ｇ＝（Ｒ２＋Ｒ３）／Ｒ３＝１＋Ｒ２／
Ｒ３ となる。
１の正相入力端子は入力保護抵抗Ｒ１を介して入力端子
８に接続され、演算増幅器１の出力端子は電圧増幅器の
出力端子９へ接続されると共に抵抗Ｒ２とＲ３を介して
接地される。この抵抗Ｒ２とＲ３の中点は演算増幅器１
の逆相相入力端子接続されている。従って、この構成で
の増幅度Ｇは、Ｇ＝（Ｒ２＋Ｒ３）／Ｒ３＝１＋Ｒ２／
Ｒ３ となる。
【０００４】図３の回路で、正の過電圧Ｖａが入力端子
８に印加されるとクランプ回路が作動してダイオードＤ
１がオン（導通）して電流が引き込まれ、演算増幅器１
の入力電圧Ｖｂは、ＶL ＋Ｖｆ でクランプ（固定）さ
れる。ここで、ＶｆはダイオードＤ１の順方向電圧であ
り約０．６Ｖである。また負の過電圧Ｖａが入力端子８
に印加されたときにはダイオードＤ２がオンして電流を
流し込み、演算増幅器１の入力電圧Ｖｂは、−（ＶL ＋
Ｖｆ）でクランプされる。従って、±（ＶL ＋Ｖｆ）の
クランプ電圧値を、演算増幅器１の最大入力電圧範囲内
に設定することにより演算増幅器１の入力回路は保護さ
れる。この明細書では、±（ＶL ＋Ｖｆ）の値をクラン
プ電圧値ということにする。
８に印加されるとクランプ回路が作動してダイオードＤ
１がオン（導通）して電流が引き込まれ、演算増幅器１
の入力電圧Ｖｂは、ＶL ＋Ｖｆ でクランプ（固定）さ
れる。ここで、ＶｆはダイオードＤ１の順方向電圧であ
り約０．６Ｖである。また負の過電圧Ｖａが入力端子８
に印加されたときにはダイオードＤ２がオンして電流を
流し込み、演算増幅器１の入力電圧Ｖｂは、−（ＶL ＋
Ｖｆ）でクランプされる。従って、±（ＶL ＋Ｖｆ）の
クランプ電圧値を、演算増幅器１の最大入力電圧範囲内
に設定することにより演算増幅器１の入力回路は保護さ
れる。この明細書では、±（ＶL ＋Ｖｆ）の値をクラン
プ電圧値ということにする。
【０００５】
【発明が解決しようとする課題】従来の入力保護回路
は、演算増幅器１の入力回路を過大電圧から充分に保護
してくれる。しかしながら電圧増幅器１０の場合には、
増幅度Ｇによっては演算増幅器１が飽和する現象があ
る。つまり、電圧増幅器１０の増幅度Ｇが大きく、出力
電圧Ｖｃが演算増幅器１の駆動電圧±Ｖｓ近くになると
演算増幅器１が飽和してしまう。
は、演算増幅器１の入力回路を過大電圧から充分に保護
してくれる。しかしながら電圧増幅器１０の場合には、
増幅度Ｇによっては演算増幅器１が飽和する現象があ
る。つまり、電圧増幅器１０の増幅度Ｇが大きく、出力
電圧Ｖｃが演算増幅器１の駆動電圧±Ｖｓ近くになると
演算増幅器１が飽和してしまう。
【０００６】具体的な例で説明する。いま仮に演算増幅
器の駆動電圧±Ｖｓを±１５Ｖとして動作させると飽和
電圧は約±１３Ｖである。従って出力電圧Ｖｃが約±１
３Ｖ以上になると飽和し、以下では飽和しない。そこで
クランプ電圧±ＶL を±１２Ｖとすると、この演算増幅
器は電圧フォロアとしては利用できるが、増幅度Ｇを有
する電圧増幅器と用いると、すぐに飽和現象が生じる。
器の駆動電圧±Ｖｓを±１５Ｖとして動作させると飽和
電圧は約±１３Ｖである。従って出力電圧Ｖｃが約±１
３Ｖ以上になると飽和し、以下では飽和しない。そこで
クランプ電圧±ＶL を±１２Ｖとすると、この演算増幅
器は電圧フォロアとしては利用できるが、増幅度Ｇを有
する電圧増幅器と用いると、すぐに飽和現象が生じる。
【０００７】演算増幅器内部の構成は、初段が差動入力
段であり次段が高利得増幅段であり最後が出力段となっ
ている。演算増幅器１が飽和すると初段の差動増幅器の
左右の電流バランスが崩れ、熱的不平衡が起き、オフセ
ット電圧が増加する。その結果、入力電圧が正常に戻っ
ても差動増幅器の熱平衡が保たれるまでは正確な出力電
圧が得られないという現象が起きる。特に、μＶ（１０
-6Ｖ）オーダの電圧を扱う電圧計においては、オフセッ
ト電圧によるズレが、正確な値に達するまでに数１０ｍ
Ｓから数Ｓ（数秒）もかかり、この回復時間が問題とな
る。
段であり次段が高利得増幅段であり最後が出力段となっ
ている。演算増幅器１が飽和すると初段の差動増幅器の
左右の電流バランスが崩れ、熱的不平衡が起き、オフセ
ット電圧が増加する。その結果、入力電圧が正常に戻っ
ても差動増幅器の熱平衡が保たれるまでは正確な出力電
圧が得られないという現象が起きる。特に、μＶ（１０
-6Ｖ）オーダの電圧を扱う電圧計においては、オフセッ
ト電圧によるズレが、正確な値に達するまでに数１０ｍ
Ｓから数Ｓ（数秒）もかかり、この回復時間が問題とな
る。
【０００８】この発明は、電圧計などの電圧増幅器にお
いて、過電圧の入力電圧が加わった場合に、電圧増幅器
を飽和させること無しに保護を行い、正常な入力が印加
されたときの回復時間を短縮することを目的とする。
いて、過電圧の入力電圧が加わった場合に、電圧増幅器
を飽和させること無しに保護を行い、正常な入力が印加
されたときの回復時間を短縮することを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に本発明は電圧増幅器の出力電圧Ｖｃが飽和しないよう
に、電圧増幅器の出力電圧Ｖｃとクランプ電圧ＶL とを
比較し、出力電圧Ｖｃの絶対値がクランプ電圧ＶL の絶
対値を越えると保護用ダイオードをオンさせて電流を引
き込み、あるいは流し込みして、電圧増幅器の入力電圧
Ｖｂをクランプさせるプラスとマイナスの過電圧用保護
電圧源を設けるものである。従って、クランプ電圧値の
絶対値を飽和電圧値の絶対値以下に設定するとよい。
に本発明は電圧増幅器の出力電圧Ｖｃが飽和しないよう
に、電圧増幅器の出力電圧Ｖｃとクランプ電圧ＶL とを
比較し、出力電圧Ｖｃの絶対値がクランプ電圧ＶL の絶
対値を越えると保護用ダイオードをオンさせて電流を引
き込み、あるいは流し込みして、電圧増幅器の入力電圧
Ｖｂをクランプさせるプラスとマイナスの過電圧用保護
電圧源を設けるものである。従って、クランプ電圧値の
絶対値を飽和電圧値の絶対値以下に設定するとよい。
【００１０】
【発明の実施の形態】発明の実施の形態を実施例に基づ
き図面を参照して説明する。図１に本発明の一実施例の
構成図を、図２に他の実施例の構成図を示す。図３と同
一部分には同一符号を付す。先ず、図１より説明する。
き図面を参照して説明する。図１に本発明の一実施例の
構成図を、図２に他の実施例の構成図を示す。図３と同
一部分には同一符号を付す。先ず、図１より説明する。
【００１１】図１において、電圧増幅器１０の構成は従
来例の図３の構成をそのまま用いるので説明は省略す
る。入力保護回路について説明する。回路構成は、正の
過大電圧に対しては、電圧増幅器１０の出力電圧Ｖｃを
入力抵抗Ｒ４を介して演算増幅器２の逆相入力端子に接
続し、正相入力端子にはクランプ電圧＋ＶL を接続す
る。出力端子は飽和防止用ダイオードＤ３を順方向に接
続して他端を逆相入力端子に接続する正過電圧用保護電
圧源１１を設ける。それに加えて出力端子に保護用ダイ
オードＤ１を逆方向に接続して他端を電圧増幅器１０の
入力端子に接続する。
来例の図３の構成をそのまま用いるので説明は省略す
る。入力保護回路について説明する。回路構成は、正の
過大電圧に対しては、電圧増幅器１０の出力電圧Ｖｃを
入力抵抗Ｒ４を介して演算増幅器２の逆相入力端子に接
続し、正相入力端子にはクランプ電圧＋ＶL を接続す
る。出力端子は飽和防止用ダイオードＤ３を順方向に接
続して他端を逆相入力端子に接続する正過電圧用保護電
圧源１１を設ける。それに加えて出力端子に保護用ダイ
オードＤ１を逆方向に接続して他端を電圧増幅器１０の
入力端子に接続する。
【００１２】負の過大電圧に対しては、電圧増幅器１０
の出力電圧Ｖｃを入力抵抗Ｒ５を介して演算増幅器３の
逆相入力端子に接続し、正相入力端子はクランプ電圧−
ＶLを接続する。演算増幅器３の出力端子は飽和防止用
ダイオードＤ４を逆方向に接続して他端を逆相入力端子
に接続する負過電圧用保護電圧源１２を設ける。それに
加えて出力端子に保護用ダイオードＤ２を順方向に接続
して他端を電圧増幅器１０の入力端子に接続する。
の出力電圧Ｖｃを入力抵抗Ｒ５を介して演算増幅器３の
逆相入力端子に接続し、正相入力端子はクランプ電圧−
ＶLを接続する。演算増幅器３の出力端子は飽和防止用
ダイオードＤ４を逆方向に接続して他端を逆相入力端子
に接続する負過電圧用保護電圧源１２を設ける。それに
加えて出力端子に保護用ダイオードＤ２を順方向に接続
して他端を電圧増幅器１０の入力端子に接続する。
【００１３】次に動作説明をする。図１に示す電圧増幅
器１０の増幅度Ｇは前述のように、Ｇ＝１＋Ｒ２／Ｒ３
である。入力端子８に印加される電圧Ｖａが、−ＶL
／Ｇ＜Ｖａ＜＋ＶL ／Ｇ の範囲のとき、電圧増幅器１
０の出力電圧Ｖｃは、−ＶL ＜Ｖｃ＜＋ＶL である。
このときは、正過電圧用保護電圧源１１の演算増幅器２
の出力電圧Ｖｄは大きな正電圧を発生しかかるが、直ち
に飽和防止用ダイオードＤ３がオンしてクランプし、Ｖ
ｄは、Ｖｄ＝＋ＶL ＋Ｖｆ に固定化される。従って、
保護用ダイオードＤ１には逆バイアスがかかり、オフ状
態となる。
器１０の増幅度Ｇは前述のように、Ｇ＝１＋Ｒ２／Ｒ３
である。入力端子８に印加される電圧Ｖａが、−ＶL
／Ｇ＜Ｖａ＜＋ＶL ／Ｇ の範囲のとき、電圧増幅器１
０の出力電圧Ｖｃは、−ＶL ＜Ｖｃ＜＋ＶL である。
このときは、正過電圧用保護電圧源１１の演算増幅器２
の出力電圧Ｖｄは大きな正電圧を発生しかかるが、直ち
に飽和防止用ダイオードＤ３がオンしてクランプし、Ｖ
ｄは、Ｖｄ＝＋ＶL ＋Ｖｆ に固定化される。従って、
保護用ダイオードＤ１には逆バイアスがかかり、オフ状
態となる。
【００１４】また、負過電圧用保護電圧源１２の演算増
幅器３の出力電圧Ｖｅは大きな負電圧を発生しかかる
が、直ちに飽和防止用ダイオードＤ４がオンしてクラン
プし、Ｖｅは、Ｖｅ＝−（ＶL ＋Ｖｆ） に固定化され
る。従って、保護用ダイオードＤ２には逆バイアスがか
かり、オフ状態となる。よって、電圧増幅器１０は通常
の状態で入力電圧Ｖａを増幅し、出力電圧Ｖｃは、Ｖｃ
＝Ｖａ×Ｇ となる。
幅器３の出力電圧Ｖｅは大きな負電圧を発生しかかる
が、直ちに飽和防止用ダイオードＤ４がオンしてクラン
プし、Ｖｅは、Ｖｅ＝−（ＶL ＋Ｖｆ） に固定化され
る。従って、保護用ダイオードＤ２には逆バイアスがか
かり、オフ状態となる。よって、電圧増幅器１０は通常
の状態で入力電圧Ｖａを増幅し、出力電圧Ｖｃは、Ｖｃ
＝Ｖａ×Ｇ となる。
【００１５】次に入力電圧Ｖａが、Ｖａ≧＋ＶL ／Ｇ
になると、電圧増幅器１０の出力電圧Ｖｃは＋ＶLを越
えようとする。すると、正過電圧用保護電圧源１１の演
算増幅器２の出力電圧Ｖｄはマイナス方向に動作し、飽
和防止用ダイオードＤ３がオフになる。Ｖｄの値が（Ｖ
ａ−Ｖｆ）になると、保護用ダイオードＤ１がオフから
オン状態になり、入力電流は入力保護抵抗Ｒ１とＤ１を
通って演算増幅器２に吸い込まれるので、電圧増幅器１
０の入力電圧Ｖｂは低下し、Ｖｂ＝＋ＶL ／Ｇの電圧で
一定となる。このとき、負過電圧用保護電圧源１２のＶ
ｅは、Ｖｅ＝−（ＶL ＋Ｖｆ）のままである。
になると、電圧増幅器１０の出力電圧Ｖｃは＋ＶLを越
えようとする。すると、正過電圧用保護電圧源１１の演
算増幅器２の出力電圧Ｖｄはマイナス方向に動作し、飽
和防止用ダイオードＤ３がオフになる。Ｖｄの値が（Ｖ
ａ−Ｖｆ）になると、保護用ダイオードＤ１がオフから
オン状態になり、入力電流は入力保護抵抗Ｒ１とＤ１を
通って演算増幅器２に吸い込まれるので、電圧増幅器１
０の入力電圧Ｖｂは低下し、Ｖｂ＝＋ＶL ／Ｇの電圧で
一定となる。このとき、負過電圧用保護電圧源１２のＶ
ｅは、Ｖｅ＝−（ＶL ＋Ｖｆ）のままである。
【００１６】次に入力電圧Ｖａが、Ｖａ≦ーＶL ／Ｇ
の場合には、電圧増幅器１０の出力電圧Ｖｃは−ＶLを
越えようとする。すると、負過電圧用保護電圧源１２の
演算増幅器３の出力電圧Ｖｅはプラス方向に動作し、飽
和防止用ダイオードＤ４がオフになる。Ｖｅの値が（Ｖ
ａ＋Ｖｆ）になると、保護用ダイオードＤ２がオフから
オン状態になり、電流は演算増幅器３から流れだしＤ１
とＲ１とを通るので、電圧増幅器１０の入力電圧Ｖｂは
向上し、Ｖｂ＝−ＶL ／Ｇ の電圧で一定となる。この
とき、正過電圧用保護電圧源１１のＶｄは、Ｖｄ＝＋Ｖ
L ＋Ｖｆ のままである。
の場合には、電圧増幅器１０の出力電圧Ｖｃは−ＶLを
越えようとする。すると、負過電圧用保護電圧源１２の
演算増幅器３の出力電圧Ｖｅはプラス方向に動作し、飽
和防止用ダイオードＤ４がオフになる。Ｖｅの値が（Ｖ
ａ＋Ｖｆ）になると、保護用ダイオードＤ２がオフから
オン状態になり、電流は演算増幅器３から流れだしＤ１
とＲ１とを通るので、電圧増幅器１０の入力電圧Ｖｂは
向上し、Ｖｂ＝−ＶL ／Ｇ の電圧で一定となる。この
とき、正過電圧用保護電圧源１１のＶｄは、Ｖｄ＝＋Ｖ
L ＋Ｖｆ のままである。
【００１７】前述したように、クランプ電圧（±ＶL ）
を電圧増幅器１０の飽和電圧以内に選ぶことにより、入
力端子８に過電圧が入力しても、電圧増幅器１０の入力
回路が破損することも無く、電圧増幅器１０の演算増幅
器１が飽和することも無く、従って、従来問題としてい
た過電圧入力時のオフセットズレも発生しない。
を電圧増幅器１０の飽和電圧以内に選ぶことにより、入
力端子８に過電圧が入力しても、電圧増幅器１０の入力
回路が破損することも無く、電圧増幅器１０の演算増幅
器１が飽和することも無く、従って、従来問題としてい
た過電圧入力時のオフセットズレも発生しない。
【００１８】図２に増幅度が切換可能な電圧増幅器１０
ｉでの例を示す。電圧増幅器１０ｉは、スイッチ５がオ
フ、スイッチ６がオンの場合は図１と同一な構成であ
り、動作も同一である。従って、電圧増幅器１０ｉが正
常に増幅動作ができる範囲は、−ＶL ／Ｇ＜Ｖａ＜＋Ｖ
L ／Ｇ の範囲である。増幅度Ｇの値が大きいと入力電
圧Ｖａの範囲幅は小さくなる。例えば、Ｒ２が９ｋΩで
Ｒ３が１ｋΩとするとＧは１０となる。よって電圧増幅
器１０ｉが正常に増幅動作ができる入力電圧Ｖａの範囲
は、−ＶL ／１０＜Ｖａ＜＋ＶL ／１０ で、絶対値が
ＶL ／１０ となり、つまりクランプ電圧の１０分の１
の電圧範囲である。
ｉでの例を示す。電圧増幅器１０ｉは、スイッチ５がオ
フ、スイッチ６がオンの場合は図１と同一な構成であ
り、動作も同一である。従って、電圧増幅器１０ｉが正
常に増幅動作ができる範囲は、−ＶL ／Ｇ＜Ｖａ＜＋Ｖ
L ／Ｇ の範囲である。増幅度Ｇの値が大きいと入力電
圧Ｖａの範囲幅は小さくなる。例えば、Ｒ２が９ｋΩで
Ｒ３が１ｋΩとするとＧは１０となる。よって電圧増幅
器１０ｉが正常に増幅動作ができる入力電圧Ｖａの範囲
は、−ＶL ／１０＜Ｖａ＜＋ＶL ／１０ で、絶対値が
ＶL ／１０ となり、つまりクランプ電圧の１０分の１
の電圧範囲である。
【００１９】スイッチ５がオン、スイッチ６がオフのと
きには、電圧増幅器１０ｉは電圧フォロアとなり、Ｇは
１である。従って、電圧増幅器１０ｉが正常に増幅動作
ができる入力電圧Ｖａの範囲は、−ＶL ＜Ｖａ＜＋ＶL
で、絶対値がクランプ電圧の範囲となる。つまり、この
発明は電圧増幅器１０ｉの出力電圧Ｖｃによって入力電
圧Ｖａをクランプするので、増幅度Ｇの切換によるクラ
ンプ回路の切換や回路の追加は不要である。
きには、電圧増幅器１０ｉは電圧フォロアとなり、Ｇは
１である。従って、電圧増幅器１０ｉが正常に増幅動作
ができる入力電圧Ｖａの範囲は、−ＶL ＜Ｖａ＜＋ＶL
で、絶対値がクランプ電圧の範囲となる。つまり、この
発明は電圧増幅器１０ｉの出力電圧Ｖｃによって入力電
圧Ｖａをクランプするので、増幅度Ｇの切換によるクラ
ンプ回路の切換や回路の追加は不要である。
【００２０】
【発明の効果】以上詳細に説明したように、この発明は
正過電圧用保護電圧源１１と負過電圧用保護電圧源１２
を設けて保護用ダイオード（Ｄ１、Ｄ２）を駆動するこ
とにより、電圧増幅器１０の過電圧入力による破損保護
はもとより、電圧増幅器１０の飽和をも防止するもので
ある。よって、従来の熱平衡を保つまでの回復時間が無
くなり、常に正確な値を得るようになった。
正過電圧用保護電圧源１１と負過電圧用保護電圧源１２
を設けて保護用ダイオード（Ｄ１、Ｄ２）を駆動するこ
とにより、電圧増幅器１０の過電圧入力による破損保護
はもとより、電圧増幅器１０の飽和をも防止するもので
ある。よって、従来の熱平衡を保つまでの回復時間が無
くなり、常に正確な値を得るようになった。
【００２１】また、増幅度Ｇを切換可能な電圧増幅器１
０ｉにおいては、その出力電圧Ｖｃによって入力電圧Ｖ
ａをクランプするので、クランプ回路の切換や回路の追
加も必要が無い。
０ｉにおいては、その出力電圧Ｖｃによって入力電圧Ｖ
ａをクランプするので、クランプ回路の切換や回路の追
加も必要が無い。
【図１】本発明の一実施例の構成図である。
【図２】本発明の他の実施例の構成図である。
【図３】従来の電圧増幅器用入力保護回路図である。
１、２、３、 演算増幅器 ５、６ スイッチ ８ 入力端子 ９ 出力端子 １０、１０ｉ 電圧増幅器 １１ 正過電圧用保護電圧源 １２ 負過電圧用保護電圧源 Ｄ１、Ｄ２ 保護用ダイオード Ｄ３、Ｄ４ 飽和防止用ダイオード Ｒ１ 入力保護抵抗 Ｒ４、Ｒ５ 入力抵抗 ＶL クランプ電圧
Claims (2)
- 【請求項１】 入力保護抵抗（Ｒ１）と保護用ダイオー
ド（Ｄ１）及び（Ｄ２）とによって電圧増幅器（１０）
の入力回路を過電圧より保護する入力保護回路におい
て、 電圧増幅器（１０）の出力電圧（＋Ｖｃ）と正クランプ
電圧（＋ＶL ）とを比較し、電圧増幅器（１０）の出力
電圧（＋Ｖｃ）の値が正クランプ電圧（＋ＶL）の値よ
り大きいときに保護用ダイオード（Ｄ１）をオンさせる
正過電圧用保護電圧源（１１）と、 電圧増幅器（１０）の出力電圧（−Ｖｃ）と負クランプ
電圧（−ＶL ）とを比較し、電圧増幅器（１０）の出力
電圧（−Ｖｃ）の絶対値が負クランプ電圧（−ＶL ）の
絶対値より大きいときに保護用ダイオード（Ｄ２）をオ
ンさせる負過電圧用保護電圧源（１２）と、 を具備することを特徴とする電圧増幅器用入力保護回
路。 - 【請求項２】 正過電圧用保護電圧源（１１）は演算増
幅器（２）と入力抵抗（Ｒ４）と飽和防止用ダイオード
（Ｄ３）とから成り演算増幅器（２）の正相入力端子を
正クランプ電圧（＋ＶL ）に接続し逆相入力端子は入力
抵抗（Ｒ４）を介して電圧増幅器（１０）の出力電圧
（Ｖｃ）に接続すると共に出力端子間に飽和防止用ダイ
オード（Ｄ３）を接続する回路構成とし、負過電圧用保
護電圧源（１２）は演算増幅器（３）と入力抵抗（Ｒ
５）と飽和防止用ダイオード（Ｄ４）とから成り演算増
幅器（３）の正相入力端子を負クランプ電圧（−ＶL ）
に接続し逆相入力端子は入力抵抗（Ｒ５）を介して電圧
増幅器（１０）の出力電圧（Ｖｃ）に接続すると共に出
力端子間に飽和防止用ダイオード（Ｄ４）を接続する回
路構成としたことを特徴とする請求項１記載の電圧増幅
器用入力保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9100117A JPH10294621A (ja) | 1997-04-17 | 1997-04-17 | 電圧増幅器用入力保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9100117A JPH10294621A (ja) | 1997-04-17 | 1997-04-17 | 電圧増幅器用入力保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10294621A true JPH10294621A (ja) | 1998-11-04 |
Family
ID=14265421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9100117A Pending JPH10294621A (ja) | 1997-04-17 | 1997-04-17 | 電圧増幅器用入力保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10294621A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001242224A (ja) * | 2000-03-01 | 2001-09-07 | Yokogawa Electric Corp | 入力保護装置 |
| JP2002344248A (ja) * | 2001-05-14 | 2002-11-29 | Mitsumi Electric Co Ltd | 増幅回路 |
| KR20140093570A (ko) * | 2013-01-14 | 2014-07-28 | 진옥상 | 절대전류제한 방식 과전류제한회로 |
-
1997
- 1997-04-17 JP JP9100117A patent/JPH10294621A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001242224A (ja) * | 2000-03-01 | 2001-09-07 | Yokogawa Electric Corp | 入力保護装置 |
| JP2002344248A (ja) * | 2001-05-14 | 2002-11-29 | Mitsumi Electric Co Ltd | 増幅回路 |
| KR20140093570A (ko) * | 2013-01-14 | 2014-07-28 | 진옥상 | 절대전류제한 방식 과전류제한회로 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5039934A (en) | Control for voltage/current source with current/voltage limiting | |
| JP2673919B2 (ja) | 保護回路 | |
| US5031066A (en) | DC isolation and protection system and circuit | |
| US4908870A (en) | Motional load driver | |
| US3636464A (en) | Dc amplifier power-limited output stage | |
| JPH10294621A (ja) | 電圧増幅器用入力保護回路 | |
| US5764464A (en) | Low input bias current circuit | |
| US5781068A (en) | Transadmittance amplifier for a motor | |
| US4338573A (en) | Output amplifier with non-linear negative feedback | |
| US4368436A (en) | Overload protection device for power output circuits | |
| JPH05502357A (ja) | 電流制限手段を有する電力増幅器 | |
| JP2966895B2 (ja) | 増幅回路 | |
| JP3827053B2 (ja) | 電流制限回路つき定電圧回路 | |
| US7135920B2 (en) | Method and circuit for facilitating control of AC coupling in an amplifier circuit | |
| JP2906329B2 (ja) | 設定値電流供給回路 | |
| JP2949542B2 (ja) | 過電流保護回路を有する電子負荷装置 | |
| JP3555116B2 (ja) | 過電圧保護回路 | |
| JP3774031B2 (ja) | 電圧発生器 | |
| JPH0337764B2 (ja) | ||
| JP2785568B2 (ja) | 過電圧保護回路 | |
| JPS62161204A (ja) | 増幅装置 | |
| JPH0158884B2 (ja) | ||
| KR20010043540A (ko) | 구형파 펄스의 왜곡 및 노이즈를 감소시키는 방법, 왜곡이최소인 펄스를 발생시키는 회로 및 상기 방법과 회로의 사용 | |
| JP2001127575A (ja) | 電流クランプ回路 | |
| JPS59122001A (ja) | ピ−ク検波回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051025 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060516 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061010 |