JPH10303252A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH10303252A
JPH10303252A JP9109954A JP10995497A JPH10303252A JP H10303252 A JPH10303252 A JP H10303252A JP 9109954 A JP9109954 A JP 9109954A JP 10995497 A JP10995497 A JP 10995497A JP H10303252 A JPH10303252 A JP H10303252A
Authority
JP
Japan
Prior art keywords
electrode
bump electrode
bump
pad electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9109954A
Other languages
English (en)
Inventor
Goro Ikegami
五郎 池上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Original Assignee
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Manufacturing Co Ltd, Kansai Nippon Electric Co Ltd filed Critical Renesas Semiconductor Manufacturing Co Ltd
Priority to JP9109954A priority Critical patent/JPH10303252A/ja
Priority to US09/067,421 priority patent/US6137184A/en
Publication of JPH10303252A publication Critical patent/JPH10303252A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/012—Manufacture or treatment of encapsulations on active surfaces of flip-chip devices, e.g. forming underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H10W72/07252—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting changes in structures or sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H10W72/07253—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting changes in shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221—Structures or relative sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221—Structures or relative sizes
    • H10W72/222—Multilayered bumps, e.g. a coating on top and side surfaces of a bump core
    • H10W72/223—Multilayered bumps, e.g. a coating on top and side surfaces of a bump core characterised by the structure of the outermost layers, e.g. multilayered coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/856—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/934—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 バンプ電極とパッド電極とを重合させて半導
体ペレットと配線基板とを樹脂にて接着した半導体装置
は樹脂がクラックするとバンプ電極とパッド電極の電気
的接続が損なわれることがあった。 【解決手段】 多数のバンプ電極４を形成した半導体ペ
レット１と前記バンプ電極４に対応してパッド電極１０
を形成した配線基板５とを対向させ、バンプ電極４とパ
ッド電極１０とを重合させて前記半導体ペレット１と配
線基板５間を樹脂１１で接着したフリップチップ構造の
半導体装置において、前記パッド電極１０のバンプ電極
４と重合する部分にバンプ電極４に圧入される凸部１０
ｂを形成したことを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はフリップチップ構造
の半導体装置に関する。
【０００２】
【従来の技術】小型の電子機器を実現するために、電子
部品は高機能化、高集積化を図りつつ小型化されてい
る。電子部品の一種である半導体装置は一般的には樹脂
で外装したものが用いられるが、外装なしのベアチップ
を用い、これを直接配線基板に組み込むことにより一層
の小型化を図っている。この種半導体装置の一例を図７
から説明する。図において、１は半導体ペレットで、半
導体基板２の内部に多数の半導体素子（図示せず）を形
成し、各半導体素子を内部接続して電子回路を構成し、
この半導体基板２の一主面に絶縁膜（図示せず）を形成
し、この絶縁膜上の半導体素子の要部と接続される部分
に窓明けして、この窓明け部分に下地電極３を形成し、
さらにこの下地電極３にバンプ電極４を形成している。
下地電極３は一般的にアルミニウムや多種金属、例え
ばチタン、金などを積層形成し半導体基板２に対し抵抗
接続したもので、チタン、金の積層下地電極３の場合、
バンプ電極４は接合性の良好な金属、一般的には金メッ
キにより形成される。５は配線基板で、セラミックや樹
脂などの絶縁材からなる絶縁基板６上に導電パターン
（図示例では半導体ペレット１のバンプ電極４と対向す
る部分に電極部７となる導電パターンの一部を示す。）
が形成され、この導電パターンは絶縁基板６がセラミッ
クの場合、銀パラジウム系導電性塗料などを印刷焼成し
て形成され、樹脂の場合には導電箔を積層してこの導電
箔をエッチングして形成される。この導電パターンは図
示電極部７や図外の外部接続端子など必要部分を除きレ
ジスト膜（図示せず）で被覆され、電極部７にはニッケ
ルなどの硬質金属８が被覆され、さらに電気的接続を確
実にするため薄い金の膜９が積層形成されて、パッド電
極１０を形成している。半導体ペレット１と配線基板５
とは対向配置され、バンプ電極４とパッド電極１０とが
重合され、重合部分を加熱しバンプ電極４を加圧して塑
性変形させバンプ電極４の金とパッド電極１０の金の薄
膜９とを圧接し電気的に接続している。１１は半導体ペ
レット１と配線基板５とを接着する樹脂で、圧着作業の
前に予め配線基板５上に塗付したり、各電極４、７の圧
接作業時に半導体ペレット１と配線基板５の対向面間に
注入され、半導体ペレット１の加圧状態を保って２００
℃程度に数分間加熱されて硬化が促進される。この樹脂
１１は硬化時に収縮し、バンプ電極４とパッド電極１０
の加圧状態を保つ。
【０００３】
【発明が解決しようとする課題】この半導体装置はバン
プ電極４とパッド電極１０の重合部を塑性変形させて圧
接させることによりバンプ電極４とパッド電極１０の電
気的接続をし、樹脂１１の接着力により電気的接続の状
態を保っているが、配線基板５が可撓性を有する樹脂製
である場合には、外力が加えられたり、周辺の温度変化
によって熱膨張、収縮すると半導体ペレット１と配線基
板５の間の樹脂１１との接着界面に張力が作用し、接着
面から剥離することがあった。このようにして半導体ペ
レット１と配線基板５の間の樹脂１１にクラックを生じ
るとバンプ電極４とパッド電極１０の間の圧接状態を維
持できず、電気的接続が損なわれるという問題があっ
た。一方、特開平６−２６８０１６号公報には図８に示
すように配線基板５のパッド電極１０に凹所１０ａを形
成し、バンプ電極４をこの凹所１０ａに嵌め合わせ、半
導体ペレット１と配線基板５の位置決めをして、バンプ
電極４とパッド電極１０と位置ずれなく接合し、樹脂１
１で接着した半導体装置が開示され、接合はバンプ電極
４を半田で形成し、この半田をリフロー処理してなされ
ることが開示されている。この半導体装置は、バンプ電
極４の側壁がパッド電極１０の凹所１０ａに囲まれるた
め樹脂１１が何らかの理由によりクラックしてもバンプ
電極４とパッド電極１０の電気的接続は維持できるよう
に考えられるが、半導体ペレット１は配線基板５の面方
向に膨張伸縮して位置ずれするため、バンプ電極４は側
壁が凹所１０ａ内壁を押圧してすき間を拡大するように
変形するため、単に圧接しただけの接続では、樹脂１１
がクラックすると半導体ペレット１と配線基板５の接続
が不完全となり、電気的接続も不完全となる。そのた
め、リフロー処理による接合は欠かせず、また、パッド
電極１０はバンプ電極４を収容するため径大となり、隣
り合うパッド電極１０の間隔が狭くなり、耐電圧が低下
したり短絡し易くなるため、この構造を直ちに図７半導
体装置に適用することはできなかった。
【０００４】
【課題を解決するための手段】本発明は上記課題を解決
するために提案されたもので、一主面上に多数のバンプ
電極を形成した半導体ペレットと前記バンプ電極に対応
してパッド電極を形成した配線基板とを対向させ、バン
プ電極とパッド電極とを重合させて前記半導体ペレット
と配線基板間を樹脂で接着したフリップチップ構造の半
導体装置において、前記パッド電極のバンプ電極と重合
する部分に凸部を形成しするとともにこの凸部を前記バ
ンプ電極に圧入したことを特徴とする半導体装置を提供
する。
【０００５】
【発明の実施の形態】本発明による半導体装置は、半導
体ペレットに形成したバンプ電極を配線基板に形成した
パッド電極に重合圧接して半導体ペレットと配線基板間
を樹脂にて接着した構造の半導体装置であり、パッド電
極に凸部を形成して、この凸部をバンプ電極に圧入する
ことにより接続強度を高めたものであるが、この凸部は
パッド電極を部分エッチングして形成したものを用いる
ことができる。 また凸部はパッド電極にレーザ光を照
射することにより形成したものを用いることができる。
この場合、配線基板を保護膜で被覆しこの保護膜上より
レーザ光を照射することにより形成されものは配線基板
上の不所望部分に異物の付着がない。また、半導体ペレ
ットのバンプ電極を軟質金属で形成し、配線基板のパッ
ド金属を硬質金属で形成すると凸部のバンプ電極への圧
入がスムーズに行える。
【０００６】
【実施例】本発明の実施例を図１から説明する。図にお
いて、図７と同一物には同一符号を付し重複する説明を
省略する。図中相違するのは、配線基板５に形成したパ
ッド電極１０に、半導体ペレット１のバンプ電極４の重
合面より径小の凸部１０ｂを形成したことのみである。
この凸部１０ｂは図２に示すように導電パターンの要部
（電極部７）の巾方向中間部を残し周縁をエッチングし
て突出形成し、この突出部７ａに硬質金属８、金の薄膜
９を順次メッキしたもので、バンプ電極４が、例えば一
辺の長さが１００μｍ、高さ５０μｍの場合、電極部７
の厚さが例えば１８μｍで、巾を１００μｍに設定し、
この電極部７の突出部７ａの巾を６０μｍ、高さを５μ
ｍに設定して、ニッケルなどの硬質金属８を３〜５μｍ
の厚さで被覆し、さらにその上層に酸化防止のため金の
薄膜９を０．０３〜０．０５μｍの厚さで被覆する。こ
の凸部１０ｂをバンプ電極４の端面に圧入すると、はじ
めに凸部１０ｂ最下端面がバンプ電極４の端面に衝合
し、凸部１０ｂは微小面積であるため、荷重が衝合面に
集中して凸部１０ｂはバンプ電極４内に圧入される。こ
のとき、衝合部では図３に示すようにバンプ電極４の進
行方向（図示矢印Ａ方向）と直交する方向（図示矢印Ｂ
方向）に凸部１０ｂとバンプ電極４とが相対移動し、摩
擦を生じバンプ電極４の素地を衝合面に露呈させる。凸
部１０ｂはバンプ電極４や電極部７に比して硬質の金属
８で被覆されているため変形しにくく、その表面を覆っ
た金９またはその下層のニッケル８にバンプ電極４の金
が摩擦しながら位置ずれし停止時点で強固に接合する。
凸部１０ｂがバンプ電極４に圧入される際に、バンプ電
極４端面の凸部１０ｂ側壁と隣り合う部分は、バンプ電
極４端面の周縁部よりはみ出し、圧入を継続するとこの
はみ出し部分Ｃがパッド電極１０の段部Ｄに接触しさら
にバンプ電極４の端面は周縁に向かって密着し、この
時、段部Ｄにおいてもバンプ電極金属がパッド電極金属
上で面方向にずれて摩擦を生じ停止時点で強固に接合す
る。そのため、単に圧接し塑性変形させた接続に比して
接続強度が格段に向上し、仮に樹脂１１が半導体ペレッ
ト１または配線基板５から剥離して樹脂１１の収縮力に
よる圧接力が低下しても、バンプ電極４とパッド電極１
０の接続状態を保つことができる。また、金のバンプ電
極４は溶融せず、凸部１０ｂの圧入によっても膨出せ
ず、パッド電極１０はバンプ電極４と同じ巾でよいか
ら、隣り合うパッド電極１０を十分隔てて形成でき、耐
電圧低下や短絡を防止できる。図４は本発明の他の実施
例を示す。図において図１、図７と同一物には同一符号
を付し重複する説明を省略する。図中相違するのは、パ
ッド電極１０のみで、その巾Ｗ１をバンプ電極４の巾Ｗ
２より狭くしている。バンプ電極４の寸法が一辺１００
μｍの方形である場合、パッド電極１０は硬質金属やそ
れを被覆するメッキ層も含めた巾が例えば６０μｍに設
定される。これによりパッド電極１０そのものがバンプ
電極４に圧入される凸部と同様の働きをし、半導体ペレ
ット１を圧接する際の荷重が、パッド電極１０との重合
面に集中し、上記寸法例では面積比が０．６倍となり、
単位面積当たりの荷重は１．７倍に増幅され深さ５μｍ
程度の局部的な圧入が容易に行われる。また、図１実施
例と同様にバンプ電極４にパッド電極１０が圧入される
際に、重合面で面方向の摩擦を生じ、各電極の金属素地
が露呈して強接し強固に接着される。この半導体装置は
樹脂１１にて接着しない状態で、半導体ペレット１を配
線基板５から剥離させると、硬質金属８の一部がバンプ
電極４に付着して引き剥がされることから接着強度が格
段に向上していることが確認された。図５は本発明の他
の実施例を示す。図において図１、図７と同一物には同
一符号を付し重複する説明を省略する。図１、図４実施
例のパッド電極１０は導電箔をエッチング処理すること
により容易に形成できるが、この実施例では、パッド電
極はレーザ光の照射により形成している。即ち、このパ
ッド電極１０はその中央部がレーザ光の照射により穿孔
され、穿孔部１０ｃが形成され、この穿孔部１０ｃによ
りバンプ電極４に突入する凸部１０ｄ、１０ｄが形成さ
れている。このときレーザ光はパッド電極１０を貫通し
て絶縁基板６の一部まで穿孔し、この穿孔部１０ｃと隣
接する上面にはさらに溶融による盛上り部が形成されて
傾斜している。この凸部１０ｄを形成する際に、配線基
板５の表面を樹脂などの保護膜で被覆し、レーザ光照射
後、この保護膜を除去することによりレーザ光照射によ
り溶融し飛散した湯玉が不所望部分に付着することを防
止できる。この半導体装置は図１半導体装置と同様にパ
ッド電極の凸部１０ｄがバンプ電極４に圧入されるが、
このときパッド電極１０上面は傾斜しているため、圧入
時の重合部の面方向の位置ずれが図示矢印Ｅで示すよう
にバンプ電極下端中央から傾斜方向、両側に分岐され、
同一凸部上では一方向に位置ずれし、バンプ電極４とパ
ッド電極１０の摩擦状態が一様となり、傾斜面により圧
入もスムーズに行われ、良好な接続が得られる。また、
絶縁基板６が弾力性を有する樹脂の場合、絶縁基板６は
加熱により軟化しさらに重合時の荷重により、バンプ電
極４とパッド電極１０の重合面が変形しパッド電極１０
は図６に示すように傾斜し、これによって穿孔部１０ｃ
の径が縮径し穿孔部１０ｃ内に入り込んだバンプ電極４
下端の突出部４ａに凸部１０ｄの角部１０ｅが食い込
み、剥離を防止することができる。この荷重によるパッ
ド電極１０の傾斜は絶縁基板６の一部まで穿孔すること
により顕著にできる。本発明は上記実施例にのみ限定さ
れるものではなく、例えばパッド電極１０の凸部の形状
は、エッチング処理やレーザ光照射により任意の形状に
形成でき、連続あるいは点状配列にて平面形状が一直線
状、平行線状、格子状、＋状またはＸ状などの形状に窪
ませたり突出させ相対的に凸部を形成することができ
る。また、パッド電極１０のメッキ層である硬質金属は
ニッケルに限定されるものではなく、バンプ電極４材料
の硬度に対して相対的に硬いものであればよい。
【０００７】
【発明の効果】以上のように本発明によれば、バンプ電
極とパッド電極の接続強度を格段に向上させることがで
き、半導体ペレットと配線基板の間の樹脂にクラックを
生じてもバンプ電極とパッド電極の間の圧接状態を維持
することができ、信頼性の高い半導体装置を実現でき
る。
【図面の簡単な説明】
【図１】 本発明による半導体装置の側断面図
【図２】 図１装置に用いられる配線基板の要部断面斜
視図
【図３】 図１装置のバンプ電極とパッド電極の接続状
態を説明する要部拡大断面図
【図４】 本発明の他の実施例を示す要部拡大断面図
【図５】 本発明の他の実施例を示す要部拡大断面図
【図６】 本発明の他の実施例を示す要部拡大断面図
【図７】 本発明の前提となる半導体装置の側断面図
【図８】 バンプ電極とパッド電極の位置決めを良好に
した半導体装置の側断面図
【符号の説明】
１ 半導体ペレット ４ バンプ電極 ５ 配線基板 １０ パッド電極 １０ｂ 凸部 １１ 樹脂

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】一主面上に多数のバンプ電極を形成した半
    導体ペレットと前記バンプ電極に対応してパッド電極を
    形成した配線基板とを対向させ、バンプ電極とパッド電
    極とを重合させて前記半導体ペレットと配線基板間を樹
    脂で接着したフリップチップ構造の半導体装置におい
    て、 前記パッド電極のバンプ電極と重合する部分にバンプ電
    極に圧入される凸部を形成したことを特徴とする半導体
    装置。
  2. 【請求項２】凸部がパッド電極を部分エッチングするこ
    とにより形成されたことを特徴とする請求項１に記載の
    半導体装置。
  3. 【請求項３】凸部がパッド電極にレーザ光を照射するこ
    とにより形成されたことを特徴とする請求項１に記載の
    半導体装置。
  4. 【請求項４】配線基板を保護膜で被覆しこの保護膜上よ
    りレーザ光を照射して凸部を形成したことを特徴とする
    請求項３に記載の半導体装置。
  5. 【請求項５】バンプ電極が軟質金属からなり、パッド金
    属が硬質金属からなることを特徴とする請求項１に記載
    の半導体装置。
JP9109954A 1997-04-28 1997-04-28 半導体装置 Pending JPH10303252A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9109954A JPH10303252A (ja) 1997-04-28 1997-04-28 半導体装置
US09/067,421 US6137184A (en) 1997-04-28 1998-04-28 Flip-chip type semiconductor device having recessed-protruded electrodes in press-fit contact

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9109954A JPH10303252A (ja) 1997-04-28 1997-04-28 半導体装置

Publications (1)

Publication Number Publication Date
JPH10303252A true JPH10303252A (ja) 1998-11-13

Family

ID=14523351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9109954A Pending JPH10303252A (ja) 1997-04-28 1997-04-28 半導体装置

Country Status (2)

Country Link
US (1) US6137184A (ja)
JP (1) JPH10303252A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000228486A (ja) * 1999-02-08 2000-08-15 Rohm Co Ltd 半導体チップおよびチップ・オン・チップ構造の半導体装置
EP1049253A2 (en) 1999-04-28 2000-11-02 Murata Manufacturing Co., Ltd. Surface acoustic wave device having bump electrodes and method for producing the same
US6396155B1 (en) 1999-09-16 2002-05-28 Fujitsu Limited Semiconductor device and method of producing the same
US6657309B1 (en) 1999-02-08 2003-12-02 Rohm Co., Ltd. Semiconductor chip and semiconductor device of chip-on-chip structure
KR100699874B1 (ko) 2005-11-08 2007-03-28 삼성전자주식회사 삽입형 연결부를 갖는 비. 지. 에이 패키지 그 제조방법 및이를 포함하는 보드 구조
US7341894B2 (en) 2002-03-29 2008-03-11 Seiko Epson Corporation Semiconductor, electrooptic apparatus and electronic apparatus
JP2009231657A (ja) * 2008-03-25 2009-10-08 Kyocer Slc Technologies Corp 半導体装置およびその製造方法
JP2009542030A (ja) * 2006-06-26 2009-11-26 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 形成された結合を有するフリップチップ相互接続
JP2020522974A (ja) * 2017-06-08 2020-07-30 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングＲｏｂｅｒｔ Ｂｏｓｃｈ Ｇｍｂｈ 密に一体成形されたハウジング部分を備えた電気機器用のハウジング
KR20220052807A (ko) * 2020-10-21 2022-04-28 티피케이 어드밴스트 솔루션스 인코포레이티드 터치 패널 및 터치 디바이스
US11640210B2 (en) 2020-11-27 2023-05-02 Tpk Advanced Solutions Inc. Touch panel and touch device

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6223429B1 (en) * 1995-06-13 2001-05-01 Hitachi Chemical Company, Ltd. Method of production of semiconductor device
US6853067B1 (en) 1999-10-12 2005-02-08 Microassembly Technologies, Inc. Microelectromechanical systems using thermocompression bonding
EP1278612B1 (en) * 2000-03-10 2010-02-24 Chippac, Inc. Flip chip Interconnection structure and method of obtaining the same
US10388626B2 (en) * 2000-03-10 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming flipchip interconnect structure
WO2001086716A1 (en) * 2000-05-12 2001-11-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device mounting circuit board, method of producing the same, and method of producing mounting structure using the same
JP3506233B2 (ja) 2000-06-28 2004-03-15 シャープ株式会社 半導体装置及びその製造方法
US20020096421A1 (en) * 2000-11-29 2002-07-25 Cohn Michael B. MEMS device with integral packaging
US6858941B2 (en) * 2000-12-07 2005-02-22 International Business Machines Corporation Multi-chip stack and method of fabrication utilizing self-aligning electrical contact array
US6573460B2 (en) * 2001-09-20 2003-06-03 Dpac Technologies Corp Post in ring interconnect using for 3-D stacking
JP3787295B2 (ja) * 2001-10-23 2006-06-21 ローム株式会社 半導体装置
US6583517B1 (en) * 2002-04-09 2003-06-24 International Business Machines Corporation Method and structure for joining two substrates with a low melt solder joint
JP3565835B1 (ja) * 2003-04-28 2004-09-15 松下電器産業株式会社 配線基板およびその製造方法ならびに半導体装置およびその製造方法
KR100672699B1 (ko) * 2004-12-29 2007-01-22 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 제조방법
US7692521B1 (en) 2005-05-12 2010-04-06 Microassembly Technologies, Inc. High force MEMS device
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US7851348B2 (en) 2005-06-14 2010-12-14 Abhay Misra Routingless chip architecture
US7687400B2 (en) 2005-06-14 2010-03-30 John Trezza Side stacking apparatus and method
US7560813B2 (en) * 2005-06-14 2009-07-14 John Trezza Chip-based thermo-stack
US7215032B2 (en) 2005-06-14 2007-05-08 Cubic Wafer, Inc. Triaxial through-chip connection
US7786592B2 (en) 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
US7946331B2 (en) 2005-06-14 2011-05-24 Cufer Asset Ltd. L.L.C. Pin-type chip tooling
US7838997B2 (en) 2005-06-14 2010-11-23 John Trezza Remote chip attachment
US7781886B2 (en) 2005-06-14 2010-08-24 John Trezza Electronic chip contact structure
KR100701695B1 (ko) * 2005-06-21 2007-03-29 주식회사 하이닉스반도체 칩 사이즈 패키지
US8288211B2 (en) * 2005-08-26 2012-10-16 Innovative Micro Technology Wafer level hermetic bond using metal alloy with keeper layer
US20070045812A1 (en) * 2005-08-31 2007-03-01 Micron Technology, Inc. Microfeature assemblies including interconnect structures and methods for forming such interconnect structures
JP4728782B2 (ja) * 2005-11-15 2011-07-20 パナソニック株式会社 半導体装置およびその製造方法
KR100719905B1 (ko) * 2005-12-29 2007-05-18 삼성전자주식회사 Ｓｎ-Ｂｉ계 솔더 합금 및 이를 이용한 반도체 소자
US7687397B2 (en) 2006-06-06 2010-03-30 John Trezza Front-end processed wafer having through-chip connections
US7834453B2 (en) * 2006-07-28 2010-11-16 Taiwan Tft Lcd Association Contact structure having a compliant bump and a test pad
JP4976263B2 (ja) * 2006-12-28 2012-07-18 日本電波工業株式会社 表面実装用の水晶発振器
JP2008218643A (ja) * 2007-03-02 2008-09-18 Fujitsu Ltd 半導体装置及びその製造方法
US7928582B2 (en) * 2007-03-09 2011-04-19 Micron Technology, Inc. Microelectronic workpieces and methods for manufacturing microelectronic devices using such workpieces
US8238114B2 (en) 2007-09-20 2012-08-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing same
JP2009100353A (ja) * 2007-10-18 2009-05-07 Nippon Dempa Kogyo Co Ltd 水晶デバイス
US7749887B2 (en) 2007-12-18 2010-07-06 Micron Technology, Inc. Methods of fluxless micro-piercing of solder balls, and resulting devices
US20090174069A1 (en) * 2008-01-04 2009-07-09 National Semiconductor Corporation I/o pad structure for enhancing solder joint reliability in integrated circuit devices
US9142533B2 (en) * 2010-05-20 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate interconnections having different sizes
DE102010040065B4 (de) * 2010-08-31 2015-07-23 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verspannungsreduktion in einem Chipgehäuse unter Anwendung eines Chip-Gehäuse-Verbindungsschemas bei geringer Temperatur
JP2012204631A (ja) * 2011-03-25 2012-10-22 Fujitsu Semiconductor Ltd 半導体装置、半導体装置の製造方法及び電子装置
US10833033B2 (en) * 2011-07-27 2020-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Bump structure having a side recess and semiconductor structure including the same
US9425136B2 (en) 2012-04-17 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Conical-shaped or tier-shaped pillar connections
US9646923B2 (en) 2012-04-17 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices
US9299674B2 (en) 2012-04-18 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace interconnect
US9111817B2 (en) 2012-09-18 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure and method of forming same
CN102915986B (zh) * 2012-11-08 2015-04-01 南通富士通微电子股份有限公司 芯片封装结构
US9589815B2 (en) * 2012-11-08 2017-03-07 Nantong Fujitsu Microelectronics Co., Ltd. Semiconductor IC packaging methods and structures
US9806046B2 (en) * 2014-03-13 2017-10-31 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor device structure and manufacturing method
DE102017108871A1 (de) * 2017-04-26 2018-10-31 Infineon Technologies Ag Flip-Chip-Vorrichtung und Verfahren zum Herstellen einer Flip-Chip-Vorrichtung
KR102531762B1 (ko) * 2017-09-29 2023-05-12 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
US10390440B1 (en) 2018-02-01 2019-08-20 Nxp B.V. Solderless inter-component joints
CN114980481B (zh) * 2021-05-06 2024-12-13 英诺赛科(苏州)科技有限公司 一种适于实施氮化物基半导体装置的印刷电路板、半导体模块及其制造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US35119A (en) * 1862-04-29 Improvement in corn-sh ellers
JPS6149432A (ja) * 1984-08-18 1986-03-11 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US5323035A (en) * 1992-10-13 1994-06-21 Glenn Leedy Interconnection structure for integrated circuits and method for making same
US4937653A (en) 1988-07-21 1990-06-26 American Telephone And Telegraph Company Semiconductor integrated circuit chip-to-chip interconnection scheme
WO1990013891A1 (en) * 1989-05-11 1990-11-15 Telefonaktiebolaget Lm Ericsson Excitation pulse positioning method in a linear predictive speech coder
JP2570037B2 (ja) * 1990-12-03 1997-01-08 モトローラ・インコーポレイテッド 分離型ヒートシンク・ボンディングパッドを有する半導体パッケージ
US5578526A (en) * 1992-03-06 1996-11-26 Micron Technology, Inc. Method for forming a multi chip module (MCM)
JPH06268016A (ja) * 1993-03-11 1994-09-22 Fuji Electric Co Ltd 集積回路装置の実装方法
JP2518508B2 (ja) * 1993-04-14 1996-07-24 日本電気株式会社 半導体装置
US5767580A (en) * 1993-04-30 1998-06-16 Lsi Logic Corporation Systems having shaped, self-aligning micro-bump structures
JP3152796B2 (ja) * 1993-05-28 2001-04-03 株式会社東芝 半導体装置およびその製造方法
US5329428A (en) * 1993-06-21 1994-07-12 International Business Machines Corporation High-density packaging for multiple removable electronics subassemblies
DE69431023T2 (de) * 1993-09-01 2003-02-06 Kabushiki Kaisha Toshiba, Kawasaki Halbleiteraufbau und Verfahren zur Herstellung
US5592736A (en) * 1993-09-03 1997-01-14 Micron Technology, Inc. Fabricating an interconnect for testing unpackaged semiconductor dice having raised bond pads
US5483741A (en) * 1993-09-03 1996-01-16 Micron Technology, Inc. Method for fabricating a self limiting silicon based interconnect for testing bare semiconductor dice
JP2809088B2 (ja) * 1994-01-31 1998-10-08 カシオ計算機株式会社 半導体装置の突起電極構造およびその突起電極形成方法
JPH0837190A (ja) * 1994-07-22 1996-02-06 Nec Corp 半導体装置
KR100218996B1 (ko) * 1995-03-24 1999-09-01 모기 쥰이찌 반도체장치
JPH09213753A (ja) * 1995-11-30 1997-08-15 Ricoh Co Ltd 半導体装置とプリント基板との接続構造体
JP3409957B2 (ja) * 1996-03-06 2003-05-26 松下電器産業株式会社 半導体ユニット及びその形成方法
US5912510A (en) * 1996-05-29 1999-06-15 Motorola, Inc. Bonding structure for an electronic device
US5929521A (en) * 1997-03-26 1999-07-27 Micron Technology, Inc. Projected contact structure for bumped semiconductor device and resulting articles and assemblies

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000228486A (ja) * 1999-02-08 2000-08-15 Rohm Co Ltd 半導体チップおよびチップ・オン・チップ構造の半導体装置
US6657309B1 (en) 1999-02-08 2003-12-02 Rohm Co., Ltd. Semiconductor chip and semiconductor device of chip-on-chip structure
EP1049253A2 (en) 1999-04-28 2000-11-02 Murata Manufacturing Co., Ltd. Surface acoustic wave device having bump electrodes and method for producing the same
EP1049253A3 (en) * 1999-04-28 2004-12-08 Murata Manufacturing Co., Ltd. Surface acoustic wave device having bump electrodes and method for producing the same
US6396155B1 (en) 1999-09-16 2002-05-28 Fujitsu Limited Semiconductor device and method of producing the same
US7341894B2 (en) 2002-03-29 2008-03-11 Seiko Epson Corporation Semiconductor, electrooptic apparatus and electronic apparatus
KR100699874B1 (ko) 2005-11-08 2007-03-28 삼성전자주식회사 삽입형 연결부를 갖는 비. 지. 에이 패키지 그 제조방법 및이를 포함하는 보드 구조
JP2009542030A (ja) * 2006-06-26 2009-11-26 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 形成された結合を有するフリップチップ相互接続
JP2009231657A (ja) * 2008-03-25 2009-10-08 Kyocer Slc Technologies Corp 半導体装置およびその製造方法
JP2020522974A (ja) * 2017-06-08 2020-07-30 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングＲｏｂｅｒｔ Ｂｏｓｃｈ Ｇｍｂｈ 密に一体成形されたハウジング部分を備えた電気機器用のハウジング
KR20220052807A (ko) * 2020-10-21 2022-04-28 티피케이 어드밴스트 솔루션스 인코포레이티드 터치 패널 및 터치 디바이스
US11640210B2 (en) 2020-11-27 2023-05-02 Tpk Advanced Solutions Inc. Touch panel and touch device

Also Published As

Publication number Publication date
US6137184A (en) 2000-10-24

Similar Documents

Publication Publication Date Title
US6137184A (en) Flip-chip type semiconductor device having recessed-protruded electrodes in press-fit contact
JPH10233413A (ja) 半導体装置およびその製造方法並びに配線基板
US6537854B1 (en) Method for bonding IC chips having multi-layered bumps with corrugated surfaces and devices formed
US7053494B2 (en) Semiconductor device and production method therefor
JP3252745B2 (ja) 半導体装置およびその製造方法
KR100309962B1 (ko) 테이프캐리어및그제조방법
JPH04137630A (ja) 半導体装置
JP2003059971A (ja) 配線基板及びその製造方法並びに半導体装置
EP0262580A2 (en) Method of electrically bonding two objects
JP2004253598A (ja) 電子部品の実装方法
JPH07282878A (ja) 異方導電性接続部材及びその製造方法
JP3813766B2 (ja) プリント配線基板の接続構造
JPH10308415A (ja) 電極、電子部品、電子装置および電子部品の実装方法
JP4644756B2 (ja) スパイラル状接触子の接合方法
JP4657840B2 (ja) 半導体装置、およびその製造方法
JP2001127102A (ja) 半導体装置およびその製造方法
JPH10321758A (ja) 半導体装置
JP2699855B2 (ja) 半導体装置のボンディング方法
JP2000150556A (ja) バンプ電極形成方法
JP2004165391A (ja) 半導体装置の製造装置
JP2748759B2 (ja) フィルムキャリアテープの製造方法
JPH05166884A (ja) 半導体電子部品
JP3202851B2 (ja) リードと基板の接合方法
JPH11186493A (ja) 半導体素子の接続構造及びその接続方法
JP2002208613A (ja) 半導体装置