JPH10304283A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 簡素化された周辺回路構成で、１６：９のワ
イド表示素子上に４：３の映像を表示率を変えることな
くジャストモードで表示させる。 【解決手段】 原発振の２分周回路１１３の出力に遅延
回路１１５，１１６を設け、原発振の４分周回路１１４
の出力に遅延回路１１７，１１８とを設け、３分周基準
信号φ１と２分周回路１１３の出力と４分周回路１１４
の出力とを切り換えるスイッチ１１９を介してＣＰＨ１
とし、３分周遅延信号φ２と遅延回路１１５，１１７の
信号を切り換えるスイッチ１２０を介してＣＰＨ２と
し、３分周遅延信号φ３と遅延回路１１６，１１８の信
号を切り換えるスイッチ１２１を介してＣＰＨ３とし、
１６：９のワイド表示素子に４：３の映像をジャストモ
ードで表示するときに上記のスイッチ１１９，１２０，
１２１を時系列的に制御することにより、表示率を変え
ることなくジャストモード画面を駆動する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示素子など
の駆動用パルスで位相が異なる３相のパルス列信号から
なる３相クロックパルスを発生する３相クロックパルス
発生回路を利用した液晶表示装置に関するものである。

【０００２】

【従来の技術】近年、液晶表示装置などのように、デジ
タル走査駆動方式で表示素子を駆動する技術が広く利用
されている。このデジタル走査駆動方式では、表示素子
の表示データをサンプリングするための基準信号である
クロックパルスとして、サンプリング時間の確保および
妨害、輻射などのＥＭＩの低減などの理由により、多相
化して使用されており、特にＲＧＢの各色に対応したサ
ンプリングの容易さということから、３相クロックパル
スが多く用いられている。

【０００３】また、液晶表示装置などの表示素子のワイ
ド化に伴い、ワイド化されたアスペクト比１６：９の表
示装置にアスペクト比４：３の画像を表示する際に、そ
の機能として左右方向に画像を縮め残ったところをブラ
ックアウトなどの他表示に使うサイドパネルモードや、
一番人間の目が行く画像の中央部のみをアスペクト比
４：３で表示し、画像の端の方を引き伸ばしてワイド化
された表示装置の画面一杯に画像を表示するジャストモ
ードでの使用が必要とされている。

【０００４】以上のように、液晶表示装置などの駆動用
パルスで、位相が異なる３相のパルス列信号からなる３
相クロックパルスを発生する従来の３相クロックパルス
発生回路について、図面を参照しながら以下に説明す
る。

【０００５】図４は従来例の液晶表示装置の構成を示す
ブロック図である。図４において、４１１はアスペクト
比１６：９の液晶表示パネル、４１２は液晶表示パネル
４１１に画像データに基づく駆動信号を加えるソースド
ライバ群、４１３は液晶パネル４１１を線順次走査する
ゲートドライバ群、４１４はソースドライバ群４１２が
画像データを取り込むためのクロックを発生させる３相
クロック発生回路、４１５は３相クロック発生回路４１
４で原発振パルスを発振させるための原発振回路、４１
６は原発振回路４１５の原発振パルスを３分周し位相が
互いに１２０度異なる３つのパルスφ１，φ２，φ３を
発生させる３分周回路、４１７は原発振周波数をｆ１と
する定数に設定されたＬＣ共振回路、４１８は原発振周
波数をｆ２とする定数に設定されたＬＣ共振回路、４１
９は原発振周波数をｆ３とする定数に設定されたＬＣ共
振回路、４２０は３相クロック発生回路４１４のＰＬＬ
（フェーズロックループ）回路、４２１は低域通過フィ
ルター、可変ダイオード、直流阻止用コンデンサ、基本
クロックのフリー発振周波数を調整する可変抵抗、バイ
パスコンデンサから構成されるＰＬＬ回路４２０の外付
け回路部、４２２はｎ分周回路、位相比較回路から構成
されるＰＬＬ回路４２０の内蔵回路部、４２３は原発振
周波数ｆ１，ｆ２，ｆ３を選択するためのアナログスイ
ッチ、４２４はアナログスイッチ４２３を時系列的に制
御する制御回路、４２５は３分周回路４１６の出力側に
接続されたバッファー回路、４２６はそれぞれ第１，第
２，第３のパルス列信号としての液晶表示パネル４１１
を駆動するソースドライバ群４１２に加えられる３相サ
ンプリングパルスＣＨＰ１，ＣＰＨ２，ＣＰＨ３を出力
する出力端子である。

【０００６】図５は図４に示す液晶表示装置の画像デー
タ取り込みタイミングを説明するタイミングチャートで
ある。図５（ａ）は図４のアナログスイッチ４２３を切
り換え、原発振パルスの周波数をｆ１として３分周回路
４１６で３分周し、位相が互いに１２０度異なる３つの
パルスφ１，φ２，φ３を発生させたタイミングチャー
トで、通常フルモードで使用するクロックである。

【０００７】図５（ｂ）は図４のアナログスイッチ４２
３を切り換え、原発振パルスの周波数をｆ２として３分
周回路４１６で３分周し、位相が互いに１２０度異なる
３つのパルスを発生させたタイミングチャートである。

【０００８】図５（ｃ）は図４のアナログスイッチ４２
３を切り換え、原発振パルスの周波数をｆ３として３分
周回路４１６で３分周し、位相が互いに１２０度異なる
３つのパルスを発生させたタイミングチャートである。

【０００９】なお、図４，図５においてアナログスイッ
チ４２３によってｆ２＝３／２・ｆ１，ｆ３＝３／４・
ｆ１なる関係になるように原発振パルス周波数が切り換
えられるように、ＬＣ共振回路４１７，４１８，４１９
の定数が設定されているものとする。

【００１０】図６は従来例の１６：９アスペクト比ワイ
ド液晶表示装置上の表示映像の説明図である。図６
（ａ）は４：３アスペクト比の映像をフルモードで表示
させたときの表示映像、図６（ｂ）は４：３の映像をジ
ャストモードで表示させたときの表示映像である。

【００１１】以上のように構成された従来の液晶表示装
置について、その動作を図面を用いて以下に説明する。
１６：９のアスペクト比の液晶表示装置で、１６：９の
アスペクト比の映像信号もしくは４：３のアスペクト比
の映像信号をフル表示した場合の水平周期の映像表示時
間をｔｖ（例えば５０μｓ）とし、またその原発振周波
数ｆ１の３分周クロック周期をｔａとし、液晶表示装置
の画素のドット数を３ｎとすると３相クロックの場合、
ｔａ×ｎ＝ｔｖ＝５０μｓとなる。

【００１２】ここで図６のように１６：９のアスペクト
比の液晶表示装置にジャストモードで４：３の画像を表
示させるとき液晶表示装置の画面を６等分し、ｔ０から
ｔ１までおよびｔ５からｔ６までを図５（ｂ）の原発振
周波数をｆ２とする周期ｔｂの３分周クロックで，ｔ１
からｔ２およびｔ４からｔ５を図５（ａ）の原発振周波
数をｆ１とする周期ｔａの３分周クロックで，ｔ２から
ｔ３およびｔ３からｔ４までを図５（ｃ）の原発振周波
数をｆ３とする周期ｔｃの３分周クロックが出力される
ように、スイッチ切り換え制御回路４２４で原発振周波
数を切り換えてやり、ｔｂ＝２／３×ｔａ，ｔｃ＝４／
３×ｔａの関係を使って水平表示時間を計算すると ｔｂ×（１／６×ｎ）×２＋ｔａ×（１／６×ｎ）×２
＋ｔｃ×（１／６×ｎ）×２ ＝ （２／３×ｔａ）×
（１／６×ｎ）×２＋ｔａ×（１／６×ｎ）×２＋（４
／３×ｔａ）×（１／６×ｎ）×２ ＝ ｔａ×ｎ ＝
５０μｓ となり、フルモードの場合と表示率を変えることなく１
６：９のアスペクト比の表示素子に４：３信号の画像を
ジャストモードで表示できる。

【００１３】

【発明が解決しようとする課題】しかし従来の３相クロ
ック発生回路４１４では分周回路４１６は固定のため、
制御回路４２４でアナログスイッチ４２３を切り換え、
原発振周波数を切り換えることによって行っている。そ
のため複数のＬＣ発振回路４１７〜４１９をもち、それ
らを選択するためのアナログスイッチ４２３が必要とな
り、周辺回路が複雑になるという問題点がある。

【００１４】本発明は上記従来の問題点を解決するもの
で、画面のアスペクト比が１６：９のワイド化された液
晶表示素子の上に、４：３のアスペクト比の映像をジャ
ストモードで表示が行えるように構成する場合でも、そ
のための周辺回路構成を簡素化することができる液晶表
示装置を提供するものである。

【００１５】

【課題を解決するための手段】上記の課題を解決するた
めに、本発明の液晶表示装置は原発振周波数の２分周回
路、４周回路、４つの遅延回路、３つのクロック切り換
えスイッチを用いて、ジャストモードに対応させるの
で、このジャストモードの機能を持たせる場合でも、原
発振切り換え回路のような周辺回路を不要とすることを
特徴とする。以上により、画面のアスペクト比が１６：
９のワイド化された液晶表示素子上に、ジャストモード
による表示が行えるように構成する場合でも、そのため
の周辺回路構成を簡素化することができる。

【００１６】

【発明の実施の形態】請求項１に記載の液晶表示装置
は、透明電極間に液晶を狭持してマトリクス状に配置さ
れた複数の画素からなる画面に画像を表示する液晶パネ
ルと、前記液晶パネルに画像データに基づく駆動信号を
加えるソースドライバ群と、前記液晶パネルを線順次走
査するゲートドライバ群と、前記ソースドライバ群が画
像データを取り込むための３相クロックパルスを発生す
るために、相互に位相が異なる３相のパルス列信号から
なる３相クロックパルスを発生する３相クロック発生回
路とを備えた液晶表示装置において、前記３相クロック
発生回路は、システムクロックとなる基本クロックを発
生するため、その周波数を決定する原発振パルスを発振
する原発振回路と、前記原発振回路からの原発振パルス
を、基準信号と原発振周期換算で３６０度遅れた１２０
度遅延信号と原発振周期換算で７２０度遅れた２４０度
遅延信号とに３分周する３分周回路と、前記原発振回路
からの原発振パルスを２分周する２分周回路と、前記原
発振回路からの原発振パルスを４分周する４分周回路
と、前記２分周回路からの２分周信号を原発振周期の２
４０度に相当する時間だけ遅らせる第１の遅延回路と、
前記２分周回路からの２分周信号を原発振周期の４８０
度に相当する時間だけ遅らせる第２の遅延回路と、前記
４分周回路からの４分周信号を原発振周期の４８０度に
相当する時間だけ遅らせる第３の遅延回路と、前記４分
周回路からの４分周信号を原発振周期の９６０度に相当
する時間だけ遅らせる第４の遅延信号と、前記３分周回
路からの基準信号と前記２分周回路からの２分周信号と
前記４分周回路からの４分周信号とを切り換えて第１の
パルス列信号として出力する第１の切り換え手段と、前
記３分周回路からの１２０度遅延信号と前記第１の遅延
回路からの遅延信号と前記第３の遅延回路からの遅延信
号とを切り換えて第２のパルス列信号として出力する第
２の切り換え手段と、前記３分周回路からの２４０度遅
延信号と前記第２の遅延回路からの遅延信号と前記第４
の遅延回路からの遅延信号とを切り換えて第３のパルス
列信号として出力する第３の切り換え手段とを備え、３
相のパルス列信号として、前記第１の切り換え手段から
出力する第１のパルス列信号と、前記第２の切り換え手
段から出力する第２のパルス列信号と、前記第３の切り
換え手段から出力する第３のパルス列信号を出力するも
のであって、前記３相クロックパルス発生回路の第１，
２，３の切り換え手段の切換を映像信号サンプリング期
間中に時系列的に制御するように構成したことを特徴と
する。

【００１７】請求項２に記載の液晶表示装置は、請求項
１に記載のクロックパルス発生回路の第１，第２，第
３，第４の遅延回路を、インバータ素子のみもしくは原
発振パルスの変化点でのデコード値とインバータ素子の
組み合わせで構成したものである。

【００１８】これらの構成によると、画面のアスペクト
比が１６：９のワイド化された表示素子全体にアスペク
ト比４：３の画像をジャストモードで表示させようとし
た時に、原発振パルスの２分周回路、４分周回路、４つ
の遅延回路、３つのクロック切り換えスイッチを用い
て、表示率を変えることなく、簡単な回路で実現でき
る。

【００１９】以下、本発明の実施の形態を示す液晶表示
装置について、図面を参照しながら具体的に説明する。
図１は本実施の形態の液晶表示装置の構成を示すブロッ
ク図である。

【００２０】図１において、１１はアスペクト比１６：
９の液晶表示パネル、１２は液晶表示パネル１１に画像
データに基づく駆動信号を加えるソースドライバ群、１
３は液晶パネル１１を線順次走査するゲートドライバ
群、１４はソースドライバ群１２が画像データを取り込
むためのクロックを発生させる３相クロック発生回路、
１１１は３相クロック発生回路１４で原発振パルスを発
振させるための原発振回路、１１２は原発振回路１１１
からの原発振パルスを３分周し位相が互いに１２０度異
なる３つのパルスφ１，φ２，φ３を発生させる３分周
回路、１１３は原発振回路１１１からの原発振パルスを
２分周する２分周回路、１１４は原発振回路１１１から
の原発振パルスを４分周する４分周回路である。

【００２１】１１５は２分周回路１１３の出力を原発振
パルスの周期の２４０度に相当する時間だけ遅らせる第
１の遅延回路、１１６は２分周回路１１３の出力を原発
振パルスの周期の４８０度に相当する時間だけ遅らせる
第２の遅延回路である。ここで、遅延回路１１５は、原
発振パルスをもとに１８０度の遅延を確保し、残り６０
度の遅延をインバータなどの遅延素子を用いて実現し、
遅延回路１１６は、原発振パルスを基に３６０度の遅延
を確保し、残り１２０度の遅延をインバータなどの遅延
素子を用いて実現している。

【００２２】１１７は４分周回路１１４の出力を原発振
パルスの周期の４８０度に相当する時間だけ遅らせる第
３の遅延回路、１１８は４分周回路１１４の出力を原発
振パルスの周期の９６０度に相当する時間だけ遅らせる
第４の遅延回路である。ここで遅延回路１１７は、原発
振パルスを基に３６０度の遅延を確保し、残り１２０度
の遅延をインバータなどの遅延素子を用いて実現し、遅
延回路１１８は、原発振パルスを基に９００度の遅延を
確保し、残り６０度の遅延をインバータなどの遅延素子
を用いて実現している。

【００２３】１１９，１２０，１２１はフルモードでの
使用時は常に(1)側に固定となり、ジャストモード時に
は表示時間ごとに(1),(2),(3)に切り換わる第１，第
２，第３の切り換え手段としての各切り換えスイッチ、
１２２，１２３，１２４はそれぞれ切り換えスイッチ１
１９，１２０，１２１の出力側に接続されたバッファー
回路、１２５，１２６，１２７はそれぞれ第１，第２，
第３のパルス列信号としての液晶表示パネルを駆動する
ソースドライバ群１２に加えられるサンプリングパルス
ＣＨＰ１，ＣＰＨ２，ＣＰＨ３を出力する出力端子、１
２８は３相クロックパルス発生回路１４のＰＬＬ（フェ
ーズロックループ）回路、１２９は可変ダイオード、直
流阻止用コンデンサ、基本クロックのフリー発振周波数
を調整する可変抵抗、バイパスコンデンサから構成され
るＰＬＬ回路１２８の外付け回路部、１３０はｎ分周回
路、位相比較回路から構成されるＰＬＬ回路１２８の内
蔵回路部、１３１はＬＣ共振回路である。１５は３相ク
ロックパルス発生回路１４の第１，２，３の切り換え手
段の切り換えスイッチ１１９，１２０，１２１を時間的
に制御する回路である。

【００２４】図２は図１に示す液晶表示装置の画像デー
タ取り込みタイミングを説明するタイミングチャートで
ある。図２（ａ）は図１の原発振パルスを発生させる原
発振回路１１１の出力を３分周回路１１２で３分周し位
相が互いに１２０度異なる３つのパルスφ１，φ２，φ
３を発生させたタイミングチャートで、通常フルモード
で使用するクロックである。図２（ｂ）は原発振パルス
を発生させる原発振回路１１１の出力を２分周回路１１
３で２分周し、２分周信号を原発振周期の２４０度に相
当する時間だけ遅らせる第１の遅延回路１１５と、２分
周回路１１３からの２分周信号を原発振周期の４８０度
に相当する時間だけ遅らせる第２の遅延回路１１６を通
して発生させたクロック信号のタイミングチャートであ
る。図２（ｃ）は原発振パルスを発生させる原発振回路
１１１の出力を４分周回路１１４で４分周し、４分周信
号を原発振周期の４８０度に相当する時間だけ遅らせる
第３の遅延回路１１７と、前記４分周回路からの４分周
信号を原発振周期の９６０度に相当する時間だけ遅らせ
る第４の遅延回路１１８を通して発生させたクロック信
号のタイミングチャートである。

【００２５】図３は１６：９のワイド表示パネル上の表
示映像の説明図である。図３（ａ）は４：３の映像をフ
ルモードで１６：９の液晶パネルに表示させたときの表
示映像、図３（ｂ）は４：３の映像を本発明の液晶表示
装置を用いて表示させたときの表示映像である。

【００２６】以上の様に構成された液晶表示装置につい
て、その動作を図面を用いて以下に説明する。１６：９
のアスペクト比の液晶表示装置で、１６：９のアスペク
ト比の映像信号もしくは４：３のアスペクト比の映像信
号をフル表示した場合の水平周期の映像表示時間をｔｖ
（例えば５０μｓ）とし、またその原発振周波数の３分
周クロック周期をｔとし、液晶表示装置の画素のドット
数を３ｎとすると３相クロックの場合、ｔ×ｎ ＝ ｔ
ｖ ＝ ５０μｓとなる。

【００２７】ここで図３のように１６：９のアスペクト
比の表示素子にジャストモードで４：３信号の画像を表
示させるとき表示素子の画面を６等分し、ｔ０からｔ１
までおよびｔ５からｔ６までを図２（ｂ）のタイミング
チャートで示される周期２／３×ｔのクロックで，ｔ１
からｔ２およびｔ４からｔ５を図２（ａ）のタイミング
チャートで示される周期ｔのクロックで，ｔ２からｔ３
およびｔ３からｔ４までを図２（ｃ）のタイミングチャ
ートで示される周期４／３×ｔのクロックが出力される
ように、スイッチ切り換え制御回路で３相クロック発生
回路１４の切り換えスイッチ１１９，１２０，１２１を
切り換えるとして水平表示時間の計算をすると （２／３×ｔ）×（１／６×ｎ）×２＋ｔ×（１／６×
ｎ）×２＋（４／３×ｔ）×（１／６×ｎ）×２ ＝
ｔ×ｎ ＝ ５０μｓ となり、フルモードの場合と表示率を変えることなく１
６：９のアスペクト比の表示素子に４：３信号の画像を
ジャストモードで表示できる。

【００２８】以上説明したように、本発明によれば図１
と図４との比較から明確であるように、画面のアスペク
ト比が１６：９のワイド化された表示素子上に、ジャス
トモードで４：３のアスペクト比の映像を表示する場
合、表示率をかえることなく、また簡素化された周辺回
路構成で実現することができる。

【００２９】そのため、直材の低減とプリント基板面積
の削減、調整工数の削減、および原発振回路の安定化な
どを図ることができる。なお、液晶表示装置を例にとっ
て説明したが、他の種類の表示装置でも構わない。

【００３０】

【発明の効果】以上のように本発明によれば、画面のア
スペクト比が１６：９のワイド化された表示素子を、原
発振パルスの２分周回路、４分周回路、４つの遅延回
路、３つのクロック切り換えスイッチを用いて、ジャス
トモードに対応させるので、このジャストモードの機能
を持たせる場合でも、従来のような原発振周波数切り換
え回路のような周辺回路を不要とすることができる。

【００３１】そのため、画面のアスペクト比が１６：９
のワイド化された表示素子上に、アスペクト比が４：３
の画像をジャストモードによる表示を行えるように構成
する場合でも、表示率をかえることなく、その周辺回路
構成を簡素化することができる。

【００３２】その結果、直材の低減と、プリント基板面
積の削減、調整工数の削減、および原発振回路の安定化
などを図ることができる。

【図面の簡単な説明】

【図１】本発明の実施の形態の液晶表示装置の構成図

【図２】本発明の実施の形態における動作を示すタイミ
ングチャート図

【図３】本発明の実施の形態における１６：９のワイド
表示素子の表示映像の説明図

【図４】従来の液晶表示装置の構成図

【図５】従来の動作を示すタイミングチャート図

【図６】従来の形態における１６：９のワイド表示素子
の表示映像の説明図

【符号の説明】

１１ 液晶パネル １２ ソースドライバ群 １３ ゲートドライバ群 １４ ３相クロック発生回路 １５ 切り換え制御回路 １１１ 原発振回路 １１２ ３分周回路 １１３ ２分周回路 １１４ ４分周回路 １１６，１１７，１１８ 遅延回路 １１９，１２０，１２１ 切り換えスイッチ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 透明電極間に液晶を狭持してマトリクス
   状に配置された複数の画素からなる画面に画像を表示す
   る液晶パネルと、前記液晶パネルに画像データに基づく
   駆動信号を加えるソースドライバ群と、前記液晶パネル
   を線順次走査するゲートドライバ群と、前記ソースドラ
   イバ群が画像データを取り込むために、相互に位相が異
   なる３相のパルス列信号からなる３相クロックパルスを
   発生する３相クロック発生回路とを備えた液晶表示装置
   において、 前記３相クロック発生回路は、 システムクロックとなる基本クロックを発生するため、
   その周波数を決定する原発振パルスを発振する原発振回
   路と、 前記原発振回路からの原発振パルスを、基準信号と原発
   振周期換算で３６０度遅れた１２０度遅延信号と原発振
   周期換算で７２０度遅れた２４０度遅延信号とに３分周
   する３分周回路と、 前記原発振回路からの原発振パルスを２分周する２分周
   回路と、 前記原発振回路からの原発振パルスを４分周する４分周
   回路と、 前記２分周回路からの２分周信号を原発振周期の２４０
   度に相当する時間だけ遅らせる第１の遅延回路と、 前記２分周回路からの２分周信号を原発振周期の４８０
   度に相当する時間だけ遅らせる第２の遅延回路と、 前記４分周回路からの４分周信号を原発振周期の４８０
   度に相当する時間だけ遅らせる第３の遅延回路と、 前記４分周回路からの４分周信号を原発振周期の９６０
   度に相当する時間だけ遅らせる第４の遅延回路と、 前記３分周回路からの基準信号と前記２分周回路からの
   ２分周信号と前記４分周回路からの４分周信号とを切り
   換えて第１のパルス列信号として出力する第１の切り換
   え手段と、 前記３分周回路からの１２０度遅延信号と前記第１の遅
   延回路からの遅延信号と前記第３の遅延回路からの遅延
   信号とを切り換えて第２のパルス列信号として出力する
   第２の切り換え手段と、 前記３分周回路からの２４０度遅延信号と前記第２の遅
   延回路からの遅延信号と前記第４の遅延回路からの遅延
   信号とを切り換えて第３のパルス列信号として出力する
   第３の切り換え手段とを備え、 ３相のパルス列信号として、前記第１の切り換え手段か
   ら出力する第１のパルス列信号と、前記第２の切り換え
   手段から出力する第２のパルス列信号と、前記第３の切
   り換え手段から出力する第３のパルス列信号を出力し、
   前記３相クロックパルス発生回路の第１，第２，第３の
   切り換え手段の切り換えを映像信号サンプリング期間中
   に時系列的に制御するように構成したことを液晶表示装
   置。
2. 【請求項２】 第１，第２，第３，第４の遅延回路を、
   インバータ素子のみ、もしくは原発振パルスの変化点で
   のデコード値とインバータ素子の組み合わせで構成した
   ３相クロック発生回路を使用した請求項１に記載の液晶
   表示装置。