JPH10304392A - 映像信号処理回路 - Google Patents

Abstract

(57)【要約】 【課題】 カラーバースト信号から得られるクロック信
号の安定化を図る。 【解決手段】 受信して得た画像信号からカラーバース
ト信号を抽出する映像信号処理回路において、カラーバ
ースト信号をフェーズロックループにより位相ロックし
てクロック信号を生成するシステムクロック生成部１０
を備え、システムクロック生成部１０は画像信号の劣化
部分を検出し、検出される劣化期間に渡り、システムク
ロック生成部のフェーズロックループを構成する電圧制
御発振器への制御電圧を劣化前の制御電圧にラッチする
劣化検出部１０７を有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は移動体に搭載される
カラーテレビジョン受信機における映像信号処理回路に
関し、特にカラーバースト信号から得られるクロック信
号の安定化を図る映像信号処理回路に関する。

【０００２】

【従来の技術】図１５はカラーテレビジョン受信機の映
像信号処理回路における従来のシステムクロック生成回
路ブロックを示す図である。なお、全図を通して同一の
構成要素には同一の参照番号又は記号を付して示す。本
図に示す如く、システムクロック生成回路は、フェーズ
ロックループ（ＰＬＬ）で形成され、電圧制御発振器
（ＶＣＯ）１０１、と、電圧制御発振器１０１からクロ
ック信号として出力するクロック信号の周波数（４ｆs
c）を１／４に分周する１／４分周器１０２と、１／４
分周器１０２の出力信号と周波数ｆscのカラーバースト
信号との位相を比較し比較電圧を電圧制御発振器１０１
に出力する位相比較器１０３と、位相比較器１０３から
の比較電圧に含まれる不要周波数成分を除去するための
低域通過フィルタ（ＬＰＦ）１０４と、低域通過フィル
タ１０４と電圧制御発振器１０１との間のスイッチ１０
５とを具備する。スイッチ１０５は同期分離の処理から
得られる水平同期信号により形成されるバーストゲート
信号により開閉が行われる。

【０００３】図１６はカラーバースト信号とクロック信
号との関係を説明する図である。本図に示す如く、１水
平区間の映像（ビデオ）信号において色信号復調のため
に水平帰線期に周波数ｆsc（＝３．５８ＭＨｚ）のカラ
ーバースト信号が９サイクルだけ設けられている。バー
ストゲート信号によりカラーバースト信号が来る時のみ
スイッチ１０５が閉となり、位相比較器１０３から電圧
制御発振器１０１へ比較電圧が出力され、その他の期間
では比較結果がホールドされている。

【０００４】このようにして得られる電圧制御発振器１
０１の出力信号は色信号の復調用としてだけでなくクロ
ック信号として映像信号の処理に使用される。

【０００５】

【発明が解決しようとする課題】図１７はバーストゲー
ト信号の劣化を説明する図である。移動体に搭載される
テレビジョン受信機の映像信号処理回路では、移動環境
によって激しく表示映像が劣化する場合がある。本図に
示す如く、入力の映像信号が大きく劣化した場合には、
同期信号を分離処理で誤検出し、これに伴って本来のカ
ラーバースト信号部分に対して正確なタイミングでバー
ストゲート信号を生成することができなくなり、その結
果、クロック信号が不安定になり、画質劣化が発生する
という問題がある。

【０００６】したがって、本発明は、上記問題点に鑑
み、表示映像が劣化しても安定したクロック信号を発生
することができる映像信号処理回路を提供することを目
的とする。

【０００７】

【課題を解決するための手段】本発明は、前記問題点を
解決するために、受信して得た画像信号からカラーバー
スト信号を抽出する映像信号処理回路において、カラー
バースト信号をフェーズロックループにより位相ロック
してクロック信号を生成するシステムクロック生成部を
備え、前記システムクロック生成部は画像信号の劣化部
分を検出し、検出された劣化期間に渡り、前記システム
クロック生成部のフェーズロックループを構成する電圧
制御発振器への制御電圧を劣化前の制御電圧にラッチす
る劣化検出部を有することを特徴とする。この手段によ
り、画像信号の劣化部分の区間に渡り、システムクロッ
ク生成部のクロックを劣化前にラッチするので、色信号
を復調するための基準信号であるカラーバースト信号の
抽出が良好に行え、色再現性が向上する。さらに、安定
化したクロックとして信号処理に使用されるので、高品
質の画質を提供することが可能になる。

【０００８】前記劣化検出部は受信信号の電界強度に応
じて自動利得制御を行うための制御信号レベルに基づい
て画像信号の劣化部分を判断したり、受信信号の電界強
度に応じて自動利得制御を行う制御信号レベルをディジ
タル化し、前回と今回の制御信号レベルとの差に基づい
て画像信号の劣化部分を判断したり、画像信号から分離
した第１の水平同期信号と、第１の水平同期信号につい
て別のフェーズロックループの位相ロックにより同期処
理を行った第２の水平同期信号との間の位相差に基づい
て画像信号の劣化部分を判断したり、第１の水平同期信
号と第２の水平同期信号との間の位相差であって複数の
水平同期区間で得られる位相差に基づいて画像信号の劣
化部分を判断したり、第１の水平同期信号と第２の水平
同期信号との間の位相差であって複数の水平同期区間で
一定値以上継続する位相差に基づいて画像信号の劣化部
分を判断する。これらの手段により画像信号の劣化部分
を検出することが簡単な構成で実現可能になる。

【０００９】

【発明の実施の形態】以下本発明の実施の形態について
図面を参照して説明する。図１は本発明に係る映像信号
処理回路の例を示す図である。本図に示す如く、映像信
号処理回路は、受信信号を増幅、検波し、所望の映像
（ビデオ）信号に調整するテレビジョンチューナ１と、
テレビジョンチューナ１から映像信号をアナログからデ
ィジタルに変換するＡ／Ｄ変換器２（Analog to Digita
l Converter)と、Ａ／Ｄ変換器２のディジタル信号から
ノイズを除去するノイズリデューサ処理や、映像の激し
い乱れに対してフリーズ処理を行って高画質化を行う信
号処理部３と、信号処理部３の信号処理を行うために設
けられるメモリコントロール４、フィールドメモリ５
と、信号処理部３で得られた映像信号をディジタルから
アナログに変換して出力するＤ／Ａ変換器６(Digital t
o Analog Converter) と、テレビジョンチューナ１から
のビデオ信号を入力して水平同期信号（ＨＤ）、垂直同
期信号（ＶＤ）を分離する同期分離部７と、同期分離部
７で分離した同期信号の同期処理を行って新たな水平同
期信号（ＨＤ１）垂直同期信号（ＶＤ１）を形成する同
期処理部８とを具備する。

【００１０】さらに、映像信号処理回路はテレビジョン
チューナ１から映像信号を分岐してカラーバースト信号
を取り出す帯域通過フィルタ９と、低域通過フィルタ９
からのカラーバースト信号、バーストゲート信号を形成
するために同期処理部８からの新たな水平同期信号（Ｈ
Ｄ１）、テレビジョンチューナ１から自動利得制御信号
（ＡＧＣ）等を入力して安定なクロック信号を形成して
Ａ／Ｄ変換器２、信号処理部３、Ｄ／Ａ変換器６に供給
するシステムクロック生成部１０とを具備する。

【００１１】なお、メモリコントロール４は同期処理部
８からの新たな水平同期信号（ＨＤ１）を映像信号の書
き込み、読み出しのタイミング信号として用いる。図２
は図１の同期処理部８の構成を示す図である。本図に示
す如く、同期処理部８は上段の水平同期信号（ＨＤ）は
位相比較器８１、低域通過フィルタ（ＬＰＦ）８２、電
圧制御発振器（ＶＣＯ）８３、１／２分周器８４からな
るフェーズロックループにより安定化されている。電圧
制御発振器８３は自走発振周波数をｆH(１５．７３４ｋ
Ｈｚ）の２倍の周波数に設定しており、エラー電圧Δｆ
により発振周波数を制御し、２ｆH にロックする。よっ
て、出力水平同期信号は電圧制御発振器８３の出力を分
周し周波数ｆH にしてから出力している。

【００１２】図中第１のカウンタ８５は入力垂直同期信
号パルスの受付禁止期間を決めるカウンタ回路であり、
ゲート回路８６は第１のカウンタ８５に信号を出し、こ
の信号により第１のカウンタ８５は受付禁止期間をカウ
ントしゲート回路８６に信号を出す。さらに、ゲート回
路８６は第１のカウンタ８５がカウントした受付禁止期
間と入力垂直同期パルスにより、第２のカウンタ８７に
カウンタ開始の信号を送り、第２のカウンタからパルス
幅の信号である出力垂直同期信号を出力する。

【００１３】図３は図１のシステムクロック１０の例を
説明す図である。本図に示す如く、図１５と異なる構成
はシステムクロック１０においてスイッチ１０５に代わ
り設けられるラッチ部１０６と、入力画像信号の劣化を
検出して劣化期間中ラッチ部１０６にラッチ制御信号を
出力し電圧制御発振器１０１への入力信号をラッチする
劣化検出部１０７とである。ラッチ部１０６は、低域通
過フィルタ１０４からの入力信号をアナログからディジ
タルに変化するＡ／Ｄ変換器１１６Ａと、Ａ／Ｄ変換器
１１６Ａからのディジタル信号をラッチ制御信号により
一時ラッチするラッチ手段１０６Ｂと、ラッチ手段１０
６Ｂからの出力信号をディジタルからアナログに変換し
て電圧制御発振器１０１に出力するＤ／Ａ変換器１１６
Ｃとを具備する。

【００１４】図４は図３の入力画像信号の劣化検出部１
０７によるラッチ制御信号を説明する図である。本図に
示す如く入力画像信号に劣化部分があると、入力画像信
号の劣化検出部１０７は入力画像信号の劣化部分をラッ
チ区間としてラッチ制御信号を形成する。したがって、
本発明によれば、システムクロック生成部１０でクロッ
クの生成が安定化することにより、入力画像信号が劣化
した時、つまり、入力画像信号に含まれるカラーバース
ト信号の成分や同期信号成分が劣化した場合にも色信号
を復調するための基準信号であるカラーバースト信号の
抽出が良好に行え、色再現性が向上する。さらに、安定
化したクロックが信号処理部３における信号処理に使用
されるので、高品質の画質を提供することが可能にな
る。

【００１５】図５は入力画像信号の劣化検出部１０７の
例を示す図である。本図に示す如く、入力画像信号の劣
化検出部１０７として比較器１０７Ａが設けられる。図
６は比較器１０７Ａが発生するラッチ制御信号を説明す
る図である。本図に示す如く、比較器１０７Ａはテレビ
ジョンチューナ１から中間周波段階の自動利得制御の信
号（ＩＦ−ＡＧＣ）を入力してこの入力信号レベルと基
準レベル（ＶTH）と比較し、入力信号レベルが基準レベ
ルよりも大きくなると、その出力を低レベルから高レベ
ルにする。このようにして、入力画像に劣化部分が発生
していることを検出しラッチ制御信号をラッチ部１０６
Ｂに出力する。これは、受信信号のレベル（受信電界）
が低くなると、自動利得制御回路が利得を大きくすると
いう性質を利用するものである。つまり、自動利得制御
回路の利得が大きい場合には入力画像信号のレベルが低
く、劣化している可能性が高い。

【００１６】図７は入力画像信号の劣化検出部１０７の
別の例を示す図である。本図に示す如く、図６と異なる
構成は、自動利得制御の信号を入力してアナログからデ
ィジタルに変換するＡ／Ｄ変換器１０７Ｂと、Ａ／Ｄ変
換器１０７Ｂのデータであって前回のデータをラッチす
るラッチ１０７Ｃと、Ａ／Ｄ変換器１０７Ｂとラッチ１
０７Ｃとの出力を入力して前回と今回のデータの差の絶
対値を取る絶対値部（ＡＢＳ）１０７Ｄとが設けられ
る。サンプルパルスのタイミングでＡ／Ｄ変換器１０７
Ｂの変換、ラッチ１０７Ｃでのラッチが行われる。この
サンプルパルスはシステムクロック生成部１０で得られ
るクロック信号を用いてもよい。

【００１７】比較部１０７Ａは絶対値部１０７の出力レ
ベルと基準レベルＤTHとを比較する。図８は図７の比較
器１０７Ａが発生するラッチ制御信号を説明する図であ
る。本図に示す如く、サンプルパルスの一定の周期下で
得られた自動利得制御の信号レベルの低下割合が予め定
めた基準よりも大きいと、比較器１０７Ａがラッチ制御
信号を生成する。自動利得制御の信号レベルに変動があ
る場合には入力画像信号のレベルに変動があり、この変
動に起因して劣化もあると見なしラッチ制御を行うよう
にした。

【００１８】図９は入力画像信号の劣化検出部１０７の
別の例を示す図である。本図に示す如く、入力画像信号
の劣化検出部１０７は同期分離部７からの水平同期信号
（ＨＤ）を反転する反転器１０７Ｅ、同期処理部８によ
り同期処理された水平同期信号（ＨＤ１）を反転する反
転器１０７Ｆと、反転器１０７Ｅ、１０７Ｆの出力に接
続されるの排他的論理和回路１０７Ｇと、図３の電圧制
御回路１０１の出力から形成されるクロック信号（Ｃ
Ｋ）と排他的論理和回路１０７Ｇの出力信号を入力する
論理積回路１０７Ｈと、論理積回路１０７Ｈからのクロ
ック信号をカウントし反転器１０７Ｆの出力でクリアす
るアップカウンタ１０７Ｊとを具備する。比較器１０７
Ａはアップカウンタ１０７Ｊの出力と基準値ＤTHとを比
較する。Ｄフリップフロップ１０７ＫはそのＤ入力に比
較器１０７Ａの出力が接続され且つそのＣＫ入力に反転
器１０７Ｆの出力に接続される。そして論理和回路１０
７はその一方の入力に比較器１０７Ａの出力が接続され
且つその他方の入力にＤフリップフロップ１０７Ｋの出
力が接続されてこれらの入力の論理和を取りその結果を
ラッチ制御信号として出力する。

【００１９】図１０は図９の入力画像信号の劣化検出部
１０７の各部の主要な出力信号を説明する図である。本
図に示す如く、入力画像信号の劣化部分では水平同期信
号（ＨＤ）の誤検出が行われるのでこの間に、水平同期
信号（ＨＤ）と同期処理された水平同期信号（ＨＤ１）
との位相差が基準値ＤTHよりも大きくなると、ラッチ制
御信号が出力される。それだけでなく、水平同期信号
（ＨＤ）の誤検出パルスにより同期処理される水平同期
信号（ＨＤ１）の間隔も短くなっている。このため入力
画像信号に劣化部分が無くなっても直ぐに、ラッチ制御
信号の出力を解除せずに、水平同信号（ＨＤ）と同期処
理された水平同期信号（ＨＤ１）との位相差が無くなる
まで待ってラッチ制御信号の出力を解除する。

【００２０】図１１は入力画像信号の劣化検出部１０７
の別の例を示す図である。本図に示す如く、図９と異な
るのは、アップカウンタ１０７Ｊのクリア信号（ＣＬ
Ｒ）及びＤフリップフロップ１０７Ｋのクロック信号
（ＣＫ）を別に形成するために、ダウンカウンタ１０７
Ｍ及び論理積回路１０７Ｎが追加して設けられることで
ある。ダウンカウンタ１０７Ｍはプリセット値としてＮ
が設定される。このＮは任意の整数であり、水平同期信
号の数を表す。ダウンカウンタ１０７Ｍは同期処理され
た水平同期信号（ＨＤ１）を入力してＮから入力毎にダ
ウンカウントする。Ｎに達するとパルスを出力し新たに
Ｎをプリセット値として設定する。論理積回路１０７Ｎ
はダウンカウンタ１０７Ｍからのパルス及び同期処理さ
れた水平同期信号（ＨＤ１）の反転信号を入力しこれら
の入力信号の論理積の結果である同期処理された水Ｎ区
間毎の平同期信号（ＨＤ１’）をアップカウンタ１０７
Ｊのクリア信号として、またＤフリップフロップ１０７
のクロック信号として出力する。

【００２１】図１２は図１１の入力画像信号の劣化検出
部１０７の各部の主要な出力信号を説明する図である。
本図に示す如く、同期処理されたＮ区間毎の水平同期信
号（ＨＤ１’）と水平同期信号ＨＤとの位相差が複数の
水平同期区間で基準値ＤTH以上であれば、入力画像信号
の劣化としてみなしラッチ制御信号を出力する。図１３
は入力画像信号の劣化検出部１０７の別の例を示す図で
ある。本図に示す如く、図９の入力画像信号の劣化検出
部１０７の後段にＮ個のＤフリップフロップ１０７Ｐ
と、反転器１０７Ｑとが設けられる。Ｎ個のＤフリップ
フロップはＤ入力に図９の論理和回路１０７Ｌの出力が
接続され、ＣＫ入力として同期処理された水平同期信号
（ＨＤ１）が用いられる。反転器１０７Ｑは図９の論理
和回路１０７Ｌの出力を反転してＮ個のＤフリップフロ
ップ１０７Ｐのクリアを行う。

【００２２】図１４は図１３の入力画像信号の劣化検出
部１０７の各部の主要な出力信号を説明する図である。
本図に示す如く、同期処理されたＮ区間毎の水平同期信
号（ＨＤ１’）と水平同期信号ＨＤとの位相差が基準値
ＤTH以上となり、且つこの検出状態が一定期間（Ｎ×水
平同期区間）だけ継続したときにラッチ制御が行われ
る。システムクロック生成部１０はフェーズロックルー
プを構成しているので、その低域通過フィルタ１０４の
時定数によりある程度のバーストパルスが発生しても電
圧制御発振器１０１ではバーストパルスを許容できるた
めである。このようにしてラッチ区間をできるだけ短く
してラッチ自体に起因して位相ロックがはずれないよう
にしている。

【００２３】

【発明の効果】以上の説明によれば、本発明により画像
信号が劣化した場合にはフェーズロックループの電圧制
御発振器の制御電圧を劣化前の制御電圧にラッチするよ
うにしてカラーバースト信号を抽出するようにしたの
で、安定して色復調や映像信号の処理を行うことが可能
になった。

【図面の簡単な説明】

【図１】本発明に係る映像信号処理回路の例を示す図で
ある。

【図２】図１の同期処理部８の構成を示す図である。

【図３】図１のシステムクロック１０の例を説明す図で
ある。

【図４】図３の入力画像信号の劣化検出部１０７による
ラッチ制御信号を説明する図である。

【図５】入力画像信号の劣化検出部１０７の例を示す図
である。

【図６】比較器１０７Ａが発生するラッチ制御信号を説
明する図である。

【図７】入力画像信号の劣化検出部１０７の別の例を示
す図である。

【図８】図７の比較器１０７Ａが発生するラッチ制御信
号を説明する図である。

【図９】入力画像信号の劣化検出部１０７の別の例を示
す図である。

【図１０】図９の入力画像信号の劣化検出部１０７の各
部の主要な出力信号を説明する図である。

【図１１】入力画像信号の劣化検出部１０７の別の例を
示す図である。

【図１２】図１１の入力画像信号の劣化検出部１０７の
各部の主要な出力信号を説明する図である。

【図１３】入力画像信号の劣化検出部１０７の別の例を
示す図である。

【図１４】図１３の入力画像信号の劣化検出部１０７の
各部の主要な出力信号を説明する図である。

【図１５】カラーテレビジョン受信機の映像信号処理回
路における従来のシステムクロック生成回路ブロックを
示す図である。

【図１６】カラーバースト信号とクロック信号との関係
を説明する図である。

【図１７】バーストゲート信号の劣化を説明する図であ
る。

【符号の説明】

１…テレビジョンチューナ ３…信号処理部 ７…同期分離部 ８…同期処理部 １０…システムクロック生成部

Claims (6)

【特許請求の範囲】
1. 【請求項１】 受信して得た画像信号からカラーバース
   ト信号を抽出する映像信号処理回路において、 カラーバースト信号をフェーズロックループにより位相
   ロックしてクロック信号を生成するシステムクロック生
   成部を備え、 前記システムクロック生成部は画像信号の劣化部分を検
   出し、検出された劣化期間に渡り、前記システムクロッ
   ク生成部のフェーズロックループを構成する電圧制御発
   振器への制御電圧を劣化前の制御電圧にラッチする劣化
   検出部を有することを特徴とする映像信号処理回路。
2. 【請求項２】 前記劣化検出部は受信信号の電界強度に
   応じて自動利得制御を行うための制御信号レベルに基づ
   いて画像信号の劣化部分を判断する、請求項１に記載の
   映像信号処理回路。
3. 【請求項３】 前記劣化検出部は受信信号の電界強度に
   応じて自動利得制御を行うための制御信号レベルをディ
   ジタル化し、前回と今回の制御信号レベルとの差に基づ
   いて画像信号の劣化部分を判断する、請求項１に記載の
   映像信号処理回路。
4. 【請求項４】 前記劣化検出部は画像信号から分離した
   第１の水平同期信号と、該第１の水平同期信号について
   別のフェーズロックループの位相ロックにより同期処理
   を行った第２の水平同期信号との間の位相差に基づいて
   画像信号の劣化部分を判断する、請求項１に記載の映像
   信号処理回路。
5. 【請求項５】 前記劣化検出部は、前記第１の水平同期
   信号と前記第２の水平同期信号との間の位相差であって
   かつ複数の水平同期区間で得られる位相差に基づいて画
   像信号の劣化部分を判断する、請求項４に記載の映像信
   号処理回路。
6. 【請求項６】 前記劣化検出部は、前記第１の水平同期
   信号と前記第２の水平同期信号との間の位相差であって
   かつ複数の水平同期区間で一定値以上継続する位相差に
   基づいて画像信号の劣化部分を判断する、請求項４に記
   載の映像信号処理回路。