JPH10304683A - Inverter device - Google Patents

Inverter device

Info

Publication number
JPH10304683A
JPH10304683A JP9108957A JP10895797A JPH10304683A JP H10304683 A JPH10304683 A JP H10304683A JP 9108957 A JP9108957 A JP 9108957A JP 10895797 A JP10895797 A JP 10895797A JP H10304683 A JPH10304683 A JP H10304683A
Authority
JP
Japan
Prior art keywords
circuit
signal
output
output voltage
instantaneous value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9108957A
Other languages
Japanese (ja)
Inventor
Hiroshi Usui
浩 臼井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP9108957A priority Critical patent/JPH10304683A/en
Publication of JPH10304683A publication Critical patent/JPH10304683A/en
Pending legal-status Critical Current

Links

Landscapes

  • Inverter Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To simplify the circuitry of a control circuit in an inverter device, and improve the distortions of regulation and an output waveform against every load. SOLUTION: In this inverter, the output voltage of a DC-AC conversion circuit 6 is controlled so as to be a constant value, by detecting AC output voltage VOUT supplied to a load 10 by an output voltage detection circuit 12, detecting output current IOUT flowing through current detecting resistors 31, 32 by an output current detection circuit 34, comparing the instantaneous value of a sum-signal V7 of this current detection signal V7 and the reference sine- wave signal VR1 of a reference sine-wave generation circuit 16 with the instantaneous value of the voltage detection signal V1 of the output voltage detection circuit 12 by an instantaneous value comparison circuit 18, and controlling on/off periods of respective MOS-FETs 2 to 5 of the DC-AC conversion circuit 6, based on a compared output signal V8 . It is thus possible to simplify the circuitry of a control circuit 33 and improve the distortions of regulation and the output waveform against every load.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、直流電力を交流電
力に変換するインバータ装置、特に出力制御系の回路構
成の簡素化及びあらゆる負荷に対するレギュレーション
と出力波形の歪みの改善を図ったインバータ装置に関す
るものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inverter device for converting DC power into AC power, and more particularly to an inverter device which simplifies the circuit configuration of an output control system, regulates all kinds of loads, and improves distortion of an output waveform. Things.

【0002】[0002]

【従来の技術】バッテリ等の直流電源から供給される直
流電力を交流電力に変換するインバータ装置は、例えば
電子・情報機器のバックアップ電源として使用される無
停電電源装置(UPS)等に従来から広く使用されてい
る。例えば、図7に示すインバータ装置は、直流電源1
と、4つのスイッチング素子としての第1〜第4のMO
S-FET2〜5がブリッジ接続されかつ第1及び第4
のMOS-FET2、5と第2及び第3のMOS-FET
3、4とを2個ずつ交互にオン・オフ動作させることに
より直流電源1から供給される直流電圧を交流電圧に変
換するフルブリッジ形のインバータで構成される直流−
交流変換回路6と、リアクトル7及びコンデンサ8から
成りかつ直流−交流変換回路6の交流電圧を負荷10に
供給する正弦波交流電圧に変換するフィルタ回路9と、
負荷10に供給される交流出力電圧VOUTに基づいて第
1及び第4のMOS-FET2、5と第2及び第3のM
OS-FET3、4の各ゲート端子(制御端子)にそれ
ぞれ付与するオン・オフ制御信号VG1及びVG2を発生す
る制御回路11とを備えている。
2. Description of the Related Art Inverters for converting DC power supplied from a DC power supply such as a battery into AC power have been widely used in uninterruptible power supplies (UPS) used as backup power supplies for electronic and information equipment. It is used. For example, the inverter device shown in FIG.
And first to fourth MOs as four switching elements
S-FETs 2 to 5 are bridge-connected and the first and fourth S-FETs
MOS-FETs 2 and 5 and second and third MOS-FETs
3 and 4 are alternately turned on and off two by two to convert a DC voltage supplied from the DC power supply 1 into an AC voltage.
An AC conversion circuit 6, a filter circuit 9 including a reactor 7 and a capacitor 8, and converting an AC voltage of the DC-AC conversion circuit 6 into a sine wave AC voltage to be supplied to a load 10;
Based on the AC output voltage V OUT supplied to the load 10, the first and fourth MOS-FETs 2, 5 and the second and third M-FETs
And a control circuit 11 for generating an on-off control signal V G1 and V G2 are applied to the gate terminals of the OS-FET3,4 (control terminal).

【0003】制御回路11は、図8に示すように交流出
力電圧VOUTを検出してその電圧検出信号V1を出力する
出力電圧検出回路12と、出力電圧検出回路12の電圧
検出信号V1の絶対値信号V2を出力する絶対値回路13
及び絶対値回路13の絶対値信号V2を交流出力電圧V
OUTの平均値信号V3に変換する積分回路14から成る平
均値回路15と、交流出力電圧VOUTの電圧値を規定す
る商用周波数の基準正弦波信号VR1を発生する基準正弦
波発生回路16と、平均値回路15の平均値信号V3
基準正弦波発生回路16の基準正弦波信号VR1との積信
号V4を出力する乗算回路17と、反転入力端子に入力
される出力電圧検出回路12の電圧検出信号V1の瞬時
値と非反転入力端子に入力される乗算回路17の積信号
4の瞬時値とを比較する瞬時値比較回路18と、基準
正弦波発生回路16の基準正弦波信号VR1の周波数より
も極めて高い周波数の三角波信号VR2を発生する三角波
発振器19と、反転入力端子に入力される三角波発振器
19の三角波信号VR2と非反転入力端子に入力される瞬
時値比較回路18の比較出力信号V5とを比較してPW
M変調信号VPWMを発生するPWMコンパレータ20
と、PWMコンパレータ20のPWM変調信号VPWM
反転信号−VPWMを出力する反転器21と、PWMコン
パレータ20のPWM変調信号VPWMのオン・オフ期間
をそれぞれ若干短縮・延長してデッドタイムを形成しか
つその信号をオン・オフ制御信号VG2として第2及び第
3のMOS-FET3、4の各ゲート端子に出力するデ
ッドタイム形成回路22と、反転器21の反転出力信号
−VPWMのオン・オフ期間をそれぞれ若干短縮・延長し
てデッドタイムを形成しかつその信号をオン・オフ制御
信号VG1として第1及び第4のMOS-FET2、5の
各ゲート端子に出力するもう一つのデッドタイム形成回
路23とから構成されている。なお、デッドタイム形成
回路22、23は、第2及び第3のMOS-FET3、
4のターンオフ(又はターンオン)時並びに第1及び第
4のMOS-FET2、5のターンオン(又はターンオ
フ)時において、それぞれのオン・オフ制御信号VG2
G1のタイミングのずれにより第2及び第3のMOS-
FET3、4と第1及び第4のMOS-FET2、5が
同時にオン状態となることを防止する目的で設けられ
る。
[0003] The control circuit 11 includes an output voltage detecting circuit 12 to output the voltage detection signal V 1 by detecting the AC output voltage V OUT as shown in FIG. 8, the voltage detection signal V 1 of the output voltage detection circuit 12 the absolute value circuit 13 which outputs the absolute value signal V 2
And the absolute value signal V 2 of the absolute value circuit 13 is converted to an AC output voltage V
The mean value circuit 15 composed of the integrating circuit 14 for converting the average value signal V 3 of OUT, the reference sine wave generating circuit 16 for generating a reference sine wave signal V R1 of commercial frequency which defines the voltage value of the AC output voltage V OUT If a multiplier circuit 17 which outputs a product signal V 4 between the reference sine wave signal V R1 of the average value signal V 3 and the reference sine wave generating circuit 16 of the averaging circuit 15, the output voltage detected is input to the inverting input terminal the instantaneous value comparison circuit 18 for comparing the instantaneous value of the product signal V 4 of the multiplier circuit 17 to be inputted to the instantaneous value of the voltage detection signal V 1 of the circuit 12 and the non-inverting input terminal, the reference of the reference sine wave generating circuit 16 instantaneous input a triangular wave oscillator 19 which generates a triangular wave signal V R2 of very high frequency, the triangular wave signal V R2 of the triangular wave oscillator 19 is input to the inverting input terminal to the non-inverting input terminal than the frequency of the sine wave signal V R1 Ratio of value comparison circuit 18 PW compares the output signal V 5
PWM comparator 20 for generating M modulated signal V PWM
When a inverter 21 which outputs an inverted signal -V PWM of the PWM signal V PWM of the PWM comparator 20, a dead time by an on-off period of the PWM signal V PWM of the PWM comparator 20 slightly shorter or extend respectively formed and a dead time forming circuit 22 to be output to the second and the gate terminal of the third MOS-FET3,4 the signal as on-off control signal V G2, the inverted output signal -V PWM inverters 21 on-off period slightly shorter or extend to form a dead time and the other to output the signal as an on-off control signal V G1 in the first and the gate terminal of the fourth MOS-FET2,5 respectively And a dead time forming circuit 23. Note that the dead time forming circuits 22 and 23 include the second and third MOS-FETs 3 and
4, when the first and fourth MOS-FETs 2 and 5 are turned on (or turned off), the respective ON / OFF control signals V G2 ,
Due to the timing shift of V G1 , the second and third MOS-
This is provided for the purpose of preventing the FETs 3 and 4 and the first and fourth MOS-FETs 2 and 5 from being simultaneously turned on.

【0004】図8に示す制御回路11の動作は以下の通
りである。図7に示すインバータ装置において負荷10
に供給される交流出力電圧VOUTが制御回路11内の出
力電圧検出回路12に入力され、出力電圧検出回路12
から交流出力電圧VOUTの検出信号V1が出力される。こ
のときの電圧検出信号V1の電圧波形を図9(F)に示
す。出力電圧検出回路12から出力される電圧検出信号
1は、瞬時値比較回路18の反転入力端子に入力され
ると共に平均値回路15内の絶対値回路13に入力さ
れ。絶対値回路13から交流出力電圧VOUTの絶対値信
号V2が出力される。このときの交流出力電圧VOUTの絶
対値信号V2の電圧波形を図9(I)に示す。絶対値回路
13から出力される交流出力電圧VOUTの絶対値信号V2
は、積分回路14により平均値信号に変換され、平均値
回路15から交流出力電圧VOUTの平均値信号V3が出力
される。このときの交流出力電圧VOUTの平均値信号V3
の電圧波形を図9(H)に示す。平均値回路15から出力
される交流出力電圧VOUTの平均値信号V3は、基準正弦
波発生回路16の基準正弦波信号VR1と共に乗算回路1
7に入力され、平均値回路15の平均値信号V3と基準
正弦波発生回路16の基準正弦波信号VR1との積信号V
4が乗算回路17から出力される。このときの基準正弦
波発生回路16の基準正弦波信号VR1及び乗算回路17
の積信号V4の各電圧波形をそれぞれ図9(G)及び(J)
に示す。乗算回路17から出力される積信号V4は、瞬
時値比較回路18の非反転入力端子に入力され、積信号
4の瞬時値が反転入力端子に入力される出力電圧検出
回路12の電圧検出信号V1の瞬時値と比較され、瞬時
値比較回路18から比較出力信号V5が出力される。
The operation of the control circuit 11 shown in FIG. 8 is as follows. In the inverter device shown in FIG.
AC output voltage V OUT to be supplied are input to the output voltage detection circuit 12 in the control circuit 11, the output voltage detection circuit 12
Detection signal V 1 of the AC output voltage V OUT is output from. The voltage waveforms of the voltage detection signal V 1 of the this time is shown in FIG. 9 (F). The voltage detection signal V 1 output from the output voltage detection circuit 12 is input to the inverting input terminal of the instantaneous value comparison circuit 18 and to the absolute value circuit 13 in the average value circuit 15. The absolute value circuit 13 outputs an absolute value signal V 2 of the AC output voltage V OUT . The absolute value signal V 2 of the voltage waveform of the AC output voltage V OUT at this time is shown in FIG. 9 (I). The absolute value signal V 2 of the AC output voltage V OUT output from the absolute value circuit 13
Are converted into an average value signal by the integration circuit 14, and the average value signal V 3 of the AC output voltage V OUT is output from the average value circuit 15. The average value signal V 3 of the AC output voltage V OUT at this time
9 (H) is shown in FIG. The average value signal V 3 of the AC output voltage V OUT output from the average value circuit 15 is multiplied by the multiplication circuit 1 together with the reference sine wave signal V R1 of the reference sine wave generation circuit 16.
7, a product signal V of the average value signal V 3 of the average value circuit 15 and the reference sine wave signal V R1 of the reference sine wave generation circuit 16
4 is output from the multiplication circuit 17. At this time, the reference sine wave signal V R1 of the reference sine wave generation circuit 16 and the multiplication circuit 17
Figure of the voltage waveform of the product signal V 4, respectively 9 (G) and (J)
Shown in Product signal V 4 outputted from the multiplier circuit 17 is input to the non-inverting input terminal of the instantaneous value comparison circuit 18, the voltage detection of the output voltage detection circuit 12 that the instantaneous value of the product signal V 4 is input to the inverting input terminal The signal is compared with the instantaneous value of the signal V 1 , and the instantaneous value comparison circuit 18 outputs a comparison output signal V 5 .

【0005】瞬時値比較回路18からの比較出力信号V
5はPWMコンパレータ20の非反転入力端子に入力さ
れ、PWMコンパレータ20において反転入力端子に入
力される三角波発振器19の三角波信号VR2と比較さ
れ、比較出力信号V5がPWM変調(パルス幅変調)さ
れる。このときのPWMコンパレータ20の反転入力端
子及び非反転入力端子にそれぞれ入力される三角波信号
R2及び比較出力信号V5の各電圧波形をそれぞれ図9
(A)に示す。また、このときにPWMコンパレータ20
から出力されるPWM変調信号VPWMの電圧波形を図9
(C)に示す。PWMコンパレータ20のPWM変調信号
PWMは、デッドタイム形成回路22に直接入力され、
デッドタイム形成回路22によりPWM変調信号VPWM
のオン・オフ期間がそれぞれ若干短縮・延長されてデッ
ドタイムが形成され、このデッドタイムが形成されたP
WM変調信号VPWMがオン・オフ制御信号VG2として第
2及び第3のMOS-FET3、4の各ゲート端子に出
力される。このときにデッドタイム形成回路22から出
力されるオン・オフ制御信号VG2の電圧波形を図9(E)
に示す。これと同時に、PWMコンパレータ20のPW
M変調信号VPWMは反転器21により反転され、もう一
つのデッドタイム形成回路23にPWM変調信号VPWM
の反転信号−VPWMが入力される。このときに反転器2
1から出力されるPWM変調信号VPWMの反転信号−V
PWMの電圧波形を図9(B)に示す。もう一つのデッドタ
イム形成回路23に入力されるPWM変調信号VPWM
反転信号−VPWMは、そのオン・オフ期間がそれぞれ若
干短縮・延長されてデッドタイムが形成され、このデッ
ドタイムが形成されたPWM変調信号VPWMの反転信号
−VPWMがオン・オフ制御信号VG1として第1及び第4
のMOS-FET2、5の各ゲート端子に出力される。
このときにもう一つのデッドタイム形成回路23から出
力されるオン・オフ制御信号VG1の電圧波形を図9(D)
に示す。
The comparison output signal V from the instantaneous value comparison circuit 18
5 is input to the non-inverting input terminal of the PWM comparator 20 is compared with the triangular wave signal V R2 of the triangular wave oscillator 19 is input to the inverting input terminal in the PWM comparator 20, compares the output signal V 5 is PWM-modulated (pulse width modulation) Is done. Inverting input terminal and non-inverting the voltage waveform of the triangular wave signal V R2 and comparison output signal V 5 that is input to the input terminal of each diagram of the PWM comparator 20 in this case 9
It is shown in (A). At this time, the PWM comparator 20
FIG. 9 shows the voltage waveform of the PWM signal V PWM output from
It is shown in (C). The PWM modulation signal V PWM of the PWM comparator 20 is directly input to the dead time forming circuit 22,
The PWM signal V PWM is generated by the dead time forming circuit 22.
The on / off period is slightly shortened / extended to form a dead time.
WM modulation signal V PWM is outputted as an on-off control signal V G2 to the second and the gate terminal of the third MOS-FET3,4. At this time, the voltage waveform of the on / off control signal VG2 output from the dead time forming circuit 22 is shown in FIG.
Shown in At the same time, the PW of the PWM comparator 20
The M modulation signal V PWM is inverted by the inverter 21, and is supplied to another dead time forming circuit 23 by the PWM modulation signal V PWM.
Inverted signal -V PWM of is inputted. At this time, inverter 2
PWM-modulated signal V output from 1 Inverted signal -V of PWM
FIG. 9B shows the voltage waveform of the PWM . The inversion signal -V PWM of the PWM modulation signal V PWM input to the other dead time forming circuit 23 has its on and off periods slightly shortened or extended to form a dead time, and this dead time is formed. and PWM modulation signal V PWM inverted signal -V PWM as the on-off control signal V G1 first and fourth
Are output to the respective gate terminals of the MOS-FETs 2 and 5.
Figure 9 another dead time forming circuit 23 on-off control signal V G1 of the voltage waveform output from this time (D)
Shown in

【0006】また、図7に示すインバータ装置の主回路
の動作は以下の通りである。制御回路11から出力され
る図9(D)及び(E)に示す各オン・オフ制御信号VG1
G2は、それぞれ直流−交流変換回路6内の第1及び
第4のMOS−FET2、5と第2及び第3のMOS-
FET3、4の各ゲート端子に付与される。これによ
り、第1及び第4のMOS-FET2、5と第2及び第
3のMOS-FET2、3が商用周波数より極めて高い
PWM変調された周波数でそれぞれ2個ずつ交互にオン
・オフ動作される。直流−交流変換回路6内の第1〜第
4のMOS-FET2〜5のオン・オフ動作により、第
1及び第2のMOS-FET2、3の接続点と第3及び
第4のMOS-FET4、5の接続点との間にPWM変
調された商用周波数の交流電圧が発生する。PWM変調
された交流電圧は、フィルタ回路9のリアクトル7及び
コンデンサ8により商用周波数の正弦波交流電圧に変換
され、定電圧でかつリプル成分が除去された滑らかな商
用周波数の正弦波交流出力が負荷10に供給される。
The operation of the main circuit of the inverter device shown in FIG. 7 is as follows. Each of the on / off control signals V G1 shown in FIGS. 9D and 9E output from the control circuit 11,
V G2 are each DC - AC converter circuit 6 in the first and fourth MOS-FET2,5 second and third MOS-
It is given to each gate terminal of FET3,4. As a result, the first and fourth MOS-FETs 2 and 5 and the second and third MOS-FETs 2 and 3 are alternately turned on and off by two at a frequency which is extremely higher than the commercial frequency and subjected to PWM modulation. . The on / off operation of the first to fourth MOS-FETs 2 to 5 in the DC-AC conversion circuit 6 causes the connection point of the first and second MOS-FETs 2 and 3 to the third and fourth MOS-FETs 4. 5 and 5, an AC voltage having a PWM-modulated commercial frequency is generated. The PWM modulated AC voltage is converted into a commercial frequency sine wave AC voltage by the reactor 7 and the capacitor 8 of the filter circuit 9, and a smooth commercial frequency sine wave AC output having a constant voltage and from which ripple components are removed is loaded. 10 is supplied.

【0007】[0007]

【発明が解決しようとする課題】ところで、上記のよう
な従来のインバータ装置では、交流出力電圧VOUTを安
定化させるために出力電圧検出回路12及び平均値回路
15により交流出力電圧VOUTの平均値を検出してこれ
を安定化している。このため、負荷10が力率1.0の
純抵抗の負荷である場合は非常にレギュレーション(出
力安定度)が良い。しかしながら、実際には負荷10の
力率が1.0以下である場合が多く、それ故に出力波形
が歪むため、レギュレーションが必ずしも良くない。こ
のため、図7及び図8に示すインバータ装置では、出力
電圧検出回路12の電圧検出信号V1の瞬時値を瞬時値
比較回路18により平均値回路15の平均値信号V3
び基準正弦波発生回路16の基準正弦波信号VR1の積信
号V4の瞬時値と比較し、この比較値に応じて交流出力
電圧VOUTの瞬時値を制御することにより、負荷10の
力率が1.0以下の場合における出力波形の歪みを改善
している。したがって、図7及び図8に示すインバータ
装置の場合、あらゆる負荷に対してレギュレーションと
出力波形の歪みを共に改善する目的で出力電圧の平均値
の制御系と瞬時値の制御系を併設したため、制御回路1
1の回路構成が複雑となる欠点があった。
[SUMMARY OF THE INVENTION Incidentally, in the conventional inverter apparatus as described above, the average of the AC output voltage V OUT by the output voltage detection circuit 12 and the averaging circuit 15 in order to stabilize the AC output voltage V OUT The value is detected and stabilized. Therefore, when the load 10 is a load with a pure resistance having a power factor of 1.0, the regulation (output stability) is very good. However, in practice, the power factor of the load 10 is often 1.0 or less, and the output waveform is distorted, so that the regulation is not always good. Therefore, in the inverter device shown in FIGS. 7 and 8, the instantaneous value of the voltage detection signal V 1 of the output voltage detection circuit 12 is compared with the average value signal V 3 of the average value circuit 15 and the reference sine wave generation by the instantaneous value comparison circuit 18. By comparing the instantaneous value of the AC output voltage V OUT with the instantaneous value of the product signal V 4 of the reference sine wave signal V R1 of the circuit 16 and controlling the instantaneous value of the AC output voltage V OUT in accordance with the comparison value, the power factor of the load 10 becomes 1.0. The distortion of the output waveform in the following cases is improved. Therefore, in the case of the inverter device shown in FIGS. 7 and 8, the control system for the average value of the output voltage and the control system for the instantaneous value are provided for the purpose of improving both regulation and distortion of the output waveform for all loads. Circuit 1
There is a disadvantage that the circuit configuration of (1) is complicated.

【0008】そこで、本発明は簡素な回路構成の制御回
路によりあらゆる負荷に対してレギュレーションと出力
波形の歪みを共に改善できるインバータ装置を提供する
ことを目的とする。
Accordingly, an object of the present invention is to provide an inverter device which can improve both regulation and distortion of an output waveform with respect to any load by a control circuit having a simple circuit configuration.

【0009】[0009]

【課題を解決するための手段】本発明によるインバータ
装置は、直流電源と、少なくとも1つのスイッチング素
子を有しかつ該スイッチング素子のオン・オフ動作によ
り前記直流電源から供給される直流を交流に変換する直
流−交流変換回路と、該直流−交流変換回路の出力電圧
に基づいて前記スイッチング素子の制御端子に付与する
オン・オフ制御信号を発生する制御回路とを備えてい
る。このインバータ装置の前記制御回路は、前記直流−
交流変換回路の出力電圧を検出する出力電圧検出回路
と、前記直流−交流変換回路の出力電圧を規定する基準
正弦波信号を発生する基準正弦波発生回路と、前記直流
−交流変換回路の出力電流をそれに対応する電圧として
検出する出力電流検出回路と、前記基準正弦波発生回路
の基準正弦波信号と前記出力電流検出回路の電流検出信
号との和信号を出力する加算回路と、前記出力電圧検出
回路の電圧検出信号の瞬時値と前記加算回路の和信号の
瞬時値とを比較する瞬時値比較回路とを備え、前記瞬時
値比較回路の比較出力に基づいて前記直流−交流変換回
路のスイッチング素子のオン・オフ期間を制御すること
により、前記直流−交流変換回路の出力電圧を一定値に
制御する。
An inverter device according to the present invention has a DC power supply and at least one switching element, and converts a DC supplied from the DC power supply into an AC by an on / off operation of the switching element. And a control circuit that generates an on / off control signal applied to the control terminal of the switching element based on the output voltage of the DC-AC conversion circuit. The control circuit of the inverter device includes the DC-
An output voltage detection circuit that detects an output voltage of the AC conversion circuit, a reference sine wave generation circuit that generates a reference sine wave signal that defines an output voltage of the DC-AC conversion circuit, and an output current of the DC-AC conversion circuit An output current detection circuit that detects the output voltage as a voltage corresponding thereto, an addition circuit that outputs a sum signal of a reference sine wave signal of the reference sine wave generation circuit and a current detection signal of the output current detection circuit, An instantaneous value comparison circuit for comparing the instantaneous value of the voltage detection signal of the circuit with the instantaneous value of the sum signal of the addition circuit, and the switching element of the DC-AC conversion circuit based on the comparison output of the instantaneous value comparison circuit. By controlling the ON / OFF period of the DC / AC converter, the output voltage of the DC-AC conversion circuit is controlled to a constant value.

【0010】直流−交流変換回路の出力電圧が出力電圧
検出回路により検出されると共に、直流−交流変換回路
に流れる出力電流がそれに対応する電圧として出力電流
検出回路により検出され、この電流検出信号と基準正弦
波発生回路の基準正弦波信号との和信号の電圧の瞬時値
及び出力電圧検出回路の電圧検出信号の電圧の瞬時値が
瞬時値比較回路により比較される。この瞬時値比較回路
の比較出力に基づいて直流−交流変換回路のスイッチン
グ素子のオン・オフ期間を制御することにより、直流−
交流変換回路の出力電圧が一定値に制御される。このた
め、例えば直流−交流変換回路の出力側に接続される負
荷に流れる電流が大きいときは、この電流の検出信号と
基準正弦波信号との和信号の電圧の瞬時値も大きくな
る。これに伴って、瞬時値比較回路の比較出力も増加す
るので、この比較出力に基づいて直流−交流変換回路の
出力電圧が増加する方向にスイッチング素子のオン・オ
フ期間を制御すれば、あらゆる負荷に対して出力波形の
歪みが少なくかつレギュレーションが良好となる。した
がって、制御回路は直流−交流変換回路の出力電圧の瞬
時値の制御系のみ具備していればよいので、簡素な回路
構成の制御回路によりあらゆる負荷に対してレギュレー
ション及び出力波形の歪みを共に改善できる。
The output voltage of the DC-AC converter is detected by the output voltage detector, and the output current flowing through the DC-AC converter is detected by the output current detector as a corresponding voltage. An instantaneous value comparison circuit compares the instantaneous value of the voltage of the sum signal with the reference sine wave signal of the reference sine wave generation circuit and the instantaneous value of the voltage of the voltage detection signal of the output voltage detection circuit. By controlling the ON / OFF period of the switching element of the DC-AC conversion circuit based on the comparison output of the instantaneous value comparison circuit, the DC-
The output voltage of the AC conversion circuit is controlled to a constant value. Therefore, for example, when the current flowing through the load connected to the output side of the DC-AC conversion circuit is large, the instantaneous value of the voltage of the sum signal of the detection signal of the current and the reference sine wave signal also increases. Accordingly, since the comparison output of the instantaneous value comparison circuit also increases, if the ON / OFF period of the switching element is controlled in the direction in which the output voltage of the DC-AC conversion circuit increases based on the comparison output, any load In contrast, the distortion of the output waveform is small and the regulation is good. Therefore, since the control circuit only needs to have a control system for the instantaneous value of the output voltage of the DC-AC conversion circuit, both the regulation and the distortion of the output waveform are improved for all loads by the control circuit having a simple circuit configuration. it can.

【0011】[0011]

【発明の実施の形態】以下、本発明によるインバータ装
置の一実施形態を図1〜図3に基づいて説明する。但
し、これらの図面では、図7〜図9に示す箇所と同一の
部分には同一の符号を付し、その説明を省略する。本実
施形態のインバータ装置は、図1に示すように、図7に
示すインバータ装置において、直流−交流変換回路6の
第2及び第4のMOS-FET3、5の各々と直列に電
流検出用抵抗31、32をそれぞれ接続し、図8に示す
制御回路11の代わりに図2に示す制御回路33を負荷
10と直流−交流変換回路6の第1〜第4のMOS-F
ET2〜5の各ゲート端子との間に接続したものであ
る。その他の構成は、図7に示すインバータ装置と略同
一である。制御回路33は、図2に示すように負荷10
に供給される交流出力電圧VOUTを検出する出力電圧検
出回路12と、交流出力電圧VOUTの電圧値を規定する
商用周波数の基準正弦波信号VR1を発生する基準正弦波
発生回路16と、電流検出用抵抗31、32に流れる直
流−交流変換回路6の出力電流をそれに対応する電圧と
して検出する出力電流検出回路34と、基準正弦波発生
回路16の基準正弦波信号VR1と出力電流検出回路34
の電流検出信号V6との和信号V7を出力する加算回路3
5と、出力電圧検出回路12の電圧検出信号V1の瞬時
値と加算回路35の和信号V7の瞬時値とを比較する瞬
時値比較回路18とを備えている。瞬時値比較回路18
から以降の内部回路の構成は、前述の図8に示す制御回
路11と略同一であるので説明は省略する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the inverter device according to the present invention will be described below with reference to FIGS. However, in these drawings, the same portions as those shown in FIGS. 7 to 9 are denoted by the same reference numerals, and description thereof will be omitted. As shown in FIG. 1, the inverter device of the present embodiment differs from the inverter device shown in FIG. 7 in that a current detection resistor is connected in series with each of the second and fourth MOS-FETs 3 and 5 of the DC-AC conversion circuit 6. 8 are connected to the load 10 and the first to fourth MOS-Fs of the DC-AC conversion circuit 6 instead of the control circuit 11 shown in FIG.
It is connected between each gate terminal of ET2 to ET5. Other configurations are substantially the same as those of the inverter device shown in FIG. The control circuit 33 controls the load 10 as shown in FIG.
An output voltage detection circuit 12 for detecting an AC output voltage V OUT to be supplied to a reference sine wave generating circuit 16 for generating a reference sine wave signal V R1 of commercial frequency which defines the voltage value of the AC output voltage V OUT, An output current detection circuit 34 for detecting an output current of the DC-AC conversion circuit 6 flowing through the current detection resistors 31 and 32 as a corresponding voltage, a reference sine wave signal V R1 of the reference sine wave generation circuit 16 and an output current detection Circuit 34
Adder circuit 3 that outputs a sum signal V 7 with the current detection signal V 6 of FIG.
5, and a momentary value comparing circuit 18 for comparing the instantaneous value of the voltage detection signal V 1 of the output voltage detecting circuit 12 and the instantaneous value of the sum signal V 7 of the adding circuit 35. Instantaneous value comparison circuit 18
Since the configuration of the internal circuit after that is substantially the same as that of the control circuit 11 shown in FIG. 8, the description is omitted.

【0012】上記の構成において、負荷10に供給され
る交流出力電圧VOUTが制御回路33内の出力電圧検出
回路12により検出され、交流出力電圧VOUTの検出信
号Vが出力される。このときの電圧検出信号Vの電
圧波形を図3(F)に示す。出力電圧検出回路12から出
力される電圧検出信号V1は、瞬時値比較回路18の反
転入力端子に入力される。これと共に、直流−交流変換
回路6の第2及び第4のMOS-FET3、5にそれぞ
れ直列に接続された電流検出用抵抗31、32に交互に
流れる出力電流IOUTがそれに対応する電圧として制御
回路33内の出力電流検出回路34により検出され、出
力電流IOUTの検出信号V6が出力される。このときの電
流検出信号V6の電圧波形を図3(I)に示す。出力電流
検出回路34から出力される電流検出信号V6は、加算
回路35により基準正弦波発生回路16の基準正弦波信
号VR1に加算され、出力電流検出回路34の電流検出信
号V6と基準正弦波発生回路16の基準正弦波信号VR1
との和信号V7が加算回路35から出力される。このと
きの基準正弦波発生回路16の基準正弦波信号VR1及び
加算回路35の和信号V7の各電圧波形をそれぞれ図3
(G)及び(H)に示す。加算回路35から出力される和信
号V7は瞬時値比較回路18の非反転入力端子に入力さ
れ、和信号V7の瞬時値が反転入力端子に入力される出
力電圧検出回路12の電圧検出信号V1の瞬時値と比較
され、瞬時値比較回路18から比較出力信号V8が出力
される。
[0012] In the above configuration, the AC output voltage V OUT to be supplied to the load 10 is detected by the output voltage detection circuit 12 in the control circuit 33, the detection signal V 1 of the AC output voltage V OUT is output. The voltage waveforms of the voltage detection signal V 1 of the this time is shown in FIG. 3 (F). The voltage detection signal V 1 output from the output voltage detection circuit 12 is input to the inverting input terminal of the instantaneous value comparison circuit 18. At the same time, the output current I OUT flowing alternately through the current detection resistors 31 and 32 connected in series to the second and fourth MOS-FETs 3 and 5 of the DC-AC conversion circuit 6 is controlled as a corresponding voltage. The detection signal V 6 of the output current I OUT is detected by the output current detection circuit 34 in the circuit 33. The voltage waveform of the current detection signal V 6 at this time is shown in FIG. 3 (I). The current detection signal V 6 outputted from the output current detecting circuit 34 is added to the reference sine wave signal V R1 of the reference sine wave generating circuit 16 by the adding circuit 35, the current detection signal V 6 and the reference of the output current detection circuit 34 Reference sine wave signal V R1 of sine wave generation circuit 16
The sum signal V 7 is output from the adder circuit 35 with. At this time, the respective voltage waveforms of the reference sine wave signal V R1 of the reference sine wave generation circuit 16 and the sum signal V 7 of the addition circuit 35 are shown in FIG.
(G) and (H). Sum signal V 7 output from the addition circuit 35 is input to the non-inverting input terminal of the instantaneous value comparison circuit 18, the output voltage detection circuit 12 that the instantaneous value of the sum signal V 7 is input to the inverting input terminal detection signal It is compared with the instantaneous value of V 1 , and the instantaneous value comparison circuit 18 outputs a comparison output signal V 8 .

【0013】瞬時値比較回路18からの比較出力信号V
8はPWMコンパレータ20の非反転入力端子に入力さ
れ、PWMコンパレータ20において反転入力端子に入
力される三角波発振器19の三角波信号VR2と比較さ
れ、比較出力信号V8がPWM変調される。このときの
PWMコンパレータ20の反転入力端子及び非反転入力
端子にそれぞれ入力される三角波信号VR2及び比較出力
信号V8の各電圧波形をそれぞれ図3(A)に示す。ま
た、このときにPWMコンパレータ20から出力される
PWM変調信号VPWMの電圧波形を図3(C)に示す。P
WMコンパレータ20のPWM変調信号VPWMは、デッ
ドタイム形成回路22に直接入力され、デッドタイム形
成回路22によりPWM変調信号VPWMのオン・オフ期
間がそれぞれ若干短縮・延長されてデッドタイムが形成
され、このデッドタイムが形成されたPWM変調信号V
PWMがオン・オフ制御信号VG2として第2及び第3のM
OS-FET3、4の各ゲート端子に出力される。この
ときにデッドタイム形成回路22から出力されるオン・
オフ制御信号VG2の電圧波形を図3(E)に示す。これと
同時に、PWMコンパレータ20のPWM変調信号V
PWMは反転器21により反転され、もう一つのデッドタ
イム形成回路23にPWM変調信号VPWMの反転信号−
PWMが入力される。このときに反転器21から出力さ
れるPWM変調信号VPWMの反転信号−VPWMの電圧波形
を図3(B)に示す。もう一つのデッドタイム形成回路2
3に入力されるPWM変調信号VPWMの反転信号−VPWM
は、そのオン・オフ期間がそれぞれ若干短縮・延長され
てデッドタイムが形成され、このデッドタイムが形成さ
れたPWM変調信号VPWMの反転信号−VPWMがオン・オ
フ制御信号VG1として第1及び第4のMOS-FET
2、5の各ゲート端子に出力される。このときにもう一
つのデッドタイム形成回路23から出力されるオン・オ
フ制御信号VG1の電圧波形を図3(D)に示す。なお、図
1に示すインバータ装置の主回路の動作は、前述の図7
に示すインバータ装置の主回路の動作と略同様であるの
で説明は省略する。
The comparison output signal V from the instantaneous value comparison circuit 18
8 is input to the non-inverting input terminal of the PWM comparator 20 is compared with the triangular wave signal V R2 of the triangular wave oscillator 19 is input to the inverting input terminal in the PWM comparator 20, compares the output signal V 8 is PWM modulated. Showing each voltage waveform of the triangular wave signal V R2 and comparison output signal V 8 inputted to the inverting input terminal and non-inverting input terminal of the PWM comparator 20 in this case in FIGS 3 (A). FIG. 3C shows a voltage waveform of the PWM modulation signal V PWM output from the PWM comparator 20 at this time. P
The PWM modulation signal V PWM of the WM comparator 20 is directly input to the dead time forming circuit 22, and the dead time is formed by the ON / OFF period of the PWM modulation signal V PWM being slightly shortened or extended by the dead time forming circuit 22. , The PWM modulation signal V on which the dead time is formed
The PWM is used as the on / off control signal VG2 as the second and third M
It is output to each gate terminal of OS-FET3,4. At this time, the ON / OFF signal output from the dead time forming circuit 22 is output.
FIG. 3E shows the voltage waveform of the off control signal VG2 . At the same time, the PWM modulation signal V of the PWM comparator 20
The PWM is inverted by the inverter 21, and the other dead time forming circuit 23 supplies the inverted signal of the PWM modulation signal V PWM
V PWM is input. FIG. 3B shows the voltage waveform of the inverted signal −V PWM of the PWM modulation signal V PWM output from the inverter 21 at this time. Another dead time formation circuit 2
3, the inverted signal of the PWM modulation signal V PWM -V PWM
The on / off period is slightly shortened / extended to form a dead time, and the inverted signal −V PWM of the PWM modulation signal V PWM in which the dead time is formed is used as the on / off control signal V G1 as the first signal. And fourth MOS-FET
It is output to each of the gate terminals 2 and 5. Another dead time forming circuit on-off control signal V G1 of the voltage waveform outputted from the 23 at this time shown in Figure 3 (D). The operation of the main circuit of the inverter device shown in FIG.
Since the operation of the main circuit of the inverter device shown in FIG.

【0014】上記の実施形態では、負荷10に供給され
る交流出力電圧VOUTを制御回路33内の出力電圧検出
回路12により検出すると共に電流検出用抵抗31、3
2に交互に流れる直流−交流変換回路6の出力電流I
OUTをそれに対応する電圧として制御回路33内の出力
電流検出回路34により検出し、その電流検出信号V6
を加算回路35により基準正弦波発生回路16の基準正
弦波信号VR1に加算し、その加算された和信号V7の瞬
時値と出力電圧検出回路12の電圧検出信号V1の瞬時
値とを瞬時値比較回路18により比較し、その比較出力
信号V8に基づいて直流−交流変換回路6の第1〜第4
のMOS-FET2〜5のオン・オフ期間を制御するこ
とにより、直流−交流変換回路6の出力電圧が一定値に
制御される。したがって、出力波形の歪みの少ない出力
電圧の瞬時値の制御系のみで様々な負荷10に対して直
流−交流変換回路6の出力電圧を一定値に制御できるの
で、制御回路33の回路構成を簡素化できると共に、あ
らゆる負荷10に対してレギュレーション及び出力波形
の歪みを共に改善することが可能である。
In the above-described embodiment, the AC output voltage V OUT supplied to the load 10 is detected by the output voltage detection circuit 12 in the control circuit 33, and the current detection resistors 31, 3
2, the output current I of the DC-AC converter 6
OUT is detected by the output current detection circuit 34 in the control circuit 33 as a corresponding voltage, and the current detection signal V 6
Is added to the reference sine wave signal V R1 of the reference sine wave generation circuit 16 by the addition circuit 35, and the instantaneous value of the added sum signal V 7 and the instantaneous value of the voltage detection signal V 1 of the output voltage detection circuit 12 are calculated. compared by the instantaneous value comparing circuit 18, a DC based on the comparison output signal V 8 - the first to fourth AC converter 6
By controlling the ON / OFF period of the MOS-FETs 2 to 5, the output voltage of the DC-AC conversion circuit 6 is controlled to a constant value. Therefore, the output voltage of the DC-AC conversion circuit 6 can be controlled to a constant value for various loads 10 only by the control system of the instantaneous value of the output voltage with little distortion of the output waveform, so that the circuit configuration of the control circuit 33 is simplified. It is possible to improve both regulation and output waveform distortion for all loads 10.

【0015】本発明の実施態様は前記の実施形態に限定
されることなく、種々の変更が可能である。例えば、上
記の実施形態では第2及び第4のMOS-FET3、5
にそれぞれ直列に接続された電流検出用抵抗31、32
により直流−交流変換回路6の出力電流IOUTを検出す
る形態を示したが、図4に示すように電流検出用抵抗3
1、32をそれぞれ第1及び第3のMOS-FET2、
4と直列に接続して直流−交流変換回路6の出力電流I
OUTを検出してもよい。また、図5に示すように電流検
出用抵抗31、32をそれぞれ第1及び第2のMOS-
FET2、3と直列に接続して直流−交流変換回路6の
出力電流IOUTを検出してもよい。また、図6に示すよ
うに第3及び第4のMOS-FET4、5の接続点とフ
ィルタ回路9のコンデンサ8との間に電流検出用抵抗又
は電流検出用トランス(CT)やホール素子等の電流検
出手段41を接続して直流−交流変換回路6の出力電流
OUTを検出してもよい。勿論、図1、図4及び図5に
示す各実施形態においても電流検出用抵抗31、32の
代わりに電流検出用トランス(CT)やホール素子等を
使用することが可能である。また、上記の実施形態では
負荷10に供給される交流出力電圧VOUTを制御回路3
3内の出力電圧検出回路12により検出する形態を示し
たが、直流−交流変換回路6の出力端子の電圧を制御回
路33内の出力電圧検出回路12により検出してもよ
い。また、上記の各実施形態では第1及び第4のMOS
-FET2、5と第2及び第3のMOS-FET3、4と
を同一の高い周波数で2個ずつ交互にオン・オフ動作さ
せるフルブリッジ形のインバータで直流−交流変換回路
6を構成したが、第1及び第2のMOS-FET2、3
を数kHz以上の高い周波数で交互にオン・オフ動作さ
せると共に第3及び第4のMOS-FET4、5を50
/60Hzの商用周波数で交互にオン・オフ動作させる
フルブリッジ形のインバータで直流−交流変換回路6を
構成してもよい。また、直流−交流変換回路6は前記の
フルブリッジ形のインバータに限らず、ハーフブリッジ
形やその他の形式のインバータで構成してもよい。更
に、スイッチング素子としてMOS-FET(MOS型
電解効果トランジスタ)の代わりに、バイポーラ型パワ
ートランジスタ、IGBT(絶縁ゲート型電界効果トラ
ンジスタ)、J-FET(接合型電界効果トランジス
タ)又はサイリスタ等を使用することも可能である。
The embodiments of the present invention are not limited to the above embodiments, and various modifications can be made. For example, in the above embodiment, the second and fourth MOS-FETs 3, 5
Current detecting resistors 31 and 32 connected in series to
Has been described, the output current I OUT of the DC-AC conversion circuit 6 is detected as shown in FIG.
1, 32 are first and third MOS-FETs 2, respectively.
4 connected in series with the output current I of the DC-AC conversion circuit 6.
OUT may be detected. Further, as shown in FIG. 5, the current detection resistors 31 and 32 are respectively connected to the first and second MOS-MOS transistors.
The output current I OUT of the DC-AC conversion circuit 6 may be detected by connecting the FETs 2 and 3 in series. Also, as shown in FIG. 6, a current detecting resistor or a current detecting transformer (CT), a Hall element, or the like is provided between the connection point of the third and fourth MOS-FETs 4 and 5 and the capacitor 8 of the filter circuit 9. The current detection means 41 may be connected to detect the output current I OUT of the DC-AC conversion circuit 6. Of course, in each of the embodiments shown in FIGS. 1, 4 and 5, it is also possible to use a current detecting transformer (CT), a Hall element or the like instead of the current detecting resistors 31 and 32. In the above embodiment, the AC output voltage V OUT supplied to the load 10 is controlled by the control circuit 3.
Although the form in which the output voltage is detected by the output voltage detection circuit 12 in FIG. 3 has been described, the voltage of the output terminal of the DC-AC conversion circuit 6 may be detected by the output voltage detection circuit 12 in the control circuit 33. In each of the above embodiments, the first and fourth MOS transistors are used.
-The DC-AC converter circuit 6 is configured by a full-bridge type inverter that alternately turns on and off two FETs 2 and 5 and the second and third MOS-FETs 3 and 4 at the same high frequency. First and second MOS-FETs 2, 3
Are alternately turned on and off at a high frequency of several kHz or more, and the third and fourth MOS-FETs 4 and 5 are
The DC-AC conversion circuit 6 may be constituted by a full-bridge type inverter that is turned on and off alternately at a commercial frequency of / 60 Hz. Further, the DC-AC conversion circuit 6 is not limited to the above-described full-bridge type inverter, but may be constituted by a half-bridge type or another type of inverter. Further, a bipolar power transistor, an IGBT (insulated gate field effect transistor), a J-FET (junction field effect transistor), a thyristor, or the like is used as a switching element instead of a MOS-FET (MOS field effect transistor). It is also possible.

【0016】[0016]

【発明の効果】本発明によれば、出力波形の歪みの少な
い出力電圧の瞬時値の制御系のみで様々な負荷に対して
直流−交流変換回路の出力電圧を一定値に制御できるの
で、簡素な回路構成の制御回路によりあらゆる負荷に対
してレギュレーション及び出力波形の歪みを共に改善す
ることが可能となる。
According to the present invention, the output voltage of the DC-AC conversion circuit can be controlled to a constant value for various loads only by the control system of the instantaneous value of the output voltage with little distortion of the output waveform. With a control circuit having a simple circuit configuration, both regulation and distortion of the output waveform can be improved for all loads.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明によるインバータ装置の一実施形態を
示す電気回路図
FIG. 1 is an electric circuit diagram showing an embodiment of an inverter device according to the present invention.

【図2】 図1に示すインバータ装置における制御回路
の内部構成を示すブロック回路図
FIG. 2 is a block circuit diagram showing an internal configuration of a control circuit in the inverter device shown in FIG.

【図3】 図2の制御回路における各部の電圧を示す波
形図
FIG. 3 is a waveform chart showing voltages of respective parts in the control circuit of FIG. 2;

【図4】 図1のインバータ装置の第1の変更実施形態
を示す電気回路図
FIG. 4 is an electric circuit diagram showing a first modified embodiment of the inverter device of FIG. 1;

【図5】 図1のインバータ装置の第2の変更実施形態
を示す電気回路図
FIG. 5 is an electric circuit diagram showing a second modified embodiment of the inverter device of FIG. 1;

【図6】 図1のインバータ装置の第3の変更実施形態
を示す電気回路図
FIG. 6 is an electric circuit diagram showing a third modified embodiment of the inverter device of FIG. 1;

【図7】 従来のインバータ装置を示す電気回路図FIG. 7 is an electric circuit diagram showing a conventional inverter device.

【図8】 図7に示すインバータ装置における制御回路
の内部構成を示すブロック回路図
8 is a block circuit diagram showing an internal configuration of a control circuit in the inverter device shown in FIG.

【図9】 図8の制御回路における各部の電圧を示す波
形図
FIG. 9 is a waveform chart showing voltages of respective parts in the control circuit of FIG. 8;

【符号の説明】[Explanation of symbols]

1...直流電源、2〜5...第1〜第4のMOS-
FET(スイッチング素子)、6...直流−交流変換
回路、7...リアクトル、8...コンデンサ、
9...フィルタ回路、10...負荷、11...制
御回路、12...出力電圧検出回路、13...絶対
値回路、14...積分回路、15...平均値回路。
16...基準正弦波発生回路、17...乗算回路、
18...瞬時値比較回路、19...三角波発振器、
20...PWMコンパレータ、21...反転器、2
2,23...デッドタイム形成回路、31,3
2...電流検出用抵抗、33...制御回路、3
4...出力電流検出回路、35...加算回路、4
1...電流検出手段
1. . . DC power supply, 2-5. . . First to fourth MOS-
5. FET (switching element); . . 6. DC-AC conversion circuit; . . Reactor, 8. . . Capacitors,
9. . . 10. filter circuit; . . Load, 11. . . Control circuit, 12. . . 12. output voltage detection circuit; . . 13. absolute value circuit; . . 14. integration circuit; . . Average circuit.
16. . . Reference sine wave generation circuit, 17. . . Multiplication circuit,
18. . . Instantaneous value comparison circuit, 19. . . Triangular wave oscillator,
20. . . PWM comparator, 21. . . Inverter, 2
2,23. . . Dead time forming circuit, 31, 3
2. . . Current detection resistor, 33. . . Control circuit, 3
4. . . Output current detection circuit, 35. . . Adder circuit, 4
1. . . Current detection means

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 直流電源と、少なくとも1つのスイッチ
ング素子を有しかつ該スイッチング素子のオン・オフ動
作により前記直流電源から供給される直流を交流に変換
する直流−交流変換回路と、該直流−交流変換回路の出
力電圧に基づいて前記スイッチング素子の制御端子に付
与するオン・オフ制御信号を発生する制御回路とを備え
たインバータ装置において、 前記制御回路は、前記直流−交流変換回路の出力電圧を
検出する出力電圧検出回路と、前記直流−交流変換回路
の出力電圧を規定する基準正弦波信号を発生する基準正
弦波発生回路と、前記直流−交流変換回路の出力電流を
それに対応する電圧として検出する出力電流検出回路
と、前記基準正弦波発生回路の基準正弦波信号と前記出
力電流検出回路の電流検出信号との和信号を出力する加
算回路と、前記出力電圧検出回路の電圧検出信号の瞬時
値と前記加算回路の和信号の瞬時値とを比較する瞬時値
比較回路とを備え、前記瞬時値比較回路の比較出力に基
づいて前記直流−交流変換回路のスイッチング素子のオ
ン・オフ期間を制御することにより、前記直流−交流変
換回路の出力電圧を一定値に制御することを特徴とする
インバータ装置。
A DC-AC conversion circuit having a DC power supply, at least one switching element, and converting a DC supplied from the DC power supply into an AC by an on / off operation of the switching element; A control circuit that generates an on / off control signal to be applied to the control terminal of the switching element based on an output voltage of the AC conversion circuit, wherein the control circuit includes an output voltage of the DC-AC conversion circuit. An output voltage detection circuit for detecting the output voltage of the DC-AC conversion circuit, a reference sine wave generation circuit for generating a reference sine wave signal that defines the output voltage of the DC-AC conversion circuit, and an output current of the DC-AC conversion circuit as a voltage corresponding thereto. An output current detection circuit for detecting, and a sum signal of a reference sine wave signal of the reference sine wave generation circuit and a current detection signal of the output current detection circuit. And an instantaneous value comparison circuit that compares the instantaneous value of the voltage detection signal of the output voltage detection circuit with the instantaneous value of the sum signal of the addition circuit, based on the comparison output of the instantaneous value comparison circuit. An inverter device wherein the output voltage of the DC-AC converter is controlled to a constant value by controlling the ON / OFF period of a switching element of the DC-AC converter.
JP9108957A 1997-04-25 1997-04-25 Inverter device Pending JPH10304683A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9108957A JPH10304683A (en) 1997-04-25 1997-04-25 Inverter device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9108957A JPH10304683A (en) 1997-04-25 1997-04-25 Inverter device

Publications (1)

Publication Number Publication Date
JPH10304683A true JPH10304683A (en) 1998-11-13

Family

ID=14497954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9108957A Pending JPH10304683A (en) 1997-04-25 1997-04-25 Inverter device

Country Status (1)

Country Link
JP (1) JPH10304683A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016171633A (en) * 2015-03-11 2016-09-23 積水化学工業株式会社 Charge / discharge system
JP2016178709A (en) * 2015-03-18 2016-10-06 積水化学工業株式会社 Charge / discharge system
JP2016178808A (en) * 2015-03-20 2016-10-06 積水化学工業株式会社 Charge/discharge system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016171633A (en) * 2015-03-11 2016-09-23 積水化学工業株式会社 Charge / discharge system
JP2016178709A (en) * 2015-03-18 2016-10-06 積水化学工業株式会社 Charge / discharge system
JP2016178808A (en) * 2015-03-20 2016-10-06 積水化学工業株式会社 Charge/discharge system

Similar Documents

Publication Publication Date Title
JP3221828B2 (en) Power conversion method and power conversion device
US20150236604A1 (en) Power conditioning unit with voltage converters
US9419542B2 (en) Inverter device
US5751567A (en) AC-DC converter
JP3203464B2 (en) AC power converter
JP5323426B2 (en) Power converter
US11764668B2 (en) Control device for controlling an electric power conversion device incorporating a bidirectional inverter
JP3070606B1 (en) Power converter
JP3050314B1 (en) Power converter
JPH06153519A (en) Power converter for parallel operation system
JP3211944B2 (en) Inverter device
JPH0197174A (en) Power converter
JP2018166376A (en) Switching power supply device and control method thereof
JPH10304568A (en) Power compensating equipment
JP3295929B2 (en) DC power supply
JP2903444B2 (en) PWM inverter device
JP2865022B2 (en) DC converter
JP2001320880A (en) Rectifying power supply
JPH0667200B2 (en) Control method of current source PWM converter
JP3222490B2 (en) POWER CONVERTER AND CONTROL METHOD THEREOF
JP2982458B2 (en) Voltage detection circuit for insulated DC converter and unbalanced voltage detection circuit during parallel operation
JP4386160B2 (en) Power converter
JPH03877Y2 (en)
JP2639151B2 (en) Motor drive control device
KR930003008B1 (en) Pulse width modulation inverter control system by switching angle characteristic linearization method