JPH10304689A - 速度位相制御装置 - Google Patents

Abstract

(57)【要約】 【課題】 位相制御ループのゲインを従来以上に上げ
て、トラッキングの引き込み即ち位相制御サーボの引き
込みを、簡単な構成で、速くすることができる速度位相
制御装置を提供すること。 【解決手段】 速度検波器７において第１のサンプリン
グ周波数でサンプリングして得られる速度誤差と、位相
検波器１１において第１のサンプリング周波数より低い
第２のサンプリング周波数でサンプリングして得られる
位相誤差とを加算する場合において、位相検波サンプリ
ングのタイミングのみ速度誤差に位相誤差を加算し、位
相検波サンプリングのタイミングでない速度検波サンプ
リングのタイミングでは、速度誤差に位相誤差を加算し
ないようにする。これにより、位相検波サンプリングの
周波数が仮想的に速度検波サンプリングにまで引き上げ
られ、位相制御ループのゲインを上げて、位相の引き込
みを速くできる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、磁気記録再生装置
などのモー夕の制御で、速度制御信号と位相制御信号と
を加算して行う速度位相制御装置に関する。

【０００２】

【従来の技術】従来、ビデオテープレコーダ（ＶＴＲ）
などの磁気記録再生装置では各種のサーボ機構が設けら
れており、これによりトラッキングノイズやジッターな
どの発生が防止されるようになっている。このサーボ機
構には、ビデオヘッドの回転や位相を制御するシリンダ
サーボ機構とテープ走行の位相と速度制御が行われるキ
ャプスタンサーボ機構などがある。

【０００３】キャプスタンサーボ機構では、記録時にビ
デオ信号の垂直同期信号に同期したタイミングで磁気テ
ープの長手方向にコントロール信号（以下、ＣＴＬ信号
という）を記録しておき、再生時にその再生ＣＴＬ信号
と回転ヘッドの回転位相とが同期するようにキャプスタ
ンモータの位相制御が行われる。

【０００４】従来における磁気記録再生装置に用いられ
るキャプスタンモータの速度位相制御装置について説明
する。キャプスタンモータは、磁気テープを一定速度で
送る制御（速度制御）を行う一方、再生時には回転へッ
ドのトラッキング制御（位相制御）を行うものである。

【０００５】図４は、速度制御ループ及び位相制御ルー
プを有する速度位相制御装置の概賂ブロック図である。

【０００６】図４において、速度制御ループでは、制御
対象であるキャプスタンモータ１はキャプスタンを回転
させて磁気テープ２を駆動する。このキャプスタンモー
タ１はモータ・ドライバ３からの駆動信号が供給されて
駆動される。キャプスタンモータ１の周辺部に配設され
た回転速度検出器（以下、Ｃ−ＦＧという）４からはキ
ャプスタンモータ１の回転数に基づく回転速度検出信号
が出力される。その検出信号はＦＧアンプ５で増幅され
た後、波形整形器６に供給されて波形整形されたＣ−Ｆ
Ｇパルスとなる。Ｃ−ＦＧパルスは速度検波器７に供給
され、基準速度信号との速度誤差が検波され、その速度
検波出力（ＣＡＰ−ＡＦＣ信号）がフィルタ処理された
後、加算器８の一端に供給される。

【０００７】一方、位相制御ループでは、磁気テープよ
り回転へッドのトラッキング情報（位相情報）を再生す
るが、この信号は磁気記録再生装置の方式により、コン
トロールヘッド（以下、ＣＴＬヘッドという）からのＣ
ＴＬ信号の場合と、８ｍｍＶＴＲなどのパイロット信号
の場合とがある。位相情報検出手段が例えばＣＴＬヘッ
ド９である場合、ＣＴＬヘッド９で磁気テープ２から再
生されたＣＴＬパルスはＣＴＬアンプ１０で増幅された
後、位相検波器１１に供給される。ここで基準位相信号
との位相誤差が検波され、その位相検波出力（ＣＡＰ−
ＡＰＣ信号）がフィルタ処理された後、加算器８の他端
に供給される。加算器８では他端に供給されたＣＡＰ−
ＡＰＣ信号と一端に供給された前記ＣＡＰ−ＡＦＣ信号
が加算され、キャプスタンモータ１の回転周波数及び位
相を制御するためのキャプスタン制御信号として、積分
フィルタ１２にてフィルタ処理され、Ｄ／Ａ変換器１３
でＤ／Ａ変換された後、モータドライバ３で増幅され、
この増幅信号に基づいてキャプスタンモータ１が駆動さ
れる。

【０００８】図５は、速度誤差と位相誤差を加算する加
算器８と積分フィルタ１２の具体的な構成を示した図で
ある。この部分は、マイクロコンピュータ内に構成する
ことができる。速度誤差，位相誤差の各誤差がそれぞれ
増幅器１１１，１１２の各ゲインＡ，Ｂで調整され、数
値データとして加算器８にて加算される。積分フィルタ
１２はディジタルフィルタで構成され、前記速度検波器
７からの速度誤差を増幅する第１の増幅器１２１と、デ
ータを速度検波サンプリングのタイミングで遅延する遅
延器１２５と、前記速度検波器７からの出力と前記遅延
器１２５からの遅延出力を加算し、該加算値を再び前記
遅延器１２５に入力として供給する第１の加算器１２３
と、前記第１の加算器１２３の出力を増幅する第２の増
幅器１２２と、前記第１の増幅器１２１の出力と前記第
２の増幅器１２２の出力とを加算して前記モータドライ
バ３に出力する第２の加算器１２４とで構成されてい
る。ここでループの応答特性と周波数特性が決定され、
低域補償されたループ特性が得られる。遅延器１２５
は、前回の計算値がメモリに記憶されていて、その値を
今回の計算に使用し、計算結果を再ぴメモリに記憶して
おくものである。Ｚ^-1は遅延項を示している。

【０００９】次に、図６を参照しながら、速度検波，位
相検波の各サンプリング、各検波出力の加算及びフィル
タ処理につき説明する。図６(a) は速度検波サンプリン
グのタイミングを示し、図６(b) は位相検波サンプリン
グのタイミングを示している。

【００１０】速度検波器７のサンプリング周波数を３０
０Ｈｚ、位相検波器１１のサンプリング周波数を３０Ｈ
ｚとすると、位相検波のサンプリングは速度検波のサン
プリングの１０回毎に行われ、速度検波のサンプリング
タイミングでは１０回同じ位相データを加算することに
なる。積分フィルタ１２では、速度検波サンプリングの
タイミングで積分フィルタ１２の計算がなされて出カさ
れる。

【００１１】ところで、ＶＴＲなとでは、再生画面を素
早く安定させたい、あるいはつなぎ録り時のトラッキン
グ合わせを素早く行って、つなぎ録りにかかる時間を短
くしたいなどの理由で、トラッキングの引き込みを速く
することが要求される。トラッキングの引き込みを速く
するには、例えば図５の増幅器１１２のゲインＢを大き
くして、位相制御ループのゲインを上げれば良い。しか
しながら、位相検波のサンプリング周波数が低いので、
位相制御ループのゲインを単純に上げると、ループが発
振気味となり安定性に欠けるという問題があった。

【００１２】

【発明が解決しようとする課題】上記の如く、従来は、
位相検波のサンプリング周波数が低いために、位相制御
ループのゲインを上げると安定性に欠けてしまいループ
ゲインを上げられず、トラッキングの引き込みを速くす
ることができなかった。

【００１３】そこで、本発明は、上記の問題に鑑み、位
相制御ループのゲインを従来以上に上げて、トラッキン
グの引き込み即ち位相制御サーボの引き込みを、簡単な
構成で、速くすることができる速度位相制御装置を提供
することを目的とするものである。

【００１４】

【課題を解決するための手段】請求項１記載の発明によ
る速度位相制御装置は、制御対象物の回転速度を検出す
る回転速度検出手段と、前記回転速度検出手段で検出し
た回転速度信号を基準速度信号と比較し、その速度誤差
を、第１の周波数でサンプリングして出力する速度検波
器と、制御対象物の回転位相情報を検出する位相情報検
出手段と、前記位相情報検出手段で検出した位相情報信
号を基準位相信号と比較し、その位相誤差を、前記第１
の周波数より低い第２の周波数でサンプリングして出力
する位相検波器と、前記速度検波器からの速度誤差と前
記位相検波器からの位相誤差とを加算し、フィルタ処理
する手段であって、位相検波サンプリングのタイミング
のみ前記速度誤差に前記位相誤差を加算し、位相検波サ
ンプリングのタイミングでない速度検波サンプリングの
タイミングでは前記速度誤差に前記位相誤差を加算しな
い手段と、この手段からの加算出力で前記制御対象物を
回転駆動する駆動手段とを具備したものである。

【００１５】請求項２記載の発明は、請求項１記載の速
度位相制御装置における前記の速度誤差に位相誤差を加
算し、フィルタ処理する手段が、ディジタルフィルタで
構成され、前記速度検波器からの速度誤差が入力され、
フィルタ処理して出力する積分フィルタと、前記積分フ
ィルタの遅延器の出力に対し、位相検波サンプリングの
タイミングのみ、前記位相検波器からの位相誤差を加算
し、該加算出力を前記遅延器に入力として供給する手段
とを具備したものである。

【００１６】請求項３記載の発明は、請求項１記載の速
度位相制御装置における前記の速度誤差に位相誤差を加
算し、フィルタ処理する手段が、前記速度検波器からの
速度誤差を増幅する第１の増幅器と、入力データを速度
検波サンプリングのタイミングで遅延させる遅延器と、
前記速度検波器からの出力と前記遅延器からの遅延出力
とを加算し、該加算値を再び前記遅延器に入力として供
給する第１の加算器と、前記第１の加算器の出力を増幅
する第２の増幅器と、前記第１の増幅器の出力と前記第
２の増幅器の出力とを加算して前記駆動手段に出力する
第２の加算器と、前記位相検波器からの位相誤差を入力
し、該位相誤差に対して前記遅延器からの出力を位相検
波サンプリングのタイミングで加算し、該加算値を前記
遅延器に入力として供給する第３の加算器とを具備した
ものである。

【００１７】請求項４記載の発明は、請求項１〜３のい
ずれか１つに記載の速度位相制御装置における前記制御
対象物が、磁気記録再生装置のシリンダモータ又はキャ
プスタンモータであることを特徴とする。

【００１８】上記請求項１，２においては、位相誤差を
速度誤差に加算するのは、位相検波サンプリングのタイ
ミングのみであり、位相検波サンプリングのタイミング
でない速度検波サンプリングのタイミングでは、何も新
たに加算しないため、１度、位相誤差が遅延項に加算さ
れた後は、積分フィルタの計算毎に、位相誤差分が速度
制御ループにより減少していく。これは、位相の目標値
に近づいて、速度検波のサンプリング毎に位相誤差が小
さくなって、この小さくなった値を加算していることと
同等の動作であり、位相検波のサンプリングが仮想的に
速度検波のサンプリングで行われていることになる。し
たがって、位相制御ループのゲインを上げてもループが
不安定になることがなく、位相の引き込みを速くするこ
とができる。

【００１９】

【発明の実施の形態】発明の実施の形態について図面を
参照して説明する。図１は本発明の一実施の形態の速度
位相制御装置のブロック図を示している。ここでは、磁
気記録再生装置のキャプスタンモータに用いられる速度
位相制御装置について説明するが、本発明は磁気記録再
生装置のシリンダモータについても応用することもでき
る。

【００２０】図１において、速度制御ループでは、制御
対象物であるキャプスタンモータ１はキャプスタンを回
転させて磁気テープ２を駆動する。このキャプスタンモ
ータ１はモータ・ドライバ３からの駆動信号が供給され
て駆動される。キャプスタンモータ１の周辺部に配設さ
れた回転速度検出手段であるＣ−ＦＧ４からはキャプス
タンモータ１の回転数に基づく回転速度検出信号が出力
される。その検出信号はＦＧアンプ５で増幅された後、
波形整形器６に供給され、波形整形されたＣ−ＦＧパル
スとして出力される。Ｃ−ＦＧパルスは速度検波器７に
供給され、ここで基準速度信号との速度誤差が検波さ
れ、その結果がフィルタ処理され、速度検波出力（ＣＡ
Ｐ−ＡＦＣ信号）として出力され、さらに増幅器１１１
で適宜に増幅され、加算・フィルタ手段１２Ａの一方の
入力端に供給される。

【００２１】一方、位相制御ループでは、磁気テープ２
より回転へッドのトラッキング情報（位相情報）を再生
するが、この信号は磁気記録再生装置の方式によりＣＴ
ＬヘッドからのＣＴＬ信号でも良いし、８ｍｍＶＴＲな
どのパイロット信号であっても良い。例えばＣＴＬヘッ
ド９で磁気テープ２から再生されたＣＴＬパルスはＣＴ
Ｌアンプ１０で増幅された後、位相検波器１１に供給さ
れる。ここで基準位相信号との位相誤差が検波され、そ
の結果がフィルタ処理され、位相検波出力（ＣＡＰ−Ａ
ＰＣ信号）として出力され、さらに増幅器１１２で適宜
に増幅され、加算・フィルタ手段１２Ａのもう一方の入
力端に供給される。

【００２２】加算・フィルタ手段１２Ａは、ディジタル
フィルタで構成され、入力として前記速度検波器７から
の速度誤差が供給される積分フィルタ１２と、この積分
フィルタ１２の遅延器１２５からの出力に対し、位相検
波サンプリングのタイミングのみ、前記位相検波器１１
からの位相誤差を加算する加算器１２６とで構成されて
いる。

【００２３】積分フィルタ１２は、前記速度検波器７か
らの速度誤差を増幅する第１の増幅器１２１と、データ
を速度検波サンプリングのタイミングで遅延する遅延器
１２５と、前記速度検波器７からの出力と前記遅延器１
２５からの遅延出力を加算し、該加算値を再び前記遅延
器１２５に入力として供給する第１の加算器１２３と、
前記第１の加算器１２３の出力を増幅する第２の増幅器
１２２と、前記第１の増幅器１２１の出力と前記第２の
増幅器１２２の出力とを加算して前記モータドライバ３
に出力する第２の加算器１２４とで構成されている。

【００２４】第３の加算器である加算器１２６は、前記
位相検波器１１からの位相誤差を入力し、該位相誤差に
対して前記遅延器１２５からの出力を位相検波サンプリ
ングのタイミングで加算し、該加算値を前記遅延器１２
５に再び入力として供給する。

【００２５】加算・フィルタ手段１２Ａからは、キャプ
スタンモータ１の回転周波数及び位相を制御するための
フィルタ処理されたキャプスタン制御信号が、Ｄ／Ａ変
換器１３でＤ／Ａ変換された後、モータドライバ３で増
幅され、この制御信号に基づいてキャプスタンモータ１
が駆動される。

【００２６】上記の構成において、速度検波器７からの
速度誤差は、速度検波のサンプリング毎に出カされ、増
幅器１１１でＡ倍されて、積分フィルタ１２の計算がな
されて出カされる。一方、位相検波器１１からの位相誤
差は、位相検波のサンプリング毎に出カされ、増幅器１
１２でＢ倍されて、積分フィルタ１２の遅延器１２５の
遅延出力の値と加算器１２６で加算され、その加算値が
再び遅延器１２５に記憶される。

【００２７】加算器１２６での位相誤差と遅延出力との
加算は、位相検波サンプリングのタイミングのみで、速
度検波サンプリングのタイミングでは行われないので、
結果として、加算・フィルタ手段１２Ａでは、位相検波
サンプリングのタイミングのみ速度誤差に位相誤差を加
算し、位相検波サンプリングのタイミングでない速度検
波サンプリングのタイミングでは速度誤差に位相誤差を
加算しないことになる。

【００２８】次に、図２を参照しながら、速度検波，位
相検波の各サンプリング、各検波出力の加算及びフィル
タ処理につき説明する。図２(a) は速度検波のサンプリ
ングを示し、図２(b) は位相検波のサンプリングを示し
ている。

【００２９】速度検波のサンプリング周波数が３００Ｈ
ｚ、位相検波のサンプリング周波数が３０Ｈｚとする
と、図２で示すように、速度検波の１０回毎に位相検波
がなされる。ここで、位相検波のタイミングと速度検波
の夕イミングは一致していても、していなくてもどちら
でもよい。モータ１の速度位相制御では、一般に、速度
制御が引き込んだ後に位相制御を開始する。そこで、速
度制御が図２のＳ1 までに引き込みが完了したとする
と、位相制御はＰ1 のタイミングより開始される。

【００３０】図３に、このときの各増幅器１１１，１１
２を通った速度誤差，位相誤差の数値の変化の状態を示
す。Ｓ1 以前では速度制御が引き込んでいるため、速度
誤差値は０となり、Ｐ1 で位相検波の結果、位相誤差が
２０となると、積分フィルタ１２の遅延項（Ｚ^-1）にこ
の２０を加算する。速度サンプリングＳ1 では速度誤差
０、遅延項２０として積分フィルタ１２の計算がされて
モータ誤差として次段に出カされるが、この値は、遅延
項の増加に伴い前回より高い値となって位相を引き込ま
せるようにモータ１を加速する。

【００３１】次に、速度検波のサンプリングＳ2 では、
モータ１が加速されたことにより、速度誤差は負の値と
なる。これにより遅延項（Ｚ^-1）は前回の２０から−７
を加算した１３となり、積分フィルタ１２の出カも前回
より低い値となる。このように、速度検波の回数を重ね
る毎に遅延項（Ｚ^-1）の値は減少していくことになり、
ついには速度誤差、遅延項共に０となり速度制御が再び
引き込んだことになる。

【００３２】なお、この減少の量は、増輻器１１１，１
１２，１２１，１２２のゲインＡ，Ｂ，Ｃ，Ｄで調整さ
れ、Ｐ2 の位相検波サンプリングで、位相誤差が０とな
るかどうかも、これらのゲインで調整される。例えば、
増幅器１１２のゲインＢを上げれば位相の引き込みも速
くすることができる。ここで、図３の遅延項の減少に注
目してみると、これはあたかも、Ｐ1 で位相誤差を加算
した後、位相が引き込むにつれて、速度検波サンプリン
グのタイミングで、位相誤差の値が１３，７，４……と
サンプリングされて加算されているように考えられる。
つまり、位相検波サンプリングの周波数が仮想的に速度
検波サンプリングにまで引き上げられたことになる。

【００３３】以上のことより、本構成によると、位相検
波サンプリングの周波数が仮想的に速度検波サンプリン
グの周波数にまで引き上げられるため、位相制御ループ
としてのゲイン余裕，位相余裕が増す。これにより、従
来以上に位相制御ループのゲインを安定的に上げること
ができ、位相の引き込みを速くすることができる。

【００３４】

【発明の効果】以上述べたように本発明によれば、簡単
な構成により、位相検波のサンプリング周波数を仮想的
に速度検波のサンプリング周波数に引き上げることがで
き、このため位相制御ループのゲインを上げてもループ
が安定的であり、位相の引き込みを速くすることができ
る。

【図面の簡単な説明】

【図１】本発明の一実施の形態の速度位相制御装置を示
すブロック図。

【図２】図１における速度検波器及び位相検波器の各サ
ンプリング動作のタイミングを示す図。

【図３】図１の動作を説明するための図。

【図４】従来例の速度位相制御装置を説明するブロック
図。

【図５】図４の要部の構成を説明するためのブロック
図。

【図６】速度検波サンプリングと位相検波サンプリング
のタイミング関係の一例を示す図。

【符号の説明】

１…モータ（制御対象物） ３…モータドライバ（駆動手段） ４…回転速度検出器（回転速度検出手段） ７…速度検波器 ９…コントロールヘッド（位相情報検出手段） １１…位相検波器 １２…積分フィルタ １２Ａ…加算・フィルタ手段

Claims (4)

【特許請求の範囲】
1. 【請求項１】制御対象物の回転速度を検出する回転速度
   検出手段と、 前記回転速度検出手段で検出した回転速度信号を基準速
   度信号と比較し、その速度誤差を、第１の周波数でサン
   プリングして出力する速度検波器と、 制御対象物の回転位相情報を検出する位相情報検出手段
   と、 前記位相情報検出手段で検出した位相情報信号を基準位
   相信号と比較し、その位相誤差を、前記第１の周波数よ
   り低い第２の周波数でサンプリングして出力する位相検
   波器と、 前記速度検波器からの速度誤差と前記位相検波器からの
   位相誤差とを加算し、フィルタ処理する手段であって、
   位相検波サンプリングのタイミングのみ前記速度誤差に
   前記位相誤差を加算し、位相検波サンプリングのタイミ
   ングでない速度検波サンプリングのタイミングでは前記
   速度誤差に前記位相誤差を加算しない手段と、 この手段からの加算・フィルタ処理出力で前記制御対象
   物を回転駆動する駆動手段とを具備したことを特徴とす
   る速度位相制御装置。
2. 【請求項２】前記の速度誤差に位相誤差を加算し、フィ
   ルタ処理する手段は、 ディジタルフィルタで構成され、前記速度検波器からの
   速度誤差が入力され、フィルタ処理して出力する積分フ
   ィルタと、 前記積分フィルタの遅延器の出力に対し、位相検波サン
   プリングのタイミングのみ、前記位相検波器からの位相
   誤差を加算し、該加算出力を前記遅延器に入力として供
   給する手段とを具備したことを特徴とする請求項１記載
   の速度位相制御装置。
3. 【請求項３】前記の速度誤差に位相誤差を加算し、フィ
   ルタ処理する手段は、 前記速度検波器からの速度誤差を増幅する第１の増幅器
   と、 入力データを速度検波サンプリングのタイミングで遅延
   させる遅延器と、 前記速度検波器からの出力と前記遅延器からの遅延出力
   とを加算し、該加算値を再び前記遅延器に入力として供
   給する第１の加算器と、 前記第１の加算器の出力を増幅する第２の増幅器と、 前記第１の増幅器の出力と前記第２の増幅器の出力とを
   加算して前記駆動手段に出力する第２の加算器と、 前記位相検波器からの位相誤差を入力し、該位相誤差に
   対して前記遅延器からの出力を位相検波サンプリングの
   タイミングで加算し、該加算値を前記遅延器に入力とし
   て供給する第３の加算器と、 を具備したことを特徴とする請求項１記載の速度位相制
   御装置。
4. 【請求項４】前記制御対象物は、磁気記録再生装置のシ
   リンダモータ又はキャプスタンモータであることを特徴
   とする請求項１〜３のいずれか１つに記載の速度位相制
   御装置。