JPH10307708A - 直交関数発生装置および直交関数発生方法 - Google Patents

Abstract

(57)【要約】 【課題】 ０乃至π／４の範囲のデータから０乃至２π
の範囲の直交関数を生成する。 【解決手段】 位相角に対応するアドレスデータから上
位３ビットを除外したデータは、セレクタ２１に供給さ
れるとともに、減算回路２０に供給され、π／４に対応
するアドレス値（Adr Max）から減算される。セレクタ
２１は、第３ビット目が“０”である場合は、上位３ビ
ットが除外されたデータを選択して出力し、また、第３
ビット目が“１”である場合には、減算回路２０の出力
を選択して出力する。ＲＯＭ２４は０乃至π／４の範囲
のデータを格納しており、セレクタ２１の出力に応じた
データをセレクタ２５に供給する。セレクタ２５は、判
定回路２２が上位３ビットが除外されたアドレスが
“０”であると判定した場合は、定数値供給回路２６か
らの出力を選択し、それ以外の場合は、ＲＯＭ２４から
の出力を選択して出力する。セレクタ２５の出力データ
は、符号反転回路２７，２８により符号が適宜反転され
るとともに、セレクタ２９乃至３４により実数部と虚数
部が適宜置換されて出力される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、直交関数発生装置
および直交関数発生方法に関し、特に、π／４の範囲の
直交関数の値のみを記憶している直交関数発生回路、お
よび、直交関数発生方法に関する。

【０００２】

【従来の技術】例えば、ＤＶＢ−Ｔ（Digital Video Br
oadcasting-Terrestrial）などで用いれているＯＦＤＭ
（Orthogonal Frequency Division Multiplex）復調に
不可欠な高速離散フーリエ変換（ＦＦＴ：Fast Fourier
Trasfom）における回転演算子発生回路や、数値制御発
信器（ＮＣＯ：Numerically Controlled Oscillator）
などに用いられる直交関数発生回路は、直交関数値を記
憶装置（一般的には読み出し専用メモリ（ＲＯＭ：Read
Only Memory））に記憶させ、所望の角度に対応したア
ドレスを与えて読み出すことで実現される。

【０００３】ところで、従来の直交関数発生回路では、
π／２の範囲の直交関数値を記憶装置に記憶させてお
き、残りの２π／３の角度に対応する直交関数値は記憶
装置から読み出した直交関数値に対して、符号反転や実
数部と虚数部の入れ換えなどの操作を行うことにより生
成していた。

【０００４】図３に従来の直交関数発生回路の原理を示
す。図３（Ａ）は複素平面上の位相角θに対する複素値
（Ｒｅ，Ｉｍ）を示しており、Ｒｅは実数部、Ｉｍは虚
数部の値をそれぞれ表している。ここで、０≦θ₀＜π
／２である角度θ₀を仮定したとき、他の象限の位相角
は図示するようにθ₀を用いて全て表現することが出来
る。

【０００５】図３（Ｂ）は、ある位相角θの複素値（Ｒ
ｅ，Ｉｍ）を位相角θ₀により表現した場合の各象限に
おける対応表である。何れの象限もθ₀の符号反転もし
くは実数部と虚数部の入れ換え、または、その組み合わ
せにより表現することができる。なお、θ₀に対応する
アドレスは、入力されたアドレスの上位２ビットを除外
することにより生成することができる。即ち、入力され
たアドレスは、第１乃至第４象限の何れかに属している
ので、上位２ビット（００乃至１１）が第１乃至第４象
限をそれぞれ表しているとすると、それ以下のビットは
各象限内におけるアドレス（θ₀に対応するアドレス）
を表すことになる。

【０００６】従って、入力されたアドレスの上位２ビッ
トにより対象となる象限を特定し、それぞれの象限に応
じて、出力値の符号反転や実数部と虚数部の入れ換え操
作を適宜行うことにより、所望の角度に対応する値を得
ることができる。

【０００７】図４に従来の直交関数発生回路の構成例の
ブロック図を示す。この図において、ＲＯＭ１は、図３
に示す第１象限（位相角０≦θ≦π／２）のデータを格
納しており、０乃至π／２に対応するアドレスデータが
与えられると、対応する関数値データを読み出して出力
するようになされている。

【０００８】反転回路２，３は、入力された値の符号を
反転して出力するようになされている。セレクタ４，５
は、４入力１出力のセレクタであり、アドレスの上位２
ビットの値に応じて、４つの入力端子の何れかを選択し
て、出力側へ接続するようになされている。

【０００９】次に、以上の従来例の動作について説明す
る。

【００１０】０乃至２πの範囲に属する所定の位相角に
対応するアドレスデータが入力され、そのうちの上位２
ビットが後段のセレクタ４およびセレクタ５へそれぞれ
供給される。ＲＯＭ１は、上位２ビットが除外されたビ
ット列をアドレスデータとして入力し、そのアドレスデ
ータにより指定されるアドレスに格納されているデータ
の実数部および虚数部（ｃｏｓθ，−ｓｉｎθ）をそれ
ぞれ読み出して出力する。

【００１１】符号反転回路２，３は、ＲＯＭ１から出力
された実数部と虚数部のデータの符号をそれぞれ反転し
てセレクタ４，５に供給する。符号反転回路２，３と、
ＲＯＭ１から出力された合計４種類のデータは、セレク
タ４，５にそれぞれ供給される。

【００１２】セレクタ４，５は、アドレスデータの上位
２ビットの状態に応じて４つの入力端子のうち所定の端
子を選択し、選択した端子から読み込んだデータを出力
端子に対して出力する。その結果、入力される上位２ビ
ットの状態と、出力データとの関係は以下のようにな
る。

【００１３】上位２ビット：００ セレクタ４出力：ｃｏｓθ₀ セレクタ５出力：−ｓｉｎθ₀

【００１４】上位２ビット：０１ セレクタ４出力：−ｓｉｎθ₀ セレクタ５出力：−ｃｏｓθ₀

【００１５】上位２ビット：１０ セレクタ４出力：−ｃｏｓθ₀ セレクタ５出力：ｓｉｎθ₀

【００１６】上位２ビット：１１ セレクタ４出力：ｓｉｎθ₀ セレクタ５出力：ｃｏｓθ₀

【００１７】ここで、上位２ビットの値００乃至１１を
第１乃至第４象限にそれぞれ対応させ、セレクタ４，５
の出力を実数部および虚数部にそれぞれ対応させると、
以上の関係は、図３（Ｂ）に示す表と対応していること
が理解できる。

【００１８】

【発明が解決しようとする課題】ところで、以上のよう
な関数発生回路では、ＲＯＭ１には、０乃至π／２の範
囲のデータが格納されている。

【００１９】しかしながら、直交関数の特性からいえ
ば、０乃至π／４の範囲のデータがあれば、全ての範囲
のデータを生成することができる。従って、従来の直交
関数発生回路では、必要以上のデータを格納しているこ
とになるので、その分、ＲＯＭ１の容量が大きくなり、
その結果、回路規模とコストの増大を招くことになると
いう課題があった。

【００２０】本発明は、以上のような状況に鑑みてなさ
れたものであり、直交関数発生回路の回路規模とコスト
とを削減することを可能とするものである。

【００２１】

【課題を解決するための手段】請求項１に記載の直交関
数発生装置は、０乃至π／４の範囲の直交関数の値を記
憶している記憶手段と、入力された位相角を０乃至π／
４の範囲に変換する変換手段と、変換手段により変換さ
れた位相角に対応する直交関数の値を記憶手段から読み
出す読み出し手段と、読み出し手段により読み出された
直交関数の実数部と虚数部とを、入力された位相角の値
に応じて適宜置換する置換手段と、置換手段から出力さ
れた実数部または虚数部の符号を、入力された位相角の
値に応じて適宜反転する符号反転手段とを備えることを
特徴とする。

【００２２】請求項２に記載の直交関数発生方法は、０
乃至π／４の範囲の直交関数の値を記憶している記憶ス
テップと、入力された位相角を０乃至π／４の範囲に変
換する変換ステップと、変換ステップにより変換された
位相角に対応する直交関数の値を記憶ステップから読み
出す読み出しステップと、読み出しステップにより読み
出された直交関数の実数部と虚数部とを、入力された位
相角の値に応じて適宜置換する置換ステップと、置換ス
テップから出力された実数部または虚数部の符号を、入
力された位相角の値に応じて適宜反転する符号反転ステ
ップとを備えることを特徴とする。

【００２３】請求項１に記載の直交関数発生装置におい
ては、０乃至π／４の範囲の直交関数の値を記憶手段が
記憶し、入力された位相角を０乃至π／４の範囲に変換
手段が変換し、変換手段により変換された位相角に対応
する直交関数の値を記憶手段から読み出し手段が読み出
し、読み出し手段により読み出された直交関数の実数部
と虚数部とを、入力された位相角の値に応じて置換手段
が適宜置換し、置換手段から出力された実数部または虚
数部の符号を、入力された位相角の値に応じて符号反転
手段が適宜反転する。例えば、０乃至π／４の範囲の直
交関数の値を記憶手段であるＲＯＭが記憶し、入力され
た０乃至２πの範囲の位相角を０乃至π／４の範囲に変
換手段が変換し、変換手段により変換された位相角に対
応する直交関数値を記憶手段であるＲＯＭから読み出し
手段が読み出し、読み出し手段により読み出された直交
関数値の実数部と虚数部とを、入力された位相角の値に
応じて置換手段が適宜置換し、置換手段から出力された
虚数部と実数部のそれぞれの符号を、入力された位相角
の値に応じて符号反転手段が適宜反転する。

【００２４】請求項２に記載の直交関数発生方法におい
ては、０乃至π／４の範囲の直交関数の値を記憶ステッ
プが記憶し、入力された位相角を０乃至π／４の範囲に
変換ステップが変換し、変換ステップにより変換された
位相角に対応する直交関数の値を記憶ステップから読み
出しステップが読み出し、読み出しステップにより読み
出された直交関数の実数部と虚数部とを、入力された位
相角の値に応じて置換ステップが適宜置換し、置換ステ
ップから出力された実数部または虚数部の符号を、入力
された位相角の値に応じて符号反転ステップが適宜反転
する。例えば、０乃至π／４の範囲の直交関数の値を記
憶ステップであるＲＯＭが記憶し、入力された０乃至２
πの範囲の位相角を０乃至π／４の範囲に変換ステップ
が変換し、変換ステップにより変換された位相角に対応
する直交関数値を記憶ステップであるＲＯＭから読み出
しステップが読み出し、読み出しステップにより読み出
された直交関数値の実数部と虚数部とを、入力された位
相角の値に応じて置換ステップが適宜置換し、置換ステ
ップから出力された虚数部と実数部のそれぞれの符号
を、入力された位相角の値に応じて符号反転ステップが
適宜反転する。

【００２５】

【発明の実施の形態】図１は、本実施の形態の構成の一
例を示すブロック図である。この図において、減算回路
２０（変換手段）は、上位３ビットを除外したアドレス
の最大値（Adr Max：π／４に対応するアドレス値）か
ら、上位３ビットを除外したアドレスデータ（入力アド
レスデータ）を減算し、得られた結果を出力するように
なされている。セレクタ２１（読み出し手段）は、アド
レスデータの上位から第３ビット目（以下、単に第３ビ
ット目という）の状態に応じて、上位３ビットを除外し
たアドレスデータまたは減算回路２０の出力の何れか一
方を選択して出力する。

【００２６】判定回路２２は、上位３ビットを除外した
アドレスデータの値が０である場合は“１”を出力し、
それ以外の場合には“０”を出力するようになされてい
る。上位３ビット抽出回路２３（変換手段）は、入力さ
れたアドレスデータの上位３ビットを抽出し、第１ビッ
ト目を排他的論理和回路３６の一方の入力端子と、セレ
クタ３１（置換手段）およびセレクタ３２（置換手段）
に供給する。また、上位３ビット抽出回路２３により抽
出された第２ビット目は、排他的論理和回路３５，３６
のそれぞれの一方の入力端子に入力される。更に、上位
３ビット抽出回路２３により抽出された第３ビット目
は、排他的論理和回路３５の一方の入力端子と、セレク
タ２１に供給される。

【００２７】ＲＯＭ２４（記憶手段）は、位相角が０乃
至π／４に対応する直交関数データ（実数部および虚数
部からなるデータ）のうち、位相角０に対応するデータ
以外を格納しており、所定の位相角に対応するアドレス
データが与えられると、そのアドレスデータにより指定
されるアドレスに格納されているデータを読み出してセ
レクタ２５（読み出し手段）に供給する。なお、位相角
０のデータは、定数供給回路２６が格納しており、その
理由については後述する。

【００２８】セレクタ２５は、判定回路２２の出力に応
じて、ＲＯＭ２４または定数供給回路２６の一方の出力
を選択して出力するようになされている。即ち、セレク
タ２５は、判定回路２２の出力が“０”の場合にはＲＯ
Ｍ２４の出力を選択し、また、判定回路２２の出力が
“１”の状態である場合には、定数供給回路２６の出力
を選択して出力するようになされている。

【００２９】定数供給回路２６は、前述のように位相角
０に対応するデータを格納している。なお、これは次の
ような理由による。即ち、位相角０乃至π／４の間には
奇数個のデータが含まれているが、通常のＲＯＭが格納
可能なデーター数は偶数個（２ⁿ）であるため、不足分
を補うためである。

【００３０】符号反転回路２７（符号反転手段）は、セ
レクタ２５の出力のうち、実数部データの符号を反転し
て、セレクタ３０（置換手段）およびセレクタ３２に供
給するようになされている。また、符号反転回路２８
（符号反転手段）は、セレクタ２５の出力のうち、虚数
部データの符号を反転して、セレクタ２９（置換手段）
およびセレクタ３１（置換手段）に供給するようになさ
れている。

【００３１】セレクタ２９は、排他的論理和回路３５の
出力の状態に応じて、実数部のデータ（ｃｏｓθ）また
は符号反転回路２８により符号が反転された虚数部のデ
ータ（ｓｉｎθ）の何れかを選択して出力する。即ち、
排他的論理和回路３５の出力が“０”である場合には、
実数部のデータ（ｃｏｓθ）を選択して出力し、また、
排他的論理和回路３５の出力が“１”である場合には、
反転された虚数部のデータ（ｓｉｎθ）を選択して出力
する。

【００３２】セレクタ３０は、排他的論理和回路３５の
出力の状態に応じて、符号反転回路２７により反転され
た実数部のデータ（−ｃｏｓθ）または虚数部のデータ
（−ｓｉｎθ）の何れかを選択して出力する。即ち、排
他的論理和回路３５の出力が“０”である場合には、反
転された実数部のデータ（−ｃｏｓθ）を選択して出力
し、また、排他的論理和回路３５の出力が“１”である
場合には、虚数部のデータ（−ｓｉｎθ）を選択して出
力する。

【００３３】セレクタ３１は、上位３ビット抽出回路２
３によって抽出された第１ビット目の状態に応じて、虚
数部のデータ（−ｓｉｎθ）または符号反転回路２８に
より符号が反転された虚数部のデータ（ｓｉｎθ）の何
れかを選択して出力する。即ち、第１ビット目が“０”
である場合には、虚数部のデータ（−ｓｉｎθ）を選択
して出力し、また、第１ビット目が“１”である場合に
は、反転された虚数部のデータ（ｓｉｎθ）を選択して
出力する。

【００３４】セレクタ３２は、上位３ビット抽出回路２
３によって抽出された第１ビット目の状態に応じて、符
号反転回路２７により反転された実数部のデータ（−ｃ
ｏｓθ）または実数部のデータ（ｃｏｓθ）の何れかを
選択して出力する。即ち、第１ビット目が“０”である
場合には、反転された実数部のデータ（−ｃｏｓθ）を
選択して出力し、また、第１ビット目が“１”である場
合には、実数部のデータ（ｃｏｓθ）を選択して出力す
る。

【００３５】セレクタ３３は、排他的論理和回路３６の
出力の状態に応じて、セレクタ２９またはセレクタ３０
の出力の何れかを選択して出力する。即ち、排他的論理
和回路３６の出力が“０”の状態である場合には、セレ
クタ２９の出力を選択し、また、排他的論理和回路３０
の出力が“１”の状態である場合には、セレクタ３０の
出力を選択する。

【００３６】セレクタ３４（置換手段）は、排他的論理
和回路３５の出力の状態に応じて、セレクタ３１または
セレクタ３２の出力の何れかを選択して出力する。即
ち、排他的論理和回路３５の出力が“０”の状態である
場合には、セレクタ３１の出力を選択し、また、排他的
論理和回路３５の出力が“１”の状態である場合には、
セレクタ３２の出力を選択する。

【００３７】次に、以上の実施の形態の動作について説
明する。

【００３８】図１に示す回路の動作の説明に入る前に、
図２を参照して、本実施の形態の動作原理について簡単
に説明を行う。なお、以下の説明では、説明の便宜上、
複素平面上の単位円を８等分したそれぞれの領域を、実
軸の正方向から左回り（時計回り）に第１乃至第８象限
と呼ぶことにする。なお、このような象限の設定の仕方
はＦＦＴなどに特有のものであり、本発明はこのような
場合にのみ限定されるものではない。

【００３９】図２（Ａ）に示すように、本実施の形態に
おいては、第１象限（図中ハッチングを施した部分（０
乃至π／４の領域））に対応するデータのみがＲＯＭ２
４に格納されている。そして、第１象限以外の位相角に
対しては、所定の変換を施して第１象限の位相角に変換
した後、得られた位相角に対応するデータに対して実数
部と虚数部の置換処理または符号反転所定を適宜実行
し、所望の位相角に対応するのデータを算出するように
なされている。

【００４０】即ち、図２（Ｂ）に示すように、奇数番目
の象限（１，３，５，７象限）に関しては、先ず、位相
角θからそれぞれ０、π／２、π、または、３π／２を
減算することにより、第１象限のデータθ₀に変換す
る。次に、対象となる位相角が第１象限に属する場合
は、位相角θ₀に対応するデータをＲＯＭ２４から読み
出してそのまま出力する。また、第３象限に関しては、
位相角θ₀に対応するデータの実数部の符号を反転する
とともに、実数部と虚数部とを置換して出力する。更
に、第５象限に関しては、位相角θ₀に対応するデータ
の実数部と虚数部の双方の符号を反転して出力する。最
後に、第７象限に関しては、位相角θ₀に対応するデー
タの虚数部の符号を反転するとともに、実数部と虚数部
のデータを置換して出力する。

【００４１】次に、偶数番目の象限（２，４，６，８象
限）の場合について説明する。偶数番目の象限では、第
１象限との対称性を用いて所望のデータが算出される。
例えば、図２（Ａ）に示す第２象限に属するθの場合に
は、先ず、π／２からθを減算してθ₀（≦π／４）を
算出する。そして、この位相角θ₀に対応する値の実数
部と虚数部をＲＯＭ２４から読み出し、これらの符号を
それぞれ反転した後、実数部と虚数部を置換すると、位
相角θに対応する関数値が得られる。

【００４２】また、第４象限に関しては、πから位相角
θを減算してθ₀を算出し、θ₀に対応する値をＲＯＭ２
４から読み出し、実数部の符号を反転した後、出力す
る。更に、第６象限に関しては、３π／２から位相角θ
を減算してθ₀を算出し、θ₀に対応する値をＲＯＭ２４
から読み出し、実数部と虚数部を置換した後、出力す
る。最後に、第８象限に関しては、２πから位相角θを
減算してθ₀を算出し、θ₀に対応する値をＲＯＭ２４か
ら読み出し、虚数部の符号を反転した後、出力する。

【００４３】以上のような操作により、第２乃至第８象
限に属する位相角に対応するデータを第１象限のデータ
から生成することが可能となる。

【００４４】次に、以上の結果を踏まえた上で、図１に
示す本発明の実施の形態の動作を説明する。

【００４５】所定の位相角に対応するアドレスデータが
直交関数発生回路に供給されると、上位３ビット抽出回
路２３によりアドレスデータの上位３ビットが抽出され
る。また、残りのデータ（上位３ビットが除外されたア
ドレスデータ）は、判定回路２２、減算回路２０、およ
び、セレクタ２１にそれぞれ供給される。

【００４６】なお、上位３ビットが除外されたアドレス
データは、位相角０乃至π／４に対応するデータとな
る。即ち、上位３ビットが“０００”である場合を第１
象限に対応させ、同様に、“００１”乃至“１１１”を
それぞれ第２乃至第８象限に対応させると、上位３ビッ
トを除外したアドレスデータは、各象限における部分的
な位相角（以下、部分位相角と略記する）を示すことに
なるので、その範囲は０乃至π／４となる。

【００４７】減算回路２０は、π／４に対応するアドレ
スデータ（＝Adr Max）から、上位３ビットが除外され
たアドレスデータ（部分位相角に対応するアドレスデー
タ）を減算して出力する。

【００４８】セレクタ２１は、上位３ビット抽出回路２
３により抽出された第３ビット目が“０”である場合
（奇数番目の象限である場合）には、上位３ビットが除
外されたアドレスデータを選択してＲＯＭ２４に供給す
る。また、第３ビット目が“１”である場合（偶数番目
の象限である場合）には、セレクタ２１は、減算回路２
０から出力されたアドレスデータを選択してＲＯＭ２４
に出力する。

【００４９】ＲＯＭ２４は、セレクタ２１より与えられ
たアドレスデータにより指定されるアドレスに格納され
ている直交関数の実数部と虚数部のデータを読み出し、
セレクタ２５に供給する。

【００５０】セレクタ２５は、上位３ビットが除外され
たアドレスデータの値が０である場合には判定回路２２
の出力が“１”の状態となるので、定数供給回路２６が
出力する位相角０に対応する値（実数部＝１，虚数部＝
０）を選択して後段に出力する。また、それ以外の場合
には、ＲＯＭ２４から出力されたデータを選択して後段
に出力する。

【００５１】排他的論理和回路３５は、第２ビット目と
第３ビット目の排他的論理和を算出するので、第２ビッ
ト目と第３ビット目の何れか一方のみが“１”となる場
合にその出力が“１”となる。従って、排他的論理和回
路３５の出力は、第２，３，６，７象限の場合に“１”
となり、その他の象限では“０”となる。

【００５２】排他的論理和回路３６は、第１ビット目と
第２ビット目の排他的論理和を算出するので、第１ビッ
ト目と第２ビット目の何れか一方のみが“１”となる場
合にその出力が“１”となる。従って、排他的論理和回
路３６の出力は、第３，４，５，６象限の場合に“１”
となり、その他の象限では“０”となる。

【００５３】セレクタ２９は、排他的論理和回路３５の
出力が“０”の場合には、セレクタ２５から出力される
データの実数部（ｃｏｓθ）を選択して出力し、また、
排他的論理和回路３５の出力が“１”の場合には、符号
反転回路２８により反転された虚数部（ｓｉｎθ）を選
択して出力する。従って、入力された位相角に対応する
アドレスデータが第２，３，６，７象限である場合に
は、ｓｉｎθが選択されて出力され、それ以外の象限で
は、ｃｏｓθが出力される。

【００５４】セレクタ３０は、排他的論理和回路３５の
出力が“０”の場合には、符号反転回路２７により反転
された実数部（−ｃｏｓθ）を選択して出力し、また、
排他的論理和回路３５の出力が“１”の場合には、セレ
クタ２５から出力されるデータの虚数部（−ｓｉｎθ）
を選択して出力する。従って、入力された位相角に対応
するアドレスデータが第２，３，６，７象限である場合
には、−ｓｉｎθが選択されて出力され、それ以外の象
限では、−ｃｏｓθが出力される。

【００５５】セレクタ３１は、第１ビット目が“０”の
状態である場合は、セレクタ２５から出力されるデータ
の虚数部（−ｓｉｎθ）を選択して出力し、また、第１
ビット目が“１”である場合には、符号反転回路２８か
ら出力されるデータ（ｓｉｎθ）を選択して出力する。
従って、セレクタ３１は、入力された位相角に対応する
アドレスデータが第１乃至第４象限に属する場合には−
ｓｉｎθを出力し、また、それ以外の象限ではｓｉｎθ
を出力する。

【００５６】セレクタ３２は、第１ビット目が“０”の
状態である場合は、符号反転回路２７により反転された
実数部（−ｃｏｓθ）を選択して出力し、また、第１ビ
ット目が“１”である場合には、セレクタ２５から出力
されるデータの実数部（ｃｏｓθ）を選択して出力す
る。従って、セレクタ３２は、第１乃至第４象限では、
−ｃｏｓθを出力し、また、それ以外の象限では、ｃｏ
ｓθを出力する。

【００５７】セレクタ３３は、排他的論理和回路３６の
出力が“０”の場合は、セレクタ２９の出力を選択して
出力する。また、排他的論理和回路３６の出力が“１”
の場合には、セレクタ３０の出力を選択して出力する。
従って、入力された位相角が第３乃至第６象限である場
合には、セレクタ３３は、セレクタ３０の出力を選択し
て出力し、その他の象限の場合には、セレクタ２９を選
択して出力する。

【００５８】セレクタ３４は、排他的論理和回路３５の
出力が“０”の場合は、セレクタ３１の出力を選択して
出力する。また、排他的論理和回路３５の出力が“１”
の場合には、セレクタ３２の出力を選択して出力する。
その結果、入力された位相角が第２，３，６，７象限で
ある場合には、セレクタ３４は、セレクタ３２の出力を
選択して出力し、その他の象限の場合には、セレクタ３
１を選択して出力する。

【００５９】以上のように、符号反転回路２７，２８と
セレクタ２９乃至３４の動作により、図２（Ｂ）に示す
ように、各象限に応じて、実数部と虚数部のデータの符
号が反転されるとともに、実数部と虚数部が置換されて
出力されるので、第１象限のデータのみをＲＯＭ２４に
格納しておくことにより、他の全ての象限のデータを生
成することが可能となるので、従来の場合に比較してＲ
ＯＭ２４の容量を半分に削減することが可能となる。

【００６０】なお、以上の実施の形態においては、判定
回路２２により位相角が０であることを検出し、定数供
給回路２６から位相角０に対応するデータを供給するよ
うにしたが、ＲＯＭ２４に全てのデータを格納可能な場
合には、判定回路２２と定数供給回路２６を省略するこ
とができる。

【００６１】また、ＲＯＭ２４は、必要なビット長のデ
ータを記憶させることができる装置であれば、他の装置
で代替することも可能である。更に、減算回路２０も、
同様の計算を行うことができる装置（例えば、デコーダ
など）により代替することが可能である。

【００６２】

【発明の効果】請求項１に記載の直交関数発生装置およ
び請求項２に記載の直交関数発生方法によれば、０乃至
π／４の範囲の直交関数の値を記憶し、入力された位相
角を０乃至π／４の範囲に変換し、変換された位相角に
対応する直交関数の値を読み出し、読み出された直交関
数の実数部と虚数部とを、入力された位相角の値に応じ
て適宜置換し、実数部または虚数部の符号を、入力され
た位相角の値に応じて適宜反転するようにしたので、０
乃至π／４の範囲の直交関数データから０乃至２πの範
囲のデータを正確に生成することが可能となるので、装
置の小型化と低コスト化を実現することができる。

【図面の簡単な説明】

【図１】本発明の直交関数発生装置の実施の形態の構成
例を示すブロック図である。

【図２】図１に示すブロック図の動作原理を説明する図
である。

【図３】従来の直交関数発生装置の構成例を示すブロッ
ク図である。

【図４】図３のブロック図の動作を説明する図である。

【符号の説明】

２０ 減算回路（変換手段）， ２３ 上位３ビット抽
出回路（変換手段），２４ ＲＯＭ（記憶手段）， ２
１ セレクタ（読み出し手段）， ２５ セレクタ（読
み出し手段）， ２９乃至３４ セレクタ（置換手
段）， ２７，２８ 符号反転回路（符号反転手段）

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ０乃至２πの範囲の位相角が入力され、
   入力された位相角に対応する直交関数の値を発生する直
   交関数発生装置において、 ０乃至π／４の範囲の前記直交関数の値を記憶している
   記憶手段と、 入力された位相角を０乃至π／４の範囲に変換する変換
   手段と、 前記変換手段により変換された位相角に対応する前記直
   交関数の値を前記記憶手段から読み出す読み出し手段
   と、 前記読み出し手段により読み出された前記直交関数の実
   数部と虚数部とを、前記入力された位相角の値に応じて
   適宜置換する置換手段と、 前記置換手段から出力された実数部または虚数部の符号
   を、前記入力された位相角の値に応じて適宜反転する符
   号反転手段とを備えることを特徴とする直交関数発生装
   置。
2. 【請求項２】 ０乃至２πの範囲の位相角が入力され、
   入力された位相角に対応する直交関数の値を発生する直
   交関数発生方法において、 ０乃至π／４の範囲の前記直交関数の値を記憶している
   記憶ステップと、 入力された位相角を０乃至π／４の範囲に変換する変換
   ステップと、 前記変換ステップにより変換された位相角に対応する前
   記直交関数の値を前記記憶ステップから読み出す読み出
   しステップと、 前記読み出しステップにより読み出された前記直交関数
   の実数部と虚数部とを、前記入力された位相角の値に応
   じて適宜置換する置換ステップと、 前記置換ステップから出力された実数部または虚数部の
   符号を、前記入力された位相角の値に応じて適宜反転す
   る符号反転ステップとを備えることを特徴とする直交関
   数発生方法。