JPH10308389A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH10308389A
JPH10308389A JP9134373A JP13437397A JPH10308389A JP H10308389 A JPH10308389 A JP H10308389A JP 9134373 A JP9134373 A JP 9134373A JP 13437397 A JP13437397 A JP 13437397A JP H10308389 A JPH10308389 A JP H10308389A
Authority
JP
Japan
Prior art keywords
protective film
frequency
chamber
substrates
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9134373A
Other languages
English (en)
Other versions
JP3607040B2 (ja
Inventor
Kaoru Miyakoshi
薫 宮越
Hiroyuki Tosaka
裕之 登坂
Shigeki Yamaga
重來 山賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP13437397A priority Critical patent/JP3607040B2/ja
Publication of JPH10308389A publication Critical patent/JPH10308389A/ja
Application granted granted Critical
Publication of JP3607040B2 publication Critical patent/JP3607040B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 活性化アニールの際使用する保護膜を簡便に
形成することができる製造方法を提供する。 【解決手段】 不純物イオンを注入した半導体基板表面
に、プラズマCVD法の励起用高周波電源の周波数を制
御することにより、圧縮内部応力を有する保護膜を形成
して、活性化アニールを行う。具体的には、モノシラン
およびアンモニアを反応ガスとし、窒化シリコンを形成
する場合、励起用高周波電源の周波数を380KHzと
する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体基板および
エピタキシャル薄膜等の熱処理工程を有する半導体装置
の製造方法に関し、特に化合物半導体基板およびエピタ
キシャル薄膜等に不純物イオンを注入した後、活性化ア
ニールのような高温の熱処理工程を有する半導体装置の
製造方法に関する。
【0002】
【従来の技術】ガリウム砒素、インジウムリン等の化合
物半導体基板等にイオン注入法によって不純物を添加
し、伝導キャリアとして利用する場合、注入時に発生す
る結晶欠陥の復元や、添加した不純物原子を所望の格子
位置に移動させるため、活性化アニールと呼ばれる熱処
理が必要となる。
【0003】一般にこの熱処理温度は、800℃を越え
る高温で行われる。そのため、化合物半導体基板表面か
ら蒸気圧の高い砒素原子やリン原子が蒸発し、空孔が発
生して、キャリアの活性化率の低下や半導体基板表面の
平坦性の劣化、さらに半導体基板表面に残留するガリウ
ム等が原因となって、電子デバイスの特性が劣化すると
いう問題があった。
【0004】このような問題を解決するため、雰囲気制
御アニール法やキャップアニール法が提案されている。
このうち、雰囲気制御アニール法は、熱処理装置の雰囲
気中に、例えばガリウム砒素の場合は、過剰の砒素圧を
加えながら加熱する方法で、一般には砒素圧源としてア
ルシンが用いられていた。このアルシンは、非常に毒性
が強く、安全性の面で問題があった。また、アルシンを
使用しない方法も提案されているが、熱処理装置の構造
が非常に複雑になったり、十分な砒素圧が得られないと
いう欠点があった。さらに、砒素圧源の純度が低いた
め、半導体基板を汚染してしまうという欠点があった。
【0005】これに対しキャップアニール法は、半導体
基板を熱的に安定な保護膜で覆い熱処理する方法で、簡
便な方法として広く採用されている。特に、短時間に急
熱急冷を行うことができる赤外線ランプを加熱源とする
ランプアニール法では、半導体基板上に保護膜を形成し
て熱処理する方法が広く用いられている。
【0006】キャップアニール法に使用される保護膜を
形成する方法として最も一般的な方法は、比較的低温で
保護膜が形成できるプラズマCVD法である。これは、
モノシランとアンモニアを反応ガスとし、励起用高周波
電源の周波数を13.56MHzとして形成するもので
ある。この方法により形成される窒化シリコン(Si
N)は、伸張応力を有する膜となる。
【0007】しかし、伸張応力を有する窒化シリコンを
保護膜として、活性化アニールのような高温の熱処理を
行うと、窒化シリコンとガリウム砒素との熱膨張率が異
なり、剥離や亀裂が生じ、保護膜として機能しなくなる
という問題があった。図2に□印で示した曲線は、ガリ
ウム砒素基板表面にシリコンイオンを、加速エネルギー
48KeV、注入量8.8×1012/cm2の条件で注
入した後、反応ガスとしてモノシランを8sccm、ア
ンモニアを9sccm、希釈ガスとして窒素を400s
ccmの割合で導入した後、チャンバー内を0.7To
rrに調整し、基板温度300℃、励起用高周波電源の
周波数を13.56MHzとして、窒化シリコン膜を厚
さ500オングストローム形成した後、850℃で所定
の時間活性化アニールした後のシート抵抗の変化を示
す。図に示すように、アニール時間が50秒程度まで
は、シート抵抗が低下するが、50秒をこえると逆にシ
ート抵抗が増加する傾向を示すことがわかる。
【0008】これは、アニール時間が長くなると窒化シ
リコン膜に剥離や亀裂が発生し、ガリウム砒素基板表面
から砒素が蒸発し始めるためと考えられる。従って、従
来のプラズマCVD法で形成した窒化シリコン膜を保護
膜として使用する場合、十分に活性化を行うためアニー
ル時間を長くすることができないという問題点があっ
た。
【0009】
【発明が解決しようとする課題】このような欠点を解消
した保護膜として、酸化シリコン膜と窒化シリコン膜を
交互に積層したり、これらの複合膜を使用する方法も提
案されている。しかし、酸化シリコン膜と窒化シリコン
膜を交互に形成する場合、それぞれの膜をCVD法で形
成するためには、原料ガスの組成が異なり、同一反応装
置内で形成したとしても、一方の膜を形成した後、原料
ガスを一旦取り去り、改めて別の原料ガスを導入する工
程を経なければならず、製造工程が複雑になるという問
題があった。また、酸化シリコンと窒化シリコンの複合
膜である窒化珪素酸膜を形成する場合、窒素と酸素の組
成を制御することが困難であったり、窒化シリコン膜に
較べて砒素の蒸発を阻止する能力が低いという問題があ
った。本発明は、上記問題点を解消し、簡便な方法で保
護膜を形成する方法を提供することを目的とする。
【0010】
【課題を解決するための手段】本発明は上記目的を達成
するため、半導体基板表面を保護膜で被覆して熱処理す
る工程を有する半導体装置の製造方法において、プラズ
マCVD法の励起用高周波電源の周波数を制御すること
により、圧縮内部応力を有する前記保護膜を形成する工
程を含むことを特徴とするものである。
【0011】特に、不純物イオンを注入した半導体基板
表面に、前記保護膜を形成した後、活性化のための熱処
理を行う際、プラズマCVD法の励起用高周波電源の周
波数を制御することにより、圧縮内部応力を有する保護
膜を形成すると、半導体基板を構成する元素の蒸発や、
基板と保護膜との熱膨張率の違いに起因する結晶欠陥の
発生を抑えることができる。
【0012】また、ガリウムおよび砒素を含む半導体基
板を使用する場合、モノシランおよびアンモニアを反応
ガスとし、励起用高周波電源の周波数を380KHzと
することで、砒素の蒸発と結晶欠陥の発生を効果的に抑
えることが可能となる。
【0013】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。図1に一般的なプラズマCVD装置を示
す。図に示すように、不純物イオンの注入領域を備えた
ガリウム砒素基板1を、プラズマCVD装置のチャンバ
ー2内の加熱台3上に、注入領域を上面にしてセットす
る。加熱台3は、通常300〜350℃に設定されてお
り、ガリウム砒素基板1を加熱する。
【0014】チャンバー2内にモノシラン、アンモニア
および希釈ガスとなる窒素を混合した反応ガス4を、
1:1.2:50の割合で導入する。チャンバー2内が
所定の圧力(0.6Torr)となるように排気、調整
した後、励起用高周波電源を接続した電極5により、約
100Wの高周波出力パワーを所定の時間印加する。そ
の結果、ガリウム砒素基板1表面に窒化シリコンが堆積
する。
【0015】ここで本発明では、励起用高周波電源の周
波数を従来の13.56MHzより低い周波数の380
KHzに設定する。このような条件で形成される窒化シ
リコンは、圧縮内部応力を持つようになる。また、ピン
ホールの発生等が少ないことも確認された。
【0016】図2に○印で示す曲線は、励起用高周波電
源の周波数を380KHzとした上記方法により、窒化
シリコン膜を形成し、850℃の活性化アニールを所定
の時間施し、シート抵抗を測定した結果を示す。図2に
示すガリウム砒素基板は、その表面にシリコンイオン
を、加速エネルギー48KeV、注入量8.8×1012
/cm2の条件で注入した後、上記条件で500オング
ストロームの窒化シリコン膜を形成した。比較のため、
励起用高周波電源の周波数を13.56MHzとした場
合のシート抵抗の測定結果を□印で示す。
【0017】図に示すように、周波数を380KHzと
した本願発明では、加熱時間が長くなるに従い、シート
抵抗が減少していくことがわかる。これに対し、周波数
を13.56MHzとした従来の方法では、加熱時間が
長くなるに従いシート抵抗が減少するが、さらに加熱時
間を長くすると、シート抵抗が増加することがわかる。
また、シート抵抗の値も大きくなっている。
【0018】従って、本願発明の方法によれば、シート
抵抗の低い活性化アニールを行うことができることがわ
かった。本発明によれば、励起用高周波電源の周波数を
変更するのみで、砒素分子の蒸発を抑えることができ、
簡便な方法である。
【0019】図3に、活性化アニール後の不純物濃度プ
ロファイルをシュミレーション結果を比較したグラフを
示す。図において実線はシュミレーションの結果得られ
た理論曲線を示し、○印は周波数が380KHz、□印
は周波数が13.56MHzでそれぞれ形成した窒化シ
リコンを保護膜として、活性化アニールを施した後、保
護膜を除去し、半導体基板の不純物濃度を測定した結果
を示す。図に示すように、周波数を380KHzとした
本願発明の場合、表面の不純物濃度が大きく、活性化率
が大きく、理論曲線に近い不純物濃度分布を得ることが
できることがわかった。
【0020】以上の説明は、励起用高周波電源の周波数
が380KHzである場合について説明したが、380
KHzという周波数は、現在、法上、半導体素子の製造
装置に使用が認められている周波数であり、必ずしもこ
の周波数に限定されるものではなく、法上使用が認めら
れるなら、反応ガスの組成比等の条件により適宜選択さ
れるものである。一般的には、1MHz以下の周波数を
使用すると、反応ガスの組成比等の条件が限定されず圧
縮内部応力を有する保護膜を形成することができる。ま
た、反応ガスの選択によっては、保護膜を構成する物質
が窒化シリコンと限らない場合もあり、保護膜を組成す
る物質も適宜設定することができる。少なくとも、周波
数を選択することで、形成される保護膜が圧縮内部応力
を有するように構成すればよい。
【0021】本発明により形成した圧縮内部応力を有す
る保護膜は、ピンホールの形成が少ないため、従来に較
べて薄い膜であっても従来同様の効果を発揮する。従っ
て、厚い保護膜を形成する必要がないので、保護膜の応
力により、基板に結晶欠陥が発生することもない。
【0022】本発明は、ガリウム砒素基板に限定される
ことはなく、アルミニウムガリウム砒素、インジウムリ
ン等の化合物半導体、シリコン系半導体に適用可能であ
ることはいうまでもない。
【0023】
【発明の効果】以上説明したように本発明により、圧縮
内部応力を有する保護膜を励起用高周波電源の周波数を
変更するのみで簡便に形成することができる方法を提供
することが可能となった。圧縮内部応力を有する保護膜
は、砒素のような化合物半導体を構成する元素の蒸発を
効果的に抑制することができ、長時間の活性化アニール
を施すことができ、シート抵抗の低い注入領域を形成す
ることができる。従って、このような注入領域に半導体
装置を形成する場合、特性の優れた半導体装置を形成す
ることが可能となる。
【0024】本発明の保護膜は、500オングストロー
ム程度の薄膜で、砒素の蒸発等を抑制することができる
ため、保護膜下の半導体基板に結晶欠陥が発生しにくく
なる。従って、半導体基板上に特性の優れた半導体装置
を歩留まり良く形成することができるという効果があ
る。
【0025】圧縮応力を有する保護膜は、従来の伸張応
力を有する保護膜同様、通常の方法で除去することが可
能であり、従来の半導体装置の製造方法と比較して、製
造工程を複雑化することもない。
【図面の簡単な説明】
【図1】本発明の実施の形態を説明する説明図である。
【図2】本発明の実施の形態により形成した保護膜と従
来の製造方法により形成した保護膜を使用して活性化ア
ニールを行った際のシート抵抗の測定結果である。
【図3】本発明の実施の形態により形成した保護膜と従
来の製造方法により形成した保護膜を使用して活性化ア
ニールを行った際の不純物濃度プロファイルを示すグラ
フである。
【符号の説明】
1 ガリウム砒素基板 2 チャンバー 3 加熱台 4 反応ガス 5 電極

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板表面を保護膜で被覆して熱処
    理する工程を有する半導体装置の製造方法において、 プラズマCVD法の励起用高周波電源の周波数を制御す
    ることにより、圧縮内部応力を有する前記保護膜を形成
    する工程を含むことを特徴とする半導体装置の製造方
    法。
  2. 【請求項2】 請求項1記載の半導体装置の製造方法に
    おいて、 前記半導体基板表面に不純物イオンを注入する工程と、 該不純物イオンを注入した半導体基板表面に、前記保護
    膜を形成する工程と、 前記注入した不純物イオンの活性化のための熱処理を行
    う工程とを含むことを特徴とする半導体装置の製造方
    法。
  3. 【請求項3】 請求項1乃至2記載の半導体装置の製造
    方法において、前記半導体基板が、ガリウムおよび砒素
    を含むことと、反応ガスが、モノシランおよびアンモニ
    アを含むことと、前記励起用高周波電源の周波数が、3
    80KHzであることを特徴とする半導体装置の製造方
    法。
JP13437397A 1997-05-08 1997-05-08 半導体装置の製造方法 Expired - Lifetime JP3607040B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13437397A JP3607040B2 (ja) 1997-05-08 1997-05-08 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13437397A JP3607040B2 (ja) 1997-05-08 1997-05-08 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH10308389A true JPH10308389A (ja) 1998-11-17
JP3607040B2 JP3607040B2 (ja) 2005-01-05

Family

ID=15126882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13437397A Expired - Lifetime JP3607040B2 (ja) 1997-05-08 1997-05-08 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3607040B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020080156A1 (ja) * 2018-10-19 2020-04-23 東京エレクトロン株式会社 シリコン窒化膜の成膜方法、および成膜装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020080156A1 (ja) * 2018-10-19 2020-04-23 東京エレクトロン株式会社 シリコン窒化膜の成膜方法、および成膜装置

Also Published As

Publication number Publication date
JP3607040B2 (ja) 2005-01-05

Similar Documents

Publication Publication Date Title
US7429540B2 (en) Silicon oxynitride gate dielectric formation using multiple annealing steps
US4900591A (en) Method for the deposition of high quality silicon dioxide at low temperature
US5834363A (en) Method of manufacturing semiconductor wafer, semiconductor wafer manufactured by the same, semiconductor epitaxial wafer, and method of manufacturing the semiconductor epitaxial wafer
US8012822B2 (en) Process for forming dielectric films
JP2002505531A5 (ja)
JP2789587B2 (ja) 絶縁薄膜の製造方法
US9431238B2 (en) Reactive curing process for semiconductor substrates
US20050130438A1 (en) Method of fabricating a dielectric layer for a semiconductor structure
JPH10308389A (ja) 半導体装置の製造方法
US6238737B1 (en) Method for protecting refractory metal thin film requiring high temperature processing in an oxidizing atmosphere and structure formed thereby
Ditchfield et al. Rapid thermal processing: Fixing problems with the concept of thermal budget
JP2001110750A5 (ja)
JP3576323B2 (ja) 化合物半導体の熱処理方法
US8216921B2 (en) Method for production of silicon wafer for epitaxial substrate and method for production of epitaxial substrate
JP4032889B2 (ja) 絶縁膜の形成方法
US7244667B2 (en) Method and device for the production of thin epitaxial semiconductor layers
US6221793B1 (en) Process for forming PECVD undoped oxide with a super low deposition rate on a single state deposition
US7008852B2 (en) Discontinuous dielectric interface for bipolar transistors
US5162242A (en) Method for annealing compound semiconductor devices
JP2581281B2 (ja) 化合物半導体装置の製造方法
JPS60227416A (ja) 半導体基板のアニ−ル方法
CN117476543A (zh) 碳化硅半导体结构及其制备方法、碳化硅半导体器件
Yin et al. Selective Crystallization of A-Si: H Films onGlass
JPH0778991A (ja) 半導体装置および半導体装置の製造方法
KR20260057032A (ko) 에피택셜 웨이퍼의 제조방법

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040921

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041006

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121015

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131015

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term