JPH10308397A - 電極端子及びその製造方法 - Google Patents
電極端子及びその製造方法Info
- Publication number
- JPH10308397A JPH10308397A JP9114902A JP11490297A JPH10308397A JP H10308397 A JPH10308397 A JP H10308397A JP 9114902 A JP9114902 A JP 9114902A JP 11490297 A JP11490297 A JP 11490297A JP H10308397 A JPH10308397 A JP H10308397A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- alumina
- copper
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
- H10P74/23—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by multiple measurements, corrections, marking or sorting processes
- H10P74/235—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by multiple measurements, corrections, marking or sorting processes comprising optical enhancement of defects or not-directly-visible states
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
- H10P14/412—Deposition of metallic or metal-silicide materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/60—Wet etching
- H10P50/66—Wet etching of conductive or resistive materials
- H10P50/663—Wet etching of conductive or resistive materials by chemical means only
- H10P50/667—Wet etching of conductive or resistive materials by chemical means only by liquid etching only
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
- H10W20/082—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts the openings being tapered via holes
Landscapes
- Manufacturing Of Printed Circuit Boards (AREA)
- Liquid Crystal (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Gas-Filled Discharge Tubes (AREA)
Abstract
(57)【要約】
【課題】 電極端子の端子だしの技術として用いられる
ラップ工程は、熟練を要求される上、取りしろを設ける
必要があり、工程に長時間を要する。 【解決手段】 導体基板３１上に導体パターン３２を形
成する工程と、導体３２上に視覚的に色の違う金属パタ
ーン３３を形成する工程と、導体３２と金属膜３３のパ
ターン上に保護膜として絶縁体３４を製膜する工程と、
エッチングにより保護膜３４をパターン化する工程とを
備え、保護膜３４のパターン化工程に於いて金属膜３３
がエッチングされ導体３２が露出した段階で前記エッチ
ングを終了する電極端子製造方法。
ラップ工程は、熟練を要求される上、取りしろを設ける
必要があり、工程に長時間を要する。 【解決手段】 導体基板３１上に導体パターン３２を形
成する工程と、導体３２上に視覚的に色の違う金属パタ
ーン３３を形成する工程と、導体３２と金属膜３３のパ
ターン上に保護膜として絶縁体３４を製膜する工程と、
エッチングにより保護膜３４をパターン化する工程とを
備え、保護膜３４のパターン化工程に於いて金属膜３３
がエッチングされ導体３２が露出した段階で前記エッチ
ングを終了する電極端子製造方法。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜で形成された
電極端子と、その製造方法に関するものである。
電極端子と、その製造方法に関するものである。
【０００２】
【従来の技術】従来、薄膜で電極端子を形成する場合に
は、シリコンなどの基板に銅などの導電性の金属をめっ
き、スパッタリング等の方法で製膜し、ポジ型フォトレ
ジストを用いてパターンを形成し、ウェットエッチング
或いはイオンミリング等のドライエッチング法により導
電性金属をパターン化する。その後、アルミナ等の保護
膜を設け、ラップして金属端子部を露出させるという方
法が主であった。薄膜パターンが複雑な場合、途中でア
ルミナなどを絶縁層として用いる場合もある。
は、シリコンなどの基板に銅などの導電性の金属をめっ
き、スパッタリング等の方法で製膜し、ポジ型フォトレ
ジストを用いてパターンを形成し、ウェットエッチング
或いはイオンミリング等のドライエッチング法により導
電性金属をパターン化する。その後、アルミナ等の保護
膜を設け、ラップして金属端子部を露出させるという方
法が主であった。薄膜パターンが複雑な場合、途中でア
ルミナなどを絶縁層として用いる場合もある。
【０００３】
【発明が解決しようとする課題】ところが、ラップによ
り金属端子を露出させるためには、取りしろが必要とな
り、金属端子及び保護膜の厚さをその分厚めに設定しな
くてはならない。膜厚が厚くなると製膜、パターン化に
長時間を有する。特にドライエッチングはフォトレジス
トの耐久時間に限りがあるため、場合によっては工程を
数回に分けなくてはならない等の問題点があった。
り金属端子を露出させるためには、取りしろが必要とな
り、金属端子及び保護膜の厚さをその分厚めに設定しな
くてはならない。膜厚が厚くなると製膜、パターン化に
長時間を有する。特にドライエッチングはフォトレジス
トの耐久時間に限りがあるため、場合によっては工程を
数回に分けなくてはならない等の問題点があった。
【０００４】そのためラップでなく、保護膜をエッチン
グすることにより金属端子を露出させる方法が考えられ
る。その場合、取りしろ分を確保する必要がなくなるた
め、前述した問題は無くなる。
グすることにより金属端子を露出させる方法が考えられ
る。その場合、取りしろ分を確保する必要がなくなるた
め、前述した問題は無くなる。
【０００５】しかし、保護膜をドライエッチングする場
合、アルミナは透明であるため、エッチングの終端の検
出が困難である。
合、アルミナは透明であるため、エッチングの終端の検
出が困難である。
【０００６】ウェットエッチングによる場合は、通常ア
ルミナのエッチング溶液としては燐酸が有効であるが、
燐酸は電極端子である銅もエッチングするため、銅パタ
ーンを保護するためには銅とアルミナのあいだに有効な
ストッパーが必要である。また、アルミナのサイドもエ
ッチングされるため、レジストとの密着強度が要求され
る。
ルミナのエッチング溶液としては燐酸が有効であるが、
燐酸は電極端子である銅もエッチングするため、銅パタ
ーンを保護するためには銅とアルミナのあいだに有効な
ストッパーが必要である。また、アルミナのサイドもエ
ッチングされるため、レジストとの密着強度が要求され
る。
【０００７】そこで、本発明は、上記従来の方法の問題
点を解決し、比較的簡単な方法で良好な電極端子を製造
する方法を提供することを目的とする。
点を解決し、比較的簡単な方法で良好な電極端子を製造
する方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】この目的を達成するた
め、請求項１記載の電極端子製造方法は、基板上に導体
として銅を製膜する工程と、前記銅膜をパターン化する
工程と、前記銅パターン上に銀を製膜する工程と、前記
銀膜をパターン化する工程と、前記銀パターン上にアル
ミナを製膜する工程と、燐酸に浸漬しアルミナ膜をパタ
ーン化する工程とを備えた方法である。
め、請求項１記載の電極端子製造方法は、基板上に導体
として銅を製膜する工程と、前記銅膜をパターン化する
工程と、前記銅パターン上に銀を製膜する工程と、前記
銀膜をパターン化する工程と、前記銀パターン上にアル
ミナを製膜する工程と、燐酸に浸漬しアルミナ膜をパタ
ーン化する工程とを備えた方法である。
【０００９】
【発明の実施の形態】以下に、本発明の実施の形態を図
面を参照して説明する。
面を参照して説明する。
【００１０】本発明の電極端子の製造方法は、基板上に
導体として銅を製膜する工程と、前記銅膜をパターン化
する工程と、前記銅パターン上に銀を製膜する工程と、
前記銀膜をパターン化する工程と、前記銀パターン上に
アルミナを製膜する工程と、燐酸に浸漬しアルミナ膜を
パターン化する工程とからなる。この時、銀膜が燐酸に
よるエッチングのストッパーとして作用し、銅パターン
が保護される。
導体として銅を製膜する工程と、前記銅膜をパターン化
する工程と、前記銅パターン上に銀を製膜する工程と、
前記銀膜をパターン化する工程と、前記銀パターン上に
アルミナを製膜する工程と、燐酸に浸漬しアルミナ膜を
パターン化する工程とからなる。この時、銀膜が燐酸に
よるエッチングのストッパーとして作用し、銅パターン
が保護される。
【００１１】本発明の電極端子の製造方法は、基板上に
導体として銅を製膜する工程と、前記銅膜をパターン化
する工程と、前記銅パターン上に銀を製膜する工程と、
前記銀膜をパターン化する工程と、前記銀パターン上に
アルミナを製膜する工程と、前記アルミナ膜上に酸化シ
リコンを製膜する工程と、前記酸化シリコン膜をパター
ン化する工程と、燐酸に浸漬しアルミナ膜をパターン化
する工程とからなる。この時、酸化シリコンのパターン
がメタルマスクとして作用し、アルミナのサイドエッチ
ングが抑制される。また、銀膜が燐酸によるエッチング
のストッパーとして作用し、銅パターンが保護される。
導体として銅を製膜する工程と、前記銅膜をパターン化
する工程と、前記銅パターン上に銀を製膜する工程と、
前記銀膜をパターン化する工程と、前記銀パターン上に
アルミナを製膜する工程と、前記アルミナ膜上に酸化シ
リコンを製膜する工程と、前記酸化シリコン膜をパター
ン化する工程と、燐酸に浸漬しアルミナ膜をパターン化
する工程とからなる。この時、酸化シリコンのパターン
がメタルマスクとして作用し、アルミナのサイドエッチ
ングが抑制される。また、銀膜が燐酸によるエッチング
のストッパーとして作用し、銅パターンが保護される。
【００１２】本発明の電極端子製造方法は、基板上に導
体として銅を製膜する工程と、前記銅膜上に銀を製膜す
る工程と、前記銅膜と銀膜をパターン化する工程と、前
記銅と前記銀のパターン上にアルミナを製膜する工程
と、燐酸に浸漬しアルミナ膜をパターン化する工程とか
らなる。この時、銀膜が燐酸によるエッチングのストッ
パーとして作用し、銅パターンが保護される。
体として銅を製膜する工程と、前記銅膜上に銀を製膜す
る工程と、前記銅膜と銀膜をパターン化する工程と、前
記銅と前記銀のパターン上にアルミナを製膜する工程
と、燐酸に浸漬しアルミナ膜をパターン化する工程とか
らなる。この時、銀膜が燐酸によるエッチングのストッ
パーとして作用し、銅パターンが保護される。
【００１３】本発明の電極端子製造方法は、基板上に導
体として銅を製膜する工程と、前記銅膜上に銀を製膜す
る工程と、前記銅膜と銀膜をパターン化する工程と、前
記銅と前記銀のパターン上にアルミナを製膜する工程
と、前記アルミナ膜上に酸化シリコンを製膜する工程
と、前記酸化シリコン膜をパターン化する工程と、燐酸
に浸漬しアルミナ膜をパターン化する工程とからなる。
この時、酸化シリコンのパターンがメタルマスクとして
作用し、アルミナのサイドエッチングが抑制される。ま
た、銀膜が燐酸によるエッチングのストッパーとして作
用し、銅パターンが保護される。
体として銅を製膜する工程と、前記銅膜上に銀を製膜す
る工程と、前記銅膜と銀膜をパターン化する工程と、前
記銅と前記銀のパターン上にアルミナを製膜する工程
と、前記アルミナ膜上に酸化シリコンを製膜する工程
と、前記酸化シリコン膜をパターン化する工程と、燐酸
に浸漬しアルミナ膜をパターン化する工程とからなる。
この時、酸化シリコンのパターンがメタルマスクとして
作用し、アルミナのサイドエッチングが抑制される。ま
た、銀膜が燐酸によるエッチングのストッパーとして作
用し、銅パターンが保護される。
【００１４】本発明の電極端子製造方法は、基板上に導
体パターンを形成する工程と、前記導体上に前記導体と
視覚的に色の違う金属パターンを形成する工程と、前記
導体と前記金属膜のパターン上に保護膜として絶縁体を
製膜する工程と、ドライエッチングにより前記保護膜を
パターン化する工程とからなり、前記保護膜のパターン
化工程に於いて前記金属膜がエッチングされ前記導体が
露出した段階でドライエッチングを終了する。前記金属
膜と前記導体は色が異なるため、前記導体の露出は肉眼
或いは顕微鏡により容易に確認できる。
体パターンを形成する工程と、前記導体上に前記導体と
視覚的に色の違う金属パターンを形成する工程と、前記
導体と前記金属膜のパターン上に保護膜として絶縁体を
製膜する工程と、ドライエッチングにより前記保護膜を
パターン化する工程とからなり、前記保護膜のパターン
化工程に於いて前記金属膜がエッチングされ前記導体が
露出した段階でドライエッチングを終了する。前記金属
膜と前記導体は色が異なるため、前記導体の露出は肉眼
或いは顕微鏡により容易に確認できる。
【００１５】更に前記導体として銅を、前記金属膜とし
てクロムを、前記保護膜としてアルミナを用いる。
てクロムを、前記保護膜としてアルミナを用いる。
【００１６】本発明の電極端子は、上記の電極端子製造
方法により形成される。
方法により形成される。
【００１７】本発明の電極端子製造方法は、基板上に導
体として銅を製膜する工程と、前記銅膜上にクロムを製
膜する工程と、前記銅膜とクロム膜をパターン化する工
程と、前記導体と前記クロムのパターン上にアルミナを
製膜する工程と、ドライエッチングにより前記アルミナ
膜をパターン化し前記クロム膜がエッチングされ前記導
体が露出した段階でドライエッチングを終了する工程
と、第２の導体として銅を製膜する工程と、前記第２の
導体上に銀を製膜する工程と、前記銅膜と前記銀膜をパ
ターン化する工程と、第２のアルミナ膜を製膜する工程
と、前記第２のアルミナ膜上に酸化シリコンを製膜する
工程と、前記酸化シリコン膜をパターン化する工程と、
燐酸に浸漬しアルミナ膜をパターン化する工程とからな
る。
体として銅を製膜する工程と、前記銅膜上にクロムを製
膜する工程と、前記銅膜とクロム膜をパターン化する工
程と、前記導体と前記クロムのパターン上にアルミナを
製膜する工程と、ドライエッチングにより前記アルミナ
膜をパターン化し前記クロム膜がエッチングされ前記導
体が露出した段階でドライエッチングを終了する工程
と、第２の導体として銅を製膜する工程と、前記第２の
導体上に銀を製膜する工程と、前記銅膜と前記銀膜をパ
ターン化する工程と、第２のアルミナ膜を製膜する工程
と、前記第２のアルミナ膜上に酸化シリコンを製膜する
工程と、前記酸化シリコン膜をパターン化する工程と、
燐酸に浸漬しアルミナ膜をパターン化する工程とからな
る。
【００１８】本発明の電極端子は、上記の電極端子製造
方法により形成される。
方法により形成される。
【００１９】
【実施例】本発明の電極端子製造方法に関する第１及び
第２の実施例について説明する。
第２の実施例について説明する。
【００２０】先ず、本発明の電極端子製造方法に関する
第１の実施例について説明する。
第１の実施例について説明する。
【００２１】図１は、第１の実施例を説明するものであ
り、本発明の電極製造方法を示すための、断面概略図で
ある。
り、本発明の電極製造方法を示すための、断面概略図で
ある。
【００２２】図１（ａ）に示す基板１１は、ガラス基板
である。図１（ａ）はガラス基板１１上にスパッタリン
グにより形成された厚さ５ミクロンの銅膜１２が、ドラ
イ或いはケミカルエッチングによりパターン化されたも
のである。
である。図１（ａ）はガラス基板１１上にスパッタリン
グにより形成された厚さ５ミクロンの銅膜１２が、ドラ
イ或いはケミカルエッチングによりパターン化されたも
のである。
【００２３】図１（ｂ）は、銅パターン１２上に銀膜１
３がスパッタリングにより１ミクロン形成されたもので
ある。
３がスパッタリングにより１ミクロン形成されたもので
ある。
【００２４】図１（ｃ）は、銀膜１３がイオンミリング
処理によりパターン化されたものである。
処理によりパターン化されたものである。
【００２５】図１（ｄ）は、銀膜１３などの上に、アル
ミナ膜１４が１５ミクロン、ＳｉＯ 2膜１５が１ミクロ
ン、スパッタリングにより形成されたものである。
ミナ膜１４が１５ミクロン、ＳｉＯ 2膜１５が１ミクロ
ン、スパッタリングにより形成されたものである。
【００２６】図１（ｅ）は、ＳｉＯ2膜１５がイオンミ
リング処理によりパターン化されたものである。
リング処理によりパターン化されたものである。
【００２７】図１（ｆ）は、アルミナ膜１４が燐酸を用
いたウェットエッチングによりパターン化されたもので
ある。１６は露出した銀膜１３を示す。
いたウェットエッチングによりパターン化されたもので
ある。１６は露出した銀膜１３を示す。
【００２８】次に、本発明の電極端子製造方法に関する
第２の実施例について説明する。
第２の実施例について説明する。
【００２９】図２は、第２の実施例を説明するものであ
り、本発明の電極製造方法を示すための、断面概略図で
ある。
り、本発明の電極製造方法を示すための、断面概略図で
ある。
【００３０】図２（ａ）に示す基板１１は、ガラス基板
である。図２（ａ）はガラス基板１１上にスパッタリン
グにより厚さ５ミクロンの銅膜１２、及び厚さ１ミクロ
ンの銀膜１３が形成されたものである。
である。図２（ａ）はガラス基板１１上にスパッタリン
グにより厚さ５ミクロンの銅膜１２、及び厚さ１ミクロ
ンの銀膜１３が形成されたものである。
【００３１】図２（ｂ）は、銅膜１２及び銀膜１３がイ
オンミリング処理によりパターン化されたものである。
オンミリング処理によりパターン化されたものである。
【００３２】図２（ｃ）は、銀膜１２などの上に、アル
ミナ膜１４が１５ミクロン、ＳｉＯ 2膜１５が１ミクロ
ン、スパッタリングにより形成されたものである。
ミナ膜１４が１５ミクロン、ＳｉＯ 2膜１５が１ミクロ
ン、スパッタリングにより形成されたものである。
【００３３】図２（ｄ）は、そのＳｉＯ2膜１５がイオ
ンミリング処理によりパターン化されたものである。
ンミリング処理によりパターン化されたものである。
【００３４】図２（ｇ）は、そのアルミナ膜１４を燐酸
を用いたウェットエッチングによりパターン化されたも
のである。ここで１６は露出した銀膜１３である。
を用いたウェットエッチングによりパターン化されたも
のである。ここで１６は露出した銀膜１３である。
【００３５】実施例１及び実施例２に於いて、燐酸を用
いたアルミナのウェットエッチングは以下の要領で行っ
た。
いたアルミナのウェットエッチングは以下の要領で行っ
た。
【００３６】燐酸をガラス容器に入れ、ホットプレート
上で加温する事により液体の温度を７５度Ｃに保ち、液
体温度にむらがないように撹拌する。浸漬した試料の表
面に気泡が付きエッチングを妨害されるのを防ぐため、
試料表面の気泡は定期的に取り除く。
上で加温する事により液体の温度を７５度Ｃに保ち、液
体温度にむらがないように撹拌する。浸漬した試料の表
面に気泡が付きエッチングを妨害されるのを防ぐため、
試料表面の気泡は定期的に取り除く。
【００３７】ここで重要なのは、銀パターン１６の大き
さがアルミナ１４のエッチング部分よりも大きいことで
ある。
さがアルミナ１４のエッチング部分よりも大きいことで
ある。
【００３８】なお、各層の製法や膜厚およびガラス基板
の材質は、ここに記載したものに限られるものではな
い。各層の製膜方法は、蒸着やスパッター、メッキ等様
々な薄膜製法を用いてもよい。
の材質は、ここに記載したものに限られるものではな
い。各層の製膜方法は、蒸着やスパッター、メッキ等様
々な薄膜製法を用いてもよい。
【００３９】さらに、燐酸によるウェットエッチング処
理法は本実施例に限定されるものではない。
理法は本実施例に限定されるものではない。
【００４０】次に本発明の電極端子製造方法に関する第
３及び第４の実施例について説明する。
３及び第４の実施例について説明する。
【００４１】先ず、本発明の電極端子製造方法に関する
第３の実施例について説明する。
第３の実施例について説明する。
【００４２】図３は、第３の実施例を説明するものであ
り、本発明の電極製造方法を示すための、断面概略図で
ある。
り、本発明の電極製造方法を示すための、断面概略図で
ある。
【００４３】図３（ａ）に示す基板２１は、ガラス基板
である。図３（ａ）はガラス基板２１上に、導体膜２２
としてスパッタリングにより形成された厚さ２ミクロン
の銅膜が、ドライ或いはケミカルエッチングによりパタ
ーン化されたのち、金属膜２３として厚さ０．５ミクロ
ンのクロム膜がスパッタリングにより形成され、ドライ
或いはケミカルエッチングによりパターン化されたもの
である。
である。図３（ａ）はガラス基板２１上に、導体膜２２
としてスパッタリングにより形成された厚さ２ミクロン
の銅膜が、ドライ或いはケミカルエッチングによりパタ
ーン化されたのち、金属膜２３として厚さ０．５ミクロ
ンのクロム膜がスパッタリングにより形成され、ドライ
或いはケミカルエッチングによりパターン化されたもの
である。
【００４４】図３（ｂ）は、その金属膜２３等の上に、
アルミナ膜２４が４ミクロン厚でスパッタリングにより
形成されたものである。
アルミナ膜２４が４ミクロン厚でスパッタリングにより
形成されたものである。
【００４５】図３（ｃ）は、そのアルミナ膜２４がイオ
ンミリング処理によりパターン化されたものである。
ンミリング処理によりパターン化されたものである。
【００４６】次に、本発明の電極端子製造方法に関する
第４の実施例について説明する。
第４の実施例について説明する。
【００４７】図４は、第４の実施例を説明するものであ
り、本発明の電極製造方法を示すための、断面概略図で
ある。
り、本発明の電極製造方法を示すための、断面概略図で
ある。
【００４８】図４（ａ）に示す基板２１は、ガラス基板
である。図４（ａ）は、ガラス基板２１上に、導体膜２
２としてスパッタリングにより厚さ２ミクロンの銅膜が
形成された後、金属膜２３として厚さ０．５ミクロンの
クロム膜がスパッタリングにより形成されたものであ
る。
である。図４（ａ）は、ガラス基板２１上に、導体膜２
２としてスパッタリングにより厚さ２ミクロンの銅膜が
形成された後、金属膜２３として厚さ０．５ミクロンの
クロム膜がスパッタリングにより形成されたものであ
る。
【００４９】図４（ｂ）は、導体膜２２及び金属膜２３
がイオンミリング処理によりパターン化されたものであ
る。ここで２５はパターン化された金属膜である。な
お、第３の実施例とのちがいは、第４の実施例では、先
に導体膜２２と金属膜２３を形成した後、双方の膜２
２、２３をパターン化する点である。
がイオンミリング処理によりパターン化されたものであ
る。ここで２５はパターン化された金属膜である。な
お、第３の実施例とのちがいは、第４の実施例では、先
に導体膜２２と金属膜２３を形成した後、双方の膜２
２、２３をパターン化する点である。
【００５０】図４（ｃ）は、アルミナ膜２４が４ミクロ
ン厚でスパッタリングにより形成されたものである。
ン厚でスパッタリングにより形成されたものである。
【００５１】図４（ｄ）は、アルミナ膜２４がイオンミ
リング処理によりパターン化されたものである。
リング処理によりパターン化されたものである。
【００５２】実施例３及び実施例４に於いて、アルミナ
膜２４のパターン化はクロム膜がエッチングされ銅膜が
露出した段階でドライエッチングを終了した。クロム膜
は導体膜２２として形成された銅膜に対し、視覚的に色
が違うため、銅膜の露出は肉眼、或いは顕微鏡により確
認できる。
膜２４のパターン化はクロム膜がエッチングされ銅膜が
露出した段階でドライエッチングを終了した。クロム膜
は導体膜２２として形成された銅膜に対し、視覚的に色
が違うため、銅膜の露出は肉眼、或いは顕微鏡により確
認できる。
【００５３】この時重要なのは金属膜２３の色が導体膜
２２と異なっていることと、金属膜パターン２５の大き
さがアルミナ２４のエッチング部分よりも大きいことで
ある。
２２と異なっていることと、金属膜パターン２５の大き
さがアルミナ２４のエッチング部分よりも大きいことで
ある。
【００５４】なお、各層の製法や膜厚およびガラス基板
２１、導体膜２２、金属膜２３の材質は、ここに記載し
たものに限られるものではない。各層の製膜方法は、蒸
着やスパッター、メッキ等様々な薄膜製法を用いてもよ
い。
２１、導体膜２２、金属膜２３の材質は、ここに記載し
たものに限られるものではない。各層の製膜方法は、蒸
着やスパッター、メッキ等様々な薄膜製法を用いてもよ
い。
【００５５】次に、本発明の電極端子製造方法に関する
第５の実施例について説明する。
第５の実施例について説明する。
【００５６】図５は、第５の実施例を説明するものであ
り、本発明の電極製造方法を示すための、断面概略図で
ある。
り、本発明の電極製造方法を示すための、断面概略図で
ある。
【００５７】基板３１は、ガラス基板である。まずガラ
ス基板３１上に、導体膜３２としてスパッタリングによ
り厚さ１ミクロンの銅膜が形成された後、金属膜３３と
して厚さ０．５ミクロンのクロム膜がスパッタリングに
より形成される。次に導体膜３２及び金属膜３３がイオ
ンミリング処理によりパターン化される。
ス基板３１上に、導体膜３２としてスパッタリングによ
り厚さ１ミクロンの銅膜が形成された後、金属膜３３と
して厚さ０．５ミクロンのクロム膜がスパッタリングに
より形成される。次に導体膜３２及び金属膜３３がイオ
ンミリング処理によりパターン化される。
【００５８】絶縁膜としてアルミナ膜３４が３ミクロン
厚でスパッタリングにより形成される。その後アルミナ
膜３４がイオンミリング処理によりパターン化される。
アルミナ膜３４のパターン化はクロム膜がエッチングさ
れ銅膜が露出した段階でドライエッチングを終了する。
銅膜の露出は肉眼、或いは顕微鏡により確認する。
厚でスパッタリングにより形成される。その後アルミナ
膜３４がイオンミリング処理によりパターン化される。
アルミナ膜３４のパターン化はクロム膜がエッチングさ
れ銅膜が露出した段階でドライエッチングを終了する。
銅膜の露出は肉眼、或いは顕微鏡により確認する。
【００５９】スパッタリングにより厚さ５ミクロンの銅
膜３５、及び厚さ１ミクロンの銀膜３６が形成された
後、銅膜３５及び銀膜３６がイオンミリング処理により
パターン化される。
膜３５、及び厚さ１ミクロンの銀膜３６が形成された
後、銅膜３５及び銀膜３６がイオンミリング処理により
パターン化される。
【００６０】保護膜としてアルミナ膜３７が１５ミクロ
ン、ＳｉＯ2膜３８が１ミクロン、スパッタリングによ
り形成される。
ン、ＳｉＯ2膜３８が１ミクロン、スパッタリングによ
り形成される。
【００６１】メタルマスク膜としてＳｉＯ2膜３８がイ
オンミリング処理によりパターン化された後、アルミナ
膜３７が燐酸を用いたウェットエッチングによりパター
ン化される。燐酸を用いたアルミナ膜３７のウェットエ
ッチングは実施例１及び実施例２と同様に行った。
オンミリング処理によりパターン化された後、アルミナ
膜３７が燐酸を用いたウェットエッチングによりパター
ン化される。燐酸を用いたアルミナ膜３７のウェットエ
ッチングは実施例１及び実施例２と同様に行った。
【００６２】なお、各層の製法や膜厚およびガラス基板
の材質は、ここに記載したものに限られるものではな
い。各層の製膜方法は、蒸着やスパッター、メッキ等様
々な薄膜製法を用いてもよい。
の材質は、ここに記載したものに限られるものではな
い。各層の製膜方法は、蒸着やスパッター、メッキ等様
々な薄膜製法を用いてもよい。
【００６３】この時重要なのは金属膜３３の色が導体膜
３２と異なっていることと、重要なのは、金属膜パター
ンの大きさが絶縁膜３４のエッチング部分よりも大きい
ことである。
３２と異なっていることと、重要なのは、金属膜パター
ンの大きさが絶縁膜３４のエッチング部分よりも大きい
ことである。
【００６４】燐酸を用いたウェットエッチングで重要な
のは、銀パターン３６の大きさがアルミナ膜３７のエッ
チング部分よりも大きいことである。なお、燐酸による
ウェットエッチング処理法は本実施例に限定されるもの
ではない。
のは、銀パターン３６の大きさがアルミナ膜３７のエッ
チング部分よりも大きいことである。なお、燐酸による
ウェットエッチング処理法は本実施例に限定されるもの
ではない。
【００６５】また、絶縁膜３４と保護膜３７のあいだに
回路パターン等のパターン３９を形成させても良い。こ
のパターン３９の材料は任意のものでよいが、銅の場合
は、前記した銅膜３５と同時に形成することが望まし
い。
回路パターン等のパターン３９を形成させても良い。こ
のパターン３９の材料は任意のものでよいが、銅の場合
は、前記した銅膜３５と同時に形成することが望まし
い。
【００６６】さらに、電極端子の形状も本実施例に示さ
れた形状に限定されるものではない。
れた形状に限定されるものではない。
【００６７】
【発明の効果】以上説明してきたように、本発明の電極
端子製造方法を用いることで、ラップ工程なしで端子だ
しができるため、取りしろを設ける必要がなく、従来よ
り短時間で、比較的簡単な方法で良好な電極端子を製造
することができる。
端子製造方法を用いることで、ラップ工程なしで端子だ
しができるため、取りしろを設ける必要がなく、従来よ
り短時間で、比較的簡単な方法で良好な電極端子を製造
することができる。
【図１】本発明の第１の実施例の製造方法を説明するた
めの断面図である。
めの断面図である。
【図２】本発明の第２の実施例の製造方法を説明するた
めの断面図である。
めの断面図である。
【図３】本発明の第３の実施例の製造方法を説明するた
めの断面図である。
めの断面図である。
【図４】本発明の第４の実施例の製造方法を説明するた
めの断面図である。
めの断面図である。
【図５】本発明の第５の実施例の製造方法を説明するた
めの断面図である。
めの断面図である。
１１ 基板 １２ 銅膜 １３ 銀膜 １４ アルミナ膜 １５ ＳｉＯ２膜 １６ 銀パターン ２１ 基板 ２２ 導体膜 ２３ 金属膜 ２４ 保護膜 ２５ 金属膜パターン ３１ 基板 ３２ 導体膜 ３３ 金属膜 ３４ 絶縁膜 ３５ 銅膜 ３６ 銀膜 ３７ アルミナ膜 ３８ ＳｉＯ２膜 ３９ パターン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/92 ６０４Ｒ
Claims (11)
- 【請求項１】 基板上に導体として銅を製膜する工程
と、前記銅膜をパターン化する工程と、前記銅パターン
上に銀を製膜する工程と、前記銀膜をパターン化する工
程と、前記銀パターン上にアルミナを製膜する工程と、
燐酸に浸漬し前記アルミナ膜をパターン化する工程とを
備えたことを特徴とする電極端子製造方法。 - 【請求項２】 基板上に導体として銅を製膜する工程
と、前記銅膜をパターン化する工程と、前記銅パターン
上に銀を製膜する工程と、前記銀膜をパターン化する工
程と、前記銀パターン上にアルミナを製膜する工程と、
前記アルミナ膜上に酸化シリコンを製膜する工程と、前
記酸化シリコン膜をパターン化する工程と、燐酸に浸漬
し前記アルミナ膜をパターン化する工程とを備えたこと
を特徴とする電極端子製造方法。 - 【請求項３】 基板上に導体として銅を製膜する工程
と、前記銅膜上に銀を製膜する工程と、前記銅膜と銀膜
をパターン化する工程と、前記銅と前記銀のパターン上
にアルミナを製膜する工程と、燐酸に浸漬し前記アルミ
ナ膜をパターン化する工程とを備えたことを特徴とする
電極端子製造方法。 - 【請求項４】 基板上に導体として銅を製膜する工程
と、前記銅膜上に銀を製膜する工程と、前記銅膜と銀膜
をパターン化する工程と、前記銅と前記銀のパターン上
にアルミナを製膜する工程と、前記アルミナ膜上に酸化
シリコンを製膜する工程と、前記酸化シリコン膜をパタ
ーン化する工程と、燐酸に浸漬し前記アルミナ膜をパタ
ーン化する工程とを備えたことを特徴とする電極端子製
造方法。 - 【請求項５】 請求項１〜４のいずれかに記載の電極端
子製造方法により製造されたことを特徴とする電極端
子。 - 【請求項６】 基板上に導体パターンを形成する工程
と、前記導体上に前記導体と視覚的に色の違う金属パタ
ーンを形成する工程と、前記導体と前記金属膜のパター
ン上に保護膜として絶縁体を製膜する工程と、エッチン
グにより前記保護膜をパターン化する工程とを備え、前
記保護膜のパターン化工程に於いて前記金属膜がエッチ
ングされ前記導体が露出した段階で前記エッチングを終
了することを特徴とする電極端子製造方法。 - 【請求項７】 前記導体として銅を、前記金属膜として
クロムを、前記保護膜としてアルミナを用いることを特
徴とする請求項６記載の電極端子製造方法。 - 【請求項８】 請求項７記載の電極端子製造方法により
製造されたことを特徴とする電極端子。 - 【請求項９】 基板上に導体として銅を製膜する工程
と、前記銅膜上にクロムを製膜する工程と、前記銅膜と
クロム膜をパターン化する工程と、前記導体と前記クロ
ムのパターン上にアルミナを製膜する工程と、ドライエ
ッチングにより前記アルミナ膜をパターン化し前記クロ
ム膜がエッチングされ前記導体が露出した段階でドライ
エッチングを終了する工程と、エッチングされた部分
に、第２の導体として銅を製膜する工程と、前記第２の
導体上に銀を製膜する工程と、前記銅膜と前記銀膜をパ
ターン化する工程と、そのパターン化された膜の上に第
２のアルミナ膜を製膜する工程と、前記第２のアルミナ
膜上に酸化シリコンを製膜する工程と、前記酸化シリコ
ン膜をパターン化する工程と、燐酸に浸漬し前記第２の
アルミナ膜をパターン化する工程とを備えたことを特徴
とする電極端子製造方法。 - 【請求項１０】 請求項９記載の電極端子製造方法によ
り製造されたことを特徴とする電極端子。 - 【請求項１１】 銀パターンの大きさが燐酸に浸漬され
て形成された、前記アルミナのエッチング部分よりも大
きいことを特徴とする請求項１〜４、６、７、９のいず
れかに記載の電極端子製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9114902A JPH10308397A (ja) | 1997-05-02 | 1997-05-02 | 電極端子及びその製造方法 |
| DE19819517A DE19819517A1 (de) | 1997-05-02 | 1998-04-30 | Elektrodenanschluß und Verfahren zum Herstellen eines solchen |
| KR1019980015839A KR100299875B1 (ko) | 1997-05-02 | 1998-05-02 | 전극단자및전극단자의제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9114902A JPH10308397A (ja) | 1997-05-02 | 1997-05-02 | 電極端子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10308397A true JPH10308397A (ja) | 1998-11-17 |
Family
ID=14649498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9114902A Pending JPH10308397A (ja) | 1997-05-02 | 1997-05-02 | 電極端子及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH10308397A (ja) |
| KR (1) | KR100299875B1 (ja) |
| DE (1) | DE19819517A1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019179831A (ja) * | 2018-03-30 | 2019-10-17 | 新光電気工業株式会社 | 配線基板、配線基板の製造方法 |
| CN111629532A (zh) * | 2020-07-07 | 2020-09-04 | 珠海景旺柔性电路有限公司 | 提升覆盖膜对位精度的加工方法 |
| JP2023511016A (ja) * | 2020-01-23 | 2023-03-16 | ルクセンブルク インスティテュート オブ サイエンス アンド テクノロジー（リスト） | 高い透明性及び高い降伏電圧を伴う、不動態化した透明圧電素子 |
| US12238859B2 (en) | 2021-11-10 | 2025-02-25 | Nitto Denko Corporation | Wiring circuit board |
| US12238858B2 (en) | 2021-11-10 | 2025-02-25 | Nitto Denko Corporation | Wiring circuit board |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04312924A (ja) * | 1990-11-21 | 1992-11-04 | Seiko Instr Inc | 半導体装置の製造方法 |
-
1997
- 1997-05-02 JP JP9114902A patent/JPH10308397A/ja active Pending
-
1998
- 1998-04-30 DE DE19819517A patent/DE19819517A1/de not_active Withdrawn
- 1998-05-02 KR KR1019980015839A patent/KR100299875B1/ko not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019179831A (ja) * | 2018-03-30 | 2019-10-17 | 新光電気工業株式会社 | 配線基板、配線基板の製造方法 |
| JP2023511016A (ja) * | 2020-01-23 | 2023-03-16 | ルクセンブルク インスティテュート オブ サイエンス アンド テクノロジー（リスト） | 高い透明性及び高い降伏電圧を伴う、不動態化した透明圧電素子 |
| CN111629532A (zh) * | 2020-07-07 | 2020-09-04 | 珠海景旺柔性电路有限公司 | 提升覆盖膜对位精度的加工方法 |
| CN111629532B (zh) * | 2020-07-07 | 2021-09-28 | 珠海景旺柔性电路有限公司 | 提升覆盖膜对位精度的加工方法 |
| US12238859B2 (en) | 2021-11-10 | 2025-02-25 | Nitto Denko Corporation | Wiring circuit board |
| US12238858B2 (en) | 2021-11-10 | 2025-02-25 | Nitto Denko Corporation | Wiring circuit board |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100299875B1 (ko) | 2001-11-30 |
| DE19819517A1 (de) | 1998-11-05 |
| KR19980086724A (ko) | 1998-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0082515A2 (en) | Method for forming coplanar conductor/insulator films | |
| JP3418307B2 (ja) | 非プレーナ面を有するウエハのパターン形成による半導体デバイス製造方法 | |
| JPS588579B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| US5091061A (en) | Silicon substrate having porous oxidized silicon layers and its production method | |
| JPH0418457B2 (ja) | ||
| JPH10308397A (ja) | 電極端子及びその製造方法 | |
| KR100253394B1 (ko) | 듀얼 게이트절연막을 가지는 게이트전극의 제조방법 | |
| US4704188A (en) | Wet chemical etching of crxsiynz | |
| JPH0837233A (ja) | 半導体装置の製造方法 | |
| JPS5852341B2 (ja) | 半導体装置の製造方法 | |
| JPS5950095B2 (ja) | 半導体装置の製造方法 | |
| JP3378708B2 (ja) | 回折格子の製造方法 | |
| JPS59926A (ja) | アルミニウム膜の選択エツチング法 | |
| JPS5827664B2 (ja) | 平坦表面を有する装置の製造方法 | |
| JP2533088B2 (ja) | サ−マルヘツドの製造方法 | |
| JPS63202034A (ja) | 半導体装置の製造方法 | |
| KR970015788A (ko) | 메탈층 형성 방법 | |
| KR100206896B1 (ko) | 바이폴라 소자의 컨택형성 방법 | |
| KR100291412B1 (ko) | 포토레지스트도포방법 | |
| KR0171142B1 (ko) | 광로 조절 장치의 콘택홀 배선 방법 | |
| JPS5821310A (ja) | プレ−ナ型磁気バブル素子の製造法 | |
| JPS6140004A (ja) | 抵抗器のパタ−ン形成方法 | |
| JPS6226843A (ja) | 電極金属配線パタ−ンの形成方法 | |
| JPS60207336A (ja) | ホトエツチング用露光方法 | |
| JPS6030101B2 (ja) | パタ−ン形成方法 |