JPH10308447A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH10308447A JPH10308447A JP9115877A JP11587797A JPH10308447A JP H10308447 A JPH10308447 A JP H10308447A JP 9115877 A JP9115877 A JP 9115877A JP 11587797 A JP11587797 A JP 11587797A JP H10308447 A JPH10308447 A JP H10308447A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- etching
- wiring
- resist pattern
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
- H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
- H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
- H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
- H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
- H10P50/267—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
- H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
- H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
- H10P50/267—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas
- H10P50/268—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas of silicon-containing layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
- H10P50/286—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of organic materials
- H10P50/287—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of organic materials by chemical means
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P70/00—Cleaning of wafers, substrates or parts of devices
- H10P70/20—Cleaning during device manufacture
- H10P70/23—Cleaning during device manufacture during, before or after processing of insulating materials
- H10P70/234—Cleaning during device manufacture during, before or after processing of insulating materials the processing being the formation of vias or contact holes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
- H10W20/082—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts the openings being tapered via holes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/906—Cleaning of wafer as interim step
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 絶縁膜に接続孔を形成するためのドライエッ
チングを含む半導体装置の製造方法に関する。 【解決手段】 半導体基板上に、ＡｌまたはＡｌ合金の
配線層上に、レジストパターンを形成する工程とこれを
マスクとして、配線パターンを形成する工程と、配線パ
ターンを覆って半導体基板上に層間絶縁膜を形成する工
程と、層間絶縁膜上にレジスト層を塗布し、パターニン
グすることによって接続孔用レジストパターンを形成す
る工程と、接続孔用レジストパターンをマスクとして層
間絶縁膜をフッ素を含むエッチングガスを用いてドライ
エッチングし、配線パターンに達する接続孔を形成する
工程と、水、アルコール、ピリジンのいずれか、または
これらの組み合わせから成る液体で半導体基板を洗浄す
る工程と、続いて、接続孔用レジストパターンをアッシ
ングする工程とを含む。
チングを含む半導体装置の製造方法に関する。 【解決手段】 半導体基板上に、ＡｌまたはＡｌ合金の
配線層上に、レジストパターンを形成する工程とこれを
マスクとして、配線パターンを形成する工程と、配線パ
ターンを覆って半導体基板上に層間絶縁膜を形成する工
程と、層間絶縁膜上にレジスト層を塗布し、パターニン
グすることによって接続孔用レジストパターンを形成す
る工程と、接続孔用レジストパターンをマスクとして層
間絶縁膜をフッ素を含むエッチングガスを用いてドライ
エッチングし、配線パターンに達する接続孔を形成する
工程と、水、アルコール、ピリジンのいずれか、または
これらの組み合わせから成る液体で半導体基板を洗浄す
る工程と、続いて、接続孔用レジストパターンをアッシ
ングする工程とを含む。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に絶縁膜に接続孔を形成するためのドラ
イエッチングを含む半導体装置の製造方法に関する。
方法に関し、特に絶縁膜に接続孔を形成するためのドラ
イエッチングを含む半導体装置の製造方法に関する。
【０００２】
【従来の技術】多層配線を有する半導体装置において、
配線層間の絶縁は層間絶縁膜によって行われる。配線層
間の電気的接続を形成するために、レジストパターンを
用いて層間絶縁膜を貫通する接続孔が形成される。高い
パターン精度を得るために異方性エッチングまたは等方
性エッチングと異方性エッチングとの組み合わせが用い
られる。層間絶縁膜の異方性エッチングにはＣＦ4 、Ｃ
ＨＦ3 、Ｃ2 Ｆ6 、Ｃ4Ｆ8 等のフッ素を含むエッチン
グガスが用いられる。接続孔形成後、レジストパターン
は除去される。
配線層間の絶縁は層間絶縁膜によって行われる。配線層
間の電気的接続を形成するために、レジストパターンを
用いて層間絶縁膜を貫通する接続孔が形成される。高い
パターン精度を得るために異方性エッチングまたは等方
性エッチングと異方性エッチングとの組み合わせが用い
られる。層間絶縁膜の異方性エッチングにはＣＦ4 、Ｃ
ＨＦ3 、Ｃ2 Ｆ6 、Ｃ4Ｆ8 等のフッ素を含むエッチン
グガスが用いられる。接続孔形成後、レジストパターン
は除去される。
【０００３】ところで、接続孔形成工程終了後、接続孔
部にクラウンと呼ばれる残さが残ることがある。クラウ
ンを残したまま引き続く工程を行うと歩留り低下、信頼
性低下の原因となる。そこでクラウンを除去する種々の
方法が提案されている。
部にクラウンと呼ばれる残さが残ることがある。クラウ
ンを残したまま引き続く工程を行うと歩留り低下、信頼
性低下の原因となる。そこでクラウンを除去する種々の
方法が提案されている。
【０００４】特開平６−３７１８８号は、アルミニウム
配線上のレジストをアッシングする際に、まずレジスト
を部分的にアッシング（ハーフアッシング）し、その後
発煙硝酸により残りのレジストとクラウンを同時に除去
する方法を提案している。
配線上のレジストをアッシングする際に、まずレジスト
を部分的にアッシング（ハーフアッシング）し、その後
発煙硝酸により残りのレジストとクラウンを同時に除去
する方法を提案している。
【０００５】しかしながら、この方法をアルミニウムま
たはアルミニウム合金の層とその上に形成したＴｉ化合
物等のキャップ層とを含む積層配線に適用すると、キャ
ップ層が硝酸によって消失してしまうという問題が生じ
る。
たはアルミニウム合金の層とその上に形成したＴｉ化合
物等のキャップ層とを含む積層配線に適用すると、キャ
ップ層が硝酸によって消失してしまうという問題が生じ
る。
【０００６】特開平６−７７１７８号は、アルミニウム
合金層の上にＴｉＯＮ反射防止膜を積層した配線を有す
る半導体装置の製造方法においてクラウンを除去する方
法を提案している。
合金層の上にＴｉＯＮ反射防止膜を積層した配線を有す
る半導体装置の製造方法においてクラウンを除去する方
法を提案している。
【０００７】レジストパターンを用いて層間絶縁膜を貫
通し、アルミニウム合金層に達する接続孔を形成する
際、接続孔を途中まで形成してから、一旦エッチングを
停止し、酸素プラズマによるアッシングによってレジス
トパターンの側壁を後退させてから、エッチングを再開
する。レジストと接続孔との側壁に形成される再付着物
層を分断することで、その後の硝酸等による再付着物層
の除去を容易にしている。
通し、アルミニウム合金層に達する接続孔を形成する
際、接続孔を途中まで形成してから、一旦エッチングを
停止し、酸素プラズマによるアッシングによってレジス
トパターンの側壁を後退させてから、エッチングを再開
する。レジストと接続孔との側壁に形成される再付着物
層を分断することで、その後の硝酸等による再付着物層
の除去を容易にしている。
【０００８】しかしながら、エッチングの途中でレジス
トパターンを後退させるとエッチングの精度は低下す
る。また、硝酸を用いて再付着物層を除去するとアルミ
ニウム合金層上のＴｉＯＮ反射防止膜等を残しておきた
い場合にも消失してしまう恐れがある。アルミニウム合
金層上にＴｉ化合物等のキャップ層を形成した場合も同
様である。
トパターンを後退させるとエッチングの精度は低下す
る。また、硝酸を用いて再付着物層を除去するとアルミ
ニウム合金層上のＴｉＯＮ反射防止膜等を残しておきた
い場合にも消失してしまう恐れがある。アルミニウム合
金層上にＴｉ化合物等のキャップ層を形成した場合も同
様である。
【０００９】特開平７−９９１８８号は、層間絶縁膜を
貫通してアルミニウム合金層に達する接続孔を形成する
際に、Ｏ2 を含まないガスに窒素を添加してエッチング
を行う方法を提案している。
貫通してアルミニウム合金層に達する接続孔を形成する
際に、Ｏ2 を含まないガスに窒素を添加してエッチング
を行う方法を提案している。
【００１０】アルミニウムがスパッタされて側壁上に再
付着しても再付着物が硬化することを防止できる。エッ
チング後に硝酸洗浄と水洗浄を行う。
付着しても再付着物が硬化することを防止できる。エッ
チング後に硝酸洗浄と水洗浄を行う。
【００１１】しかしながら、この方法をアルミニウム合
金層上にＴｉ合金等のキャップ層を設けた配線構造に適
用すると、硝酸によってキャップ層が消失してしまうと
いう問題が生じる。
金層上にＴｉ合金等のキャップ層を設けた配線構造に適
用すると、硝酸によってキャップ層が消失してしまうと
いう問題が生じる。
【００１２】
【発明が解決しようとする課題】以上説明したように、
従来の技術によれば、絶縁層を貫通して配線層に達する
接続孔をエッチングする際発生するクラウンを除去しよ
うとすると、配線層に影響を与える可能性が高かった。
従来の技術によれば、絶縁層を貫通して配線層に達する
接続孔をエッチングする際発生するクラウンを除去しよ
うとすると、配線層に影響を与える可能性が高かった。
【００１３】本発明の目的は、配線層に与える影響が少
なく、クラウンを有効に除去することの可能な半導体装
置の製造方法を提供することである。
なく、クラウンを有効に除去することの可能な半導体装
置の製造方法を提供することである。
【００１４】
【課題を解決するための手段】本発明の一観点によれ
ば、ａ）半導体基板上に、ＡｌまたはＡｌ合金から成る
層、あるいはＡｌまたはＡｌ合金から成る層とその上に
形成したＴｉまたはＴｉ合金から成る層との積層を含む
配線層を形成する工程と、ｂ）前記配線層上にレジスト
層を塗布し、パターニングすることによって配線用レジ
ストパターンを形成する工程と、ｃ）前記配線用レジス
トパターンをマスクとして、前記配線層をパターニング
することにより配線パターンを形成する工程と、ｄ）前
記配線パターンを覆って前記半導体基板上に層間絶縁膜
を形成する工程と、ｅ）前記層間絶縁膜上にレジスト層
を塗布し、パターニングすることによって接続孔用レジ
ストパターンを形成する工程と、ｆ）前記接続孔用レジ
ストパターンをマスクとして前記層間絶縁膜をフッ素を
含むエッチングガスを用いてドライエッチングし、前記
配線パターンに達する接続孔を形成する工程と、ｇ）工
程ｆ）に続いて水、アルコール、ピリジンのいずれか、
またはこれらの組み合わせから成る液体で前記半導体基
板を洗浄する工程と、ｈ）工程ｇ）に続いて、前記接続
孔用レジストパターンをアッシングする工程とを含む半
導体装置の製造方法が提供される。
ば、ａ）半導体基板上に、ＡｌまたはＡｌ合金から成る
層、あるいはＡｌまたはＡｌ合金から成る層とその上に
形成したＴｉまたはＴｉ合金から成る層との積層を含む
配線層を形成する工程と、ｂ）前記配線層上にレジスト
層を塗布し、パターニングすることによって配線用レジ
ストパターンを形成する工程と、ｃ）前記配線用レジス
トパターンをマスクとして、前記配線層をパターニング
することにより配線パターンを形成する工程と、ｄ）前
記配線パターンを覆って前記半導体基板上に層間絶縁膜
を形成する工程と、ｅ）前記層間絶縁膜上にレジスト層
を塗布し、パターニングすることによって接続孔用レジ
ストパターンを形成する工程と、ｆ）前記接続孔用レジ
ストパターンをマスクとして前記層間絶縁膜をフッ素を
含むエッチングガスを用いてドライエッチングし、前記
配線パターンに達する接続孔を形成する工程と、ｇ）工
程ｆ）に続いて水、アルコール、ピリジンのいずれか、
またはこれらの組み合わせから成る液体で前記半導体基
板を洗浄する工程と、ｈ）工程ｇ）に続いて、前記接続
孔用レジストパターンをアッシングする工程とを含む半
導体装置の製造方法が提供される。
【００１５】クラウンは、層間絶縁膜を貫通して配線層
に達する接続孔のエッチングにおいてオーバーエッチン
グを行う際、配線層の表面がイオンによりスパッタさ
れ、ＡｌやＴｉのフッ化物が接続孔の側壁やレジストパ
ターンの側壁に付着することが原因と考えられる。これ
らの付着物がレジスト剥離のアッシングの際に酸化され
ると、除去が困難な形状不定の安定な酸化物になってし
まう。
に達する接続孔のエッチングにおいてオーバーエッチン
グを行う際、配線層の表面がイオンによりスパッタさ
れ、ＡｌやＴｉのフッ化物が接続孔の側壁やレジストパ
ターンの側壁に付着することが原因と考えられる。これ
らの付着物がレジスト剥離のアッシングの際に酸化され
ると、除去が困難な形状不定の安定な酸化物になってし
まう。
【００１６】ところが、Ａｌのフッ化物ＡｌＦ3 は、２
５℃において水に対する溶解度が０．５５９ｇ／１００
ｍｌあり、水に可溶性である。また、Ｔｉのフッ化物Ｔ
ｉＦ 4 は硫酸、アルコール、ピリジン、水に溶け、分解
されることが知られている。ただし、水を用いる場合に
は水の温度は室温より低いことが好ましい。
５℃において水に対する溶解度が０．５５９ｇ／１００
ｍｌあり、水に可溶性である。また、Ｔｉのフッ化物Ｔ
ｉＦ 4 は硫酸、アルコール、ピリジン、水に溶け、分解
されることが知られている。ただし、水を用いる場合に
は水の温度は室温より低いことが好ましい。
【００１７】アッシングによりＡｌＦ3 やＴｉＦ4 が酸
化される前にＡｌＦ3 やＴｉＦ4 を溶解させ、接続孔側
壁から取り去ることによりクラウンの発生を防止できる
と考えられる。
化される前にＡｌＦ3 やＴｉＦ4 を溶解させ、接続孔側
壁から取り去ることによりクラウンの発生を防止できる
と考えられる。
【００１８】
【発明の実施の形態】以下、図面を参照して本発明の実
施例を説明する。
施例を説明する。
【００１９】図１（Ａ）に示すように、Ｓｉ基板１の表
面上には、絶縁層２が形成されている。絶縁層２は、フ
ィールド酸化膜であってもよいし、Ｓｉ基板１表面部分
にトランジスタ等の回路要素を形成した後、その表面を
覆って形成された層間絶縁膜であってもよい。絶縁層２
は、例えばＳｉＯ2 である。
面上には、絶縁層２が形成されている。絶縁層２は、フ
ィールド酸化膜であってもよいし、Ｓｉ基板１表面部分
にトランジスタ等の回路要素を形成した後、その表面を
覆って形成された層間絶縁膜であってもよい。絶縁層２
は、例えばＳｉＯ2 である。
【００２０】絶縁層２の表面上に、ＴｉＮ膜３ａ、Ａｌ
合金層３ｂ、ＴｉＮ層またはＴｉＷ層３ｃの積層から成
る配線層３が堆積されている。Ａｌ合金は、たとえばＡ
ｌ−Ｓｉ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ等である。な
お、Ａｌ合金の代わりにＡｌを用いてもよい。また、Ｔ
ｉＮ膜の代わりにＴｉＷ等の他のＴｉ合金膜またはＴｉ
膜を用いることもできる。Ｔｉ膜とＴｉＮ膜の積層を用
いてもよい。
合金層３ｂ、ＴｉＮ層またはＴｉＷ層３ｃの積層から成
る配線層３が堆積されている。Ａｌ合金は、たとえばＡ
ｌ−Ｓｉ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ等である。な
お、Ａｌ合金の代わりにＡｌを用いてもよい。また、Ｔ
ｉＮ膜の代わりにＴｉＷ等の他のＴｉ合金膜またはＴｉ
膜を用いることもできる。Ｔｉ膜とＴｉＮ膜の積層を用
いてもよい。
【００２１】配線層３の上に、ノボラックレジスト等の
レジスト膜を塗布し、露光、現像することによってレジ
ストパターン４を作成する。レジストパターン４をエッ
チングマスクとして用い、下の配線層３を異方的にエッ
チングする。この配線層３のエッチングは、たとえば誘
導結合プラズマエッチング装置を用いて行うことができ
る。
レジスト膜を塗布し、露光、現像することによってレジ
ストパターン４を作成する。レジストパターン４をエッ
チングマスクとして用い、下の配線層３を異方的にエッ
チングする。この配線層３のエッチングは、たとえば誘
導結合プラズマエッチング装置を用いて行うことができ
る。
【００２２】図２は、誘導結合プラズマエッチング装置
の構成例を示す。エッチングチャンバ１１は、上部に誘
電体窓板１２を有し、下部にウエハのサセプタとなる底
部電極１３を有する。誘電体窓板１２、底部電極１３を
含むエッチングチャンバ１１は真空排気可能な気密容器
を構成する。底部電極１３には、高周波電源１４から１
３，５６ＭＨｚの高周波電力が供給される。
の構成例を示す。エッチングチャンバ１１は、上部に誘
電体窓板１２を有し、下部にウエハのサセプタとなる底
部電極１３を有する。誘電体窓板１２、底部電極１３を
含むエッチングチャンバ１１は真空排気可能な気密容器
を構成する。底部電極１３には、高周波電源１４から１
３，５６ＭＨｚの高周波電力が供給される。
【００２３】また、誘電体窓板１２の上には、誘導コイ
ル１５が配置されており、誘導コイル１５は高周波電源
１６に接続されている。高周波電源１６は１３．５６Ｍ
Ｈｚの高周波電力を誘導コイル１５に供給する。
ル１５が配置されており、誘導コイル１５は高周波電源
１６に接続されている。高周波電源１６は１３．５６Ｍ
Ｈｚの高周波電力を誘導コイル１５に供給する。
【００２４】図示しないガス導入口から塩素系ガス等の
エッチングガスを導入し、排気口から排気することによ
り、エッチングチャンバ１１内を適当な圧力のエッチン
グガス雰囲気に維持することができる。エッチングガス
を導入した状態で、エッチングチャンバ１１内にＲＦ電
力を供給することにより、プラズマ１９を発生させるこ
とができる。
エッチングガスを導入し、排気口から排気することによ
り、エッチングチャンバ１１内を適当な圧力のエッチン
グガス雰囲気に維持することができる。エッチングガス
を導入した状態で、エッチングチャンバ１１内にＲＦ電
力を供給することにより、プラズマ１９を発生させるこ
とができる。
【００２５】たとえば、エッチングガスとしてＣｌ2 ／
ＢＣｌ3 ／ＣＨＦ3 （流量比：５０／５０／５ｓｃｃ
ｍ）を用い、チャンバ内圧力を１０ｍＴｏｒｒに保ち、
誘導コイル１５に３５０Ｗの高周波電力を供給し、底部
電極１３に１３０Ｗの高周波電力を供給することによっ
て配線層のドライエッチングを行う。
ＢＣｌ3 ／ＣＨＦ3 （流量比：５０／５０／５ｓｃｃ
ｍ）を用い、チャンバ内圧力を１０ｍＴｏｒｒに保ち、
誘導コイル１５に３５０Ｗの高周波電力を供給し、底部
電極１３に１３０Ｗの高周波電力を供給することによっ
て配線層のドライエッチングを行う。
【００２６】このようなドライエッチングにより、図１
（Ａ）に示すように、レジストパターン４の形状に沿っ
た形に配線層３が異方的にエッチングされる。なお、誘
導結合プラズマエッチングの代わりに平行平板型プラズ
マエッチング等の他のドライエッチングを用いてもよ
い。その後、レジストパターン４は除去する。
（Ａ）に示すように、レジストパターン４の形状に沿っ
た形に配線層３が異方的にエッチングされる。なお、誘
導結合プラズマエッチングの代わりに平行平板型プラズ
マエッチング等の他のドライエッチングを用いてもよ
い。その後、レジストパターン４は除去する。
【００２７】図１（Ｂ）に示すように、パターニングし
た配線層３を覆ってＳｉ基板１表面上に層間絶縁膜５を
堆積する。たとえば、ソースガスとしてテトラエキシシ
ラン（ＴＥＯＳ）を用い、プラズマＣＶＤによりＴＥＯ
Ｓ酸化膜を厚さ５００ｎｍ堆積させる。ＴＥＯＳ酸化膜
は、平坦化機能を有し、配線パターン３と比べ平坦化さ
れた表面を形成する。他の種類の酸化膜や酸化窒化膜、
他の絶縁膜、複数の絶縁層の積層等で層間絶縁膜を形成
してもよい。
た配線層３を覆ってＳｉ基板１表面上に層間絶縁膜５を
堆積する。たとえば、ソースガスとしてテトラエキシシ
ラン（ＴＥＯＳ）を用い、プラズマＣＶＤによりＴＥＯ
Ｓ酸化膜を厚さ５００ｎｍ堆積させる。ＴＥＯＳ酸化膜
は、平坦化機能を有し、配線パターン３と比べ平坦化さ
れた表面を形成する。他の種類の酸化膜や酸化窒化膜、
他の絶縁膜、複数の絶縁層の積層等で層間絶縁膜を形成
してもよい。
【００２８】図１（Ｃ）に示すように、層間絶縁膜５表
面上にレジスト膜を塗布し、露光現像することによって
レジストパターン６を形成する。レジストパターン６
は、配線層３上方に接続孔形成用の開口６ａを有する。
面上にレジスト膜を塗布し、露光現像することによって
レジストパターン６を形成する。レジストパターン６
は、配線層３上方に接続孔形成用の開口６ａを有する。
【００２９】図１（Ｄ）に示すように、レジストパター
ン６をエッチングマスクとして用い、層間絶縁膜５に対
してＢＨＦの等方性エッチングを所望の深さ行う。レジ
ストパターン６の開孔６ａ下部の層間絶縁膜がエッチン
グされると共に、等方性エッチングによりレジストパタ
ーン６の下側にもサイドエッチングが進み、ワイングラ
ス状の断面形状７が形成される。この初期エッチングに
おけるエッチング量は、たとえば深さ２００ｎｍ〜４０
０ｎｍにする。
ン６をエッチングマスクとして用い、層間絶縁膜５に対
してＢＨＦの等方性エッチングを所望の深さ行う。レジ
ストパターン６の開孔６ａ下部の層間絶縁膜がエッチン
グされると共に、等方性エッチングによりレジストパタ
ーン６の下側にもサイドエッチングが進み、ワイングラ
ス状の断面形状７が形成される。この初期エッチングに
おけるエッチング量は、たとえば深さ２００ｎｍ〜４０
０ｎｍにする。
【００３０】図１（Ｅ）に示すように、等方性エッチン
グに続き、層間絶縁膜５の異方性ドライエッチングを行
ってワイングラス状の断面形状７の下にほぼ垂直な側壁
を有する接続孔８を形成する。接続孔８のエッチングは
レジストパターン６の開口６ａの形に倣い、下の配線層
３が露出するまで行う。
グに続き、層間絶縁膜５の異方性ドライエッチングを行
ってワイングラス状の断面形状７の下にほぼ垂直な側壁
を有する接続孔８を形成する。接続孔８のエッチングは
レジストパターン６の開口６ａの形に倣い、下の配線層
３が露出するまで行う。
【００３１】この異方性エッチングは、たとえばＣＨ2
Ｆ2 、ＣＦ4 ＋ＣＨＦ3 、Ｃ2 Ｆ6、Ｃ4 Ｆ8 、あるい
はこれらの組み合わせからなるガス等のフッ素を含むガ
スを用いたドライエッチングにより行う。この層間絶縁
膜５に対するドライエッチングは、配線層３が露出した
後は配線層３もエッチしてしまう。
Ｆ2 、ＣＦ4 ＋ＣＨＦ3 、Ｃ2 Ｆ6、Ｃ4 Ｆ8 、あるい
はこれらの組み合わせからなるガス等のフッ素を含むガ
スを用いたドライエッチングにより行う。この層間絶縁
膜５に対するドライエッチングは、配線層３が露出した
後は配線層３もエッチしてしまう。
【００３２】図３は、層間絶縁膜の異方性エッチングを
行うために用いるエッチング装置の例としてマグネトロ
ン反応性イオンエッチング（ＲＩＥ）装置の構成を概略
的に示す。図３（Ａ）に示すように、エッチングチャン
バ２１内の上方には多数のガス吹き出し口を有する上部
電極２２が配置されている。上部電極２２は、電気的に
は例えば接地される。上部電極２２と対向するように、
エッチングチャンバ２１内の下方に下部電極２３が配置
されており、１３．５６ＭＨｚの高周波電源２４に接続
されている。
行うために用いるエッチング装置の例としてマグネトロ
ン反応性イオンエッチング（ＲＩＥ）装置の構成を概略
的に示す。図３（Ａ）に示すように、エッチングチャン
バ２１内の上方には多数のガス吹き出し口を有する上部
電極２２が配置されている。上部電極２２は、電気的に
は例えば接地される。上部電極２２と対向するように、
エッチングチャンバ２１内の下方に下部電極２３が配置
されており、１３．５６ＭＨｚの高周波電源２４に接続
されている。
【００３３】エッチングチャンバ２１の下部には排気口
が設けられ、真空排気装置に接続されている。下部電極
２３の上に、エッチングを行う半導体ウエハ１８を載置
する。さらに、下部電極２３の表面と平行な方向に磁場
Ｂが印加される。
が設けられ、真空排気装置に接続されている。下部電極
２３の上に、エッチングを行う半導体ウエハ１８を載置
する。さらに、下部電極２３の表面と平行な方向に磁場
Ｂが印加される。
【００３４】図３（Ｂ）は、磁場Ｂを形成するための構
成例を示す。図示の構成においては、Ｘ方向に磁場を発
生させるためのＸ軸磁石ＭｘとＹ方向の磁場を発生させ
るためのＹ軸磁石Ｍｙとが組み合わされて配置されてい
る。磁石Ｍｘ、Ｍｙは永久磁石であっても電磁石であっ
てもよい。
成例を示す。図示の構成においては、Ｘ方向に磁場を発
生させるためのＸ軸磁石ＭｘとＹ方向の磁場を発生させ
るためのＹ軸磁石Ｍｙとが組み合わされて配置されてい
る。磁石Ｍｘ、Ｍｙは永久磁石であっても電磁石であっ
てもよい。
【００３５】たとえば、エッチングガスとしてＣＦ4 ／
ＣＨＦ3 ／Ａｒ（流量比：５／３０／６０ｓｃｃｍ）を
用い、チャンバ内圧力２００ｍＴｏｒｒとし、下部電極
２３に７００Ｗの高周波電力を供給し、磁束密度Ｂ＝３
０Ｇａｕｓｓの条件下で層間絶縁膜を貫通する接続孔の
異方性エッチングを行う。
ＣＨＦ3 ／Ａｒ（流量比：５／３０／６０ｓｃｃｍ）を
用い、チャンバ内圧力２００ｍＴｏｒｒとし、下部電極
２３に７００Ｗの高周波電力を供給し、磁束密度Ｂ＝３
０Ｇａｕｓｓの条件下で層間絶縁膜を貫通する接続孔の
異方性エッチングを行う。
【００３６】図１（Ｅ）に示すように、配線層３の表面
が露出するまで層間絶縁膜５をエッチングし、さらにオ
ーバーエッチングを行うと、配線層３の表面がスパッタ
され、接続孔８側壁上にＴｉＦ4 、ＡｌＦ3 等を含んだ
側壁保護膜９が形成される。この側壁保護膜は、異方性
エッチングを行うためには有効なものであるが、酸化さ
れると安定な化合物に変化し、除去が困難となる。すな
わち、クラウンの原因である。
が露出するまで層間絶縁膜５をエッチングし、さらにオ
ーバーエッチングを行うと、配線層３の表面がスパッタ
され、接続孔８側壁上にＴｉＦ4 、ＡｌＦ3 等を含んだ
側壁保護膜９が形成される。この側壁保護膜は、異方性
エッチングを行うためには有効なものであるが、酸化さ
れると安定な化合物に変化し、除去が困難となる。すな
わち、クラウンの原因である。
【００３７】図１（Ｆ）に示すように、半導体ウエハを
水１０中に浸積し、洗浄を行う。水温は室温（２５℃）
より低いことが好ましい。この時、水１０に超音波を印
加し超音波洗浄を行えば、さらに洗浄効果が向上する。
ＴｉＦ4 やＡｌＦ3 は水に可溶もしくは分解可能なた
め、水洗を行うことにより側壁保護膜９は消滅する。
水１０中に浸積し、洗浄を行う。水温は室温（２５℃）
より低いことが好ましい。この時、水１０に超音波を印
加し超音波洗浄を行えば、さらに洗浄効果が向上する。
ＴｉＦ4 やＡｌＦ3 は水に可溶もしくは分解可能なた
め、水洗を行うことにより側壁保護膜９は消滅する。
【００３８】なお、ＴｉＦ4 を除去するためには、水の
ほかアルコール、ピリジンを用いることもできる。アル
コールとしては、メチルアルコール（ＣＨ3 ＯＨ）、エ
チルアルコール（Ｃ2 Ｈ5 ＯＨ）、イソプロピルアルコ
ール｛ＣＨ3 ＣＨ（ＯＨ）ＣＨ3 ｝等を用いることがで
きる。ピリジンとしては、ピリジン（Ｃ5 Ｈ5 Ｎ）、ピ
コリン（メチルピリジン：Ｃ6 Ｈ7 Ｎ）、ルチジン（ジ
メチルピリジン：Ｃ7Ｈ9 Ｎ）、コリジン（エチルメチ
ルピリジン：Ｃ8 Ｈ11Ｎ）や、エチルピリジン、トリメ
チルピリジン、プロピルピリジン、テトラメチルピリジ
ン等を用いることができる。
ほかアルコール、ピリジンを用いることもできる。アル
コールとしては、メチルアルコール（ＣＨ3 ＯＨ）、エ
チルアルコール（Ｃ2 Ｈ5 ＯＨ）、イソプロピルアルコ
ール｛ＣＨ3 ＣＨ（ＯＨ）ＣＨ3 ｝等を用いることがで
きる。ピリジンとしては、ピリジン（Ｃ5 Ｈ5 Ｎ）、ピ
コリン（メチルピリジン：Ｃ6 Ｈ7 Ｎ）、ルチジン（ジ
メチルピリジン：Ｃ7Ｈ9 Ｎ）、コリジン（エチルメチ
ルピリジン：Ｃ8 Ｈ11Ｎ）や、エチルピリジン、トリメ
チルピリジン、プロピルピリジン、テトラメチルピリジ
ン等を用いることができる。
【００３９】水洗浄と、アルコール、ピリジンのいづれ
かを用いた洗浄を組み合わせることにより、側壁保護膜
をより効果的に除去することができよう。また、水とア
ルコール、ピリジンのいずれかを混合した液体を用いて
洗浄行うこともできる。
かを用いた洗浄を組み合わせることにより、側壁保護膜
をより効果的に除去することができよう。また、水とア
ルコール、ピリジンのいずれかを混合した液体を用いて
洗浄行うこともできる。
【００４０】側壁保護膜除去後、半導体ウエハをアッシ
ング装置に搬入し、レジストパターン６を酸素プラズマ
のアッシングにより除去する。
ング装置に搬入し、レジストパターン６を酸素プラズマ
のアッシングにより除去する。
【００４１】図４は、アッシング装置の構成例を概略的
に示す。真空容器３１内にウエハチャック３２が配置さ
れ、その上に半導体ウエハ１８を載置する。真空容器３
１には軸対称な形状に排気孔３５が設けられている。
に示す。真空容器３１内にウエハチャック３２が配置さ
れ、その上に半導体ウエハ１８を載置する。真空容器３
１には軸対称な形状に排気孔３５が設けられている。
【００４２】真空容器３１の上部には、酸素を含むガス
を導入するための石英等で形成されたガス配管３３が接
続されている。ガス配管３３の一部は、マイクロ波キャ
ビティ３４と結合されている。ガス配管３３のマイクロ
波キャビティ３４内の部分でマイクロ波によるプラズマ
３６が発生する。
を導入するための石英等で形成されたガス配管３３が接
続されている。ガス配管３３の一部は、マイクロ波キャ
ビティ３４と結合されている。ガス配管３３のマイクロ
波キャビティ３４内の部分でマイクロ波によるプラズマ
３６が発生する。
【００４３】たとえば、マイクロ波パワー：４００Ｗで
Ｏ2 流量を６ｓｌｍ、Ｎ2 Ｏ流量を０．５ｓｌｍとし、
圧力を４Ｔｏｒｒに保ち、ウエハチャック３２の温度を
２４０℃に設定し、約６０秒間の処理を行うことによ
り、レジストパターン６をアッシングすることができ
る。
Ｏ2 流量を６ｓｌｍ、Ｎ2 Ｏ流量を０．５ｓｌｍとし、
圧力を４Ｔｏｒｒに保ち、ウエハチャック３２の温度を
２４０℃に設定し、約６０秒間の処理を行うことによ
り、レジストパターン６をアッシングすることができ
る。
【００４４】図１（Ｇ）は、このようにしてレジストパ
ターンをアッシングした後の半導体ウエハの構造を示
す。なお、アッシングに続き、レジスト剥離液を用いた
洗浄を行うことが好ましい。たとえばアミン系の有機有
機溶剤による洗浄を行う。アミン系有機溶剤としては、
たとえばモノエタノールアミンとジメチルスルフォキシ
ドの混合液を用いることができる。
ターンをアッシングした後の半導体ウエハの構造を示
す。なお、アッシングに続き、レジスト剥離液を用いた
洗浄を行うことが好ましい。たとえばアミン系の有機有
機溶剤による洗浄を行う。アミン系有機溶剤としては、
たとえばモノエタノールアミンとジメチルスルフォキシ
ドの混合液を用いることができる。
【００４５】なお、ワイングラス形状部分を有する接続
孔を形成する場合を説明したが、異方性エッチングのみ
で層間絶縁膜５の全深さに亘りほぼ垂直な側壁を有する
接続孔を形成してもよい。また、接続孔側壁が傾斜する
ようなエッチングを行ってもよい。
孔を形成する場合を説明したが、異方性エッチングのみ
で層間絶縁膜５の全深さに亘りほぼ垂直な側壁を有する
接続孔を形成してもよい。また、接続孔側壁が傾斜する
ようなエッチングを行ってもよい。
【００４６】その後、上層配線層を堆積し、図１（Ａ）
を参照して説明した工程と同様のパターニング工程を行
って上層配線パターンを形成する。上層配線パターンを
覆って絶縁層を形成する。必要に応じて接続孔形成、上
層配線パターン形成、絶縁層形成の工程を繰り返す。
を参照して説明した工程と同様のパターニング工程を行
って上層配線パターンを形成する。上層配線パターンを
覆って絶縁層を形成する。必要に応じて接続孔形成、上
層配線パターン形成、絶縁層形成の工程を繰り返す。
【００４７】図５は、上述の実施例による接続孔形成工
程と、従来技術による接続孔形成工程を行った場合の実
験結果を示す。
程と、従来技術による接続孔形成工程を行った場合の実
験結果を示す。
【００４８】図５（Ａ）は、接続孔形成用の異方性ドラ
イエッチングの後、水洗を行い、その後アッシングおよ
び剥離液洗浄を行った場合の結果を示すスケッチであ
る。図５（Ｂ）は水洗を行わず、接続孔形成用ドライエ
ッチングに続き、アッシングおよび剥離液洗浄を行った
場合の結果を示すスケッチである。
イエッチングの後、水洗を行い、その後アッシングおよ
び剥離液洗浄を行った場合の結果を示すスケッチであ
る。図５（Ｂ）は水洗を行わず、接続孔形成用ドライエ
ッチングに続き、アッシングおよび剥離液洗浄を行った
場合の結果を示すスケッチである。
【００４９】両図において、サンプルの構成は下地層４
１の上にＡｌ−Ｓｉ−Ｃｕ合金層４２、ＴｉＮ層４３を
堆積し、その上にＴＥＯＳ酸化膜４４によって層間絶縁
膜を形成した構造を有する。この層間絶縁膜４４に、ワ
イングラス型形状４５ａおよびほぼ垂直な側壁４５ｂを
有する接続孔をエッチングによって形成している。
１の上にＡｌ−Ｓｉ−Ｃｕ合金層４２、ＴｉＮ層４３を
堆積し、その上にＴＥＯＳ酸化膜４４によって層間絶縁
膜を形成した構造を有する。この層間絶縁膜４４に、ワ
イングラス型形状４５ａおよびほぼ垂直な側壁４５ｂを
有する接続孔をエッチングによって形成している。
【００５０】図５（Ｂ）に示す従来技術の場合は、ほぼ
垂直な側壁４５ｂ部分にクラウン４７が形成され、さら
にワイングラス状部分に残さ物の堆積４６が認められ
る。これに対し、上述の実施例に従った方法で接続孔を
形成した図５（Ａ）においては、わずかに残さ物４６が
認められるが、接続孔を連続的に取り込むようなクラウ
ンは形成されていない。
垂直な側壁４５ｂ部分にクラウン４７が形成され、さら
にワイングラス状部分に残さ物の堆積４６が認められ
る。これに対し、上述の実施例に従った方法で接続孔を
形成した図５（Ａ）においては、わずかに残さ物４６が
認められるが、接続孔を連続的に取り込むようなクラウ
ンは形成されていない。
【００５１】このように、上述の実施例に従いアッシン
グ前に水洗を行うと、エッチングの副産物である残さ物
を大幅に減少できることが判った。水洗とアルコール、
ピリジンのいずれかによる洗浄を併用すればより効果的
であろう。
グ前に水洗を行うと、エッチングの副産物である残さ物
を大幅に減少できることが判った。水洗とアルコール、
ピリジンのいずれかによる洗浄を併用すればより効果的
であろう。
【００５２】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。たとえば種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
本発明はこれらに制限されるものではない。たとえば種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
【００５３】
【発明の効果】以上説明したように、本発明によれば、
配線層に与える影響が少なく、層間絶縁膜エッチング時
の残さを効率的に除去することができる。
配線層に与える影響が少なく、層間絶縁膜エッチング時
の残さを効率的に除去することができる。
【図１】 本発明の実施例による半導体装置の製造方法
を説明するための半導体ウエハの概略断面図である。
を説明するための半導体ウエハの概略断面図である。
【図２】 本発明の実施例に用いる誘導結合プラズマエ
ッチング装置の構成例を示す概略断面図である。
ッチング装置の構成例を示す概略断面図である。
【図３】 本発明の実施例に用いるマグネトロンＲＩＥ
装置の構成を示す概略断面図および磁石の概略斜視図で
ある。
装置の構成を示す概略断面図および磁石の概略斜視図で
ある。
【図４】 本発明の実施例に用いるマイクロ波アッシン
グ装置の構成を示す概略断面図である。
グ装置の構成を示す概略断面図である。
【図５】 従来技術による接続孔の表面状態と、実施例
による接続孔の表面状態とを比較して示すスケッチであ
る。
による接続孔の表面状態とを比較して示すスケッチであ
る。
１ Ｓｉ基板、 ２ 絶縁膜、 ３ 配線、 ４
レジストパターン、５ 層間絶縁膜、 ６ レジス
トパターン、 ６ａ 開口、 ７ ワイングラス形
状、 ８ 接続孔、 ９ 側壁保護膜、 １０
水
レジストパターン、５ 層間絶縁膜、 ６ レジス
トパターン、 ６ａ 開口、 ７ ワイングラス形
状、 ８ 接続孔、 ９ 側壁保護膜、 １０
水
Claims (6)
- 【請求項１】 ａ）半導体基板上に、ＡｌまたはＡｌ合
金から成る層、あるいはＡｌまたはＡｌ合金から成る層
とその上に形成したＴｉまたはＴｉ合金から成る層との
積層を含む配線層を形成する工程と、 ｂ） 前記配線層上にレジスト層を塗布し、パターニン
グすることによって配線用レジストパターンを形成する
工程と、 ｃ） 前記配線用レジストパターンをマスクとして、前
記配線層をパターニングすることにより配線パターンを
形成する工程と、 ｄ） 前記配線パターンを覆って前記半導体基板上に層
間絶縁膜を形成する工程と、 ｅ） 前記層間絶縁膜上にレジスト層を塗布し、パター
ニングすることによって接続孔用レジストパターンを形
成する工程と、 ｆ） 前記接続孔用レジストパターンをマスクとして前
記層間絶縁膜をフッ素を含むエッチングガスを用いてド
ライエッチングし、前記配線パターンに達する接続孔を
形成する工程と、 ｇ） 工程ｆ）に続いて水、アルコール、ピリジンのい
ずれか、またはこれらの組み合わせから成る液体で前記
半導体基板を洗浄する工程と、 ｈ） 工程ｇ）に続いて、前記接続孔用レジストパター
ンをアッシングする工程とを含む半導体装置の製造方
法。 - 【請求項２】 さらに、ｉ）工程ｈ）に続いて、有機溶
剤から成る液体で前記半導体基板を洗浄する工程を含む
請求項１記載の半導体装置の製造方法。 - 【請求項３】 工程ｇ）が前記液体に超音波を印加して
洗浄を行うことを含む請求項１または２記載の半導体装
置の製造方法。 - 【請求項４】 工程ｇ）において、前記液体として冷水
を用いる請求項１〜３のいずれかに記載の半導体装置の
製造方法。 - 【請求項５】 工程ｅ）が、等方性エッチングを行い、
その後異方性エッチングを行う請求項１〜４のいずれか
に記載の半導体装置の製造方法。 - 【請求項６】 工程ｆ）において、フッ素を含むエッチ
ングガスは、ＣＨ2Ｆ2 、ＣＦ4 、ＣＨＦ3 、Ｃ
2 Ｆ6 、Ｃ4 Ｆ8 あるいはこれらの組み合わせからなる
ガスである請求項１記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11587797A JP3667493B2 (ja) | 1997-05-06 | 1997-05-06 | 半導体装置の製造方法 |
| US09/072,799 US6147003A (en) | 1997-05-06 | 1998-05-05 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11587797A JP3667493B2 (ja) | 1997-05-06 | 1997-05-06 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10308447A true JPH10308447A (ja) | 1998-11-17 |
| JP3667493B2 JP3667493B2 (ja) | 2005-07-06 |
Family
ID=14673386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11587797A Expired - Fee Related JP3667493B2 (ja) | 1997-05-06 | 1997-05-06 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6147003A (ja) |
| JP (1) | JP3667493B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001013415A1 (fr) * | 1999-08-11 | 2001-02-22 | Tokyo Electron Limited | Procede de fabrication d'un dispositif a semi-conducteurs et fabrication dudit dispositif |
| JP2008010833A (ja) * | 2006-05-29 | 2008-01-17 | Nec Electronics Corp | 半導体装置の製造方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6455331B2 (en) * | 1997-10-31 | 2002-09-24 | International Business Machines Corporation | Process of top-surface-metallurgy plate-up bonding and rewiring for multilayer devices |
| EP1049167A3 (en) * | 1999-04-30 | 2007-10-24 | Sel Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US6277757B1 (en) * | 1999-06-01 | 2001-08-21 | Winbond Electronics Corp. | Methods to modify wet by dry etched via profile |
| DE10040465A1 (de) * | 2000-08-18 | 2002-03-07 | Infineon Technologies Ag | Prozessführung für eine Metall/Metall-Kontaktherstellung |
| US7754609B1 (en) * | 2003-10-28 | 2010-07-13 | Applied Materials, Inc. | Cleaning processes for silicon carbide materials |
| WO2008057351A2 (en) * | 2006-11-01 | 2008-05-15 | Applied Materials, Inc. | Methods and apparatus for cleaning chamber components |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2755035B2 (ja) * | 1992-03-28 | 1998-05-20 | ヤマハ株式会社 | 多層配線形成法 |
| KR100235937B1 (ko) * | 1992-03-31 | 1999-12-15 | 김영환 | 반도체소자 제조공정의 비아 콘택형성방법 |
| JPH0637188A (ja) * | 1992-07-13 | 1994-02-10 | Sony Corp | コンタクトホールの形成方法 |
| JPH0677178A (ja) * | 1992-08-26 | 1994-03-18 | Sony Corp | 半導体装置の製造方法 |
| JP3312996B2 (ja) * | 1993-08-02 | 2002-08-12 | 松下電器産業株式会社 | エッチング方法 |
| DE69533823D1 (de) * | 1994-12-29 | 2005-01-05 | St Microelectronics Inc | Elektrische Verbindungsstruktur auf einer integrierten Schaltungsanordnung mit einem Zapfen mit vergrössertem Kopf |
| US5554254A (en) * | 1995-03-16 | 1996-09-10 | Taiwan Semiconductor Manufacturing Company | Post contact layer etch back process which prevents precipitate formation |
| US5670019A (en) * | 1996-02-26 | 1997-09-23 | Taiwan Semiconductor Manufacturing Company Ltd. | Removal process for tungsten etchback precipitates |
-
1997
- 1997-05-06 JP JP11587797A patent/JP3667493B2/ja not_active Expired - Fee Related
-
1998
- 1998-05-05 US US09/072,799 patent/US6147003A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001013415A1 (fr) * | 1999-08-11 | 2001-02-22 | Tokyo Electron Limited | Procede de fabrication d'un dispositif a semi-conducteurs et fabrication dudit dispositif |
| US6548398B1 (en) | 1999-08-11 | 2003-04-15 | Tokyo Electron Limited | Production method of semiconductor device and production device therefor |
| JP2008010833A (ja) * | 2006-05-29 | 2008-01-17 | Nec Electronics Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6147003A (en) | 2000-11-14 |
| JP3667493B2 (ja) | 2005-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20010033061A (ko) | 유기 마스크 적층을 이용한 패턴화된 층의 고온 에칭 방법 | |
| JPH0982687A (ja) | 半導体装置の製造方法 | |
| JP3318801B2 (ja) | ドライエッチング方法 | |
| JP3667493B2 (ja) | 半導体装置の製造方法 | |
| KR20030004962A (ko) | 반도체장치의 제조방법 및 제조장치 | |
| JPS63117423A (ja) | 二酸化シリコンのエツチング方法 | |
| CN1077725C (zh) | 一种在半导体器件中形成精细接触孔的方法 | |
| JPH0613357A (ja) | 半導体装置のエッチング方法 | |
| JP3323190B2 (ja) | ドライエッチング方法、半導体装置の製造方法及びドライエッチング装置 | |
| JPH1041276A (ja) | 半導体装置の製造方法 | |
| JP4343379B2 (ja) | 基板処理方法および基板処理装置ならびにデバイス製造方法 | |
| JP2983356B2 (ja) | 半導体素子の製造方法 | |
| JP2000232096A (ja) | 配線形成法 | |
| JP2004342873A (ja) | 半導体装置およびその製造方法 | |
| JPH0992640A (ja) | プラズマエッチング方法 | |
| JPH11330045A (ja) | 酸化膜及びシリコン層の積層膜のエッチング方法 | |
| JPH11243080A (ja) | 半導体基板のエッチング方法 | |
| JP2003298049A (ja) | 半導体装置の製造方法 | |
| JPH06163538A (ja) | プラズマエッチング方法 | |
| JPH06108272A (ja) | プラズマエッチング方法 | |
| JPH05109673A (ja) | 半導体装置の製造方法 | |
| JPH0689883A (ja) | 接続孔の形成方法 | |
| JPH05217965A (ja) | 半導体装置の製造方法 | |
| JPH05326515A (ja) | 半導体装置の製造方法 | |
| JP2602285B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020423 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050128 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050406 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110415 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120415 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130415 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |