JPH10308564A - Printed wiring board and its manufacturing method - Google Patents

Printed wiring board and its manufacturing method

Info

Publication number
JPH10308564A
JPH10308564A JP9131632A JP13163297A JPH10308564A JP H10308564 A JPH10308564 A JP H10308564A JP 9131632 A JP9131632 A JP 9131632A JP 13163297 A JP13163297 A JP 13163297A JP H10308564 A JPH10308564 A JP H10308564A
Authority
JP
Japan
Prior art keywords
printed wiring
wiring board
mounting
insulating resin
pad group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9131632A
Other languages
Japanese (ja)
Inventor
Masaru Hanamori
優 花森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Avionics Co Ltd
Original Assignee
Nippon Avionics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Avionics Co Ltd filed Critical Nippon Avionics Co Ltd
Priority to JP9131632A priority Critical patent/JPH10308564A/en
Publication of JPH10308564A publication Critical patent/JPH10308564A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0286Programmable, customizable or modifiable circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/141One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 実装形態が異なる表面実装部品を搭載する場
合に、プリント配線板全体を設計しなおしたり全体を製
作しなおすことを不要にし、設計時間を短縮し治工具の
準備を不用あるいは簡単にし、製作費用の増大を抑制す
る。 【解決手段】 表面実装部品の搭載領域を含む一部領域
に積層され一方の面がプリント配線板の表面実装部品用
パッド群に接続され他方の面に実装形態が異なる他の表
面実装部品用パッド群が形成され両パッド群を内層回路
パターンおよびビアホールで接続した補助積層板を有す
る。このプリント配線板は、a)表面実装部品の搭載領
域を含む一部領域に絶縁樹脂層を積層し、b)この絶縁
樹脂層にビアホールおよび回路パターンを形成し、c)
上記a,bの工程を繰り返すことにより前記プリント配
線板の表面実装部品用パッド群を、最上層の絶縁樹脂層
表面に形成した実装形態が異なる他の表面実装部品用の
パッド群に接続する、ことにより製造可能である。
(57) [Summary] [PROBLEMS] When mounting surface mounting components having different mounting forms, it is not necessary to redesign or remanufacture the entire printed wiring board, shortening the design time and preparing jigs and tools. Is unnecessary or simple, and an increase in manufacturing cost is suppressed. SOLUTION: Another surface mounting component pad which is laminated on a partial area including a mounting area of a surface mounting component, one surface of which is connected to a surface mounting component pad group of a printed wiring board and the other surface has a different mounting form. A group is formed, and has an auxiliary laminate in which both pad groups are connected by an inner layer circuit pattern and via holes. This printed wiring board has a) an insulating resin layer laminated on a partial area including a mounting area of a surface mount component, b) a via hole and a circuit pattern formed in the insulating resin layer, c).
By repeating the above steps a and b, the surface mount component pad group of the printed wiring board is connected to another surface mount component pad group formed on the uppermost insulating resin layer surface and having a different mounting form. It can be manufactured by the following.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、実装形態が異な
る表面実装部品を実装できるようにしたプリント配線板
とその製造方法とに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed wiring board on which surface mounting components having different mounting forms can be mounted, and a method of manufacturing the same.

【0002】[0002]

【従来の技術】プリント配線板に実装する表面実装部品
(Surface Mount Device, 以下SMDともいう)には、
その実装形態が異なるものが多種存在する。すなわち同
一機能を有する半導体集積回路素子(以下ICという)
であっても、そのパッケージが異なる場合には、実装形
態が異なる。
2. Description of the Related Art Surface mount devices (hereinafter, also referred to as SMDs) mounted on a printed wiring board include:
There are many types with different implementations. That is, a semiconductor integrated circuit device having the same function (hereinafter referred to as IC)
However, if the packages are different, the mounting form is different.

【0003】例えば厚板状のパッケージの2辺にガルウ
ィング型のピン(リード)を設けたフラットパッケージ
(Dual in Line Package, 以下DIPという)や4辺に
ガルウィング型ピン(リード)を設けたフラットパッケ
ージ(Quad Flat Package,以下QFPという)が広く用
いられている。また実装密度を上げるために、パッケー
ジの下面にピン(リード)を多数起立させたピン・グリ
ッド・アレイ(PinGrid Array, 以下PGAという)
や、パッケージの下面に多数のボール状突部を格子状に
配列したボール・グリッド・アレイ(Ball Grid Array,
以下BGAという)なども用いられる。さらに実装密
度を上げるためにCSP(Chip Scale Package)などの
形態を用いたものもある。
For example, a flat package having a gull-wing type pin (lead) provided on two sides of a thick plate-shaped package (DIP) or a flat package having a gull-wing type pin (lead) provided on four sides. (Quad Flat Package, hereinafter referred to as QFP) is widely used. Also, in order to increase the mounting density, a pin grid array (PGA) with many pins (leads) standing on the lower surface of the package
Also, a ball grid array (Ball Grid Array,
BGA) is also used. In order to further increase the mounting density, there is a type using a form such as a CSP (Chip Scale Package).

【0004】このようにピン(リード)あるいはボール
のように用いる端子形態が異なるものの他に、端子間隔
を変更したものもある。このように端子の形態や端子間
隔の変更などにより実装形態が変化する場合には、従来
は実装形態に対応したプリント配線板を別々に設計し、
異なるプリント配線板を作っていた。
[0004] In addition to terminals having different shapes, such as pins (leads) or balls, there are also terminals having different terminal intervals. In this way, when the mounting form changes due to changes in the terminal form or terminal spacing, conventionally, the printed wiring boards corresponding to the mounting form are separately designed,
I was making different printed wiring boards.

【0005】[0005]

【従来技術の問題点】このように実装形態が異なる表面
実装部品(SMD)を搭載するために、プリント配線板
全体を設計しなおし、新たに製作することは、長い製作
時間を必要とし、治工具など準備が必要になるばかりで
なく、製作費用の大幅な増大を招くことにもなる。
2. Description of the Related Art In order to mount a surface mount component (SMD) having a different mounting form as described above, redesigning and newly manufacturing a printed wiring board requires a long manufacturing time, and requires a long time. Not only is it necessary to prepare tools and the like, but this also leads to a significant increase in manufacturing costs.

【0006】[0006]

【発明の目的】この発明はこのような事情に鑑みなされ
たものであり、実装形態が異なる表面実装部品を搭載す
る場合に、プリント配線板全体を設計しなおしたり全体
を製作しなおすことを不要にし、設計時間を短縮し治工
具の準備を不用あるいは簡単にし、製作費用の増大を抑
制することができるプリント配線板を提供することを第
1の目的とする。またこの発明は、このプリント配線板
の製造方法を提供することを第2の目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of such circumstances, and it is unnecessary to redesign or remanufacture the entire printed wiring board when mounting surface-mounted components having different mounting forms. It is a first object of the present invention to provide a printed wiring board capable of shortening the design time, making the preparation of jigs and tools unnecessary or simple, and suppressing an increase in manufacturing cost. A second object of the present invention is to provide a method for manufacturing the printed wiring board.

【0007】[0007]

【発明の構成】本発明によれば第1の目的は、表面実装
部品を搭載するためのプリント配線板において、表面実
装部品の搭載領域を含む一部領域に積層され一方の面が
前記プリント配線板の表面実装部品用パッド群に接続さ
れ他方の面に実装形態が異なる他の表面実装部品用パッ
ド群が形成され両パッド群を内層回路パターンおよびビ
アホールで接続した補助積層板を有することを特徴とす
るプリント配線板、により達成される。
According to the present invention, a first object of the present invention is to provide a printed wiring board for mounting surface mounted components, wherein the printed wiring board is laminated on a partial area including a mounting area for surface mounted components, and one surface of the printed wiring board is mounted on the printed wiring board. It is characterized by having an auxiliary laminate board connected to the surface mount component pad group of the board and having another surface mount component pad group having a different mounting form formed on the other surface, and connecting both pad groups with an inner layer circuit pattern and via holes. And a printed wiring board.

【0008】また第2の目的は、表面実装部品を搭載す
るためのプリント配線板の製造方法において、a)表面
実装部品の搭載領域を含む一部領域に絶縁樹脂層を積層
し、b)この絶縁樹脂層にビアホールおよび回路パター
ンを形成し、c)上記a,bの工程を繰り返すことによ
り前記プリント配線板の表面実装部品用パッド群を、最
上層の絶縁樹脂層表面に形成した実装形態が異なる他の
表面実装部品用のパッド群に接続する、ことを特徴とす
るプリント配線板の製造方法、により達成される。
A second object of the present invention is to provide a method for manufacturing a printed wiring board for mounting surface-mounted components, comprising the steps of: a) laminating an insulating resin layer on a partial area including a mounting area for surface-mounted components; A via hole and a circuit pattern are formed in the insulating resin layer, and c) the steps a and b are repeated to form a surface mount component pad group of the printed wiring board on the uppermost insulating resin layer surface. It is achieved by a method for manufacturing a printed wiring board, wherein the method is connected to a pad group for another different surface mount component.

【0009】ここに絶縁樹脂層を積層する際には、この
絶縁樹脂層以外の領域の剥離シートを介して剥離用樹脂
を積層することにより、絶縁樹脂層を均一に加圧するこ
とができる。剥離シートに積層した樹脂は補助積層板を
形成した後に剥離シートと共に剥離する。
When the insulating resin layer is laminated here, the insulating resin layer can be uniformly pressed by laminating the release resin through a release sheet in a region other than the insulating resin layer. The resin laminated on the release sheet is released together with the release sheet after forming the auxiliary laminate.

【0010】[0010]

【実施態様】図1は本発明に用いるプリント配線板10
の斜視図、図2は本発明に係る補助積層板を分解して示
す斜視図、図3は製造途中の一工程を示す分解斜視図で
ある。また図4は内層回路パターンの一例を示す図であ
り、プリント配線板上のパッド群と補助積層表面のパッ
ド群との位置を重ならないようにずらして示す。図5は
図4におけるV−V線端面図、図6は図4におけるパッ
ド16Aと24Aとの間の接続を示す展開図である。図
7は製造工程を示す図、図8はフォトビアホールの形成
工程を示す図、図9はレーザービアホールの形成工程を
示す図である。
FIG. 1 shows a printed wiring board 10 used in the present invention.
FIG. 2 is an exploded perspective view showing an auxiliary laminate according to the present invention, and FIG. 3 is an exploded perspective view showing one process during the production. FIG. 4 is a diagram showing an example of the inner layer circuit pattern, in which the positions of the pads on the printed wiring board and the pads on the auxiliary laminated surface are shifted so as not to overlap. FIG. 5 is an end view taken along line VV in FIG. 4, and FIG. 6 is a developed view showing the connection between the pads 16A and 24A in FIG. 7 is a diagram showing a manufacturing process, FIG. 8 is a diagram showing a photo via hole forming process, and FIG. 9 is a diagram showing a laser via hole forming process.

【0011】図1に示すプリント配線板10は、DIP
型のICなどの第1の表面実装部品(SMD)12を搭
載可能である。すなわちこの第1SMD12はガルウィ
ング型の多数のリード14を2辺に持ったDIP型パッ
ケージを持ち、プリント配線板10の表面にはこの第1
SMD12のリード14に対応する位置にパッド16が
形成されている。これらのパッド16はリード14の間
隔に一致する間隔に形成され、群(以下第1パッド群と
いう)18を形成する。
A printed wiring board 10 shown in FIG.
A first surface-mounted component (SMD) 12 such as a mold IC can be mounted. That is, the first SMD 12 has a DIP type package having a large number of gull-wing type leads 14 on two sides, and the first
A pad 16 is formed at a position corresponding to the lead 14 of the SMD 12. These pads 16 are formed at intervals corresponding to the intervals between the leads 14 and form a group (hereinafter referred to as a first pad group) 18.

【0012】この発明では、この第1パッド群18を含
む一部領域20に図2に示すように補助積層板22を積
層し、この補助積層板22の表面に格子状に配列した多
数のパッド24からなる第2パッド群26を形成し、後
記するようにこの補助積層板22の内層回路パターンと
ビアホール(ビヤホール、バイヤホールともいう)とで
第1パッド群18と第2パッド群26とを接続したもの
である。そしてこの第2パッド群26には、第1SMD
12とは実装形態が異なる第2SMD28を実装可能に
したものである。ここに第2SMD28としては、例え
ばボール・グリッド・アレイ構造の端子群を持つものが
使用できる。
According to the present invention, as shown in FIG. 2, an auxiliary laminate 22 is laminated on the partial area 20 including the first pad group 18, and a large number of pads are arranged on the surface of the auxiliary laminate 22 in a grid pattern. 24, a first pad group 18 and a second pad group 26 are formed by the inner layer circuit pattern of the auxiliary laminate 22 and via holes (also referred to as via holes or via holes) as described later. Connected. The second pad group 26 includes the first SMD
12, a second SMD 28 having a different mounting form can be mounted. Here, as the second SMD 28, for example, one having a terminal group having a ball grid array structure can be used.

【0013】次にこの補助積層板22の製造方法を図3
〜9を用いて説明する。図7の工程図に示すように、ま
ず図1に示したような基板となるプリント配線板10を
用意し(図7のステップ100)、第1SMD12の搭
載領域20(図2,3参照)以外の領域に剥離シート3
0を貼る(ステップ102)。そして搭載領域20の形
状に切った絶縁樹脂シート32を搭載領域20に重ね、
この搭載領域20の部分を切り抜いた絶縁樹脂シート3
4を搭載領域20以外の領域に重ねる(ステップ10
4)。そしてこれらをプレス機によって熱圧着する(ス
テップ106)。
Next, a method of manufacturing the auxiliary laminate 22 will be described with reference to FIG.
This will be described with reference to FIGS. As shown in the process diagram of FIG. 7, first, a printed wiring board 10 to be a substrate as shown in FIG. 1 is prepared (Step 100 in FIG. 7), and the mounting area 20 of the first SMD 12 (see FIGS. Release sheet 3 in the area of
0 is attached (step 102). Then, the insulating resin sheet 32 cut into the shape of the mounting area 20 is stacked on the mounting area 20,
Insulating resin sheet 3 cut out from this mounting area 20
4 on an area other than the mounting area 20 (step 10).
4). And these are thermocompression-bonded with a press machine (step 106).

【0014】熱圧着した絶縁樹脂シート32には後記す
るようにビアホール50が形成され、またこの絶縁樹脂
シート32の表面に回路パターン(内層回路パターン)
52が形成される(ステップ108)。絶縁樹脂シート
の積層(ステップ104)、熱圧着(ステップ10
6)、ビアホールおよび回路パターン形成(ステップ1
08)の各工程を複数回繰り返すことにより、最上層に
第2パッド群26を形成すると共に、この第2パッド群
26と第1パッド群18とを接続する(ステップ11
0)。その後剥離シート30をこの剥離シート30の上
に積層した絶縁樹脂シート34と共にプリント配線板1
0から剥せば(ステップ112)、製品が完成する(ス
テップ114)。
As will be described later, via holes 50 are formed in the insulating resin sheet 32 that has been thermocompression-bonded, and circuit patterns (inner circuit patterns) are formed on the surface of the insulating resin sheet 32.
52 are formed (step 108). Lamination of insulating resin sheet (Step 104), thermocompression bonding (Step 10)
6), formation of via holes and circuit patterns (Step 1)
08) is repeated a plurality of times to form the second pad group 26 on the uppermost layer and connect the second pad group 26 to the first pad group 18 (step 11).
0). Thereafter, the release sheet 30 and the insulating resin sheet 34 laminated on the release sheet 30 are combined with the printed wiring board 1.
If it is stripped from 0 (step 112), the product is completed (step 114).

【0015】次にビアホール50と内層回路パターン5
2による第1パッド群18と第2パッド群26との接続
方法を図4〜6を用いて説明する。まずプリント配線板
10のSMD搭載領域20に第1層目の絶縁樹脂シート
32Aを積層し、ビアホール50Aと第1層内層回路パ
ターン52Aを形成する。このビアホール50Aによっ
て第1パッド群18を第1層内層回路パターン52とを
接続する。
Next, the via hole 50 and the inner layer circuit pattern 5
The method of connecting the first pad group 18 and the second pad group 26 by the method 2 will be described with reference to FIGS. First, a first-layer insulating resin sheet 32A is laminated on the SMD mounting area 20 of the printed wiring board 10, and a via hole 50A and a first-layer inner-layer circuit pattern 52A are formed. The first pad group 18 is connected to the first-layer inner-layer circuit pattern 52 by the via hole 50A.

【0016】同様に第2層目の絶縁樹脂シート32Bを
積層し、ビアホール50Bと第2層内層回路パターン5
2Bを形成する。このビアホール50Bによって第1層
内層回路パターン52Aと第2層内層回路パターン52
Bとの接続を行う。同様に第3層目の絶縁樹脂シート3
2Cを積層し、その上面(最上面)に形成した第2パッ
ド群26のパッド24をビアホール50Cによって第2
層内層回路パターン52Bに接続する。
Similarly, a second-layer insulating resin sheet 32B is laminated, and a via hole 50B and a second-layer inner-layer circuit pattern 5 are formed.
Form 2B. The via hole 50B allows the first-layer inner-layer circuit pattern 52A and the second-layer inner-layer circuit pattern 52 to be formed.
Connection with B is performed. Similarly, the third-layer insulating resin sheet 3
2C are stacked, and the pads 24 of the second pad group 26 formed on the upper surface (uppermost surface) thereof are
It is connected to the inner layer circuit pattern 52B.

【0017】このように内層回路パターン52A,52
Bを介してパッド群18と26との対応するパッド同志
16,24を接続する。ここでは絶縁樹脂シート32A
〜Cを3層に積層したが、積層数はパッド数などによっ
て適宜変更してもよいのは勿論である。
As described above, the inner-layer circuit patterns 52A, 52
The corresponding pads 16 and 24 of the pad groups 18 and 26 are connected via B. Here, the insulating resin sheet 32A
Although C is laminated in three layers, the number of layers may be appropriately changed depending on the number of pads and the like.

【0018】次にビアホール50の形成方法を図8およ
び図9を用いて説明する。図8は光硬化性樹脂を用いる
フォトビアホールの形成方法を示すものである。まず基
板60に回路パターン62を形成し(図8のA)、この
上に光硬化性樹脂からなるフォトレジスト64を塗布ま
たは貼る(図8のB)。この光硬化性樹脂64の上にビ
アホールのパターンを焼付けたフォトマスク66を重
ね、紫外線などで露光することにより、フォトレジスト
64にビアホールの潜像を形成する(図8のC)。
Next, a method of forming the via hole 50 will be described with reference to FIGS. FIG. 8 shows a method of forming a photo via hole using a photocurable resin. First, a circuit pattern 62 is formed on a substrate 60 (A in FIG. 8), and a photoresist 64 made of a photocurable resin is applied or pasted thereon (B in FIG. 8). A latent image of the via hole is formed in the photoresist 64 by overlaying a photomask 66 having a via hole pattern baked on the photocurable resin 64 and exposing with a UV ray (C in FIG. 8).

【0019】フォトマスク66を除去し現像した後、未
露光部分(ビアホールのパターン部分)のフォトレジス
ト64を除去すればビアホールのパターンに一致する小
孔68が形成される(図8のD)。この表面に銅めっき
(無電解銅めっきの後で電解銅めっきを行う)を施して
銅めっき層70を形成すれば、下の層の回路パターン6
2と表面の銅めっき層70とを接続するビアホールすな
わちフォトビアホール50aが得られる(図8のE)。
この銅めっき層70には公知のフォトエッチング法によ
り適切な回路パターンあるいはパッド群を形成すればよ
い。
After removing and developing the photomask 66, the photoresist 64 in the unexposed portion (pattern portion of the via hole) is removed to form a small hole 68 corresponding to the pattern of the via hole (D in FIG. 8). If this surface is subjected to copper plating (electroless copper plating is performed after electroless copper plating) to form a copper plating layer 70, the circuit pattern 6 in the lower layer is formed.
A via hole, ie, a photo via hole 50a connecting the second substrate 2 and the copper plating layer 70 on the surface is obtained (E in FIG. 8).
An appropriate circuit pattern or a group of pads may be formed on the copper plating layer 70 by a known photoetching method.

【0020】図9はレーザーを用いるレーザーフォトビ
アの形成方法を示すものである。この方法ではまず基板
60の表面に回路パターン62を形成し(図9のA)、
この上に熱硬化性樹脂層80を圧着する。この樹脂層8
0には銅箔82が積層されている(図9のB)。銅箔8
2には公知のフォトエッチング法によりビアホール用の
小開口部84および所定の回路パターンが形成される
(図9のC)。
FIG. 9 shows a method of forming a laser photovia using a laser. In this method, first, a circuit pattern 62 is formed on the surface of the substrate 60 (FIG. 9A),
The thermosetting resin layer 80 is pressed on this. This resin layer 8
The copper foil 82 is laminated on 0 (FIG. 9B). Copper foil 8
2, a small opening 84 for a via hole and a predetermined circuit pattern are formed by a known photoetching method (C in FIG. 9).

【0021】この銅箔82の上から、各小開口部84を
指向してレーザーが順番に照射される(図9のD)。レ
ーザーは表面の銅箔82を透過しないので、銅箔82が
無い小開口部84を通して熱硬化性樹脂層80を加熱し
消失させる。この結果小開口部84の下に小孔86が形
成される。レーザーは銅箔からなる下の回路パターン6
2を透過できないから、小孔86の底には下の回路パタ
ーン62が現れる。
From above the copper foil 82, a laser is irradiated in order toward each small opening 84 (FIG. 9D). Since the laser does not pass through the copper foil 82 on the surface, the thermosetting resin layer 80 is heated and disappears through the small opening 84 having no copper foil 82. As a result, a small hole 86 is formed below the small opening 84. Laser is the lower circuit pattern 6 made of copper foil
2, the lower circuit pattern 62 appears at the bottom of the small hole 86.

【0022】この積層体に銅めっき88を施せば、小孔
86の内面の銅めっき層により回路パターン62と銅箔
82とを接続するビアホールすなわちレーザービアホー
ル50bが形成される(図9のE)。なお表面の銅箔8
2および銅めっき88には、フォトエッチング法などに
よって所定の回路パターンあるいはパッド群を形成すれ
ばよい。
When copper plating 88 is applied to the laminate, a via hole for connecting the circuit pattern 62 and the copper foil 82, that is, a laser via hole 50b is formed by the copper plating layer on the inner surface of the small hole 86 (E in FIG. 9). . Copper foil 8 on the surface
2 and the copper plating 88 may be formed with a predetermined circuit pattern or pad group by a photoetching method or the like.

【0023】前記実施態様では、第1パッド群18はD
IP型の第1のSMD12を実装し、第2パッド群26
はBGA型の第2SMD28を実装するが、本発明は他
の形態のSMDやリードピッチだけが異なるSMDを搭
載するものにも適用できるのは勿論である。
In the above embodiment, the first pad group 18
The first SMD 12 of the IP type is mounted, and the second pad group 26 is mounted.
Implements the second SMD 28 of the BGA type, but the present invention can of course be applied to other forms of SMD or those equipped with an SMD having only a different lead pitch.

【0024】[0024]

【発明の効果】請求項1の発明は以上のように、一方の
面がプリント配線板の表面実装用パッド群(第1パッド
群)に接続され、他方の面に実装形態が異なる他の表面
実装用パッド群(第2パッド群)が形成され、両パッド
群を内層回路パターンおよびビアホールで接続した補助
積層板を設けているので、実装形態が異なる表面実装部
品を実装する際にプリント配線板全体を設計し製作しな
おす必要がなくなる。このため設計時間を短縮し治工具
の準備を不要あるいは簡単にして製作費用の増大を抑制
することができる。
As described above, according to the first aspect of the present invention, one surface is connected to a surface mounting pad group (first pad group) of a printed wiring board, and the other surface has a different mounting form on the other surface. Since a mounting pad group (second pad group) is formed and an auxiliary laminate connecting both pad groups by an inner layer circuit pattern and via holes is provided, a printed wiring board is mounted when mounting surface mounting components having different mounting forms. There is no need to design and rework the whole. For this reason, it is possible to shorten the design time and to eliminate or simplify the preparation of the jig, thereby suppressing an increase in the production cost.

【0025】請求項2の発明によれば、このプリント配
線板の製造方法が得られる。この場合補助積層板を形成
しない領域(SMDの非搭載領域)には剥離シートを介
して樹脂を積層すれば、均一な圧力で積層することがで
きる(請求項3)。
According to the second aspect of the present invention, there is provided a method for manufacturing a printed wiring board. In this case, by laminating the resin on the area where the auxiliary laminate is not formed (the area where the SMD is not mounted) via the release sheet, the lamination can be performed with a uniform pressure.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に用いるプリント配線板の斜視図FIG. 1 is a perspective view of a printed wiring board used in the present invention.

【図2】本発明の補助積層板を分解して示す斜視図FIG. 2 is an exploded perspective view showing an auxiliary laminate of the present invention.

【図3】製造途中の一工程を示す分解斜視図FIG. 3 is an exploded perspective view showing one process during manufacturing.

【図4】内層回路パターンの一例を示す図FIG. 4 is a diagram showing an example of an inner layer circuit pattern.

【図5】図4におけるV−V線端面図FIG. 5 is an end view taken along line VV in FIG. 4;

【図6】図4におけるパッド16Aと24Aとの間の展
開図
FIG. 6 is a development view between pads 16A and 24A in FIG. 4;

【図7】製造工程を示す図FIG. 7 is a diagram showing a manufacturing process.

【図8】フォトビアホールの形成工程図FIG. 8 is a process diagram of forming a photo via hole.

【図9】レーザービアホールの形成工程図FIG. 9 is a process diagram of forming a laser via hole.

【符号の説明】[Explanation of symbols]

10 プリント配線板 12 第1SMD 14 リード 16 パッド 18 第1パッド群 20 SMD搭載領域 22 補助積層板 26 第2パッド群 28 第2SMD 30 剥離シート 32,34 絶縁樹脂シート(層) 50 ビアホール 52 内層回路パターン REFERENCE SIGNS LIST 10 printed wiring board 12 first SMD 14 lead 16 pad 18 first pad group 20 SMD mounting area 22 auxiliary laminate 26 second pad group 28 second SMD 30 release sheet 32, 34 insulating resin sheet (layer) 50 via hole 52 inner layer circuit pattern

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 表面実装部品を搭載するためのプリント
配線板において、 表面実装部品の搭載領域を含む一部領域に積層され一方
の面が前記プリント配線板の表面実装部品用パッド群に
接続され他方の面に実装形態が異なる他の表面実装部品
用パッド群が形成され両パッド群を内層回路パターンお
よびビアホールで接続した補助積層板を有することを特
徴とするプリント配線板。
1. A printed wiring board for mounting a surface mounted component, wherein the printed wiring board is laminated on a partial area including a mounting area of the surface mounted component, and one surface is connected to a surface mounting component pad group of the printed wiring board. A printed wiring board comprising: a pad group for another surface mount component having a different mounting form formed on the other surface; and an auxiliary laminate connecting both pad groups with an inner layer circuit pattern and via holes.
【請求項2】 表面実装部品を搭載するためのプリント
配線板の製造方法において、 a)表面実装部品の搭載領域を含む一部領域に絶縁樹脂
層を積層し、 b)この絶縁樹脂層にビアホールおよび回路パターンを
形成し、 c)上記a,bの工程を繰り返すことにより前記プリン
ト配線板の表面実装部品用パッド群を、最上層の絶縁樹
脂層表面に形成した実装形態が異なる他の表面実装部品
用のパッド群に接続する、ことを特徴とするプリント配
線板の製造方法。
2. A method of manufacturing a printed wiring board for mounting a surface mount component, comprising: a) laminating an insulating resin layer on a partial area including a mounting area of the surface mount component; and b) forming a via hole in the insulating resin layer. And c) repeating the steps a and b to form a surface mount component pad group of the printed wiring board on the surface of the uppermost insulating resin layer. A method for manufacturing a printed wiring board, wherein the method is connected to a component pad group.
【請求項3】 請求項2の工程a)で絶縁樹脂層を積層
する際に、この絶縁樹脂層以外の領域に剥離シートを介
して樹脂を積層する請求項2のプリント配線板の製造方
法。
3. The method for manufacturing a printed wiring board according to claim 2, wherein when laminating the insulating resin layer in step a) of step 2, the resin is laminated on a region other than the insulating resin layer via a release sheet.
JP9131632A 1997-05-07 1997-05-07 Printed wiring board and its manufacturing method Pending JPH10308564A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9131632A JPH10308564A (en) 1997-05-07 1997-05-07 Printed wiring board and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9131632A JPH10308564A (en) 1997-05-07 1997-05-07 Printed wiring board and its manufacturing method

Publications (1)

Publication Number Publication Date
JPH10308564A true JPH10308564A (en) 1998-11-17

Family

ID=15062596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9131632A Pending JPH10308564A (en) 1997-05-07 1997-05-07 Printed wiring board and its manufacturing method

Country Status (1)

Country Link
JP (1) JPH10308564A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016066799A (en) * 2014-09-25 2016-04-28 株式会社イースタン Semiconductor package substrate and manufacturing method of the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016066799A (en) * 2014-09-25 2016-04-28 株式会社イースタン Semiconductor package substrate and manufacturing method of the same
JP2016184752A (en) * 2014-09-25 2016-10-20 株式会社イースタン Semiconductor package substrate

Similar Documents

Publication Publication Date Title
US6041495A (en) Method of manufacturing a circuit board having metal bumps and a semiconductor device package comprising the same
US7208349B2 (en) Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same
US7506437B2 (en) Printed circuit board having chip package mounted thereon and method of fabricating same
US20040150080A1 (en) Package substrate for electrolytic leadless plating and manufacturing method thereof
CN101166394A (en) Multilayer wiring board mounted with electronic components and manufacturing method thereof
EP0843357B1 (en) Method of manufacturing a grid array semiconductor package
JP2001230513A (en) Printed board and its manufacturing method
JP2001251042A (en) Method of forming land on printed circuit board
JPH1140940A (en) Soldering structure and soldering method for ball grid array type semiconductor package
US6538310B2 (en) LSI package with internal wire patterns to connect and mount bare chip to substrate
EP1951012A1 (en) Method of manufacturing a wiring board including electroplating
JPH10308564A (en) Printed wiring board and its manufacturing method
KR20030011433A (en) Manufacturing method for hidden laser via hole of multi-layered printed circuit board
JP2003152311A (en) Manufacturing method of wiring board
JPH0821648B2 (en) Pinless grid array electrode structure formed by thick film technology
JPH0517709B2 (en)
KR20050073678A (en) Method for manufacturing bga type package
JPH10154766A (en) Manufacture of semiconductor package and semiconductor package
KR20090016257A (en) Package Substrate Removed Plating Leads and Manufacturing Method Thereof
JPH0758244A (en) Semiconductor package and method of manufacturing semiconductor package
KR20030011434A (en) Manufacturing method for hidden laser via hole of multi-layered printed circuit board
KR200257974Y1 (en) Multi-layered printed circuit board having hidden laser via hole
US20050094383A1 (en) Substrate for use in forming electronic package
KR200257975Y1 (en) Multi-layered printed circuit board having hidden laser via hole
KR101149036B1 (en) Imbeded printed circuit board member eqipped with electronic parts and imbeded printed circuit board using the same and manufacturing method of imbeded printed circuit board

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040120