JPH10308564A - プリント配線板とその製造方法 - Google Patents
プリント配線板とその製造方法Info
- Publication number
- JPH10308564A JPH10308564A JP9131632A JP13163297A JPH10308564A JP H10308564 A JPH10308564 A JP H10308564A JP 9131632 A JP9131632 A JP 9131632A JP 13163297 A JP13163297 A JP 13163297A JP H10308564 A JPH10308564 A JP H10308564A
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- mounting
- insulating resin
- pad group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000011347 resin Substances 0.000 claims abstract description 35
- 229920005989 resin Polymers 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims description 24
- 238000010030 laminating Methods 0.000 claims description 5
- 238000004904 shortening Methods 0.000 abstract description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 17
- 229910052802 copper Inorganic materials 0.000 description 9
- 239000010949 copper Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 238000007747 plating Methods 0.000 description 9
- 239000011889 copper foil Substances 0.000 description 8
- 239000000758 substrate Substances 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000003475 lamination Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000742 single-metal deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 実装形態が異なる表面実装部品を搭載する場
合に、プリント配線板全体を設計しなおしたり全体を製
作しなおすことを不要にし、設計時間を短縮し治工具の
準備を不用あるいは簡単にし、製作費用の増大を抑制す
る。 【解決手段】 表面実装部品の搭載領域を含む一部領域
に積層され一方の面がプリント配線板の表面実装部品用
パッド群に接続され他方の面に実装形態が異なる他の表
面実装部品用パッド群が形成され両パッド群を内層回路
パターンおよびビアホールで接続した補助積層板を有す
る。このプリント配線板は、ａ）表面実装部品の搭載領
域を含む一部領域に絶縁樹脂層を積層し、ｂ）この絶縁
樹脂層にビアホールおよび回路パターンを形成し、ｃ）
上記ａ，ｂの工程を繰り返すことにより前記プリント配
線板の表面実装部品用パッド群を、最上層の絶縁樹脂層
表面に形成した実装形態が異なる他の表面実装部品用の
パッド群に接続する、ことにより製造可能である。
合に、プリント配線板全体を設計しなおしたり全体を製
作しなおすことを不要にし、設計時間を短縮し治工具の
準備を不用あるいは簡単にし、製作費用の増大を抑制す
る。 【解決手段】 表面実装部品の搭載領域を含む一部領域
に積層され一方の面がプリント配線板の表面実装部品用
パッド群に接続され他方の面に実装形態が異なる他の表
面実装部品用パッド群が形成され両パッド群を内層回路
パターンおよびビアホールで接続した補助積層板を有す
る。このプリント配線板は、ａ）表面実装部品の搭載領
域を含む一部領域に絶縁樹脂層を積層し、ｂ）この絶縁
樹脂層にビアホールおよび回路パターンを形成し、ｃ）
上記ａ，ｂの工程を繰り返すことにより前記プリント配
線板の表面実装部品用パッド群を、最上層の絶縁樹脂層
表面に形成した実装形態が異なる他の表面実装部品用の
パッド群に接続する、ことにより製造可能である。
Description
【０００１】
【発明の属する技術分野】この発明は、実装形態が異な
る表面実装部品を実装できるようにしたプリント配線板
とその製造方法とに関するものである。
る表面実装部品を実装できるようにしたプリント配線板
とその製造方法とに関するものである。
【０００２】
【従来の技術】プリント配線板に実装する表面実装部品
（Surface Mount Device, 以下ＳＭＤともいう）には、
その実装形態が異なるものが多種存在する。すなわち同
一機能を有する半導体集積回路素子（以下ＩＣという）
であっても、そのパッケージが異なる場合には、実装形
態が異なる。
（Surface Mount Device, 以下ＳＭＤともいう）には、
その実装形態が異なるものが多種存在する。すなわち同
一機能を有する半導体集積回路素子（以下ＩＣという）
であっても、そのパッケージが異なる場合には、実装形
態が異なる。
【０００３】例えば厚板状のパッケージの２辺にガルウ
ィング型のピン（リード）を設けたフラットパッケージ
（Dual in Line Package, 以下ＤＩＰという）や４辺に
ガルウィング型ピン（リード）を設けたフラットパッケ
ージ（Quad Flat Package,以下ＱＦＰという）が広く用
いられている。また実装密度を上げるために、パッケー
ジの下面にピン（リード）を多数起立させたピン・グリ
ッド・アレイ（PinGrid Array, 以下ＰＧＡという）
や、パッケージの下面に多数のボール状突部を格子状に
配列したボール・グリッド・アレイ（Ball Grid Array,
以下ＢＧＡという）なども用いられる。さらに実装密
度を上げるためにＣＳＰ（Chip Scale Package）などの
形態を用いたものもある。
ィング型のピン（リード）を設けたフラットパッケージ
（Dual in Line Package, 以下ＤＩＰという）や４辺に
ガルウィング型ピン（リード）を設けたフラットパッケ
ージ（Quad Flat Package,以下ＱＦＰという）が広く用
いられている。また実装密度を上げるために、パッケー
ジの下面にピン（リード）を多数起立させたピン・グリ
ッド・アレイ（PinGrid Array, 以下ＰＧＡという）
や、パッケージの下面に多数のボール状突部を格子状に
配列したボール・グリッド・アレイ（Ball Grid Array,
以下ＢＧＡという）なども用いられる。さらに実装密
度を上げるためにＣＳＰ（Chip Scale Package）などの
形態を用いたものもある。
【０００４】このようにピン（リード）あるいはボール
のように用いる端子形態が異なるものの他に、端子間隔
を変更したものもある。このように端子の形態や端子間
隔の変更などにより実装形態が変化する場合には、従来
は実装形態に対応したプリント配線板を別々に設計し、
異なるプリント配線板を作っていた。
のように用いる端子形態が異なるものの他に、端子間隔
を変更したものもある。このように端子の形態や端子間
隔の変更などにより実装形態が変化する場合には、従来
は実装形態に対応したプリント配線板を別々に設計し、
異なるプリント配線板を作っていた。
【０００５】
【従来技術の問題点】このように実装形態が異なる表面
実装部品（ＳＭＤ）を搭載するために、プリント配線板
全体を設計しなおし、新たに製作することは、長い製作
時間を必要とし、治工具など準備が必要になるばかりで
なく、製作費用の大幅な増大を招くことにもなる。
実装部品（ＳＭＤ）を搭載するために、プリント配線板
全体を設計しなおし、新たに製作することは、長い製作
時間を必要とし、治工具など準備が必要になるばかりで
なく、製作費用の大幅な増大を招くことにもなる。
【０００６】
【発明の目的】この発明はこのような事情に鑑みなされ
たものであり、実装形態が異なる表面実装部品を搭載す
る場合に、プリント配線板全体を設計しなおしたり全体
を製作しなおすことを不要にし、設計時間を短縮し治工
具の準備を不用あるいは簡単にし、製作費用の増大を抑
制することができるプリント配線板を提供することを第
１の目的とする。またこの発明は、このプリント配線板
の製造方法を提供することを第２の目的とする。
たものであり、実装形態が異なる表面実装部品を搭載す
る場合に、プリント配線板全体を設計しなおしたり全体
を製作しなおすことを不要にし、設計時間を短縮し治工
具の準備を不用あるいは簡単にし、製作費用の増大を抑
制することができるプリント配線板を提供することを第
１の目的とする。またこの発明は、このプリント配線板
の製造方法を提供することを第２の目的とする。
【０００７】
【発明の構成】本発明によれば第１の目的は、表面実装
部品を搭載するためのプリント配線板において、表面実
装部品の搭載領域を含む一部領域に積層され一方の面が
前記プリント配線板の表面実装部品用パッド群に接続さ
れ他方の面に実装形態が異なる他の表面実装部品用パッ
ド群が形成され両パッド群を内層回路パターンおよびビ
アホールで接続した補助積層板を有することを特徴とす
るプリント配線板、により達成される。
部品を搭載するためのプリント配線板において、表面実
装部品の搭載領域を含む一部領域に積層され一方の面が
前記プリント配線板の表面実装部品用パッド群に接続さ
れ他方の面に実装形態が異なる他の表面実装部品用パッ
ド群が形成され両パッド群を内層回路パターンおよびビ
アホールで接続した補助積層板を有することを特徴とす
るプリント配線板、により達成される。
【０００８】また第２の目的は、表面実装部品を搭載す
るためのプリント配線板の製造方法において、ａ）表面
実装部品の搭載領域を含む一部領域に絶縁樹脂層を積層
し、ｂ）この絶縁樹脂層にビアホールおよび回路パター
ンを形成し、ｃ）上記ａ，ｂの工程を繰り返すことによ
り前記プリント配線板の表面実装部品用パッド群を、最
上層の絶縁樹脂層表面に形成した実装形態が異なる他の
表面実装部品用のパッド群に接続する、ことを特徴とす
るプリント配線板の製造方法、により達成される。
るためのプリント配線板の製造方法において、ａ）表面
実装部品の搭載領域を含む一部領域に絶縁樹脂層を積層
し、ｂ）この絶縁樹脂層にビアホールおよび回路パター
ンを形成し、ｃ）上記ａ，ｂの工程を繰り返すことによ
り前記プリント配線板の表面実装部品用パッド群を、最
上層の絶縁樹脂層表面に形成した実装形態が異なる他の
表面実装部品用のパッド群に接続する、ことを特徴とす
るプリント配線板の製造方法、により達成される。
【０００９】ここに絶縁樹脂層を積層する際には、この
絶縁樹脂層以外の領域の剥離シートを介して剥離用樹脂
を積層することにより、絶縁樹脂層を均一に加圧するこ
とができる。剥離シートに積層した樹脂は補助積層板を
形成した後に剥離シートと共に剥離する。
絶縁樹脂層以外の領域の剥離シートを介して剥離用樹脂
を積層することにより、絶縁樹脂層を均一に加圧するこ
とができる。剥離シートに積層した樹脂は補助積層板を
形成した後に剥離シートと共に剥離する。
【００１０】
【実施態様】図１は本発明に用いるプリント配線板１０
の斜視図、図２は本発明に係る補助積層板を分解して示
す斜視図、図３は製造途中の一工程を示す分解斜視図で
ある。また図４は内層回路パターンの一例を示す図であ
り、プリント配線板上のパッド群と補助積層表面のパッ
ド群との位置を重ならないようにずらして示す。図５は
図４におけるＶ−Ｖ線端面図、図６は図４におけるパッ
ド１６Ａと２４Ａとの間の接続を示す展開図である。図
７は製造工程を示す図、図８はフォトビアホールの形成
工程を示す図、図９はレーザービアホールの形成工程を
示す図である。
の斜視図、図２は本発明に係る補助積層板を分解して示
す斜視図、図３は製造途中の一工程を示す分解斜視図で
ある。また図４は内層回路パターンの一例を示す図であ
り、プリント配線板上のパッド群と補助積層表面のパッ
ド群との位置を重ならないようにずらして示す。図５は
図４におけるＶ−Ｖ線端面図、図６は図４におけるパッ
ド１６Ａと２４Ａとの間の接続を示す展開図である。図
７は製造工程を示す図、図８はフォトビアホールの形成
工程を示す図、図９はレーザービアホールの形成工程を
示す図である。
【００１１】図１に示すプリント配線板１０は、ＤＩＰ
型のＩＣなどの第１の表面実装部品（ＳＭＤ）１２を搭
載可能である。すなわちこの第１ＳＭＤ１２はガルウィ
ング型の多数のリード１４を２辺に持ったＤＩＰ型パッ
ケージを持ち、プリント配線板１０の表面にはこの第１
ＳＭＤ１２のリード１４に対応する位置にパッド１６が
形成されている。これらのパッド１６はリード１４の間
隔に一致する間隔に形成され、群（以下第１パッド群と
いう）１８を形成する。
型のＩＣなどの第１の表面実装部品（ＳＭＤ）１２を搭
載可能である。すなわちこの第１ＳＭＤ１２はガルウィ
ング型の多数のリード１４を２辺に持ったＤＩＰ型パッ
ケージを持ち、プリント配線板１０の表面にはこの第１
ＳＭＤ１２のリード１４に対応する位置にパッド１６が
形成されている。これらのパッド１６はリード１４の間
隔に一致する間隔に形成され、群（以下第１パッド群と
いう）１８を形成する。
【００１２】この発明では、この第１パッド群１８を含
む一部領域２０に図２に示すように補助積層板２２を積
層し、この補助積層板２２の表面に格子状に配列した多
数のパッド２４からなる第２パッド群２６を形成し、後
記するようにこの補助積層板２２の内層回路パターンと
ビアホール（ビヤホール、バイヤホールともいう）とで
第１パッド群１８と第２パッド群２６とを接続したもの
である。そしてこの第２パッド群２６には、第１ＳＭＤ
１２とは実装形態が異なる第２ＳＭＤ２８を実装可能に
したものである。ここに第２ＳＭＤ２８としては、例え
ばボール・グリッド・アレイ構造の端子群を持つものが
使用できる。
む一部領域２０に図２に示すように補助積層板２２を積
層し、この補助積層板２２の表面に格子状に配列した多
数のパッド２４からなる第２パッド群２６を形成し、後
記するようにこの補助積層板２２の内層回路パターンと
ビアホール（ビヤホール、バイヤホールともいう）とで
第１パッド群１８と第２パッド群２６とを接続したもの
である。そしてこの第２パッド群２６には、第１ＳＭＤ
１２とは実装形態が異なる第２ＳＭＤ２８を実装可能に
したものである。ここに第２ＳＭＤ２８としては、例え
ばボール・グリッド・アレイ構造の端子群を持つものが
使用できる。
【００１３】次にこの補助積層板２２の製造方法を図３
〜９を用いて説明する。図７の工程図に示すように、ま
ず図１に示したような基板となるプリント配線板１０を
用意し（図７のステップ１００）、第１ＳＭＤ１２の搭
載領域２０（図２，３参照）以外の領域に剥離シート３
０を貼る（ステップ１０２）。そして搭載領域２０の形
状に切った絶縁樹脂シート３２を搭載領域２０に重ね、
この搭載領域２０の部分を切り抜いた絶縁樹脂シート３
４を搭載領域２０以外の領域に重ねる（ステップ１０
４）。そしてこれらをプレス機によって熱圧着する（ス
テップ１０６）。
〜９を用いて説明する。図７の工程図に示すように、ま
ず図１に示したような基板となるプリント配線板１０を
用意し（図７のステップ１００）、第１ＳＭＤ１２の搭
載領域２０（図２，３参照）以外の領域に剥離シート３
０を貼る（ステップ１０２）。そして搭載領域２０の形
状に切った絶縁樹脂シート３２を搭載領域２０に重ね、
この搭載領域２０の部分を切り抜いた絶縁樹脂シート３
４を搭載領域２０以外の領域に重ねる（ステップ１０
４）。そしてこれらをプレス機によって熱圧着する（ス
テップ１０６）。
【００１４】熱圧着した絶縁樹脂シート３２には後記す
るようにビアホール５０が形成され、またこの絶縁樹脂
シート３２の表面に回路パターン（内層回路パターン）
５２が形成される（ステップ１０８）。絶縁樹脂シート
の積層（ステップ１０４）、熱圧着（ステップ１０
６）、ビアホールおよび回路パターン形成（ステップ１
０８）の各工程を複数回繰り返すことにより、最上層に
第２パッド群２６を形成すると共に、この第２パッド群
２６と第１パッド群１８とを接続する（ステップ１１
０）。その後剥離シート３０をこの剥離シート３０の上
に積層した絶縁樹脂シート３４と共にプリント配線板１
０から剥せば（ステップ１１２）、製品が完成する（ス
テップ１１４）。
るようにビアホール５０が形成され、またこの絶縁樹脂
シート３２の表面に回路パターン（内層回路パターン）
５２が形成される（ステップ１０８）。絶縁樹脂シート
の積層（ステップ１０４）、熱圧着（ステップ１０
６）、ビアホールおよび回路パターン形成（ステップ１
０８）の各工程を複数回繰り返すことにより、最上層に
第２パッド群２６を形成すると共に、この第２パッド群
２６と第１パッド群１８とを接続する（ステップ１１
０）。その後剥離シート３０をこの剥離シート３０の上
に積層した絶縁樹脂シート３４と共にプリント配線板１
０から剥せば（ステップ１１２）、製品が完成する（ス
テップ１１４）。
【００１５】次にビアホール５０と内層回路パターン５
２による第１パッド群１８と第２パッド群２６との接続
方法を図４〜６を用いて説明する。まずプリント配線板
１０のＳＭＤ搭載領域２０に第１層目の絶縁樹脂シート
３２Ａを積層し、ビアホール５０Ａと第１層内層回路パ
ターン５２Ａを形成する。このビアホール５０Ａによっ
て第１パッド群１８を第１層内層回路パターン５２とを
接続する。
２による第１パッド群１８と第２パッド群２６との接続
方法を図４〜６を用いて説明する。まずプリント配線板
１０のＳＭＤ搭載領域２０に第１層目の絶縁樹脂シート
３２Ａを積層し、ビアホール５０Ａと第１層内層回路パ
ターン５２Ａを形成する。このビアホール５０Ａによっ
て第１パッド群１８を第１層内層回路パターン５２とを
接続する。
【００１６】同様に第２層目の絶縁樹脂シート３２Ｂを
積層し、ビアホール５０Ｂと第２層内層回路パターン５
２Ｂを形成する。このビアホール５０Ｂによって第１層
内層回路パターン５２Ａと第２層内層回路パターン５２
Ｂとの接続を行う。同様に第３層目の絶縁樹脂シート３
２Ｃを積層し、その上面（最上面）に形成した第２パッ
ド群２６のパッド２４をビアホール５０Ｃによって第２
層内層回路パターン５２Ｂに接続する。
積層し、ビアホール５０Ｂと第２層内層回路パターン５
２Ｂを形成する。このビアホール５０Ｂによって第１層
内層回路パターン５２Ａと第２層内層回路パターン５２
Ｂとの接続を行う。同様に第３層目の絶縁樹脂シート３
２Ｃを積層し、その上面（最上面）に形成した第２パッ
ド群２６のパッド２４をビアホール５０Ｃによって第２
層内層回路パターン５２Ｂに接続する。
【００１７】このように内層回路パターン５２Ａ，５２
Ｂを介してパッド群１８と２６との対応するパッド同志
１６，２４を接続する。ここでは絶縁樹脂シート３２Ａ
〜Ｃを３層に積層したが、積層数はパッド数などによっ
て適宜変更してもよいのは勿論である。
Ｂを介してパッド群１８と２６との対応するパッド同志
１６，２４を接続する。ここでは絶縁樹脂シート３２Ａ
〜Ｃを３層に積層したが、積層数はパッド数などによっ
て適宜変更してもよいのは勿論である。
【００１８】次にビアホール５０の形成方法を図８およ
び図９を用いて説明する。図８は光硬化性樹脂を用いる
フォトビアホールの形成方法を示すものである。まず基
板６０に回路パターン６２を形成し（図８のＡ）、この
上に光硬化性樹脂からなるフォトレジスト６４を塗布ま
たは貼る（図８のＢ）。この光硬化性樹脂６４の上にビ
アホールのパターンを焼付けたフォトマスク６６を重
ね、紫外線などで露光することにより、フォトレジスト
６４にビアホールの潜像を形成する（図８のＣ）。
び図９を用いて説明する。図８は光硬化性樹脂を用いる
フォトビアホールの形成方法を示すものである。まず基
板６０に回路パターン６２を形成し（図８のＡ）、この
上に光硬化性樹脂からなるフォトレジスト６４を塗布ま
たは貼る（図８のＢ）。この光硬化性樹脂６４の上にビ
アホールのパターンを焼付けたフォトマスク６６を重
ね、紫外線などで露光することにより、フォトレジスト
６４にビアホールの潜像を形成する（図８のＣ）。
【００１９】フォトマスク６６を除去し現像した後、未
露光部分（ビアホールのパターン部分）のフォトレジス
ト６４を除去すればビアホールのパターンに一致する小
孔６８が形成される（図８のＤ）。この表面に銅めっき
（無電解銅めっきの後で電解銅めっきを行う）を施して
銅めっき層７０を形成すれば、下の層の回路パターン６
２と表面の銅めっき層７０とを接続するビアホールすな
わちフォトビアホール５０ａが得られる（図８のＥ）。
この銅めっき層７０には公知のフォトエッチング法によ
り適切な回路パターンあるいはパッド群を形成すればよ
い。
露光部分（ビアホールのパターン部分）のフォトレジス
ト６４を除去すればビアホールのパターンに一致する小
孔６８が形成される（図８のＤ）。この表面に銅めっき
（無電解銅めっきの後で電解銅めっきを行う）を施して
銅めっき層７０を形成すれば、下の層の回路パターン６
２と表面の銅めっき層７０とを接続するビアホールすな
わちフォトビアホール５０ａが得られる（図８のＥ）。
この銅めっき層７０には公知のフォトエッチング法によ
り適切な回路パターンあるいはパッド群を形成すればよ
い。
【００２０】図９はレーザーを用いるレーザーフォトビ
アの形成方法を示すものである。この方法ではまず基板
６０の表面に回路パターン６２を形成し（図９のＡ）、
この上に熱硬化性樹脂層８０を圧着する。この樹脂層８
０には銅箔８２が積層されている（図９のＢ）。銅箔８
２には公知のフォトエッチング法によりビアホール用の
小開口部８４および所定の回路パターンが形成される
（図９のＣ）。
アの形成方法を示すものである。この方法ではまず基板
６０の表面に回路パターン６２を形成し（図９のＡ）、
この上に熱硬化性樹脂層８０を圧着する。この樹脂層８
０には銅箔８２が積層されている（図９のＢ）。銅箔８
２には公知のフォトエッチング法によりビアホール用の
小開口部８４および所定の回路パターンが形成される
（図９のＣ）。
【００２１】この銅箔８２の上から、各小開口部８４を
指向してレーザーが順番に照射される（図９のＤ）。レ
ーザーは表面の銅箔８２を透過しないので、銅箔８２が
無い小開口部８４を通して熱硬化性樹脂層８０を加熱し
消失させる。この結果小開口部８４の下に小孔８６が形
成される。レーザーは銅箔からなる下の回路パターン６
２を透過できないから、小孔８６の底には下の回路パタ
ーン６２が現れる。
指向してレーザーが順番に照射される（図９のＤ）。レ
ーザーは表面の銅箔８２を透過しないので、銅箔８２が
無い小開口部８４を通して熱硬化性樹脂層８０を加熱し
消失させる。この結果小開口部８４の下に小孔８６が形
成される。レーザーは銅箔からなる下の回路パターン６
２を透過できないから、小孔８６の底には下の回路パタ
ーン６２が現れる。
【００２２】この積層体に銅めっき８８を施せば、小孔
８６の内面の銅めっき層により回路パターン６２と銅箔
８２とを接続するビアホールすなわちレーザービアホー
ル５０ｂが形成される（図９のＥ）。なお表面の銅箔８
２および銅めっき８８には、フォトエッチング法などに
よって所定の回路パターンあるいはパッド群を形成すれ
ばよい。
８６の内面の銅めっき層により回路パターン６２と銅箔
８２とを接続するビアホールすなわちレーザービアホー
ル５０ｂが形成される（図９のＥ）。なお表面の銅箔８
２および銅めっき８８には、フォトエッチング法などに
よって所定の回路パターンあるいはパッド群を形成すれ
ばよい。
【００２３】前記実施態様では、第１パッド群１８はＤ
ＩＰ型の第１のＳＭＤ１２を実装し、第２パッド群２６
はＢＧＡ型の第２ＳＭＤ２８を実装するが、本発明は他
の形態のＳＭＤやリードピッチだけが異なるＳＭＤを搭
載するものにも適用できるのは勿論である。
ＩＰ型の第１のＳＭＤ１２を実装し、第２パッド群２６
はＢＧＡ型の第２ＳＭＤ２８を実装するが、本発明は他
の形態のＳＭＤやリードピッチだけが異なるＳＭＤを搭
載するものにも適用できるのは勿論である。
【００２４】
【発明の効果】請求項１の発明は以上のように、一方の
面がプリント配線板の表面実装用パッド群（第１パッド
群）に接続され、他方の面に実装形態が異なる他の表面
実装用パッド群（第２パッド群）が形成され、両パッド
群を内層回路パターンおよびビアホールで接続した補助
積層板を設けているので、実装形態が異なる表面実装部
品を実装する際にプリント配線板全体を設計し製作しな
おす必要がなくなる。このため設計時間を短縮し治工具
の準備を不要あるいは簡単にして製作費用の増大を抑制
することができる。
面がプリント配線板の表面実装用パッド群（第１パッド
群）に接続され、他方の面に実装形態が異なる他の表面
実装用パッド群（第２パッド群）が形成され、両パッド
群を内層回路パターンおよびビアホールで接続した補助
積層板を設けているので、実装形態が異なる表面実装部
品を実装する際にプリント配線板全体を設計し製作しな
おす必要がなくなる。このため設計時間を短縮し治工具
の準備を不要あるいは簡単にして製作費用の増大を抑制
することができる。
【００２５】請求項２の発明によれば、このプリント配
線板の製造方法が得られる。この場合補助積層板を形成
しない領域（ＳＭＤの非搭載領域）には剥離シートを介
して樹脂を積層すれば、均一な圧力で積層することがで
きる（請求項３）。
線板の製造方法が得られる。この場合補助積層板を形成
しない領域（ＳＭＤの非搭載領域）には剥離シートを介
して樹脂を積層すれば、均一な圧力で積層することがで
きる（請求項３）。
【図１】本発明に用いるプリント配線板の斜視図
【図２】本発明の補助積層板を分解して示す斜視図
【図３】製造途中の一工程を示す分解斜視図
【図４】内層回路パターンの一例を示す図
【図５】図４におけるＶ−Ｖ線端面図
【図６】図４におけるパッド１６Ａと２４Ａとの間の展
開図
開図
【図７】製造工程を示す図
【図８】フォトビアホールの形成工程図
【図９】レーザービアホールの形成工程図
１０ プリント配線板 １２ 第１ＳＭＤ １４ リード １６ パッド １８ 第１パッド群 ２０ ＳＭＤ搭載領域 ２２ 補助積層板 ２６ 第２パッド群 ２８ 第２ＳＭＤ ３０ 剥離シート ３２，３４ 絶縁樹脂シート（層） ５０ ビアホール ５２ 内層回路パターン
Claims (3)
- 【請求項１】 表面実装部品を搭載するためのプリント
配線板において、 表面実装部品の搭載領域を含む一部領域に積層され一方
の面が前記プリント配線板の表面実装部品用パッド群に
接続され他方の面に実装形態が異なる他の表面実装部品
用パッド群が形成され両パッド群を内層回路パターンお
よびビアホールで接続した補助積層板を有することを特
徴とするプリント配線板。 - 【請求項２】 表面実装部品を搭載するためのプリント
配線板の製造方法において、 ａ）表面実装部品の搭載領域を含む一部領域に絶縁樹脂
層を積層し、 ｂ）この絶縁樹脂層にビアホールおよび回路パターンを
形成し、 ｃ）上記ａ，ｂの工程を繰り返すことにより前記プリン
ト配線板の表面実装部品用パッド群を、最上層の絶縁樹
脂層表面に形成した実装形態が異なる他の表面実装部品
用のパッド群に接続する、ことを特徴とするプリント配
線板の製造方法。 - 【請求項３】 請求項２の工程ａ）で絶縁樹脂層を積層
する際に、この絶縁樹脂層以外の領域に剥離シートを介
して樹脂を積層する請求項２のプリント配線板の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9131632A JPH10308564A (ja) | 1997-05-07 | 1997-05-07 | プリント配線板とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9131632A JPH10308564A (ja) | 1997-05-07 | 1997-05-07 | プリント配線板とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10308564A true JPH10308564A (ja) | 1998-11-17 |
Family
ID=15062596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9131632A Pending JPH10308564A (ja) | 1997-05-07 | 1997-05-07 | プリント配線板とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10308564A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016066799A (ja) * | 2014-09-25 | 2016-04-28 | 株式会社イースタン | 半導体パッケージ基板及びその製造方法 |
-
1997
- 1997-05-07 JP JP9131632A patent/JPH10308564A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016066799A (ja) * | 2014-09-25 | 2016-04-28 | 株式会社イースタン | 半導体パッケージ基板及びその製造方法 |
| JP2016184752A (ja) * | 2014-09-25 | 2016-10-20 | 株式会社イースタン | 半導体パッケージ基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6041495A (en) | Method of manufacturing a circuit board having metal bumps and a semiconductor device package comprising the same | |
| US7208349B2 (en) | Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same | |
| US7506437B2 (en) | Printed circuit board having chip package mounted thereon and method of fabricating same | |
| US20040150080A1 (en) | Package substrate for electrolytic leadless plating and manufacturing method thereof | |
| CN101166394A (zh) | 安装有电子元件的多层配线基板及其制造方法 | |
| EP0843357B1 (en) | Method of manufacturing a grid array semiconductor package | |
| JP2001230513A (ja) | プリント基板及びその製造方法 | |
| JP2001251042A (ja) | プリント基板のランド形成方法 | |
| JPH1140940A (ja) | ボール・グリッド・アレイ型半導体パッケージにおける半田付け構造、および半田付け方法 | |
| US6538310B2 (en) | LSI package with internal wire patterns to connect and mount bare chip to substrate | |
| EP1951012A1 (en) | Method of manufacturing a wiring board including electroplating | |
| JPH10308564A (ja) | プリント配線板とその製造方法 | |
| KR20030011433A (ko) | 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법 | |
| JP2003152311A (ja) | 配線基板の製造方法 | |
| JPH0821648B2 (ja) | 厚膜技術により形成されたピンレスグリッドアレイ電極構造 | |
| JPH0517709B2 (ja) | ||
| KR20050073678A (ko) | 비지에이 타입 패키지의 제조방법 | |
| JPH10154766A (ja) | 半導体パッケージの製造方法及び半導体パッケージ | |
| KR20090016257A (ko) | 도금 인입선이 제거된 패키지 기판 및 그 제조 방법 | |
| JPH0758244A (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
| KR20030011434A (ko) | 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법 | |
| KR200257974Y1 (ko) | 숨겨진 레이저 비아홀을 갖는 다층 인쇄회로기판 | |
| US20050094383A1 (en) | Substrate for use in forming electronic package | |
| KR200257975Y1 (ko) | 숨겨진 레이저 비아홀을 갖는 다층 인쇄회로기판 | |
| KR101149036B1 (ko) | 임베디드 인쇄회로기판용 전자부품 결합 부재 및 이를 이용한 임베디드 인쇄회로기판 및 임베디드 인쇄회로기판 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040120 |