JPH10312364A - 情報処理装置と排他制御フラグ管理方式 - Google Patents

Abstract

(57)【要約】 【課題】 クラスタ構成を取る情報処理装置において、
排他制御中のプロセッサに障害が発生した場合におい
て、共有リソースに対する排他制御状態を速やかに解除
することを可能とすることである。 【解決手段】 複数のプロセッサから構成されるノード
と、複数のノード間を接続するノード間接続装置からな
るクラスタ構成の情報処理装置において、プロセッサＩ
Ｄとこれに対応する排他制御フラグと、ノードに障害が
発生した場合、ノード−プロセッサ対応テーブルを参照
し、ノードＩＤをプロセッサＩＤに変換する変換手段
と、前記変換手段の出力するプロセッサＩＤと前記排他
制御中プロセッサＩＤとを比較して識別する識別手段
と、識別手段によってプロセッサＩＤの一致が識別され
たならば、排他制御フラグをクリアするクリア手段とを
有し、ノードに障害が発生した場合に、ノードに含まれ
る全てのプロセッサがセットした排他制御フラグをクリ
アすることを可能とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、情報処理装置にお
ける排他制御フラグ管理方式とこの情報処理装置に関
し、特に複数のプロセッサを含んだノードをノード間接
続装置によって接続したクラスタ構成を取る情報処理装
置中に障害が発生した場合の排他制御フラグのクリア方
式を備える排他制御フラグ管理方式とこの情報処理装置
に関する。

【０００２】

【従来の技術】近年、情報処理装置における高速化要求
に応えるために、複数のプロセッサを備えるマルチプロ
セッサ構成の情報処理装置が開発されている。また、よ
りいっそうの高速化要求に応えるために、複数のプロセ
ッサを束ねたノードと呼ばれる構成単位を、さらにノー
ド間接続装置によって接続したクラスタ構成をとる情報
処理装置が開発されている。

【０００３】複数のプロセッサ間で、共有リソースに対
するアクセスを行う場合、排他制御フラグを用いてプロ
セッサ間で排他制御を行う方法が良く知られている。

【０００４】排他制御フラグによる排他制御は次のよう
に行われる。

【０００５】複数のプロセッサを結合する共有メモリ方
式では、１つのプロセッサが共有メモリに書き込み読出
中は他のプロセッサが当該共有メモリに働かないように
排他フラグを立てて働きかけを禁止する。ここで、共有
メモリである共有リソースに対応した排他制御フラグが
設けられる。共有リソースに対するアクセス権を得よう
とするプロセッサは、排他制御フラグに対してセット処
理を行う。この時、排他制御フラグがセットされていな
ければ、プロセッサによるセット処理は成功し、当該プ
ロセッサは共有リソースのアクセス権を得ることが出来
る。排他制御フラグが既に他のプロセッサによってセッ
トされていたならば、セット処理は失敗し、プロセッサ
は共有リソースに対するアクセス権を得ることは出来な
い。

【０００６】排他制御フラグを使用する場合、あるプロ
セッサが排他フラグをセットした状態において、当該プ
ロセッサに障害が発生した場合、排他制御フラグのリセ
ットが不可能となり、共有リソースに対する排他状態が
解除されないという問題が存在する。

【０００７】本問題を解決するための従来の技術として
は、たとえばウォッチドックタイマによって排他制御フ
ラグを監視する技術や、特開平０５−１５８７８１号公
報に「共有メモリ方式における排他フラグ管理装置」と
して述べられるような技術が存在した。

【０００８】ウォッチドックタイマを用いた排他フラグ
管理装置は、排他フラグがセットされている時間をウオ
ッチドックタイマにより監視し、一定時間を越えて排他
フラグがセットされ続けている場合には、強制的に排他
フラグをリセットするものである。

【０００９】また、特開平０５−１５８７８１号公報の
「共有メモリ方式における排他フラグ管理装置」は、以
下のような排他制御フラグ管理装置を構成する。複数の
計算機により共有される共有メモリ装置上に設けられた
排他フラグのセット・リセットを管理する排他フラグ管
理装置において、当該排他制御フラグと、排他制御フラ
グをセットしたプロセッサＩＤを記録する記録手段と、
前記プロセッサのいずれかに障害が発生したとき、その
プロセッサＩＤと、前記記録手段に記録されたプロセッ
サＩＤとを照合する照合手段と、照合の結果、両者のプ
ロセッサＩＤが一致したとき、前記排他フラグを強制的
にクリアするクリア手段とを持つ。これらの手段によ
り、プロセッサに障害が発生した場合に、当該プロセッ
サによってセットされた排他制御フラグをクリアする。

【００１０】

【発明が解決しようとする課題】本発明が解決しようと
する課題は以下のようなものである。

【００１１】第１に、従来の技術において、複数のプロ
セッサ間で、共有リソースに対する排他制御を排他フラ
グを用いて行う場合、あるプロセッサが排他フラグをセ
ットした状態において障害が発生した場合、排他制御フ
ラグのリセットが不可能となるために共有リソースに対
する排他制御状態が解除されないという課題が存在し
た。

【００１２】第２にウォッチドックタイマによって排他
制御フラグを監視する方式では、排他制御フラグが継続
してセットされうる最大の時間以上の監視時間を経てか
らでなければ排他制御フラグをリセットし得ないという
問題点があった。

【００１３】第３に、特開平０５−１５８７３１号公報
の「共有メモリ方式における排他フラグ管理装置」で記
述されている技術は、前記第１の問題点の回避するにあ
たり、プロセッサに障害が発生した場合には有効である
が、クラスタ構成を取る情報処理装置において、ノード
単位の障害によって排他制御中のプロセッサを含むノー
ドからの排他制御フラグに対するアクセスが不可能とな
った場合に対応が出来ないという問題点が存在した。ま
た、クラスタ構成を取る情報処理装置において、ノード
間を接続するノード間接続装置中の障害によってアクセ
ス経路が切断され、排他制御中のプロセッサを含む複数
のノードからの排他制御フラグに対するアクセスが不可
能となった場合にも対応が出来ないという問題点が存在
した。

【００１４】［発明の目的］本発明の目的は、クラスタ
構成を取る情報処理装置において、複数のプロセッサ間
で共有リソースに対する排他制御を排他制御フラグを用
いて行う場合において、排他制御中のプロセッサに障害
が発生した場合に加え、障害によって排他制御中のプロ
セッサを含むノードからの排他制御フラグに対するアク
セスが不可能となった場合、また、ノード間を接続する
アクセス経路の障害によって、排他制御中のプロセッサ
を含む複数のノードからの排他制御フラグに対するアク
セスが不可能となった場合においても、排他制御フラグ
へのアクセスが不可能となったプロセッサによってセッ
トされた排他制御フラグをクリアすることにより、共有
リソースに対する排他制御状態を速やかに解除すること
を可能とすることである。

【００１５】

【課題を解決するための手段】本発明は、上記目的のた
め、以下のように、図面を用いて説明する。

【００１６】本発明の排他制御フラグ管理方式は、図１
を参照して、排他制御フラグ１と、排他制御フラグ１を
セットしたプロセッサのプロセッサＩＤを示す排他制御
中プロセッサＩＤ２と、ノードに付与されたノードＩＤ
とノード内に含まれるプロセッサのプロセッサＩＤとの
対応を記述したノード−プロセッサ対応テーブル１０
と、ノードに障害が発生した場合、前記ノード−プロセ
ッサ対応テーブル１０を参照し、ノードＩＤをプロセッ
サＩＤに変換する変換手段１１と、前記変換手段１１の
出力するプロセッサＩＤと前記排他制御中プロセッサＩ
Ｄ２とを比較し、一致するか否かを識別する識別手段１
２と、前記識別手段１２によってプロセッサＩＤの一致
が識別されたならば、排他制御フラグ１をクリアするク
リア手段１３とを有することを特徴とする。

【００１７】また、本発明の排他制御フラグ管理方式
は、図２を参照して、排他制御フラグ１と、排他制御フ
ラグ１をセットしたプロセッサのプロセッサＩＤを示す
排他制御中プロセッサＩＤ２と、ノードとノード間接続
装置間、およびノード間接続装置とノード間接続装置間
のアクセス経路に付与されたアクセス経路ＩＤと、当該
アクセス経路を経由して排他制御フラグに対してアクセ
スを行うプロセッサのプロセッサＩＤとの対応を記述し
たアクセス経路−プロセッサ対応テーブル２０と、アク
セス経路に障害が発生した場合、前記アクセス経路−プ
ロセッサ対応テーブル２０を参照し、アクセス経路ＩＤ
をプロセッサＩＤに変換する変換手段１１と、前記変換
手段１１の出力するプロセッサＩＤと前記排他制御中プ
ロセッサＩＤ２とを比較し、一致するか否かを識別する
識別手段１２と、前記識別手段１２によってプロセッサ
ＩＤの一致が識別されたならば、排他制御フラグ１をク
リアするクリア手段１３とを有する。

【００１８】さらに、本発明の排他制御フラグ管理方式
は、図３を参照して、プロセッサＩＤを、プロセッサが
含まれるノードのノードＩＤを格納するノードＩＤフィ
ールド３０と、ノード内のプロセッサを識別可能なノー
ド内識別フィールド３１とから定義し、排他制御フラグ
１と、排他制御フラグ１をセットしたプロセッサのプロ
セッサＩＤを示す排他制御中プロセッサＩＤ２と、ノー
ドに障害が発生した場合、ノードＩＤと、排他制御中プ
ロセッサＩＤ２のノードＩＤフィールドとを比較し、一
致するか否かを識別するノード識別手段３２と、前記ノ
ード識別手段３２によってプロセッサＩＤの一致が識別
されたならば、排他制御フラグ１をクリアするクリア手
段１３とを有する。

【００１９】また、本発明の排他制御フラグ管理方式
は、図４を参照して、プロセッサＩＤを、プロセッサが
含まれるノードのノードＩＤを格納するノードＩＤフィ
ールド３０と、ノード内のプロセッサを識別可能なノー
ド内識別フィールド３１とから定義し、排他制御フラグ
１と、排他制御フラグ１をセットしたプロセッサのプロ
セッサＩＤを示す排他制御中プロセッサＩＤ２と、ノー
ド−ノード間接続装置間、およびノード間接続装置−ノ
ード間接続装置間のアクセス経路に付与されたアクセス
経路ＩＤと、当該アクセス経路を経由して排他制御フラ
グに対してアクセスを行うノードのノードＩＤとの対応
を記述したアクセス経路−ノード対応テーブル４０と、
アクセス経路に障害が発生した場合、前記アクセス経路
−ノード対応テーブル４０を参照し、アクセス経路ＩＤ
をノードＩＤに変換する変換手段１１と、前記変換手段
１１の出力するノードＩＤと、排他制御中プロセッサＩ
Ｄ２のノードＩＤフィールドとを比較し、一致するか否
かを識別するノード識別手段３２と、前記ノード識別手
段３２によってプロセッサＩＤの一致が識別されたなら
ば、排他制御フラグ１をクリアするクリア手段１３とを
有する。

【００２０】また、複数のプロセッサから構成されるノ
ードと、複数のノード間を接続するノード間接続装置か
らなるクラスタ構成の情報処理装置において、前記プロ
セッサＩＤとこれに対応する排他制御フラグと、前記ノ
ードのノードＩＤと前記プロセッサＩＤとを対とするノ
ード−プロセッサ対応テーブルを参照し、前記ノードＩ
Ｄを前記プロセッサＩＤに変換する変換手段と、前記変
換手段の出力するプロセッサＩＤと排他制御中のプロセ
ッサＩＤとを比較して識別する識別手段と、前記識別手
段によって前記プロセッサＩＤの一致が識別されたなら
ば、排他制御フラグをクリアするクリア手段と、を備
え、前記プロセッサに障害が発生した場合に、前記ノー
ドに含まれる全てのプロセッサのセットされた排他制御
フラグをクリアすることを特徴とする。

【００２１】［作用］上記発明特定事項による本発明
は、以下のような作用を有している。

【００２２】図１を参照して、プロセッサによって共有
リソースの共有メモリ内に排他制御フラグ１がセットさ
れた場合、同時にセットを行ったプロセッサのプロセッ
サＩＤが排他制御中プロセッサＩＤ２として記録され
る。

【００２３】あるノードに障害が発生した場合、当該ノ
ードに含まれる全てのプロセッサからの排他制御フラグ
１へのアクセスが不可能となる。この時変換手段１１
は、障害となったノードのノードＩＤによってノード−
プロセッサ対応テーブル１０を参照し、当該ノードに含
まれるプロセッサのプロセッサＩＤを順次取り出す。

【００２４】識別手段１２は、変換手段１１によって取
り出されたプロセッサＩＤと排他制御中プロセッサＩＤ
２との比較を行い、一致するか否かの識別を行う。

【００２５】クリア手段１３は、識別手段１２によって
プロセッサＩＤの一致が識別されたならば、排他制御中
プロセッサＩＤ２に対応する排他制御フラグ１をクリア
する。

【００２６】次に、図２を参照して、プロセッサによっ
て排他制御フラグ１がセットされた場合、同時にセット
を行ったプロセッサのプロセッサＩＤが排他制御中プロ
セッサＩＤ２として記録される。

【００２７】ノード−ノード間接続装置間、あるいはノ
ード間接続装置−ノード間接続装置間のあるアクセス経
路に障害が発生した場合、当該アクセス経路を経由して
排他制御フラグ１へのアクセスを行う全てのプロセッサ
からのアクセスが不可能となる。この時変換手段１１
は、障害となったアクセス経路のアクセス経路ＩＤによ
ってアクセス経路−プロセッサ対応テーブル２０を参照
し、当該アクセス経路を経由して排他制御フラグへのア
クセスを行うプロセッサのプロセッサＩＤを順次取り出
す。

【００２８】識別手段１２は、変換手段１１によって取
り出されたプロセッサＩＤと排他制御中プロセッサＩＤ
２との比較を行い、一致するか否かの識別を行う。

【００２９】クリア手段１３は、識別手段１２によって
プロセッサＩＤの一致が識別されたならば、排他制御中
プロセッサＩＤ２に対応する排他制御フラグ１をクリア
する。

【００３０】更に、図３を参照して、プロセッサＩＤを
ノードＩＤフィールド３０とノード内識別フィールドと
から構成することにより、プロセッサＩＤ中のノードＩ
Ｄフィールド３０を参照することにより、そのプロセッ
サＩＤを持つプロセッサが含まれるノードを特定するこ
とが可能となる。

【００３１】プロセッサによって排他制御フラグ１がセ
ットされた場合、同時にセットを行ったプロセッサのプ
ロセッサＩＤが排他制御中プロセッサＩＤ２として記録
される。

【００３２】ここで、あるノードに障害が発生した場
合、当該ノードに含まれる全てのプロセッサからの排他
制御フラグ１へのアクセスが不可能となる。この時ノー
ド識別手段３２は、障害となったノードのノードＩＤ
と、排他制御中プロセッサＩＤ２のノードＩＤフィール
ド３０との比較を行い、一致するか否かの識別を行う。

【００３３】クリア手段１３は、ノード識別手段３２に
よってノードＩＤの一致が識別されたならば、排他制御
中プロセッサＩＤ２に対応する排他制御フラグ１をクリ
アする。

【００３４】また、図４を参照して、排他制御フラグ１
と共に排他制御中プロセッサＩＤ２をノードＩＤフィー
ルド３０とノード内識別フィールド３１とから構成する
ことにより、プロセッサＩＤ２中のノードＩＤフィール
ド３０を参照することにより、そのプロセッサＩＤ２を
持つプロセッサが含まれるノードを特定することが可能
となる。

【００３５】プロセッサによって排他制御フラグ１がセ
ットされた場合、同時にセットを行ったプロセッサのプ
ロセッサＩＤが排他制御中プロセッサＩＤ２として記録
される。

【００３６】ノード−ノード間接続装置間、あるいはノ
ード間接続装置−ノード間接続装置間のあるアクセス経
路に障害が発生した場合、当該アクセス経路を経由して
排他制御フラグ１へのアクセスを行う全てのノードから
のアクセスが不可能となる。この時変換手段１１は、障
害となったアクセス経路のアクセス経路ＩＤによってア
クセス経路−ノード対応テーブル４０を参照し、当該ア
クセス経路を経由して排他制御フラグへのアクセスを行
うノードのノードＩＤを順次取り出す。

【００３７】ノード識別手段３２は、変換手段１１によ
って取り出されたノードＩＤと、排他制御中プロセッサ
ＩＤ２のノードＩＤフィールド３０との比較を行い、一
致するか否かの識別を行う。

【００３８】クリア手段１３は、ノード識別手段３２に
よってノードＩＤの一致が識別されたならば、排他制御
中プロセッサＩＤ２に対応する排他制御フラグ１をクリ
アする。

【００３９】また、大規模なクラスタ構成の情報処理装
置では、いずれかのプロセッサに障害が発生して当該プ
ロセッサによる排他制御フラグをクリアするために、プ
ロセッサのプロセッサＩＤとこれに対応する排他制御フ
ラグとを対とする記憶手段から当該障害を発生したプロ
セッサの排他制御フラグをクリアする。即ち、ノードの
ノードＩＤとプロセッサＩＤとを対とするノード−プロ
セッサ対応テーブルを参照して、障害を発生したプロセ
ッサのノードを検出し、当該プロセッサＩＤと排他制御
中のプロセッサＩＤとを比較して識別し、プロセッサＩ
Ｄの一致が識別されたならば、排他制御フラグをクリア
する。

【００４０】

【発明の実施の形態】以下に、本発明の実施形態を、図
面を参照しつつ詳細に説明する。

【００４１】［第１の実施形態］図５に第１の実施形態
におけるクラスタ構成を取る情報処理装置の全体構成を
示す。複数のプロセッサ５０は、プロセッサ間接続網５
１によって相互に接続される。この構成単位をノード５
２と呼び、複数台のノード５２をさらにノード間接続装
置５３によって接続することで、クラスタ構成による大
規模マルチプロセッサシステムが実現される。

【００４２】ノード間接続装置５３上の全てのノード５
２からアクセス可能な位置に共有リソースである共有メ
モリ３内の排他制御フラグ１が実装される。また、ある
ノード内のプロセッサ１０…１ｎに障害が発生した場
合、プロセッサ間接続網５１によって検知され、アクセ
ス経路を通してノード間接続装置５３に通知され、ノー
ド間接続装置５３内の障害処理制御回路６に障害通知が
なされる。

【００４３】図１に本実施形態における排他制御フラグ
管理方式の構成例を示す。本実施形態は、排他制御フラ
グ１、および排他制御中プロセッサＩＤ２を実現するメ
モリ３と、プロセッサ１０…１ｎからの排他制御アクセ
ス要求を制御する排他制御フラグアクセス制御回路５、
およびそれらを接続するバス４を含む。ここで、排他制
御中プロセッサＩＤ２は排他制御フラグ１の値が”１”
のときは文字どおり排他制御中であるプロセッサＩＤで
あるが、排他制御フラグ１の値が”０”のときは単なる
プロセッサＩＤを示している。

【００４４】また、障害情報を受け付ける障害処理制御
回路６、メモリ３上の複数ワード構成の排他制御フラグ
１に対するアクセスを行うメモリアクセス回路７を含
む。また、本実施形態の特徴であるところのノード−プ
ロセッサ対応テーブル１０、変換手段１１、識別手段１
２、およびクリア手段１３を含む。

【００４５】図７にノード−プロセッサ対応テーブル１
０、変換手段１１の構成例のブロック図を示す。

【００４６】ノード−プロセッサ対応テーブル１０は、
メモリＡ７０およびメモリＢ７１から構成される。メモ
リＡ７０はノードＩＤによってアドレスされ、それぞれ
のノードに対応したメモリＢ開始アドレスを格納する。
メモリＢ７１はエンドビット７２とプロセッサＩＤ７３
の２つのフィールドから構成され、メモリＡ７０上のメ
モリＢ開始アドレスで指定されるアドレスから、エンド
ビット７２に“１”がセットされたアドレスまでの領域
に、それぞれのノードに対応したプロセッサＩＤ７３を
格納する。

【００４７】変換手段１１は制御回路７４、参照キーレ
ジスタ７５、カウンタ７６、および参照結果レジスタ７
７から構成される。ノードＩＤによる参照を行う場合、
ノードＩＤは参照キーレジスタ７５に格納され、ノード
−プロセッサ対応テーブル１０のメモリＡ７０がアクセ
スされる。読み出されたメモリＢ開始アドレスはカウン
タ７６に格納され、メモリＢがアクセスされ、エンドビ
ット７２とプロセッサＩＤ７３が読み出される。読み出
されたプロセッサＩＤ７３は参照結果レジスタ７７に格
納され、識別手段１２に出力される。この時、エンドビ
ット７２が“１”であったならば、現アドレスがノード
に対応した領域の最終位置であると判断される。エンド
ビット７２が“１”でなかったならば、領域は継続して
いるものと判断され、制御回路７４からの指示によりカ
ウンタ７６のインクリメントが行われる。図７中、＋１
でこの制御回路７４による動作を示す。

【００４８】図８に識別手段１２およびリセットするク
リア手段１３の構成例のブロック図を示す。

【００４９】識別手段１２は、比較レジスタＡ８０、比
較レジスタＢ８１、アドレス保持レジスタ８２、比較器
８３から構成される。比較レジスタＡ８０は変換手段１
１の参照結果レジスタ７７から出力されるプロセッサＩ
Ｄ７３を格納する。比較レジスタＢ８１はメモリアクセ
ス回路７によってメモリ３から読み出された排他制御中
プロセッサＩＤ２を格納する。アドレス保持レジスタ８
２は比較レジスタＢ８１中の排他制御中プロセッサＩＤ
２のメモリ３中のアドレスを保持する。比較器８３は比
較レジスタＡ８０と比較レジスタＢ８１の値の比較を行
い、比較の結果が一致であったならば、排他制御フラグ
１はクリア不可能と識別される。

【００５０】クリア手段１３は、書き込み制御回路８４
とアドレスレジスタ８５とから構成される。書き込み制
御回路８４はメモリ３に対して、アドレスレジスタ８５
の値をアドレスとし、“０”をライトデータとして書き
込みを行う。

【００５１】次に、本実施形態における本発明の動作を
説明する。

【００５２】複数のノード５２中のあるノードにおいて
障害が発生した場合、ノード障害情報がアクセス経路を
通してノード間接続装置５３内の障害処理制御回路６に
通知される。障害処理制御回路６によって障害処理が開
始され、変換手段１１に対して障害となったノードのノ
ードＩＤが出力される。また、メモリアクセス回路７が
起動され、メモリ３の全アドレスから、排他制御中プロ
セッサＩＤ２が順次読み出される。

【００５３】変換手段１１によって障害処理制御回路６
から出力されたノードＩＤを参照キーとしたノード−プ
ロセッサＩＤテーブル１０の参照が行われ、当該ノード
配下のプロセッサのプロセッサＩＤが読み出され、識別
手段１２に対して障害によりアクセス不能となったプロ
セッサのプロセッサＩＤとして出力される。

【００５４】識別手段１２によって、変換手段１１から
出力されたプロセッサＩＤと、メモリアクセス回路７か
ら出力される排他制御中プロセッサＩＤ２との比較が行
われ、比較結果が一致であったならば、クリア手段１３
に対して当該アドレスに対する排他制御フラグのクリア
が指示される。

【００５５】クリア手段１３によって当該アドレスの排
他制御フラグ１への“０”の書き込みが行われ、クリア
が行われる。

【００５６】あるプロセッサＩＤに対して、全ての排他
制御中プロセッサＩＤ２の識別が終了した場合、プロセ
ッサＩＤが障害となったノードに含まれる最後のプロセ
ッサＩＤであった場合に障害処理は終了となる。一方、
障害プロセッサＩＤが最後のプロセッサＩＤでは無かっ
た場合には、交換手段１１によって次プロセッサＩＤの
取り出しが行われると共に、再度メモリアクセス回路７
が起動され、処理が継続される。

【００５７】上記の一連の動作により、あるノードにお
いて障害が発生した場合、当該ノードに含まれる全ての
プロセッサによってセットされた排他制御フラグ１に対
するクリア処理が実現される。

【００５８】［第２の実施形態］図６に第２の実施形態
におけるクラスタ構成を取る情報処理装置の全体構成を
示す。

【００５９】第１の実施形態における全体構成（図５）
はノード間接続装置５３が１つであったのに対し、本実
施形態では複数のノード間接続装置５３によってノード
間が接続される。その結果、アクセス経路としてノード
−ノード間接続装置間のアクセス経路５４に加え、ノー
ド間接続装置５３−ノード間接続装置５３間のアクセス
経路Ａ６０が存在する。図６ではアクセス経路Ａ６０は
１つの例を示しているが、複数である場合を想定してい
る。このようなノード間接続装置−ノード間接続装置間
のアクセス経路Ａ６０に障害が発生した場合、複数のノ
ード５２に含まれるプロセッサから排他制御フラグ１に
対するアクセスが不可能となる。図６の例では、アクセ
ス経路６０に障害が発生した場合、ノード３、ノード
４、ノード５からの排他制御フラグ１へのアクセスが不
可能となる。ノード３、ノード４、ノード５に接続され
ている各アクセス経路３〜５に障害が発生した場合に
は、第１の実施形態で説明した動作が実行される。

【００６０】図２に第２の実施形態における排他制御フ
ラグ管理方式の構成例を示す。

【００６１】アクセス経路６０における障害に対応する
ため、第２の実施形態においては、第１の実施形態のノ
ード−プロセッサ対応テーブル１０に変えて、アクセス
経路−プロセッサ対応テーブル２０を備える。そのほか
の構成は第１の実施形態と同一である。

【００６２】アクセス経路−プロセッサ対応テーブル２
０は、第１の実施形態のノード−プロセッサ対応テーブ
ル１０がノードＩＤと、ノードＩＤに対応するノードに
含まれるプロセッサのプロセッサＩＤとの対応関係が記
述されていたのに対し、アクセス経路に与えられたアク
セス経路ＩＤと、当該アクセス経路を経由して排他制御
フラグに対してアクセスを行うプロセッサのプロセッサ
ＩＤとの対応関係が記述される。

【００６３】次に、第２の実施形態における本発明の動
作を説明する。

【００６４】アクセス経路６０に障害が発生した場合、
変換手段１１によって、障害処理制御回路６から受信し
たアクセス経路ＩＤを参照キーとしたアクセス経路−プ
ロセッサ対応テーブル２０の参照が行われ、当該アクセ
ス経路を経由して排他制御フラグ１に対するアクセスを
行うプロセッサのプロセッサＩＤが読み出され、識別手
段１２に対して出力される。メモリアクセス回路７では
メモリ３内の排他制御フラグ１内の動作中であったプロ
セッサを排他制御中プロセッサＩＤ２から読出し、識別
手段１２で読み出された障害発生のアクセス経路障害情
報からのプロセッサと比較して、一致しておれば、クリ
ア手段１３により、排他制御フラグ１の”１”を”０”
に変換してクリアする。

【００６５】なお、その他の動作は第１の実施形態で説
明した動作と同様である。

【００６６】［第３の実施形態］第３の実施形態は、第
１の実施形態で実施される情報処理装置と同一の情報処
理装置（図５）において実施される。

【００６７】図３に第３の実施形態における排他制御フ
ラグ管理方式の構成例を示す。本実施形態においては、
メモリ３内の排他制御フラグ１に対応する排他制御中プ
ロセッサＩＤ２であるプロセッサＩＤは２つのフィール
ドを持ったビット列として定義される。プロセッサＩＤ
は、当該プロセッサが含まれるノードを識別可能なノー
ドＩＤフィールド３０と、そのノードに含まれるプロセ
ッサの中から当該プロセッサを識別可能とするノード内
識別フィールド３１とから構成されるものとする。本構
造を持ったプロセッサＩＤとした場合、プロセッサＩＤ
中のノードＩＤフィールドを参照することにより、当該
プロセッサＩＤを持つプロセッサの含まれるノードのノ
ードＩＤを得ることが可能となる。

【００６８】また第１の実施形態が図７に示したノード
−プロセッサ対応テーブル１０、変換手段１１および識
別手段１２を持つのに対し、第３の実施形態において
は、ノード−プロセッサ対応テーブル１０にノードＩＤ
をプロセッサＩＤと共に格納しており、変換手段１１内
の参照キーレジスタ７５にノードＩＤとプロセッサＩＤ
を対としたプロセッサＩＤが入力され、ノード識別手段
３２に障害を発生したノードＩＤと、メモリアクセス回
路７からの排他制御中プロセッサＩＤを入力される。

【００６９】図９にノード識別手段３２の構成例を示
す。ノード識別手段３２は、比較レジスタＡ９０、比較
レジスタＢ９１、アドレス保持レジスタ９２、比較器９
３から構成される。比較レジスタＡ９０はノードＩＤを
格納する。比較レジスタＢ９１はメモリアクセス回路７
から出力される排他制御中プロセッサＩＤ２を格納し、
クリア手段１３にノードＩＤフィールド３０のみを出力
する。アドレス保持レジスタ９２はメモリアクセス回路
７から出力される比較レジスタＢ９１中の排他制御中プ
ロセッサＩＤ２のメモリ３中のアドレスを保持する。比
較器９３は比較レジスタＡ９１と、比較レジスタＢ９２
の出力するノードＩＤフィールドの比較を行う。

【００７０】次に、第３の実施形態ににおける本発明の
動作を説明する。ノードに障害が発生した場合、ノード
識別手段３２によって、障害処理制御回路６が出力した
ノードＩＤと、メモリアクセス回路７から出力される排
他制御中プロセッサＩＤ２のノード識別フィールド３０
との比較が行われ、ノード識別フィールド３０の比較結
果が一致であったならば、クリア手段１３に対して当該
アドレスに対するノードＩＤフィールド３０とノード内
識別フィールド３１と対の関係の排他制御フラグ１を”
１”から”０”に切り換えるように、メモリ３０に対し
てクリアが指示される。

【００７１】その他の動作は第１の実施形態と同様であ
る。

【００７２】［第４の実施形態］第４の実施形態は、第
２の実施形態の実施される情報処理装置と同一の情報処
理装置（図６）において、即ち複数のノード間接続装置
を備えたクラスタ構成の情報処理装置によって実施され
る。

【００７３】図４に第４の実施形態における排他制御フ
ラグ管理方式の構成例を示す。本実施形態は、第１の実
施形態において、ノード−プロセッサ対応テーブル１０
をアクセス経路−ノード対応テーブル４０で置き換え、
また、識別手段１２を第３の実施形態におけるノード識
別手段３２に置き換えた構成を取る。

【００７４】アクセス経路−ノード対応テーブル４０
は、図６のような大規模なクラスタ構成の情報処理装置
において、アクセス経路と、当該アクセス経路に障害が
発生した場合、排他制御フラグに対するアクセスが不可
能となるノードとの対応関係が記述される。図６の例で
は、ノード−ノード間接続装置間のアクセス経路５４に
対しては、それぞれが接続するノードが記述され、ノー
ド間接続装置−ノード間接続装置間のアクセス経路６０
に対しては、ノード３、ノード４、ノード５の３ノード
が記述される。

【００７５】次に、第４の実施形態における本発明の動
作を説明する。アクセス経路に障害が発生した場合、変
換手段１１によって、障害処理制御回路６から受信した
アクセス経路ＩＤを参照キーとしたアクセス経路−ノー
ド対応テーブル４０の参照が行われ、当該アクセス経路
ＩＤを経由して排他制御フラグに対するアクセスを行う
ノードのノードＩＤが読み出され、ノード識別手段３２
に対して出力される。

【００７６】第３の実施形態の場合と同様に、ノード識
別手段３２によって、変換手段１１から出力されるノー
ドＩＤと、メモリアクセス回路７から出力される排他制
御中プロセッサＩＤ２のノード識別フィールド３０との
比較が行われ、ノード識別フィールド３０の比較結果が
一致であったならば、クリア手段１３に対して当該アド
レスのノード識別フィールド３０に対する排他制御フラ
グ１のクリアが指示される。

【００７７】その他の動作は第１の実施形態と同様であ
る。

【００７８】［第５の実施形態］図１０に第５の実施形
態の構成を示す。上記各実施形態とは異なり、ノード１
００は、プロセッサ１１０とメモリ１１４を搭載する複
数のノード１００〜１０ｎと、各ノード間を接続するノ
ード間接続装置１２０とを持ち、かつプロセッサ１１０
上にメモリ資源管理手段１１２を持つ情報処理装置にお
いて、ノード間接続装置１２０上に各ノード上のプロセ
ッサ１１０からアクセス可能な共有レジスタ１２３を持
つ構成を備えている。このような情報処理装置におい
て、各ノード１００〜１０ｎのメモリ資源管理手段１１
２は共有レジスタ１２３を用いてノード間にまたがるメ
モリ資源１１４の確保／解放処理を行うことが可能とな
る。

【００７９】しかし、あるノード１００〜１０ｎのメモ
リ資源管理手段１１４が共有レジスタ１２３上でメモリ
資源１１４を確保している時点で、当該ノード−ノード
間接続装置１２０間に接続障害が発生し、システムから
当該ノードが切り放された場合、共有レジスタ１２３上
の確保情報はリセット不可能となり、接続障害ノードに
よって確保されたメモリ１１４のリソース資源は再利用
不可能となってしまう。

【００８０】情報処置装置中のノード間接続装置１２０
に接続障害検出手段１２１と障害情報通知手段１２２
を、また、バスで接続された診断処理装置１３０中に障
害情報中継手段１３１を、各ノードのプロセッサ上に障
害情報受信手段１１１を、メモリ資源管理手段１１２中
に障害ノード資源解放手段１１３を持ち、接続障害の発
生時に、接続障害ノード以外のノード上のメモリ資源管
理手段１１２に対して共有レジスタ１２３が無効となっ
たことを通知し、かつ接続障害のノードに確保されたメ
モリ資源を解放することを可能とする。

【００８１】プロセッサ１１０とメモリ１１４を搭載す
る複数のノード１００〜１０ｎと、各ノード間を接続す
るノード間接続装置１２０と、ノード１００〜１０ｎ及
びノード間接続装置１２０と接続する診断処理装置１３
０とを持ち、かつプロセッサ１１０上にメモリ資源管理
手段１１２を持ち、かつノード間接続装置１２０上に各
ノード上のプロセッサ１１０からアクセス可能な共有レ
ジスタ１２３を持つ情報処理装置において、ノード１０
０〜１０ｎ上に接続障害検出手段１２１と障害情報通知
手段１２２を、診断処理装置１３０上に障害情報中継手
段１３１を、プロセッサ１１０上に障害情報受信手段１
１１を、メモリ資源管理手段１１２中に障害ノード資源
解放手段１１３を持つ。

【００８２】情報処理装置を構成するあるノード−ノー
ド間接続装置間に接続障害が発生した場合、当該ノード
はシステムから切り放される。これ以降、接続障害ノー
ドからノード間接続装置１２０中の共有レジスタ１２３
はアクセス不能となり、正常なメモリ資源管理は実行不
可能となる。

【００８３】接続障害ノードの切り放し時、接続障害ノ
ードは接続障害検出手段１２１によって接続障害を検出
し、障害情報通知手段１２２によって診断処理装置１３
０に対して障害情報を通知する。診断処理装置１３０は
障害情報中継手段１３１によって接続障害ノード以外の
各ノードに対して障害情報を通知する。

【００８４】各ノード１００〜１０ｎのプロセッサ１１
０の障害情報受信手段１１１は障害情報を受信したなら
ば、メモリ資源管理手段１１２に対して接続障害の発生
を通知する。

【００８５】メモリ資源管理手段１１２は、接続障害の
発生を通知されることにより正常なメモリ資源管理の実
行不可能を判定し、障害ノード資源解放手段１１３によ
って接続障害ノードによって確保されているメモリ資源
を解放する。同時に、共有レジスタ１２３上の情報は無
効と判断される。

【００８６】以上の動作により、接続障害が発生したノ
ード１００〜１０ｎによって確保されたメモリ資源の再
利用が可能となる。

【００８７】本実施形態では、ノード１００〜１０ｎ構
成は第１乃至第４の実施形態とは異なり、またノード間
接続装置１２０と診断処理装置１３０と各ノードから使
用可能なメモリ１１４とをノード間接続装置６３内に含
めても、本実施形態と同様に動作することは勿論であ
る。

【００８８】

【発明の効果】以上に説明したように、本発明により、
複数のプロセッサから構成されるノードと、複数のノー
ド間を接続するノード間接続装置からなるクラスタ構成
の情報処理装置、あるいは複数のノード間を、複数のノ
ード間接続装置によって接続するクラスタ構成の情報処
理装置において、障害によって排他制御中のプロセッサ
を含むノードからの排他制御フラグに対するアクセスが
不可能となった場合に、排他制御フラグへのアクセスが
不可能となったプロセッサによってセットされた排他制
御フラグをクリアすることにより、共有リソースに対す
る排他制御状態を解除することが可能となる。

【図面の簡単な説明】

【図１】本発明による実施形態の概略ブロック図であ
る。

【図２】本発明による実施形態の概略ブロック図であ
る。

【図３】本発明による実施形態の概略ブロック図であ
る。

【図４】本発明による実施形態の概略ブロック図であ
る。

【図５】本発明による実施形態のクラスタ構成による情
報処理装置の概略ブロック図である。

【図６】本発明による実施形態のクラスタ構成による情
報処理装置の概略ブロック図である。

【図７】本発明による実施形態のノード−プロセッサ対
応テーブルと変換手段との概略ブロック図である。

【図８】本発明による実施形態の識別手段とクリア手段
との概略ブロック図である。

【図９】本発明による実施形態の識別手段の概略ブロッ
ク図である。

【図１０】本発明による実施形態の概略ブロック図であ
る。

【符号の説明】 １ 排他制御フラグ ２ 排他制御中プロセッサＩＤ ３ メモリ ４ バス ５ 排他制御アクセス制御回路 ６ 障害処理制御回路 ７ メモリアクセス回路 １０ ノード−プロセッサ対応テーブル １１ 変換手段 １２ 識別手段 １３ クリア手段 ２０ アクセス経路−プロセッサ対応テーブル ３０ ノードＩＤフィールド ３１ ノード内識別フィールド ３２ ノード識別手段 ４０ アクセス経路−ノード対応テーブル ９０，９１ 比較レジスタ １２３ 共有レジスタ １３０ 診断処理装置

Claims (6)

【特許請求の範囲】
1. 【請求項１】 複数のプロセッサから構成されるノード
   と、複数のノード間を接続するノード間接続装置からな
   るクラスタ構成の情報処理装置において、 前記プロセッサＩＤとこれに対応する排他制御フラグ
   と、 前記ノードのノードＩＤと前記プロセッサＩＤとを対と
   するノード−プロセッサ対応テーブルを参照し、前記ノ
   ードＩＤを前記プロセッサＩＤに変換する変換手段と、 前記変換手段の出力するプロセッサＩＤと排他制御中の
   プロセッサＩＤとを比較して識別する識別手段と、 前記識別手段によって前記プロセッサＩＤの一致が識別
   されたならば、排他制御フラグをクリアするクリア手段
   と、を備え、 前記プロセッサに障害が発生した場合に、前記ノードに
   含まれる全てのプロセッサのセットされた排他制御フラ
   グをクリアすることを特徴とする情報処理装置。
2. 【請求項２】 複数のプロセッサから構成されるノード
   と、複数のノード間を接続するノード間接続装置からな
   るクラスタ構成の情報処理装置において、 前記プロセッサＩＤとこれに対応する排他制御フラグ
   と、 前記ノードのノードＩＤと前記プロセッサＩＤとを対と
   するノード−プロセッサ対応テーブルを参照し、前記ノ
   ードＩＤを前記プロセッサＩＤに変換する変換手段と、 前記変換手段の出力するプロセッサＩＤと排他制御中の
   プロセッサＩＤとを比較して識別する識別手段と、 前記識別手段によって前記プロセッサＩＤの一致が識別
   されたならば、排他制御フラグをクリアするクリア手段
   と、を備え、 前記ノードに障害が発生した場合に、前記ノードに含ま
   れる全てのプロセッサのセットされた排他制御フラグを
   クリアすることを特徴とする情報処理装置。
3. 【請求項３】 複数のプロセッサから構成されるノード
   と、複数のノード間を接続するノード間接続装置からな
   り、前記ノード間接続装置上に排他制御フラグを設け前
   記プロセッサ間の排他制御を行うクラスタ構成の情報処
   理装置の排他制御フラグ管理方式において、 排他制御フラグと対となる排他制御フラグをセットした
   プロセッサのプロセッサＩＤを示す排他制御中プロセッ
   サＩＤを格納する記憶手段と、 前記ノードに付与されたノードＩＤと前記ノード内に含
   まれる前記プロセッサのプロセッサＩＤとの対応を記述
   したノード−プロセッサ対応テーブルを格納する記憶手
   段と、 前記ノードに障害が発生した場合、前記ノード−プロセ
   ッサ対応テーブルを参照し、前記ノードＩＤを前記プロ
   セッサＩＤに変換する変換手段と、 前記変換手段の出力する前記プロセッサＩＤと前記排他
   制御中プロセッサＩＤとを比較し、一致するか否かを識
   別する識別手段と、 前記識別手段によって前記プロセッサＩＤの一致が識別
   されたならば、前記排他制御フラグをクリアするクリア
   手段と、を有し、前記ノードに障害が発生した場合に、
   前記ノードに含まれる全ての前記プロセッサがセットし
   た前記排他制御フラグをクリアすることを可能とする排
   他制御フラグ管理方式。
4. 【請求項４】 複数のプロセッサから構成されるノード
   と、複数のノード間を複数のノード間接続装置によって
   接続し、前記ノード間接続装置の一つの上に排他制御フ
   ラグを設け、前記プロセッサ間の排他制御を行うクラス
   タ構成の情報処理装置の排他制御フラグ管理方式におい
   て、 前記排他制御フラグと、前記排他制御フラグをセットし
   たプロセッサのプロセッサＩＤを示す排他制御中プロセ
   ッサＩＤと、 前記ノードとの前記ノード間接続装置間、および前記ノ
   ード間接続装置とノード間接続装置間のアクセス経路に
   付与されたアクセス経路ＩＤと、当該アクセス経路を経
   由して前記排他制御フラグに対してアクセスを行う前記
   プロセッサのプロセッサＩＤとの対応を記述したアクセ
   ス経路−プロセッサ対応テーブルと、 前記アクセス経路に障害が発生した場合、前記アクセス
   経路−プロセッサ対応テーブルを参照し、前記アクセス
   経路ＩＤを前記プロセッサＩＤに変換する変換手段と、 前記変換手段の出力する前記プロセッサＩＤと前記排他
   制御中プロセッサＩＤとを比較し、一致するか否かを識
   別する識別手段と、 前記識別手段によって前記プロセッサＩＤの一致が識別
   されたならば、前記排他制御フラグをクリアするクリア
   手段と、を有し、前記アクセス経路に障害が発生した場
   合に、当該アクセス経路を経由して前記排他制御フラグ
   にアクセスを行う全てのプロセッサがセットした排他制
   御フラグをクリアすることを可能とする排他制御フラグ
   管理方式。
5. 【請求項５】 複数のプロセッサから構成されるノード
   と、複数のノード間を接続するノード間接続装置からな
   り、ノード間接続装置上に排他制御フラグを設け、プロ
   セッサ間の排他制御を行うクラスタ構成の情報処理装置
   の排他制御フラグ管理方式において、 前記プロセッサのプロセッサＩＤを、前記プロセッサが
   含まれる前記ノードのノードＩＤを格納するノードＩＤ
   フィールドと、前記ノード内のプロセッサを識別可能な
   ノード内識別フィールドとを対として格納する記憶手段
   と、 前記排他制御フラグと、前記排他制御フラグをセットし
   た前記プロセッサのプロセッサＩＤを示す排他制御中プ
   ロセッサＩＤと、 前記ノードに障害が発生した場合、前記ノードＩＤと、
   前記排他制御中プロセッサＩＤの前記ノードＩＤフィー
   ルドとを比較し、一致するか否かを識別するノード識別
   手段と、 前記ノード識別手段によって前記ノードＩＤの一致が識
   別されたならば、前記排他制御フラグをクリアするクリ
   ア手段と、を有し、前記ノードに障害が発生した場合
   に、前記ノードに含まれる全ての前記プロセッサがセッ
   トした前記排他制御フラグをクリアすることを可能とす
   る排他制御フラグ管理方式。
6. 【請求項６】 複数のプロセッサから構成されるノード
   と、複数のノード間を複数のノード間接続装置によって
   接続し、ノード間接続装置の一つの上に排他制御フラグ
   を設け、プロセッサ間の排他制御を行うクラスタ構成の
   情報処理装置の排他制御フラグ管理方式において、 前記プロセッサのプロセッサＩＤを、前記プロセッサが
   含まれる前記ノードのノードＩＤを格納するノードＩＤ
   フィールドと、前記ノード内の前記プロセッサを識別可
   能なノード内識別フィールドとに含めて格納した記憶手
   段と、 前記排他制御フラグと、前記排他制御フラグをセットし
   た前記プロセッサのプロセッサＩＤを示す排他制御中プ
   ロセッサＩＤと、 前記ノードと前記ノード間接続装置間、および前記ノー
   ド間接続装置と他の前記ノード間接続装置間のアクセス
   経路に付与されたアクセス経路ＩＤと、当該アクセス経
   路を経由して前記排他制御フラグに対してアクセスを行
   う前記ノードのノードＩＤとの対応を記述したアクセス
   経路−ノード対応テーブルと、 前記アクセス経路に障害が発生した場合、前記アクセス
   経路−ノード対応テーブルを参照し、前記アクセス経路
   ＩＤを前記ノードＩＤに変換する変換手段と、 前記変換手段の出力する前記ノードＩＤと、前記排他制
   御中プロセッサＩＤの前記ノードＩＤフィールドとを比
   較し、一致するか否かを識別するノード識別手段と、 前記ノード識別手段によって前記ノードＩＤの一致が識
   別されたならば、前記排他制御フラグをクリアするクリ
   ア手段と、を有し、前記アクセス経路に障害が発生した
   場合に、当該アクセス経路を経由して前記排他制御フラ
   グにアクセスを行う全ての前記ノードに含まれる前記プ
   ロセッサがセットした前記排他制御フラグをクリアする
   ことを可能とする情報処理装置の排他制御フラグ管理方
   式。