JPH10312973A - ｛１１１｝配向性の高いアルミニウムインターコネクトを実現するＴｉ／ＴｉＮ／ＴｉＮ▲ｘ▼下層 - Google Patents

｛１１１｝配向性の高いアルミニウムインターコネクトを実現するＴｉ／ＴｉＮ／ＴｉＮ▲ｘ▼下層

Info

Publication number
JPH10312973A
JPH10312973A JP10122623A JP12262398A JPH10312973A JP H10312973 A JPH10312973 A JP H10312973A JP 10122623 A JP10122623 A JP 10122623A JP 12262398 A JP12262398 A JP 12262398A JP H10312973 A JPH10312973 A JP H10312973A
Authority
JP
Japan
Prior art keywords
layer
tin
aluminum
barrier layer
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10122623A
Other languages
English (en)
Other versions
JP4240570B2 (ja
Inventor
Kenny King-Tai Ngan
キング−タイ ンガン ケニー
Seshadri Ramaswami
ラマスワミ セシャドリ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JPH10312973A publication Critical patent/JPH10312973A/ja
Application granted granted Critical
Publication of JP4240570B2 publication Critical patent/JP4240570B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/425—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • H10W20/035—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics combinations of barrier, adhesion or liner layers, e.g. multi-layered barrier layers

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

(57)【要約】 【課題】 電子移動の性能を改善しまたリソグラフィー
プロセスステップを有利にする目的で、バリア層のアル
ミニウムの｛１１１｝含有率を上げる。 【解決手段】 ＩＭＰ技術を用いて（Ｔｉ又はＴｉ
ＮX）／ＴｉＮ／ＴｉＮXバリア層を堆積する場合に、Ｔ
ｉ又はＴｉＮX である第１層の厚さを約１００オングス
トローム以上、〜約５００オングストロームまで（表面
形状の幾何関係がこの厚みの上限を制限する）までの範
囲に厚くし、ＴｉＮの第２層を約１００オングストロー
ム以上約８００オングストローム以下（好ましくは約６
００オングストローム以下）の範囲に薄くし、ＴｉＮX
の第３層の形成を制御してＴｉ含有率が約５０原子パー
セントチタン（ストイキオメトリック）〜約１００原子
パーセントチタンとなるようにすることにより、（Ｔｉ
又はＴｉＮX）／ＴｉＮ／ＴｉＮXバリア層を改良するこ
とができる。第１層がＴｉＮXである場合は、Ｔｉの原
子パーセントは少なくとも約４０パーセントである。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、｛１１１｝結晶配
向アルミニウムの程度の高いアルミニウム充填を与えつ
つもアスペクト比の高いバイアをウォームアルミニウム
で充填することを可能にする、特定の（Ｔｉ又はＴｉＮ
X）／ＴｉＮ／ＴｉＮXの、バリア／ウェット層構造に関
する。
【０００２】
【従来の技術】隣接し合うアルミニウムやシリコン等の
材料の層と層の間の拡散を防止するためのバリア層とし
て、窒化チタン層が半導体デバイス構造に用いられてき
た。しかし、窒化チタンバリア層の表面上に堆積するア
ルミニウムの結晶配向は通常、多結晶であり、多結晶ア
ルミニウムは電子移動に対する抵抗性が低い。
【０００３】Ｔｉ／ＴｉＮ／ＴｉＮXスタック等の集積
回路のインターコネクト（相互接続部）を形成する場合
において、形成されたアルミニウムの｛１１１｝結晶配
向の程度が高くない場合、アルミニウム層中のアルミニ
ウム原子の電子移動が問題となる。アルミニウム原子の
電子移動が生じれば、集積回路内にオープンサーキット
が発生することがあるため、このような電子移動は抑制
又は排除されるべきである。アルミニウムの電子移動
は、充填されたバイアにおいても同様に生じることがあ
り、コンタクトの導電性を損ねてしまう。
【０００４】１９９０年７月３１日発行のLuらへの米国
特許第４、９４４，９６１号には、半導体ウエハ等の基
板上にメタルやメタルアロイを部分的にイオンビームに
より堆積するためのプロセスが記載されている。るつぼ
から気化したメタルはるつぼの出口でその一部がイオン
化し、このイオン化した蒸気がバイアスの作用により基
板に引き付けられる。基板温度を制御することにより、
トレンチやバイア等のステップ状の表面を倣わずに（非
共形に）覆うことができることが記載されている。高温
を用いればステップ状の表面を平坦にできる。そこに与
えられている実施例はアルミニウムの堆積のためのもの
であり、基板温度が約１５０℃〜約２００℃で非共形の
堆積が遂行され、基板温度が約２５０℃〜約３５０℃で
平坦化の堆積が遂行される。
【０００５】S.M.Rossnagel及びJ.Hopwoodは、J. Vac.
Sci. Technol. B. Vol. 12, No. 1,Jan/Feb 1994 の "M
etal ion deposition from ionized magnetron sputter
ingdischarge"（イオン化マグネトロンスパッタリング
放電からのメタルイオンの堆積）と題する論文におい
て、従来のマグネトロンスパッタリングを、スパッタリ
ングカソードと基板の間の領域で高密度の誘導結合ＲＦ
プラズマに組み合わせる技術を開示している。そこに与
えられている実施例の１つは反応性スパッタリングを用
いた窒化チタン膜の堆積のためのものであり、チタンカ
ソードを用い、アルゴンガスと窒素ガスの混合ガスから
生成したプラズマと組み合わせるものである。
【０００６】１９９３年１１月１６日発行のChoらへの
米国特許第５、２６２，３６１号には、シリコン（１１
１）等の基板上に単結晶アルミニウム膜を形成するため
の方法が記載される。その目的は、アルミニウム（１１
１）結晶配向を量的に増加させて、アルミニウムの電子
移動に対する抵抗性を高めるというものである。温度約
３００℃〜約４００℃でシリコンウエハ表面上に真空蒸
着技術により、電気的に中性なアルミニウムが堆積され
る。
【０００７】１９９６年８月６日発行のYamadaへの米国
特許第５，５４３，３５７号には、半導体デバイスの製
造方法であって、アルミニウムアロイ膜に対する下層と
して窒化チタン膜を用いて、このアルミニウムアロイ膜
のデバイス特性の劣化を防ぐ技術が記載される。窒化チ
タン膜の厚みは、アルミニウムアロイ膜の厚さの１０％
以下に設定され、厚くても２５ｎｍである。シリコンを
含有しないアルミニウムアロイの場合では、チタン膜の
厚みはアルミニウムアロイ膜の厚みの５％以下に設定さ
れる。アルミニウム膜の形成は、基板温度２００℃以下
でスパッタリングプロセスにより行われ、アルミニウム
膜又はアルミニウムアロイ膜がバイアホールを充填する
際、アルミニウムが流動化するよう基板が加熱される。
アルミニウム膜の形成及びこの流動化を行っている間の
圧力は、１０-7トール以下である。窒化チタンバリア層
を層間絶縁膜の上（又はこの絶縁膜の上に予め形成した
チタン膜の上）に形成し、この窒化チタン膜の上にチタ
ン膜を形成し、そしてこのチタン膜の上にアルミニウム
膜を形成してもよい。窒化チタンバリア層の形成後に、
窒素雰囲気下でハロゲンランプによりバリア層を約６０
０〜７００℃に加熱し、窒化していないチタンを窒化す
る。未窒化のチタンが層中に存在すれば窒化チタンバリ
ア層はバリア層としてよくないと述べられている。
【０００８】１９９６年１１月５日に発行のchenらの米
国特許第５，５７１，７５２号には、集積回路のサブミ
クロン半導体層のパターニングの方法が開示される。具
体例の１つでは、チタン又は窒化チタンがスパッタ堆積
により厚さ約３００〜２０００オングストロームで形成
され、これがコンタクト開口の底部に達する。このチタ
ン又は窒化チタンの上には、高融点金属又は高融点金属
シリサイドの共形な導電層が化学気相堆積（ＣＶＤ）に
より形成される。そして、この共形導電層の上に、第２
の導電層（典型的にはアルミニウム）が形成される。こ
のアルミニウムは、好ましくは約１００℃〜４００℃の
温度にてスパッタされる。この方法では、アルミニウム
膜にサイズの大きな粒子（グレイン）が形成されること
を防止することにより、デバイス幾何設計を小さくする
要請があるコンタクト開口を充填することが可能になる
と述べられている。
【０００９】１９９５年８月７日に出願のXuらによる米
国特許出願第０８／５１１，８２５号では、キャリア層
として作用する窒化チタン含有バリア層を形成する方法
を記載する。このキャリア層により、従来技術の方法よ
りも低い温度において、アスペクト比の高いバイア、ホ
ールやトレンチ等のアパーチャを充填することができ、
また、このキャリア層の上に堆積した導電膜を平坦化す
ることができる。
【００１０】１９９６年１１月２１日に出願のNganらに
よる米国特許出願第０８／７５３，２５１号では、コン
タクトバイアの表面上に窒化チタン含有バリア層を生成
する方法が記載される。ある特定のコンタクトの幾何関
係に対して、窒化チタン万有バリア層の形成中にリアク
タの圧力を下げれば、バイアの側壁上のバリア層の厚み
は増加する。このことにより、アルミニウムの充填につ
いてはバイアの側壁沿って移動することが容易となり、
その結果、バイアの充填が良好になる。特に、バリア層
がアルミニウムとわずかに反応してアルミニウムをバイ
アの側壁に沿って引き込むためには、バリア層を備えた
窒化チタンには最小厚みと最小チタン含有率とが必要に
なる。
【００１１】Nganによる出願中の米国特許出願(Attorne
y Docket No. 1819)には、堆積した窒化チタンバリア層
の結晶配向を制御するために用いることができる様々な
処理技術が開示されている。更に、窒化チタンバリア層
の｛２００｝結晶配向を増加させることにより、この層
の抵抗率が上昇する。
【００１２】「従来型のスパッタリングによる」窒化チ
タン含有膜ないし層は、アルゴン等の不活性ガスを窒素
ガスと組み合わせて生成したプラズマにチタンターゲッ
トを接触させることにより、基板上に堆積する。ターゲ
ットからスパッタされたチタンの一部は、プラズマによ
り既に活性化している窒素ガスと反応して窒化チタンを
生成し、この気相混合物が基板に接触して基板上に層を
形成する。このような従来型のスパッタリングによる窒
化チタン含有層はコンタクトバイアのホットアルミニウ
ムフィル（充填）に対する濡れ層として作用することが
できるが、基板表面温度が約５００℃よりも低くては、
一般に、バイアに良好な充填性を与えることができな
い。
【００１３】
【発明が解決しようとする課題】低い温度でのアルミニ
ウム充填を与えるため、Xuら（米国特許出願第０８／５
１１，８２５号に記載）は、低い温度（例えば約３５０
℃程度）でもアルミニウムがバリア層表面に流動するこ
とを可能にする、スムーズなキャリア層として作用する
窒化チタン含有バリア層を生成する技術を開発した。Xu
らに記載された典型的なバリア層は、３つの層の組み合
わせであり、これは、バイア表面上に堆積したチタンの
第１層（Ｔｉ）と、チタンの第１層の表面上に堆積した
窒化チタンの第２層（ＴｉＮ）と、ＴｉＮの第２層の上
に堆積したＴｉＮX層である。これら３層はイオンメタ
ルプラズマ（ＩＭＰ）技術により抵抗率されるが、この
技術については後述する。典型的な態様では、チタンの
第１層は厚さ１００オングストローム〜２００オングス
トロームであり、ＴｉＮの第２層は厚さ８００オングス
トローム、ＴｉＮXの第３層は厚さ６０オングストロー
ムである。直径０．２５μｍでアスペクト比が約５の穴
を有するコンタクトバイアへ良好な充填が実現できたも
のの、アルミニウムの結晶配向は｛１１１｝の割合が低
く、その結果、アルミニウムインターコネクトの電子移
動（ＥＭ）性能が低くなる。更に、ナノスコープで測定
したこのアルミニウムの反射率は、Ｓｉを参照値とした
場合に約５０％未満であり、その後のリソグラフィーに
おけるインデックスが非常に困難になる。従って、ＥＭ
性能を改善しまたリソグラフィープロセスステップを有
利にする目的で、アルミニウムの｛１１１｝含有率を上
げることが望ましい。
【００１４】
【課題を解決するための手段】本発明者らは、ＩＭＰ技
術を用いて（Ｔｉ又はＴｉＮX）／ＴｉＮ／ＴｉＮXバリ
ア層を堆積する場合に、Ｔｉ又はＴｉＮX である第１層
の厚さを約１００オングストローム以上、〜約５００オ
ングストロームまで（表面形状の幾何関係がこの厚みの
上限を制限する）の範囲に厚くし、ＴｉＮの第２層を約
１００オングストローム以上約８００オングストローム
以下（好ましくは約６００オングストローム以下）の範
囲に薄くし、ＴｉＮXの第３層の形成を制御してＴｉ含
有率が約５０原子パーセントチタン（ストイキオメトリ
ック）〜約１００原子パーセントチタンとなるようにす
ることにより、（Ｔｉ又はＴｉＮX）／ＴｉＮ／ＴｉＮX
バリア層を改良することができる。第１層がＴｉＮXで
ある場合は、Ｔｉの原子パーセントは少なくとも約４０
パーセントである。この第１層は、１００原子パーセン
トチタンであることが好ましい。更に、ＴｉＮX第３層
の形成が、ＴｉＮ第２層の形成の終了時に行われ、Ｔｉ
含有率の勾配が、ストイキオメトリックなＴｉ含有率で
始まりＴｉ含有率が約１００原子パーセントで終わるよ
うな勾配を示すことが好ましい。ＴｉＮX第３層の厚み
は、約１５オングストローム〜約５００オングストロー
ムであることが好ましく、１００原子パーセントＴｉの
分の厚さが約１５オングストローム〜約３００オングス
トロームであることが好ましい。この優れた（Ｔｉ又は
ＴｉＮX）／ＴｉＮ／ＴｉＮXバリア層により、アルミニ
ウムインターコネクトやアルミニウムバイア充填部を堆
積する際にこのアルミニウムが高い｛１１１｝結晶配向
性を示すようにすることが可能となる。更に、このよう
に得られたアルミニウム層は、４３６ｎｍでの反射率が
１５０パーセント以上を示す。このような構造を有する
（Ｔｉ又はＴｉＮX）／ＴｉＮ／ＴｉＮXバリア層が表面
形状のライン形成に用いられる場合は、サイズが約０．
２５μｍでアスペクト比が６：１にもなる表面形状に対
して、スパッタアルミニウムによりこの表面形状を完全
に充填することが可能となる。
【００１５】ＴｉＮX第３層の堆積は、基板温度が約５
０℃〜約５００℃（好ましくは約２００℃）で行われ
る。デバイス構造体がインターコネクトである場合は、
ＴｉＮX第３層の堆積は、圧力約５ｍＴ〜約４０ｍＴで
行うことが可能である。デバイス表面形状がバイアであ
る場合は、ＴｉＮX第３層の堆積は、より低い圧力約５
ｍＴ〜約１０ｍＴ（好ましくは約１０ｍＴ）にて行う方
がよい。次いで、アルミニウム充填物が、基板温度約３
５０℃〜約５００℃（好ましくは約４００℃）で堆積さ
れる。このアルミニウムの堆積は、低い圧力約１ｍＴ〜
約４ｍＴ（好ましくは約２ｍＴ）で行われる。
【００１６】
【発明の実施の形態】本発明の開示内容は、Ｔｉ／Ｔｉ
Ｎ／ＴｉＮXバリア層の構造体及びこの構造体の形成方
法に関するものである。このＴｉ／ＴｉＮ／ＴｉＮXバ
リア層構造体によれば、この上に堆積するアルミニウム
層が、｛１１１｝結晶配向の含有率が高くなり反射率が
約１５０％よりも高くなる。更に、このバリア層によ
り、サイズが約０．２５μｍでアスペクト比が５：１以
上の表面形状に対して、「ウォームアルミニウム」でバ
イアを充填することが可能になる。
【００１７】（１．定義）詳細な説明に入る前に、明細
書及び特許請求の範囲の記載においては、特に明記した
場合を除いて、単数で示されているものには複数も含ま
れることとする。従って、例えば、「半導体」なる語に
は半導体の特性を有することが知られている種々多様な
材料が含まれるものであり、「プラズマ」にはＲＦグロ
ー放電により活性化したガスないしガス反応物が含ま
れ、「コンタクト材料」には、ここに記載される温度範
囲においてスパッタすることが可能となるような融点を
有する導電材料、例えばアルミニウム、アルミニウムア
ロイやその他の導電材料が含まれる。
【００１８】本発明を説明するに当たり特に重要な語を
以下に定義する。
【００１９】「ＡＦＭ」(Atomic Force Microscope)な
る語は、膜表面粗さの測定に通常用いられる技術のこと
であり、マイクロプローブを膜表面に接触させて膜の端
から端まで走査し、このマイクロプローブの機械運動を
デジタル信号に変換してこれをプロットするものであ
る。一連のプロットを編集して、その編集結果から表面
粗さを算出する。
【００２０】「アルミニウム」なる語には、半導体産業
で通常一般に用いられるタイプのアルミニウムのアロイ
が含まれる。このアロイには、例えば、アルミニウム−
銅アロイやアルミニウム−銅−シリコンアロイが含まれ
る。ここに記載される好ましい具体例では、銅約０．５
％を有するアルミニウムに対して用いられている。
【００２１】「アスペクト比」なる語は、電気接触部が
配置される開口の高さ寸法と幅寸法の比のことをいう。
例えば典型例としては、多数の層を貫いて管状に伸びる
バイア開口は高さと直径を有しているが、この場合アス
ペクト比はこの管状部の高さを直径で除したものであ
る。トレンチのアスペクト比は、トレンチの高さをその
底部における最小行程幅で除したものである。
【００２２】「表面形状」なる語は、基板表面の立体形
状を形成するコンタクト、バイア、ホール、トレンチそ
の他の構造体のことをいう。
【００２３】「スパッタイオン堆積」なる語及び「イオ
ンメタルプラズマ（ＩＭＰ）」なる語は、スパッタ堆積
（好ましくはマグネトロンスパッタリング：ターゲット
の裏側にマグネットアレイが配置される）のことをい
う。高密度誘導結合ＲＦプラズマをスパッタリングカソ
ードと基板支持電極の間に配置することにより、スパッ
タ放出物の少なくとも一部が基板表面に到達する時点で
イオンの形態になっている。
【００２４】「反応性イオン堆積」又は「反応性イオン
メタルプラズマ（ＩＭＰ）」なる語は、イオン堆積スパ
ッタリングにおいて、スパッタリング工程中に反応性ガ
スを供給して、これをスパッタされたイオン化材料と反
応させ、反応性ガスの元素を含むスパッタイオン堆積化
合物を生成するものをいう。
【００２５】「反射率」なる語は、Ｓｉを参照としてナ
ノスコープにより測定された反射率をいう。
【００２６】「ＳＥＭ」なる語は、走査電子顕微鏡のこ
とをいう。
【００２７】「従来型のスパッタリング」なる語は、基
板上に膜層を形成する方法であって、ターゲットをスパ
ッタしターゲットからスパッタされた材料がターゲット
と基板の間を通過して基板上に膜層を形成するものであ
り、ターゲットからスパッタされた材料の大部分を基板
到達前にイオン化させるための手段を有していないもの
をいう。このような従来型のスパッタリングのための装
置構成の１つが、米国特許第５，３２０，７２８号に開
示されている。このような従来型のスパッタリングの構
成においては、ターゲットからスパッタされたターゲッ
ト材料の中でイオン化された分のパーセンテージは１０
％未満であり、更に典型的には１％未満である。
【００２８】「ウォームアルミニウム」なる語は、従来
型のスパッタリング技術を用い、アルミニウム形成中の
基板温度を約３５０℃〜約４５０℃にして形成したアル
ミニウムをいう。
【００２９】「ＸＰＳ(X-ray Photoelectron Spectrosc
opy)」なる語は、Ｘ線光電子分光（ＥＳＣＡ:Electron
Specroscopy for Chemical Analysisとしても知られて
いる）のことをいい、Ｘ線ビームを被検体に照射する技
術である。被検体の原子組成及びこれに対応する各元素
の結合エネルギーの特性である光電子が放出され、これ
を電子エネルギーアナライザにより検出する。測定され
た光電子の運動エネルギーを、感度係数を用いて、被検
体中の元素組成の原子パーセントに変換する。被検体表
面の原子パーセント組成の検出に加えて、厚さプロファ
イルにより、被検体の厚さ方向の組成の情報も得ること
ができる。このケースでは、被検体の物質が、アルゴン
イオン等の不活性ガスイオンを用いて増加的にスパッタ
される。これら各増分についてＸＰＳ分析が行われる。
【００３０】「ＸＲＤ(X-Ray Diffraction):Ｘ線回折」
なる語は、結晶配向の測定に通常用いられる技術のこと
をいい、被測定材料に特定の波長の放射を通過させ、こ
の通過の際に当該材料により生じた放射の回折を測定す
るものである。回折パターンを表すマップを作成し、こ
のマップを基に結晶配向を計算する。
【００３１】（２．本発明を実施するための装置）本発
明の方法を遂行することができる装置としては、アプラ
イドマテリアルズ社のエンデュラ統合型処理システムが
挙げられる。このプロセスシステムを特に図面には示さ
ないが、図１に示される処理要素は、上記の統合型処理
システムに含まれる低圧プロセスチャンバの１つの内部
で動作させることが可能なものである。上記のシステム
は米国特許第５，１８６，７１８号及び米国特許第５，
２３６，８６８号に開示されている。図１に示されるよ
うに、表面がスムーズで抵抗率の低い本発明の窒化チタ
ンバリア層を形成するための低圧プロセスチャンバは、
標準的なスパッタマグネット１１０（スパッタリングプ
ラズマを閉じ込めてスパッタリング速度の上昇を可能に
するための）と、約２４ｋＷの電力レベルで動作が可能
なスパッタリングターゲットカソード１１２とを採用し
ている。
【００３２】（第１例）本発明のＴｉ／ＴｉＮ／ＴｉＮ
Xバリア層を形成するには、直径１４インチ（３５．５
ｃｍ）のチタンターゲットカソードが用いられ、このカ
ソードに対して約４ｋＷ〜約８ｋＷの範囲のＤＣ電力が
印加される。直径８インチ（２０．３ｃｍ）のシリコン
ウエハを含む基板１１８が、ターゲットカソード１１２
から約５．５インチ（１４ｃｍ）の距離で配置される。
巻き数が少なくとも１巻き〜１０巻き（好ましくは約１
〜３巻き）のコイル１１４に対してＲＦ電力を約１００
ｋＨｚ〜約６０ＭＨｚ（好ましくは約２ＭＨｚ）の範囲
及び約０．５ｋＷ〜約６ｋＷ（好ましくは約１．５ｋＷ
〜約４．０ｋＷ）の範囲のワット数で印加することによ
り、高密度誘導結合ＲＦプラズマが、ターゲットカソー
ド１１２と基板１１８の間に生成する。典型的には、こ
のコイルは水冷が可能なメタルの管から作製され、直径
は約０．１２５インチ（０．３２ｃｍ）である。しか
し、所望の機能を与えるシートやリボンその他の形態か
ら作製されてもよい。コイル１１４はターゲット１１２
と基板１１８の間のプラズマ領域を包囲している。典型
的には、基板１１８又は基板支持体１２０に０〜約−３
００ＶのＤＣの基板バイアス電圧を印加して（好ましく
は約１００Ｗ）、プラズマからのイオンを基板に引き付
けるＤＣ自己バイアスを発生させてもよい。
【００３３】窒化チタンバリア層の形成のための好まし
い装置では、プラズマに誘導結合してスパッタ材料をイ
オン化するためにコイルを用いているが、チタンのイオ
ン化のための他の手段も考慮できる。例えば、米国特許
第４，９１１，８１４号に図示及び記載されるようなＥ
ＣＲソースや、米国特許第４，９９０，２２９号に図示
されるようなヘリコンタイプのカップリングデバイスが
具体的に考慮される。イオン化パーセンテージが１０〜
１００％の堆積粒子のイオン化流を供給できるその他の
同様の装置であれば、本発明に有用なものとして考慮さ
れる。チタン原子をイオン化して窒素イオンと反応させ
窒化チタンを形成するためためのチタン原子の形成用の
好ましい装置はスパッタリングの技術を用いて形成され
ることが好ましいが、チタン原子を形成するための他の
手段を考慮することもできる。例えば、米国特許第４，
９４４，９６１号に記載されるような、るつぼ内でメタ
ルやメタルアロイを気化させるための技術等のチタン気
化技術が具体的に考慮される。
【００３４】（３．（Ｔｉ又はＴｉＮX）／ＴｉＮ／Ｔ
ｉＮXバリア層の構造）我々は、スムーズな窒化チタン
含有バリア層を作製することを可能にしたが、それは、
表面形状サイズが約０．２５μｍでアスペクト比が５：
１以上である集積回路のバイア、スルーホールやトレン
チ内に、電気コンタクトを製造することが可能になるこ
とが示されたものである。本発明のスムーズなバリア層
によれば、アスペクト比の高い導電コンタクトの形成が
可能になることに加えて、電気コンタクト材料（アルミ
ニウム等）とその下の半導体基板材料（シリコン等）の
間の相互拡散を防止する拡散バリアが与えられる。
【００３５】スムーズなバリア層の構造体は、３層のス
タックを備えている。更に好ましい態様では、第１層
（シリコンや二酸化シリコン等の基板の上に直接形成す
る層）は、イオン堆積によるチタン（Ｔｉ）である。こ
の第１層の上に形成する第２層は、イオン堆積による窒
化チタン（ＴｉＮ）である。この第２層の上に形成する
第３層は、イオン堆積によるＴｉＮXの層であり、この
層の組成は、約５０原子％チタン〜約１００原子％チタ
ンの間で変化する。好ましくは、チタン濃度は、ほぼス
トイキオメトリックなＴｉＮから純粋なＴｉへの勾配上
にある。ＴｉＮXの表面がその上に次いで堆積するウォ
ームアルミニウムと反応する可能性を低減するために
は、この層の表面のＴｉ濃度を制御することが必要であ
る。ＴｉＮX層の最適なＴｉの含有率は、その適用対象
が水平な導電インターコネクトであるか、あるいはアス
ペクト比の高いバイアであるかによるだろう。アスペク
ト比の高いバイアでは、バイア内へアルミニウムを充填
するための熱力学的引力を与えるために、ＴｉＮX層の
Ｔｉ含有率は高いことが必要である。しかし、Ｔｉの含
有率が高すぎる場合は、ＴｉＡｌ3が生成することとな
り、デバイスの性能に悪影響を与える。アスペクト比が
高いバイアに適用する場合で、ＴｉＮX層のチタン含有
率が原子濃度で約５０％〜約１００％Ｔｉの勾配上にあ
る場合は、ウォームアルミニウムをバイア内に完全に充
填する方法で引き込むに十分なＴｉ上面の厚みは約１５
オングストロームである一方、純粋なＴｉ上面の厚みが
約３００オングストロームを越えればＴｉＡｌ3の生成
量が有害な程度になることを、我々は見出した。
【００３６】このスムーズなバリア層構造体の上に、電
気コンタクト層ないし導電層を形成する。ここに説明す
るコンタクト層ないし導電層は、銅を約０．５重量％含
むアルミニウムであるが、他の導電材料を用いても、こ
こに記載した本発明のスムーズなバリア層の利益を得る
ものである。この次に形成する導電材料の結晶学的な
｛１１１｝含有率とその反射率については、ここに記載
されるコンセプトを用いて調製することが可能である。
ウォームアルミニウムについて、この開示内容における
好ましい具体例では、アルミニウムの形成はスパッタリ
ング以外の方法、例えばエバポレーション等の方法で行
うことが可能である。アルミニウムをＩＭＰで形成する
場合は、バイアの充填に対して、バイア側壁上に高い共
形性を与える点で利点を与えるが、従来型のスパッタリ
ングによるアルミニウムの方が、アルミニウム形成の方
法としてコストが小さいため好ましい。従来型のスパッ
タリングにより、ウォームアルミニウム（約３５０℃〜
約４５０℃）として形成されるアルミニウムについて
は、アルミニウムの形成は圧力約０．５ｍＴ〜約５０ｍ
Ｔで行われることが好ましく、この圧力は好ましくは約
１ｍＴ〜３０ｍＴ、更に好ましくは約１ｍＴ〜約４ｍＴ
である。アルミニウムの厚みは、用途に依存する。
【００３７】図２は、本発明のスムーズなバリア層構造
体２００を有するトレンチ又はバイア２１３を模式的に
示す。この構造体２００は、シリコンベース２１０とそ
の上に二酸化シリコン層２１１とを備える半導体基板上
に形成される。バイア又はトレンチ２１３は、二酸化シ
リコン層２１１を貫通してシリコンベース２１０に至る
までドライエッチングを行うことにより、形成される。
この構造体２００はＴｉ／ＴｉＮ／ＴｉＮXの３層を備
える。チタンの第１層は、イオン堆積スパッタリングに
より、二酸化シリコン層２１１及びシリコンベース２１
０の両方の表面上に形成される。第２層は反応性イオン
堆積スパッタリングによる窒化チタン層２１４として、
第１のチタン層２１２の上に堆積される。第３の反応性
イオン堆積スパッタリングによる窒化チタン含有層２１
６は、窒化チタン層２１４の上に堆積される（チタン層
２１２のイオンスパッタリングにおいては、通常、高温
アニールにおいてバイア２１３の底部に珪化チタンの薄
い層２２４が形成される。）。その後、構造体２００に
は導電層２１９が充填される。バイアないしトレンチ２
１３のアスペクト比は、寸法２２２対寸法２２０によっ
て例示され、およそ２０：１であり、寸法２２０は約
０．２５μｍであった。
【００３８】従来のスパッタリングでは、アルミニウム
は基板２００上に約５００℃の基板温度でスパッタされ
ていた。場合によっては、５００℃で残りのアルミニウ
ムの堆積を行う前に、基板温度５０℃でコールドアルミ
ニウム核形成層を堆積していた。ＩＭＰを用いて得られ
たバリア層構造体２００の側壁の表面が改善されること
により、コールドアルミニウム核形成層を用いる必要を
排除することにより、必要なアルミニウム堆積チャンバ
が１つだけとすることができるようになった。更に、約
３５０℃〜約４５０℃の温度でのウォームアルミニウム
の堆積が実現可能になった。本発明の特殊なバリア層構
造体２００を用いる場合は、｛１１１｝結晶配向の高い
アルミニウムが得られるという更なる利点がある。更
に、アスペクト比が非常に高いバイアにも充填すること
が可能となる。
【００３９】（第２例）アルミニウムの結晶学的な｛１
１１｝含有率を十分高くして電子移動を防止するよう
な、バイアへのアルミニウム充填を行うために、Ｔｉ／
ＴｉＮ／ＴｉＮXバリア層２００の構造を以下のように
調節した。
【００４０】イオン堆積スパッタリングによるＴｉの第
１層２１２の厚みを約３００オングストローム、反応性
イオン堆積スパッタリングによるＴｉＮの第２層２１４
の厚みを約２５０オングストローム、反応性イオン堆積
スパッタリングによるＴｉＮXの第３層２１６の厚みを
約２５０オングストロームとした。ＴｉＮX層２１６の
組成は、５０原子％Ｔｉから始まり、層２１６の表面に
向かうにつれ、約１００原子％Ｔｉに向かって変化す
る。
【００４１】アルミニウムのスパッタリングは、従来型
のスパッタリングを用い、温度約４００℃、圧力約２ｍ
Ｔでバイア２１３の表面の上に行われたアルミニウム充
填物の結晶学的｛１１１｝含有率は、約１００％であっ
た（ＸＲＤカーブには｛２００｝がみられなかった）。
更に、アルミニウム表面の反射率は約１９９％であっ
た。
【００４２】図３（ａ）〜３（ｄ）には、フラットな二
酸化シリコン表面の上に形成されたＴｉ／ＴｉＮ／Ｔｉ
ＮXバリア層の表面の上に形成したウォームアルミニウ
ムについてのＸＲＤカーブを示す。
【００４３】図３（ａ）は、上述の技術を用いて作製し
たＴｉ／ＴｉＮ／ＴｉＮXバリア層の表面上に形成した
ウォームアルミニウムのＸＲＤカーブ３１０であり、Ｔ
ｉ第１層の厚みが約１００オングストローム、ＴｉＮ第
２層の厚みが約８００オングストローム、ＴｉＮX第３
層の厚みが約１５０オングストロームである。このバリ
ア層の作製中に用いたプロセス条件には、各層の形成中
の基板（ウエハ）温度２００℃、ＤＣ／ＲＦ電力比（こ
の電力比については後ほど詳細に説明する）約３．３、
基板へのバイアス約１００Ｗ、各層の形成中のプロセス
チャンバ圧力約３０ｍＴが含まれていた。ウォームアル
ミニウムのＴｉ／ＴｉＮ／ＴｉＮXバリア層の表面上へ
のスパッタリングは、従来型のスパッタリングを用い基
板温度が約４００℃、圧力が約２ｍＴで行われた。上述
の電力比は、スパッタリングターゲットへ印加するＤＣ
電力を、イオン形成装置（コイル）へのＲＦ電力で除し
たものをいい、一例を挙げれば、スパッタリングターゲ
ットへ７ｋＷ、ＲＦコイルへ２ｋＷの場合は、電力比が
３．５である。
【００４４】回折強度を任意の単位でｙ軸にとり３１２
で示し２θ（入射角の倍）を「度」でｘ軸にとり３１４
で示したＸＲＤカーブ３１０により示されるように、ア
ルミニウムの結晶配向のアルミニウム含有率は、所望の
｛１１１｝結晶配向３１６と、不要な｛２００｝結晶配
向３１９（拡大が３１８で示される）の両方を有してい
る。ピーク高さが約３０００程度の弱い｛１１１｝結晶
配向の信号が更に、ウォーム堆積したこのアルミニウム
の多結晶性が高い性質を示している。不要な｛２００｝
結晶配向のアルミニウムが存在することが、ＴｉＮ層の
厚さが８００オングストロームであることに寄与してい
る。
【００４５】図３（ｂ）は、上述の技術を用いて形成し
たＴｉ／ＴｉＮ／ＴｉＮXバリア層の表面上に形成した
ウォームアルミニウムのＸＲＤカーブ３２０であり、Ｔ
ｉ第１層の厚さは１００オングストローム、ＴｉＮ第２
層の厚さは約２５０オングストローム、ＴｉＮX第３層
の厚さは約１５０オングストロームであった。このバリ
ア層の製造中に用いたプロセス条件には、各層の形成中
の基板（ウエハ）温度２００℃、ＤＣ／ＲＦ電力比約
３．３、基板へのバイアス約１００Ｗ、各層の形成中の
プロセスチャンバ圧力約３０ｍＴが含まれていた。ウォ
ームアルミニウムが従来型のスパッタリング技術を用い
て、基板温度が約４００℃、圧力約２ｍＴでＴｉ／Ｔｉ
Ｎ／ＴｉＮXバリア層の表面上にスパッタされた。
【００４６】回折強度を任意の単位でｙ軸にとり３２２
で示し２θ（入射角の倍）を「度」でｘ軸にとり３２４
で示したＸＲＤカーブ３２０により示されるように、ア
ルミニウムの結晶配向は、所望の｛１１１｝結晶配向の
みに限られ、不要な｛２００｝結晶配向（拡大が３２８
で示される）は含まれない。ピーク高さが約１４０００
もの強い｛１１１｝結晶配向の信号が更に、ウォーム堆
積したこのアルミニウムの｛１１１｝含有率の程度が高
いことを示している。
【００４７】図３（ｂ）に示されるＸＲＤカーブを有す
るアルミニウムの堆積を可能にするバリア層構造体は、
本発明の更に好ましい具体例の１つである。
【００４８】図３（ｃ）は、上述の技術を用いて形成し
たＴｉ／ＴｉＮ／ＴｉＮXバリア層の表面上に形成した
ウォームアルミニウムのＸＲＤカーブ３３０であり、Ｔ
ｉ第１層の厚さは１００オングストローム、ＴｉＮ第２
層の厚さは約２５０オングストローム、ＴｉＮX第３層
の厚さは約１５０オングストロームであった。このバリ
ア層の製造中に用いたプロセス条件には、各層の形成中
の基板（ウエハ）温度４００℃、ＤＣ／ＲＦ電力比約
３．３、基板へのバイアス約１００Ｗ、各層の形成中の
プロセスチャンバ圧力約３０ｍＴが含まれていた。ウォ
ームアルミニウムが従来型のスパッタリング技術を用い
て、基板温度が約４００℃、圧力約２ｍＴでＴｉ／Ｔｉ
Ｎ／ＴｉＮXバリア層の表面上にスパッタされた。
【００４９】回折強度を任意の単位でｙ軸にとり３３２
で示し２θ（入射角の倍）を「度」でｘ軸にとり３３４
で示したＸＲＤカーブ３３０により示されるように、ア
ルミニウムの結晶配向のアルミニウム含有率は、所望の
｛１１１｝結晶配向３３６と、不要な｛２００｝結晶配
向３３９（拡大が３３８で示される）の両方を有してい
る。ピーク高さが約３２程度の非常に弱い｛１１１｝結
晶配向の信号が更に、ウォーム堆積したこのアルミニウ
ムの多結晶性の程度が図３（ａ）に例示されるアルミニ
ウム層よりも更に高いことを示している。このことは、
アルミニウムの｛２００｝結晶配向成分のピーク高さが
更に大きくなっていることによっても支持されている。
不要な｛２００｝結晶配向のアルミニウムが存在するこ
とが、３つのバリア層それぞれに対して堆積温度が４０
０℃であることに寄与している。
【００５０】図３（ｄ）は、上述の技術を用いて形成し
たＴｉ／ＴｉＮ／ＴｉＮXバリア層の表面上に形成した
ウォームアルミニウムのＸＲＤカーブ３４０であり、Ｔ
ｉ第１層の厚さは３００オングストローム、ＴｉＮ第２
層の厚さは約２５０オングストローム、ＴｉＮX第３層
の厚さは約１５０オングストロームであった。このバリ
ア層の製造中に用いたプロセス条件には、各層の形成中
の基板（ウエハ）温度２００℃、ＤＣ／ＲＦ電力比約
３．３、基板へのバイアス約１００Ｗ、Ｔｉ層及びＴｉ
Ｎ層の形成中のプロセスチャンバ圧力約３０ｍＴ、Ｔｉ
ＮX層の形成中では１０ｍＴが含まれていた。ウォーム
アルミニウムが従来型のスパッタリング技術を用いて、
基板温度が約４００℃、圧力約２ｍＴでＴｉ／ＴｉＮ／
ＴｉＮXバリア層の表面上にスパッタされた。
【００５１】回折強度を任意の単位でｙ軸にとり３４２
で示し２θ（入射角の倍）を「度」でｘ軸にとり３４４
で示したＸＲＤカーブ３４０により示されるように、ア
ルミニウムの結晶配向のアルミニウム含有率は、アルミ
ニウムの結晶配向は、所望の｛１１１｝結晶配向３４６
のみに限られ、不要な｛２００｝結晶配向（拡大が３３
８で示される）は含まれない。ピーク高さが約２７００
０もの非常に強い｛１１１｝結晶配向の信号が更に、ウ
ォーム堆積したこのアルミニウムの｛１１１｝含有率の
程度が高いことを示している（図３（ｂ）に例示され
る、ＴｉＮX層を３０ｍＴで堆積した本発明の他の好ま
しい具体例について得られたような非常に高い程度）。
図３（ｄ）に示されるＸＲＤカーブを有するアルミニウ
ムの堆積を可能にするバリア層構造体は、本発明の更に
好ましい具体例の１つである。
【００５２】図４は、上述のアルミニウム／Ｔｉ／Ｔｉ
Ｎ／ＴｉＮX構造体の４層の３つ及び別の構造体１つの
反射率を例示する。特に、棒グラフ４００は。ｙ軸にパ
ーセント反射率（Ｓｉを参照とした）をとり４１０で示
す。ｘ軸上のそれぞれの棒（バー）は、異なるアルミニ
ウム／Ｔｉ／ＴｉＮ／ＴｉＮX構造体を表している。
【００５３】バー４１２は、図３（ｂ）で示されるＸＲ
Ｄカーブで例示されるアルミニウム／Ｔｉ／ＴｉＮ／Ｔ
ｉＮX構造体のアルミニウム層の反射率を示す。バー４
１４は、Ｔｉ／ＴｉＮ／ＴｉＮX構造体の上に堆積した
アルミニウム層の反射率を示すが、このとき、アルミニ
ウム／Ｔｉ／ＴｉＮ／ＴｉＮX構造体全体の形成に用い
る方法は図３（ｂ）の構造体全体の製造に用いた方法と
同じであるが、Ｔｉの厚さが３００オングストロームで
あった。バー４１６は、図３（ａ）のＸＲＤカーブに例
示されるアルミニウム／Ｔｉ／ＴｉＮ／ＴｉＮX構造体
のアルミニウム層の反射率を示す。バー４１８は、図３
（ｃ）のＸＲＤカーブに例示されるアルミニウム／Ｔｉ
／ＴｉＮ／ＴｉＮX構造体のアルミニウム層の反射率を
示す。
【００５４】図４は、アルミニウムの｛１１１｝結晶配
向が高いことが、アルミニウムの反射率の高さに直接相
関することを示す。
【００５５】第３層ＴｉＮXの組成の勾配を変えること
により、反射率を更に向上させること（そしてこれに付
随してアルミニウム層の表面粗さを小さくすること）が
可能となる。ＴｉＮXの堆積のステップの最後に堆積さ
せるピュアなＴｉの厚みを増やすことにより、反射率が
向上し表面のスムーズさが高くなったアルミニウムをえ
ることができることを我々は見出した。特に、反射率は
約２１０％から約２２０％に上がり、表面粗さ（ＡＦＭ
を用いて測定）は７８オングストロームから４７オング
ストロームへと小さくなった。
【００５６】図５（ａ）及び図５（ｂ）は、ＴｉＮXの
堆積の最後におけるＴｉの厚みを変えたＴｉ／ＴｉＮ／
ＴｉＮXバリア層の表面上に形成したウォームアルミニ
ウムについてのＸＲＤカーブを示す。バリア層構造体の
形成は、上述の技術を用いて行われた。特に、それぞれ
の場合において第１のＴｉ層の厚さを３００オングスト
ローム、第２のＴｉＮ層の厚さを２５０オングストロー
ムとした。全てのバリア層の堆積を、基板温度約２００
℃、プロセスチャンバ圧力１０ｍＴで行った。
【００５７】図５（ａ）は、Ｔｉ／ＴｉＮ／ＴｉＮXバ
リア層の表面上に形成したウォームアルミニウムについ
てのＸＲＤカーブ５１０を示すものであり、このときＴ
ｉＮXの堆積時間を約１５秒間としＴｉＮX層の厚さが約
１８０オングストロームであった。回折強度をｙ軸にと
り５１２で示し、２θをｘ軸にとり５１４で示す。カー
ブ５１０は、強度が約２８０００と強い｛１１１｝アル
ミニウム結晶配向ピーク５１６を示し、｛２００｝結晶
配向の存在は検出されなかった。このアルミニウム表面
の反射率は、約２１０％であり、ＡＦＭ表面粗さは約７
８オングストロームである。
【００５８】図５（ｂ）は、Ｔｉ／ＴｉＮ／ＴｉＮXバ
リア層の表面上に形成したウォームアルミニウムについ
てのＸＲＤカーブ５２０を示すものであり、このときＴ
ｉＮXの堆積時間を約３０秒間としＴｉＮX層の厚さが約
３６０オングストロームであった。回折強度をｙ軸にと
り５２２で示し、２θをｘ軸にとり５２４で示す。カー
ブ５２０は、強度が約３９０００と強い｛１１１｝アル
ミニウム結晶配向ピーク５２６を示し、｛２００｝結晶
配向の存在は検出されなかった。このアルミニウム表面
の反射率は、約２２０％であり、ＡＦＭ表面粗さは約４
７オングストロームである。
【００５９】（４．バリア層及びアルミニウムの形成の
方法）ここに説明する好ましい具体例の製造を行うため
の装置は、前出のエンデュラ統合型処理システムであ
り、図１に示される部品は、この統合型処理システムの
中に含まれる低圧プロセスチャンバの１つの中にある。
【００６０】（第３例）以下の説明は、アスペクト比が
約５：１で表面形状サイズが０．２５μｍのバイアの表
面上にＴｉ／ＴｉＮ／ＴｉＮXバリア層を形成すること
に関する。
【００６１】図２に示されるように、バイアの形成は、
二酸化シリコン層２１１を貫通してシリコンベースに至
るまでドライエッチングを行うことによって形成され
た。構造体２００はＴｉ／ＴｉＮ／ＴｉＮXの３層を備
えていた。チタンの第１層は、イオン堆積スパッタリン
グ（ＩＭＰスパッタリング）により、二酸化シリコン層
２１１及びシリコンベース２１０の両方の表面上に形成
された。第２層は反応性イオン堆積スパッタリング（反
応性ＩＭＰ）による窒化チタン層２１４として、第１の
チタン層２１２の上に堆積された。第３の反応性イオン
堆積スパッタリングによる窒化チタン含有層２１６は、
窒化チタン層２１４の上に堆積された（チタン層２１２
のイオンスパッタリングにおいては、通常、高温アニー
ルにおいてバイア２１３の底部に珪化チタンの薄い層２
２４が形成される。）。その後、構造体２００には導電
層２１９が充填された。
【００６２】直径８インチ（２０．３ｃｍ）の基板の表
面上へＴｉをイオン堆積スパッタリングする際毎分約７
００オングストロームの速度を得るため、チタンターゲ
ットカソード１１２にＤＣ電力４ｋＷを印加しつつ、２
ＭＨｚ（２．５ｋＷにほぼ等しい）のＲＦ電力をコイル
１１４に印加し、また基板支持プラーテン１２０に約１
００ワットのＤＣバイアスを印加した。Ｔｉの堆積工程
は約３０ｍＴで行われた。この圧力は、アルゴン供給流
量約６５ｓｃｃｍに相当するものである。基板表面の温
度は約２００℃であった。
【００６３】Ｔｉ第１層の表面上へＴｉＮを反応性イオ
ン堆積スパッタリングする際毎分約２５０オングストロ
ームの速度を得るため、チタンターゲットカソード１１
２にＤＣ電力５ｋＷを印加しつつ、２ＭＨｚ（２．５ｋ
Ｗにほぼ等しい）のＲＦ電力をコイル１１４に印加し、
また基板支持プラーテン１２０に約１００ワットのＤＣ
バイアスを印加した。Ｔｉの堆積工程は約３０ｍＴで行
われた。この圧力は、アプライドマテリアルズ社のエン
デュラ統合型処理システムにおいてアルゴン供給流量約
１０ｓｃｃｍ及び窒素供給流量約７０ｓｃｃｍに相当す
るものである。基板表面の温度は約２００℃であった。
【００６４】ＴｉＮ第２層の表面上へＴｉＮXを反応性
イオン堆積スパッタリングする際毎分約６００オングス
トロームの速度を得るため、プロセス条件をＴｉＮ第２
層で決めた条件で設定したが、ＴｉＮX層のスパッタリ
ングの最初では、窒素ガスのプロセスチャンバへの流入
を止めた。ＴｉＮの堆積工程中にチタンターゲットが窒
化するため、窒素ガスの流量を止めた後のある限られた
時間中にＴｉＮが生成し続ける。典型的には、チャンバ
への窒素ガスの流入を止めた以外はＴｉＮ堆積について
言及された操作条件の下では、ターゲットの窒化した部
分は、５〜１０秒以内にスパッタされてなくなる。Ｔｉ
Ｎ第２層が厚くなれば、ターゲットの窒化部分がスパッ
タされてなくなるまでの時間が長くなる。この特別な例
においては、プロセスチャンバへの窒素ガスの流入を止
めた後、ＴｉＮX層の堆積は約１５秒間行われた。
【００６５】次いで、従来型のスパッタリングの技術を
用い、基板温度が約４００℃、圧力が約２ｍＴで、バイ
ア表面上にアルミニウム層を６０００オングストローム
スパッタした。上述のように作製したＴｉ／ＴｉＮ／Ｔ
ｉＮXのバリア／ウェット層を用いて、コンタクトバイ
アに対して完全に充填する（顕微鏡写真ではボイドはほ
ぼゼロであった）ことが実現された。
【００６６】（５．バリア層構造体におけるそれぞれの
層の組成）図６（ａ）〜（ｃ）は、３つのバリア層の原
子組成を示すものであり、分析は上層から行われ、先ず
ＴｉＮX第３層、次にＴｉＮ第２層、そしてシリコン酸
化物基板上のＴｉ第１層で行われた。
【００６７】図６（ａ）のグラフ６１０は、ＸＰＳ分析
プロセス中にバリア層がスパッタされて飛ばされる際
の、当該バリア層の組成を例示している。アルゴンイオ
ンを用いスパッタされる材料の原子組成をｙ軸にとり６
１２で示し、単位は原子パーセントである。分析プロセ
スの時間をｘ軸にとり６１４で示し、単位は秒である。
カーブ６１６は被分析対象の層のＴｉ含有率を示し、カ
ーブ６１８は被分析対象の層のＮ含有率を示している。
カーブ６２０は、分析プロセスのスパッタリング中に基
板にクレーターが発生した結果生じた酸素を示してい
る。カーブ６２２も、分析技術の結果生じた珪素を示し
ている。
【００６８】グラフ６１０は、Ｔｉの厚さが１００オン
グストローム、ＴｉＮの厚さが約２５０オングストロー
ム、ＴｉＮXの厚さが約１００オングストロームのバリ
ア層を表しており、これは、堆積プロセスチャンバへの
窒素ガス流入を停止した後ＴｉＮX層の堆積を８秒間行
ったものである。
【００６９】図６（ｂ）のグラフ６３０は、図６（ａ）
について説明した分析技術を用いて得られた第２のバリ
ア層の組成を示す。被分析層の原子組成をｙ軸にとり６
３２で示し、単位は原子パーセントである。分析プロセ
スの時間をｘ軸にとり６３４で示し、単位は秒である。
カーブ６３６は被分析層のＴｉ含有率を示し、カーブ６
３８は被分析対象の層のＮ含有率を示している。カーブ
６４０は分析の結果生じた酸素を、カーブ６４２は分析
の結果生じた珪素を示している。
【００７０】グラフ６３０は、Ｔｉの厚さが２００オン
グストローム、ＴｉＮの厚さが約５００オングストロー
ム、ＴｉＮXの厚さが約１００オングストロームのバリ
ア層を表しており、これは、堆積プロセスチャンバへの
窒素ガス流入を停止した後ＴｉＮX層の堆積を８秒間行
ったものである。
【００７１】図６（ｃ）のグラフ６５０は、図６（ａ）
について説明した分析技術を用いて得られた第３のバリ
ア層の組成を示す。被分析層の原子組成をｙ軸にとり６
５２で示し、単位は原子パーセントである。分析プロセ
スの時間をｘ軸にとり６５４で示し、単位は秒である。
カーブ６５６は被分析層のＴｉ含有率を示し、カーブ６
５８は被分析対象の層のＮ含有率を示している。カーブ
６６０は分析の結果生じた酸素を、カーブ６６２は分析
の結果生じた珪素を示している。
【００７２】グラフ６５０は、Ｔｉの厚さが２００オン
グストローム、ＴｉＮの厚さが約２５０オングストロー
ム、ＴｉＮXの厚さが約２５０オングストロームのバリ
ア層を表しており、これは、堆積プロセスチャンバへの
窒素ガス流入を停止した後ＴｉＮX層の堆積を２０秒間
行ったものである。
【００７３】これらの構造体は、１つのＴｉスパッタリ
ングターゲットを用いて単一のプロセスチャンバにより
得ることが可能であり、連続プロセスで作製可能であ
る。これらバリア層の作製が容易であることは、これら
バリア層の機能が優れていることと合わせて、半導体デ
バイスの作製においてこれらバリア層を非常に魅力的な
ものにする。特に、このバリア層の構造及びここに開示
した製造法を用いれば、電子移動の問題を低減する｛１
１１｝アルミニウム結晶配向が高いアルミニウム含有層
の形成を可能にする。更に、このバリア層の構造及びこ
こに開示した製造法を用いれば、リソグラフィーのイン
デクシングにおいて有用な反射率の高いアルミニウム含
有層を形成することが可能となる。
【００７４】上記した好ましい具体例は、本発明の範囲
を限定する意図はなく、いわゆる当業者は本発明の開示
内容に鑑みて、これら具体例を本発明の特許請求の範囲
の特定事項に対応して拡大できるものである。
【図面の簡単な説明】
【図１】イオンメンタルプラズマ（ＩＭＰ）により強化
された物理気相堆積工程を行うことが可能なプロセスチ
ャンバの部品の模式的線図である。
【図２】本発明で開示の方法及び装置を用いて、アスペ
クト比の高い倍２１３の中に形成された導電コンタクト
２１８の模式的な製図である。
【図３】図３（ａ）は、Xuらによる米国特許出願第０８
／５１１，８２５号に記載された種類のＴｉ／ＴｉＮ／
ＴｉＮXバリア層の上に堆積されたアルミニウム膜のＸ
線回折（ＸＲＤ）カーブを示すグラフであり、このアル
ミニウム膜の｛１１１｝結晶配向含有率が望まれるより
も低く、また、反射率も約５０％未満である（Ｓｉを参
照にしてナノスコープで測定）ことが示されている。図
３（ｂ）は、ここに記載した第１の好ましい具体例を用
いて形成されたＴｉ／ＴｉＮ／ＴｉＮXバリア層の上に
堆積されたアルミニウム膜のＸＲＤカーブを示すグラフ
であり、このアルミニウム膜は高い｛１１１｝含有率と
１９５％もの反射率を有していることが示される。図３
（ｃ）は、バリア層の堆積中の基板温度をかなり高くし
たこと以外は図３（ｂ）に例示されるバリア層の生成に
用いたと同じ好ましい具体例の方法を用いてＴｉ／Ｔｉ
Ｎ／ＴｉＮXバリア層の上に堆積されたアルミニウム膜
のＸＲＤカーブを示すグラフであり、このアルミニウム
膜の｛１１１｝結晶配向含有率が望まれるよりも低く、
また、反射率も約５０％未満であることが示されてい
る。図３（ｄ）は、ここに記載した第２の好ましい具体
例を用いて形成されたＴｉ／ＴｉＮ／ＴｉＮXバリア層
の上に堆積されたアルミニウム膜のＸＲＤカーブを示す
グラフであり、このアルミニウム膜は高い｛１１１｝含
有率と２１０％もの反射率を有していることが示され
る。
【図４】ここに記載した第１具体例及び第２具体例の構
造を有しその方法で形成されたＴｉ／ＴｉＮ／ＴｉＮX
バリア層の上に堆積されたアルミニウム膜の相対的な反
射率を、従来技術の構造を有し従来技術の方法で作製さ
れたＴｉ／ＴｉＮ／ＴｉＮXバリア層の上に堆積された
アルミニウム膜の反射率と比較する棒グラフである。
【図５】図５（ａ）は、ここに記載した第３の好ましい
具体例を用いて形成されたＴｉ／ＴｉＮ／ＴｉＮXバリ
ア層の上に堆積されたアルミニウム膜のＸＲＤカーブを
示すグラフであり、このアルミニウム膜は、ＡＦＭ表面
形状粗さ（ｒｍｓ）約７８オングストロームを示してい
る。図５（ｂ）は、ここに記載した第４の好ましい具体
例を用いて形成されたＴｉ／ＴｉＮ／ＴｉＮXバリア層
の上に堆積されたアルミニウム膜のＸＲＤカーブを示す
グラフであり、このアルミニウム膜は、ＡＦＭ表面形状
粗さ（ｒｍｓ）約４７オングストロームを示している。
【図６】図６（ａ）は、断面厚さが、Ｔｉが１００オン
グストローム、ＴｉＮが２５０オングストローム、Ｔｉ
ＮXが１００オングストロームのＴｉ／ＴｉＮ／ＴｉＮX
バリア層の原子組成プロファイルを示すグラフである。
図６（ｂ）は、断面厚さが、Ｔｉが２００オングストロ
ーム、ＴｉＮが５００オングストローム、ＴｉＮXが１
００オングストロームのＴｉ／ＴｉＮ／ＴｉＮXバリア
層の原子組成プロファイルを示すグラフである。図６
（ｃ）は、断面厚さが、Ｔｉが２００オングストロー
ム、ＴｉＮが２５０オングストローム、ＴｉＮXが２５
０オングストロームのＴｉ／ＴｉＮ／ＴｉＮXバリア層
の原子組成プロファイルを示すグラフである。
【符号の説明】
２００…バリア層構造体、２１０…シリコンベース、２
１１…二酸化珪素層、２１３…トレンチ又はバイア。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 セシャドリ ラマスワミ アメリカ合衆国， カリフォルニア州， サン ノゼ， ジャーヴィス コート 1503

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】ａ）約１００オングストローム〜約５００
    オングストロームの厚さを有する、Ｔｉ又はＴｉＮXの
    第１層と、 ｂ）約１００オングストローム〜約８００オングストロ
    ームの厚さを有するＴｉＮの第２層と、 ｃ）約１５オングストローム〜約５００オングストロー
    ムの厚さを有する第３層とを備えた構造を有するバリア
    層。
  2. 【請求項２】 前記第１の層がＴｉＮXである場合のＴ
    ｉ含有率が少なくとも４０原子パーセントである請求項
    １に記載のバリア層。
  3. 【請求項３】 ＴｉＮの前記第２層の厚さが、約５００
    オングストローム以下である請求項１に記載のバリア
    層。
  4. 【請求項４】 ＴｉＮXの前記第３層の厚さが約４００
    オングストローム以下である請求項３に記載のバリア
    層。
  5. 【請求項５】 ＴｉＮXの前記第３層のＴｉ含有率が、
    約５０原子パーセント〜約１００原子パーセントの範囲
    にあり、且つ前記第３層の開始部分が約５０原子パーセ
    ントで終了部分が約１００原子パーセントである勾配に
    従う、請求項１に記載のバリア層。
  6. 【請求項６】 前記１００原子パーセントのＴｉ成分で
    ある厚みが約１５オングストローム〜約３００オングス
    トロームである請求項５に記載のバリア層。
  7. 【請求項７】 ＴｉＮXの前記第３層の表面上に形成さ
    れたアルミニウム含有導電層を有する請求項１に記載の
    バリア層。
  8. 【請求項８】 ＴｉＮXの前記第３層の表面上に形成さ
    れたアルミニウム含有導電層を有する請求項５に記載の
    バリア層。
  9. 【請求項９】 前記アルミニウム含有層のアルミニウム
    含有率が、少なくとも９０原子パーセントである請求項
    ７に記載のバリア層。
  10. 【請求項１０】 前記アルミニウム含有層のアルミニウ
    ム含有率が、少なくとも９０原子パーセントである請求
    項８に記載のバリア層。
  11. 【請求項１１】 前記アルミニウム含有層が、結晶学的
    な｛２００｝含有率がほぼゼロを示す請求項９に記載の
    バリア層。
  12. 【請求項１２】 前記アルミニウム含有層が、結晶学的
    な｛２００｝含有率がほぼゼロを示す請求項１０に記載
    のバリア層。
  13. 【請求項１３】 前記アルミニウム含有層が、１５０パ
    ーセントを越える反射率を示す請求項１１に記載のバリ
    ア層。
  14. 【請求項１４】 前記アルミニウム含有層が、１９０パ
    ーセントを越える反射率を示す請求項１２に記載のバリ
    ア層。
  15. 【請求項１５】 アルミニウム含有層／Ｔｉ／ＴｉＮ／
    ＴｉＮX構造体を製造する方法であって、前記アルミニ
    ウム含有層の結晶配向がほぼ｛１１１｝であり、前記方
    法が、 ａ）ＩＭＰ技術を用いて、Ｔｉ又はＴｉＮXの第１層を
    厚さ約１００オングストローム〜約５００オングストロ
    ームに形成し、 ｂ）反応性ＩＭＰ技術を用いて、ＴｉＮの第２層を厚さ
    約１００オングストローム〜約８００オングストローム
    に形成し、 ｃ）反応性ＩＭＰ技術を用いて、ＴｉＮXの第３層を厚
    さ約１５オングストローム〜約１５０オングストローム
    に形成する工程を備える方法。
  16. 【請求項１６】 ＴｉＮXの前記第３層の反応性ＩＭＰ
    堆積の前記工程で、窒素の含有率を制御して、ＴｉＮX
    の前記第３層の表面のＴｉ成分を１００原子パーセント
    とする請求項１５に記載の方法。
  17. 【請求項１７】 前記１００原子パーセントのＴｉ成分
    である厚みが約１５オングストローム〜約３００オング
    ストロームである請求項１６に記載の方法。
  18. 【請求項１８】 前記バリア層の堆積が、約４００℃未
    満の基板温度で行われる請求項１５に記載の方法。
  19. 【請求項１９】 前記バリア層の堆積が、約２００℃以
    下の基板温度で行われる請求項１８に記載の方法。
  20. 【請求項２０】 ＴｉＮXの前記第３層の形成が、約
    ０．５ｍＴ〜約３０ｍＴのプロセスチャンバ圧力で行わ
    れる請求項１８に記載の方法。
  21. 【請求項２１】 前記圧力が約１０ｍＴ以下である請求
    項２０に記載の方法。
JP12262398A 1997-03-27 1998-03-27 ｛１１１｝配向性の高いアルミニウムインターコネクトを実現するＴｉ／ＴｉＮ／ＴｉＮ▲ｘ▼下層 Expired - Fee Related JP4240570B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US82491197A 1997-03-27 1997-03-27
US08/824911 1997-03-27

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008265371A Division JP2009021635A (ja) 1997-03-27 2008-10-14 勾配組成を有する最上層を備えた３層バリア層構造

Publications (2)

Publication Number Publication Date
JPH10312973A true JPH10312973A (ja) 1998-11-24
JP4240570B2 JP4240570B2 (ja) 2009-03-18

Family

ID=25242622

Family Applications (2)

Application Number Title Priority Date Filing Date
JP12262398A Expired - Fee Related JP4240570B2 (ja) 1997-03-27 1998-03-27 ｛１１１｝配向性の高いアルミニウムインターコネクトを実現するＴｉ／ＴｉＮ／ＴｉＮ▲ｘ▼下層
JP2008265371A Withdrawn JP2009021635A (ja) 1997-03-27 2008-10-14 勾配組成を有する最上層を備えた３層バリア層構造

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2008265371A Withdrawn JP2009021635A (ja) 1997-03-27 2008-10-14 勾配組成を有する最上層を備えた３層バリア層構造

Country Status (5)

Country Link
US (1) US6420260B1 (ja)
EP (1) EP0867940A3 (ja)
JP (2) JP4240570B2 (ja)
KR (1) KR100522899B1 (ja)
TW (1) TW460597B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000299322A (ja) * 1999-02-03 2000-10-24 Applied Materials Inc アルミニウム素子間配線におけるエレクトロマイグレーションを減少させるためのウエッティング／バリヤー・レイヤーの適合方法。
US6610597B2 (en) 1999-08-17 2003-08-26 Nec Corporation Method of fabricating a semiconductor device
JP2008186926A (ja) * 2007-01-29 2008-08-14 Fujitsu Ltd 半導体装置とその製造方法
JP2024041450A (ja) * 2022-09-14 2024-03-27 住友電気工業株式会社 半導体装置及び半導体装置の製造方法
WO2026038410A1 (ja) * 2024-08-14 2026-02-19 富士電機株式会社 半導体装置および製造方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020053734A1 (en) 1993-11-16 2002-05-09 Formfactor, Inc. Probe card assembly and kit, and methods of making same
US20100065963A1 (en) 1995-05-26 2010-03-18 Formfactor, Inc. Method of wirebonding that utilizes a gas flow within a capillary from which a wire is played out
EP0875923A3 (en) * 1997-04-30 1999-11-03 International Business Machines Corporation Multilayer metallization structure comprising a group IVA metal
US5882399A (en) * 1997-08-23 1999-03-16 Applied Materials, Inc. Method of forming a barrier layer which enables a consistently highly oriented crystalline structure in a metallic interconnect
US20050272254A1 (en) * 1997-11-26 2005-12-08 Applied Materials, Inc. Method of depositing low resistivity barrier layers for copper interconnects
US7253109B2 (en) * 1997-11-26 2007-08-07 Applied Materials, Inc. Method of depositing a tantalum nitride/tantalum diffusion barrier layer system
US6187673B1 (en) * 1998-09-03 2001-02-13 Micron Technology, Inc. Small grain size, conformal aluminum interconnects and method for their formation
EP1022352A3 (en) * 1998-12-28 2002-01-02 Infineon Technologies North America Corp. Method for forming metal interconnects with increased electromigration lifetime
KR100560296B1 (ko) * 2000-06-30 2006-03-10 주식회사 하이닉스반도체 다층 금속박막의 제조 방법
US6569751B1 (en) * 2000-07-17 2003-05-27 Lsi Logic Corporation Low via resistance system
US6734455B2 (en) 2001-03-15 2004-05-11 Micron Technology, Inc. Agglomeration elimination for metal sputter deposition of chalcogenides
US6688584B2 (en) * 2001-05-16 2004-02-10 Micron Technology, Inc. Compound structure for reduced contact resistance
US6944922B2 (en) * 2002-08-13 2005-09-20 Trikon Technologies Limited Method of forming an acoustic resonator
US7776757B2 (en) * 2009-01-15 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating high-k metal gate devices
JP5956106B2 (ja) * 2010-08-27 2016-07-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20120270389A1 (en) * 2011-04-20 2012-10-25 United Microelectronics Corp. Method for manufacturing interconnection structure and of metal nitride layer thereof
US8802578B2 (en) * 2012-07-13 2014-08-12 Institute of Microelectronics, Chinese Academy of Sciences Method for forming tin by PVD
US9704804B1 (en) * 2015-12-18 2017-07-11 Texas Instruments Incorporated Oxidation resistant barrier metal process for semiconductor devices
US11152207B2 (en) * 2018-07-26 2021-10-19 Tokyo Electron Limited Method of forming titanium nitride films with (200) crystallographic texture
KR102839408B1 (ko) 2019-01-17 2025-07-28 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN113871344B (zh) * 2020-06-30 2025-03-28 长鑫存储技术有限公司 半导体器件及半导体器件的形成方法
CN117778954B (zh) * 2023-11-29 2026-04-10 西安交通大学 用于铝合金表面强化的防砂抗疲劳一体化涂层及制备方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4514437A (en) 1984-05-02 1985-04-30 Energy Conversion Devices, Inc. Apparatus for plasma assisted evaporation of thin films and corresponding method of deposition
US4911894A (en) 1987-07-22 1990-03-27 William B. Retallick Catalytic air cleaner
US4944961A (en) 1988-08-05 1990-07-31 Rensselaer Polytechnic Institute Deposition of metals on stepped surfaces
US5186718A (en) 1989-05-19 1993-02-16 Applied Materials, Inc. Staged-vacuum wafer processing system and method
US4990229A (en) 1989-06-13 1991-02-05 Plasma & Materials Technologies, Inc. High density plasma deposition and etching apparatus
US5108951A (en) 1990-11-05 1992-04-28 Sgs-Thomson Microelectronics, Inc. Method for forming a metal contact
US5472912A (en) 1989-11-30 1995-12-05 Sgs-Thomson Microelectronics, Inc. Method of making an integrated circuit structure by using a non-conductive plug
US5141897A (en) 1990-03-23 1992-08-25 At&T Bell Laboratories Method of making integrated circuit interconnection
US5320728A (en) 1990-03-30 1994-06-14 Applied Materials, Inc. Planar magnetron sputtering source producing improved coating thickness uniformity, step coverage and step coverage uniformity
US5236868A (en) 1990-04-20 1993-08-17 Applied Materials, Inc. Formation of titanium nitride on semiconductor wafer by reaction of titanium with nitrogen-bearing gas in an integrated processing system
JPH04221822A (ja) 1990-12-21 1992-08-12 Kazuo Tsubouchi 堆積膜形成法
KR940004256B1 (en) 1991-04-09 1994-05-19 Samsung Electronics Co Ltd Making method of semiconductor device
US5242860A (en) * 1991-07-24 1993-09-07 Applied Materials, Inc. Method for the formation of tin barrier layer with preferential (111) crystallographic orientation
US5262361A (en) 1992-01-07 1993-11-16 Texas Instruments Incorporated Via filling by single crystal aluminum
US5371042A (en) 1992-06-16 1994-12-06 Applied Materials, Inc. Method of filling contacts in semiconductor devices
DE69323513T2 (de) 1992-07-27 1999-08-12 Stmicroelectronics, Inc., Carrollton, Tex. Planaxer Kontakt mit einer Lücke
US5288665A (en) 1992-08-12 1994-02-22 Applied Materials, Inc. Process for forming low resistance aluminum plug in via electrically connected to overlying patterned metal layer for integrated circuit structures
US5346600A (en) 1992-08-14 1994-09-13 Hughes Aircraft Company Plasma-enhanced magnetron-sputtered deposition of materials
EP0594300B1 (en) 1992-09-22 1998-07-29 STMicroelectronics, Inc. Method for forming a metal contact
KR100320364B1 (ko) 1993-03-23 2002-04-22 가와사키 마이크로 엘렉트로닉스 가부시키가이샤 금속배선및그의형성방법
JPH06275559A (ja) * 1993-03-24 1994-09-30 Toshiba Corp 半導体装置の製造方法
US5360524A (en) 1993-04-13 1994-11-01 Rudi Hendel Method for planarization of submicron vias and the manufacture of semiconductor integrated circuits
JPH0741949A (ja) * 1993-07-30 1995-02-10 Sony Corp 配線形成方法
US5412250A (en) 1993-09-24 1995-05-02 Vlsi Technology, Inc. Barrier enhancement at the salicide layer
JPH07176615A (ja) * 1993-10-29 1995-07-14 Sony Corp 配線形成方法
JPH07161813A (ja) 1993-12-08 1995-06-23 Nec Corp 半導体装置の製造方法
US5393700A (en) 1994-04-22 1995-02-28 Chartered Semiconductor Manufacturing Pte Ltd. Methods to fabricate large highly reflective metal reflector plates for applications in game chips or similar virtual image projection use
US5526951A (en) 1994-09-30 1996-06-18 Texas Instruments Incorporated Fabrication method for digital micro-mirror devices using low temperature CVD
US5614437A (en) 1995-01-26 1997-03-25 Lsi Logic Corporation Method for fabricating reliable metallization with Ta-Si-N barrier for semiconductors
US5464666A (en) 1995-02-06 1995-11-07 Air Products And Chemicals, Inc. Process for chemical vapor codeposition of copper and aluminum alloys
DE69625265T2 (de) * 1995-03-28 2003-09-04 Texas Instruments Inc., Dallas Halbleiterstrukturen
US5962923A (en) 1995-08-07 1999-10-05 Applied Materials, Inc. Semiconductor device having a low thermal budget metal filling and planarization of contacts, vias and trenches
US5776831A (en) 1995-12-27 1998-07-07 Lsi Logic Corporation Method of forming a high electromigration resistant metallization system
US5925225A (en) 1997-03-27 1999-07-20 Applied Materials, Inc. Method of producing smooth titanium nitride films having low resistivity

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000299322A (ja) * 1999-02-03 2000-10-24 Applied Materials Inc アルミニウム素子間配線におけるエレクトロマイグレーションを減少させるためのウエッティング／バリヤー・レイヤーの適合方法。
US6610597B2 (en) 1999-08-17 2003-08-26 Nec Corporation Method of fabricating a semiconductor device
JP2008186926A (ja) * 2007-01-29 2008-08-14 Fujitsu Ltd 半導体装置とその製造方法
JP2024041450A (ja) * 2022-09-14 2024-03-27 住友電気工業株式会社 半導体装置及び半導体装置の製造方法
WO2026038410A1 (ja) * 2024-08-14 2026-02-19 富士電機株式会社 半導体装置および製造方法

Also Published As

Publication number Publication date
KR19980080769A (ko) 1998-11-25
US6420260B1 (en) 2002-07-16
EP0867940A3 (en) 1999-10-13
JP4240570B2 (ja) 2009-03-18
JP2009021635A (ja) 2009-01-29
KR100522899B1 (ko) 2006-03-09
EP0867940A2 (en) 1998-09-30
TW460597B (en) 2001-10-21

Similar Documents

Publication Publication Date Title
JP4240570B2 (ja) ｛１１１｝配向性の高いアルミニウムインターコネクトを実現するＴｉ／ＴｉＮ／ＴｉＮ▲ｘ▼下層
US6059872A (en) Smooth titanium nitride films having low resistivity
US5882399A (en) Method of forming a barrier layer which enables a consistently highly oriented crystalline structure in a metallic interconnect
US6139699A (en) Sputtering methods for depositing stress tunable tantalum and tantalum nitride films
JP3193875B2 (ja) 半導体ウェハにおけるコンタクト、ビア及びトレンチの低熱費金属の充填及び平坦化のための方法と装置
US6391776B1 (en) Method of depositing a copper seed layer which promotes improved feature surface coverage
US6238533B1 (en) Integrated PVD system for aluminum hole filling using ionized metal adhesion layer
US6793779B2 (en) Sputtering method for filling holes with copper
US20210292889A1 (en) Ion beam deposition of a low resistivity metal
US20250340977A1 (en) Ion beam deposition of a low resistivity metal
JP4949551B2 (ja) 銅相互接続の電気移動耐性が改善されるように調整されたバリヤー層
KR20010075333A (ko) 탄탈 박막과 탄탈 박막의 증착 방법
US6156647A (en) Barrier layer structure which prevents migration of silicon into an adjacent metallic layer and the method of fabrication of the barrier layer
TWI302016B (en) Method for fabricating low resistivity barrier for copper interconnect
US6200894B1 (en) Method for enhancing aluminum interconnect properties
KR100753289B1 (ko) 알루미늄 상호접속에서의 전자이동을 감소시키기 위한웨팅/배리어 층의 테일러링
JPH10150041A (ja) 成膜方法
JP4387470B2 (ja) 薄膜形成方法
JPH02271634A (ja) 多層配線形成方法およびこれに用いる真空蒸着装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070821

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071116

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071121

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071217

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071220

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080118

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080221

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080916

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20081028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081125

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081222

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees