JPH10312996A - Ｔｅｏｓ／オゾン−シリコン酸化物の表面感度の除去のための方法及び装置 - Google Patents

Ｔｅｏｓ／オゾン−シリコン酸化物の表面感度の除去のための方法及び装置

Info

Publication number
JPH10312996A
JPH10312996A JP10123480A JP12348098A JPH10312996A JP H10312996 A JPH10312996 A JP H10312996A JP 10123480 A JP10123480 A JP 10123480A JP 12348098 A JP12348098 A JP 12348098A JP H10312996 A JPH10312996 A JP H10312996A
Authority
JP
Japan
Prior art keywords
pressure
chamber
substrate
layer
teos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10123480A
Other languages
English (en)
Other versions
JP4230561B2 (ja
Inventor
C Newen Bang
シー． ニューエン バング
Venkataranan Shanker
ヴェンカタラナン シャンカー
Rubby Ryao
リャオ ルビー
Wainman Lee Peter
ワイ−マン リー ピーター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JPH10312996A publication Critical patent/JPH10312996A/ja
Application granted granted Critical
Publication of JP4230561B2 publication Critical patent/JP4230561B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45557—Pulsed pressure or control pressure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6502—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed before formation of the materials
    • H10P14/6506—Formation of intermediate materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 【課題】 基板上に形成されたＴＥＯＳ／Ｏ3ＳＡＣＶ
Ｄシリコン酸化物層の表面感度を低減するための方法及
び装置を提供する。 【解決手段】 目標圧力まで圧力をランプ変化させてラ
ンプ変化層を堆積し、ぞのランプ変化層の上にＳＡＣＶ
Ｄ層を堆積する。一実施形態では、ランプ変化層の厚さ
を制御するために、圧力がランプ増加している最中にオ
ゾンの流れが停止される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は集積回路の製造に関
する。特に、本発明は、集積回路の製造に用いられる、
減圧化学気相堆積（ＳＡＣＶＤと呼ぶ）によって堆積さ
れたシリコン酸化物（これもＳＡＣＶＤアンドープト(u
ndoped）シリコンガラス（ＵＳＧ）と呼ぶ）膜の表面感
度(surface sensitivity)を低減するための方法及び装
置を含む技術を提供する。
【０００２】
【従来の技術】現在の半導体デバイス製造における基本
的なステップの１つに、気体の化学反応により半導体基
板上に薄膜を形成するステップが挙げられる。このよう
な堆積方法は、化学気相堆積法ないしＣＶＤと呼ばれ
る。従来の熱ＣＶＤプロセスでは、反応性ガスを基板表
面に供給して、所望の膜を生成するための熱誘導化学反
応が発生される。熱ＣＶＤプロセスが行われる高い温度
では、メタル層を有するデバイス構造に損傷を与えるこ
とがある。
【０００３】特定の熱ＣＶＤプロセスが、比較的損傷の
ない低温でメタル層上に絶縁膜を堆積するために開発さ
れてきており、そのプロセスは、テトラエチルオルトシ
ラン（tetraethylorthosilane）（ＴＥＯＳと呼ぶ）及
びオゾン前駆ガスからシリコン酸化物を堆積することを
含んでいる。このようなＴＥＯＳ／オゾン−シリコン酸
化膜は、約１００〜７００トールの注意深く制御された
圧力状態の下で堆積され得るので、一般的に減圧ＣＶＤ
（ＳＡＣＶＤ）膜と呼ばれる。オゾンとＴＥＯＳは反応
性が高いので、化学反応が起こるために要求される外部
のエネルギが低減され、従ってそのようなＳＡＣＶＤプ
ロセスに要求される温度も低減される。
【０００４】比較的低温でメタル層上にシリコン酸化物
層を堆積する他のＣＶＤ法の中には、プラズマ励起ＣＶ
Ｄ（ＰＥＣＶＤ：plasma enhanced CVD）法がある。プ
ラズマＣＶＤ法は、基板表面に近い反応領域に高周波
（ＲＦ）エネルギーを印加して、反応ガスの分解及び／
又は励起を促進し、高い反応性を有する種のプラズマを
生成するものである。遊離された種の反応性が高いた
め、化学反応を引き起こすために要するエネルギーが低
減でき、そのためこれらＰＥＣＶＤプロセスに必要な温
度を下げることができる。
【０００５】半導体デバイスの幾何的関係は、半導体デ
バイスが初めて導入された数十年前に比べて劇的に小さ
くなってきた。それ以降、集積回路は、２年でサイズが
半分の法則（しばしば「ムーアの法則」と呼ばれる）に
概ね従ってきており、これは２年毎に１つのチップにフ
ィットするデバイスの数が倍になることを意味してい
る。今日のウエハ製造プラントでは、特徴のサイズが
０．５ミクロン、更に０．３５ミクロンの集積回路を製
造しており、明日のプラントではこれよりも小さな表面
形状サイズのデバイスを間もなく製造することになるだ
ろう。
【０００６】
【発明が解決しようとする課題】デバイスのサイズがよ
り一層小さくなり集積密度が高くなるにつれて、ますま
す重要となってきた一つの問題は、堆積される絶縁シリ
コン酸化物層の、隣接メタルラインの間のギャップ等の
近接したギャップを埋め込む能力である（膜の“ギャッ
プ”埋込能力と呼ぶ）。
【０００７】ＳＡＣＶＤ層の特性は、そのＳＡＣＶＤ層
が堆積される下層の面に強く依存している。ＳＡＣＶＤ
層がシリコン酸化物層（蒸気酸化物層（steam oxide la
yer）或いはＰＥＣＶＤライニング層等）上に、或いは
メタル表面上に堆積されると、下層に対する表面感度の
ためにＳＡＣＶＤ層は一般的に劣化する。ＣＶＤシリコ
ン酸化物層の品質は、蒸気の存在下で基板を加熱するこ
とによってシリコン基板の表面上に成長された蒸気酸化
物程良くはない。ＳＡＣＶＤ層の表面感度は、熱成長蒸
気酸化物のウエットエッチ速度と比較したウエットエッ
チ速度の増加と、シリコン基板に直接堆積されたＳＡＣ
ＶＤ層の堆積速度及び表面形態（morphology）と比較し
た堆積速度及び表面形態の粗さの減少によって示され
る。
【０００８】ウエットエッチ速度比（ＷＥＲＲと呼ぶ）
は、熱成長蒸気酸化物上に堆積されたＳＡＣＶＤ層に対
するＰＥＣＶＤライニング層上に堆積されたＳＡＣＶＤ
層のウエットエッチ速度の比である。ＣＶＤ層は通常、
蒸気層より多孔性であり、蒸気酸化物よりもより速くエ
ッチング除去される傾向がある。堆積速度比（ＤＲＲ）
は、露出（bare）シリコン基板上に直接堆積されたＳＡ
ＣＶＤ層の堆積速度に対するＰＥＣＶＤライニング層上
に堆積されたＳＡＣＶＤ層の堆積速度比である。従って
表面感度は、高ＷＥＲＲ及び低ＤＲＲによって示され
る。表面感度は、“露出層効果”とも呼ばれる。なぜな
らばＳＡＣＶＤ層の品質の劣化は堆積されるベースの層
の特性に依存しているからである。
【０００９】２．０以上のアスペクト比までのギャップ
を埋め込むためと、ＳＡＣＶＤ層の表面感度を低減する
ためとにに首尾よく使用されるプロセスは、２層のシリ
コン酸化物誘電膜の堆積である。第一番目に、薄いＰＥ
ＣＶＤシリコン酸化物層（“ＰＥＣＶＤラインニング
層”）が基板の段差のある表面形状（隣接メタルライン
等）の上に堆積される。第二番目に、ＳＡＣＶＤ−ＴＥ
ＯＳ／オゾン−シリコン酸化物層（“ＳＡＣＶＤ層”）
が堆積される。ＰＥＣＶＤライニング層は、上層のＳＡ
ＣＶＤ層のためのイニシャルライニング層及び拡散バリ
アとして機能する。ライニング層は、メタル層間のギャ
ップを埋め込むＳＡＣＶＤ層よりも通常品質が低い。全
堆積シーケンスはインサイチュプロセスで行われる。
【００１０】種々の技術が２層のシリコン酸化物ギャッ
プ埋込膜のＳＡＣＶＤ層の感度を低減するために使用さ
れてきた。アプライド マテリアルズ インコーポレイ
テッドによって開発された一つの方法は、ＰＥＣＶＤラ
イニング層を、ＳＡＣＶＤ層の堆積に先だって比較的高
圧力（≧１．５トール）において、混合ＲＦ周波数（１
３．５６ＭＨｚ及び３５０ＫＨｚ）で励起されたＮ2プ
ラズマによって処理することである。
【００１１】ＳＡＣＶＤシリコン酸化層の表面感度を低
減するために使用される他の技術は、プロセスガスとし
てＴＥＯＳ及びオゾンを、低圧及び高オゾン濃度で用い
て形成されたライニングシリコン酸化物層上に層を堆積
することである。
【００１２】
【課題を解決するための手段】本発明は、ＳＡＣＶＤシ
リコン酸化物層表面感度を低減するための方法及び装置
を、下層の基板に提供することによって上記ニーズを処
理する。
【００１３】本発明の一つの見地によると、ＴＥＯＳ及
びＯ3を含む第一のプロセスガスがチャンバ内に導入さ
れ、圧力がベース圧力から約４５０トールまでランプ変
化(ramped）されて、ランプ増加（ramp-up）ライニング
層が形成される。ランプ増加層の形成に続いて、ＴＥＯ
Ｓ及びＯ3を含む堆積プロセスガスが、減圧状態のチャ
ンバ内に導入され、熱エネルギが供給され、ＳＡＣＶＤ
シリコン酸化層がランプ増加層上に堆積される。
【００１４】他の見地によると、オゾンの流れが圧力が
ランプ増加されている間停止され、ランプ増加層の堆積
が所望の厚さで停止される。
【００１５】更なる見地によると、プロセスガスの流速
が変化され、上に堆積されるＳＡＣＶＤ層の表面感度へ
のランプ増加層の効果が変えられる。
【００１６】本発明の更なる見地によると、ランプ増加
層の形成中の堆積圧力のランプ増加率が、変化され、上
に堆積されるＳＡＣＶＤ層表面感度へのランプ増加層の
効果が変えられる。
【００１７】本発明の目的及び利点の更なる理解のため
に、添付図面と共に以下の詳細な説明を参考されたい。
【００１８】
【発明の実施の形態】
Ｉ．代表的なＣＶＤ装置 本発明の好ましい実施形態においては、熱ＣＶＤプロセ
スが低減された表面感度を有する酸化層の堆積に用いら
れる。好ましい実施形態は、熱ＣＶＤチャンバ内で実施
されるであろう。しかし、この酸化層はＰＥＣＶＤ層上
に堆積されることもできる。従ってチャンバは、熱ＣＶ
Ｄプロセス及びプラズマ強化ＣＶＤプロセスを行うと説
明される。熱プロセス中、ＲＦパワーは０に設定され
る。
【００１９】本発明の方法を実行することができる好適
なＣＶＤ装置の一つを図１及び図２に示す。これらの図
は化学気相堆積装置１０の垂直断面図であって、そのシ
ステム１０には真空チャンバ又はプロセスチャンバ１５
が設けられ、そのチャンバ１５には、チャンバ壁１５ａ
及びチャンバ蓋アセンブリ１５ｂが設けられている。チ
ャンバ壁１５ａ及びチャンバ蓋アセンブリ１５ｂを、図
３及び図４に分解斜視図として示す。
【００２０】リアクタ１０にはガス分散マニホールド１
１が設けられており、そのガス分散マニホールドは、プ
ロセスガスをプロセスチャンバ内の中心にある加熱され
たペデスタル１２に載置されている基板（図示せず）に
分散する。処理中に、基板（例えば半導体ウエハ）はペ
デスタル１２の平らな（又は僅かに凸曲線状の）面１２
ａに配置される。ペデスタルは、下方のローディング／
オフローディング位置（図１に示す）と、マニホールド
１１に近接している上方の処理位置（図１では点線で示
し、図２では実線で表わしている）との間を制御可能な
状態で移動する。センタボード（図示せず）はセンサを
有し、ウエハの位置に関する情報を提供する。
【００２１】堆積ガス及びキャリアガスは、従来の平坦
で円形なガス分散面板１３ａの穿孔１３ｂ（図４に示
す）を通ってチャンバ１５に導入される。更に詳細に
は、堆積プロセスガスは、吸込みマニホールド１１（図
２に矢印４０で示す）を通り、従来の穿孔されたブロッ
カ板４２を通り、そして分散面板１３ａの孔１３ｂを通
ってチャンバに流入される。
【００２２】堆積ガス及びキャリアガスは、マニホール
ドに達する前にガス供給ライン８を通して混合システム
９に供給されて混合され、それからマニホールド１１に
送られる。通常、各プロセスガスの供給ラインには、
（ｉ）プロセスガスのチャンバ流入を自動的に又は手動
で遮断するために用いることができる数個の安全遮断バ
ルブ（図示せず）と、（ｉｉ）供給ラインを通るガスの
流れを測定する質量流量コントローラ（これも図示せ
ず）とが設けられている。有毒ガスがプロセスで使用さ
れる場合は、数個の安全遮断バルブが従来の配置で各供
給ラインに置かれる。
【００２３】リアクタ１０で行われる堆積プロセスは、
熱処理プロセス又はプラズマ励起プロセスのどちらかで
あろう。プラズマ励起プロセスにおいて、ＲＦパワー供
給源４４は、ガス分散面板１３ａとペデスタルとの間に
電力を供給し、プロセスガス混合物を励起して、面板１
３ａとペデスタルとの間の円柱形領域にプラズマを形成
する（この領域を本明細書では「反応領域」と呼ぶ）。プ
ラズマの成分は、反応し、所望の膜がペデスタル１２に
支持されている半導体ウエハの表面に堆積される。ＲＦ
パワー供給源４４は、混合周波数ＲＦパワー供給源であ
り、通常、１３．５６ＭＨｚの高ＲＦ周波（ＲＦ１）、
３６０ＫＨｚの低周波（ＲＦ２）を供給し、真空チャン
バ１５に導入された反応種の分解を促進する。
【００２４】堆積プロセス中、排出路２３及び遮断バル
ブ２４を取り囲んでいるチャンバ本体の壁部１５ａを含
むプロセスチャンバ１０の全体がプラズマによって加熱
される。プラズマがオンされていないときは、高温の液
体がプロセスチャンバの壁１５ａを通って循環し、チャ
ンバは高温に維持される。チャンバ壁１５ａを加熱する
ために用いられる流体は、典型的な流体の種類、すなわ
ち水ベースのエチレングリコール又はオイルベースの伝
熱流体を含んでいる。この加熱によって、望ましくない
反応生成物の凝縮が有益に低減又は排除される。またこ
の加熱によって、低温の真空通路の壁に凝縮して、ガス
が流れていないときにプロセスチャンバに移動して戻っ
た場合にプロセスを汚染する可能性のある、プロセスガ
スの揮発性生成物及び他の汚染物質が一層排除される。
【００２５】層に堆積されなかったガス混合物の残余物
（反応生成物を含む）は、チャンバから真空ポンプ（図
示せず）によって排気される。特にガスは、反応領域を
包囲している環状のスロット形オリフィス１６を通し
て、環状の排気プリナム１７に排気される。環状のスロ
ット１６及びプリナム１７はチャンバの円筒形側壁１５
ａ（壁にある上部絶縁ライニング１９を含む）の頂部
と、円形チャンバ蓋２０の底部との間の隙間によって画
されている。３６０゜の円対称で均一なスロットオリフ
ィス１６及びプリナム１７は、ウエハ上にプロセスガス
の均一な流れを達成し、ウエハ上に均一な膜を堆積する
のに重要である。ガスは、排気プリナム１７から排気プ
リナム１７の横延長部２１の下を流れ、のぞき窓２２を
過ぎ、下方に延びるガス路２３を通り、真空遮断バルブ
２４（本体は下部チャンバ壁１５ａと一体になってい
る）を過ぎ、フォアライン(foreline)（図示せず）を通
して外部真空ポンプ（図示せず）に連結されている排出
口２５に入る。
【００２６】好ましくはアルミニウムのペデスタル１２
のウエハ支持プラタ(platter)は、平行な同心円をなす
ように構成されているダブルフルターンシングルループ
埋込みヒータ部材を用いて加熱される。このヒータ部材
の外側部分は支持プラタの外周に隣接して通され、内側
部分は小さな半径を有している方の同心円の軌跡上に通
される。ヒータ用の電熱線はペデスタル１２のステムを
通過する。
【００２７】一般的に、チャンバライニング、ガス吹込
みマニホールド面板及び他の多様なリアクタハードウエ
アのどれもが又は全てがアルミニウム又は陽極処理され
たアルミニウム等の材料から作られている。このような
ＣＶＤ装置の例が、「ＣＶＤプロセスチャンバ」という
名称のZhao等に付与された米国特許第5,558,717号明細
書に記載されている。第5,558,717号の特許は、譲受人
であるアプライドマテリアルズインコーポレイテッドに
譲渡され、本明細書に全体として援用されている。
【００２８】ウエハがロボットブレード（図示せず）に
よって、チャンバ１０の側部の挿入／取出し口２６を通
してチャンバの本体の中に及び中から移送されると、加
熱ペデスタルアセンブリ１２及びウエハリフトピン１２
ｂはリフト機構及びモータ３２によって上下動される。
ペデスタル１２は、モータ３２によって処理位置１４と
低いウエハローディング位置との間を上下動される。モ
ータ、供給ライン８に連結されているバルブ又は流量コ
ントローラ、ガス送出し装置、スロットルバルブ、ＲＦ
パワー供給源４４並びにチャンバ及び基板の加熱システ
ムは、コントロールライン３６（数本のみが図示されて
いる）を介してそれら全てがシステムコントローラ３４
によって制御されている。コントローラ３４は、光セン
サからのフィードバックによってスロットルバルブ及び
サセプタ等の可動式機械アセンブリの位置を決定し、コ
ントローラ３４の制御の下、適切なモータによって移動
される。
【００２９】好ましい実施形態において、システムコン
トローラは、ハードディスクドライブ（メモリ３８）、
フロッピディスクドライブ及びプロセッサ３７を有して
いる。プロセッサは、シングルボードコンピュータ（Ｓ
ＢＣ）、アナログインプット／アウトプットボード及び
デジタルインプット／アウトプットボード、インターフ
ェースボード並びにステッパモータコントロラボードを
有している。ＣＶＤシステム１０の様々な部分が、ベル
サモジューラヨーロピアンズ(Versa Modular Europeans
（ＶＭＥ）)規格に従っており、その規格によってボー
ド、カードケージ及びコネクタの寸法及び型が定められ
ている。１６ビットデータバス及び２４ビットアドレス
バスを有するバス構造もＶＭＥ規格によって定められて
いる。
【００３０】システムコントローラ３４によって、ＣＶ
Ｄ装置の全ての動きが制御されている。システムコント
ローラはシステムコントロールソフトウエアを実行す
る。そのソフトウエアは、メモリ３８等のコンピュータ
読取り可能媒体に記憶されているコンピュータプログラ
ムである。メモリ３８は、好ましくはハードディスクド
ライブであるが、他の種類のものであってもよい。コン
ピュータプログラムは、命令集合を含んでおり、その命
令集合は、特定のプロセスのタイミング、ガスの混合、
チャンバ圧、チャンバ温度、ＲＦ電力レベル、サセプタ
位置及び他のパラメータを指示するものである。例えば
フロッピディスク又は他の適当なドライブといった他の
メモリ素子に記憶されているコンピュータプログラム
も、コントローラ３４を操作するのに用いることができ
る。
【００３１】図５に示すように、使用者とコントローラ
３４とのインターフェースは、ＣＲＴモニタ５０ａ及び
ライトペン５０ｂによってなされる。この図５は１以上
のチャンバを含むことのできるマルチチャンバシステム
のＣＶＤシステム１０及びシステムモニタの略図であ
る。好ましい実施形態で、２つのモニタ５０ａが使用さ
れており、１つはオペレータ用にクリーンルーム壁に取
り付けられており、他方はサービス技術者用に壁の裏側
に取り付けられている。両モニタ５０ａは同時に同じ情
報を表示するが、ライトペン５０ｂは１つのみが可能で
ある。ライトペン５０ｂの先端にあるライトセンサは、
ＣＲＴディスプレイによって発せられた光を検出する。
特定の表示面又は機能を選択するために、オペレータは
ディスプレイ表示面の指定された領域に触れ、ペン５０
ｂのボタンを押す。接触領域は特に明るい色に変化する
か、新しいメニュー又は表示面がディスプレイされ、ラ
イトペンとディスプレイ表示面との間で通信できたこと
が確認される。勿論、使用者がコントローラ３４と通信
するために、キーボード、マウス又は他の指示若しくは
通信装置等の他の装置を、ライトペン５０ｂの代わりに
又はライトペン５０ｂに加えて使用することもできる。
【００３２】膜を堆積するプロセスは、コントローラ３
４で実行されるコンピュータプログラムプロダクトを用
いて実施され得る。コンピュータプログラムコードは、
例えば68000アセンブリ言語、Ｃ、Ｃ＋＋、パスカル、
フォートランといった従来のどのコンピュータ読取り可
能プログラミング言語によっても書かれることができ
る。プログラムコードとしては、単一のファイル又は複
数のファイルに入力されており、従来のテキストエディ
タを使用して、コンピュータのメモリシステム等のコン
ピュータ使用可能媒体で具現化又はストアされているも
のが好適である。入力されたコードテキストが高級言語
の場合、コードはコンパイル或いは翻訳され、その結果
生じたコンパイラコードは次に、コンパイルされたウイ
ンドライブラリルーチンのオブジェクトコードとリンク
する。システム使用者は、リンクされ且つコンパイルさ
れたオブジェクトコードを実行するために、オブジェク
トコードを呼び出し、そのコードをコンピュターシステ
ムによってメモリにロードさせる。ＣＰＵは次にそのコ
ードを読取ってコードを実行し、プログラムで識別され
たタスクを行わせる。
【００３３】図６は、特定の実施形態に従った、システ
ムコントロールソフトウエア、コンピュータプログラム
７０の階層的コントロール構造を示したブロック図であ
る。使用者は、ＣＲＴモニタに表示されたメニュー又は
表示面に応じてプロセスセット番号及びプロセスチャン
バ番号を、ライトペンを用いてプロセス選択サブルーチ
ン７３に入力する。プロセスセットは、特定のプロセス
を実行するのに必要なパラメータの所定の組合わせであ
り、予め決められたセット番号で識別される。プロセス
選択サブルーチン７３は、（ｉ）所望のプロセスチャン
バ、（ｉｉ）所望のプロセスを実行するようにプロセス
チャンバを操作するのに必要な所望のプロセスパラメー
タのセットとを識別する。特定のプロセスを行うための
パラメータは、例えば、プロセスガスの組成及び流量、
温度、圧力、ＲＦパワーレベル並びにＲＦ周波の低周波
数といったプラズマ条件、冷却ガス圧及びチャンバ壁温
度等のプロセス条件と関係しており、そのプロセス条件
は使用者にレシピの形で提供されている。プロセスレシ
ピによって特定されたパラメータは、ライトペン／ＣＲ
Ｔモニタインターフェースを用いて入力される。プロセ
スをモニタする信号は、システムコントローラのアナロ
グ入力ボード及びデジタル入力ボードによって提供さ
れ、プロセスを制御する信号は、ＣＶＤ装置１０のアナ
ログ出力ボード及びデジタル出力ボードに出力される。
【００３４】プロセスシーケンササブルーチン７５は、
識別されたプロセスチャンバ及びプロセスパラメータの
セットをプロセス選択サブルーチン７３から読み込むた
めと、多様なプロセスチャンバの制御操作のためとのプ
ログラムコードを含んでいる。多数の使用者がプロセス
組合せ番号及びプロセスチャンバ番号を入力することが
でき、或いは一人の使用者が多数のプロセス組合せ番号
及びプロセスチャンバ番号を入力することができ、シー
ケンササブルーチン７５によって、選択されたプロセス
が所望の順序にスケジュールされるように操作される。
好ましくは、シーケンササブルーチン７５は以下のステ
ップを行うプログラムコードを含んでいる。(i)プロセ
スチャンバの作動状況をモニタしてチャンバが使用され
ているか否かを決定するステップ、(ii)何のプロセスが
使用されているチャンバ内で行われているかを決定する
ステップ、(iii)実行されるプロセスの型及びプロセス
チャンバのアベイラビリティ(availability)をベースに
して所望のプロセスを実行するステップ。プロセスチャ
ンバが使用可能かをモニタする従来の方法はポーリング
であった。シークエンササブルーチン７５は、どのプロ
セスが実行されるかをスケジュールするときに、どのプ
ロセスを優先させるかといったスケジュールを決定する
ために、選択したプロセスに対する、所望のプロセス状
況と対比した使用プロセスチャンバの現状況若しくは使
用者が入力した各々の特定のリクエストの「年代(ag
e)」、又はシステムプログラマが含めることを望む他の
関連あるファクタを考慮する。
【００３５】シークエンササブルーチン７５によって、
どのプロセスチャンバ及びプロセスセットの組合わせが
次に実行されるかが決定されると、シークエンササブル
ーチン７５は、特定のプロセスセットパラメータをチャ
ンバ管理サブルーチン７７ａ〜ｃに渡してプロセスセッ
トを開始する。チャンバ管理サブルーチン７７ａ〜ｃ
は、複数の処理タスクを、シークエンササブルーチン７
５によって決定されたプロセスセットに従ってプロセス
チャンバ１５内で制御するものである。例えば、チャン
バ管理サブルーチン７７ａはプロセスチャンバ１５内の
スパッタ及びＣＶＤプロセスの操作を制御するプログラ
ムコードを含んでいる。チャンバ管理サブルーチン７７
は、また多様なチャンバ構成要素サブルーチンを実行を
制御し、それらのサブルーチンは、選択されたプロセス
セットを実行するのに必要なチャンバ構成要素の操作を
制御する。チャンバ構成要素サブルーチンの例として
は、基板位置決めサブルーチン８０、プロセスガス制御
サブルーチン８３、圧力制御サブルーチン８５、ヒータ
制御サブルーチン８７及びプラズマ制御サブルーチン９
０がある。当業者は、チャンバ１５内でどのようなプロ
セスの実行が望まれるかによって、他のチャンバ制御サ
ブルーチンが含まれ得ることを容易に認識するであろ
う。操作中に、チャンバ管理サブルーチン７７ａは、実
行される特定のプロセスセットに従って、プロセス構成
要素サブルーチンを選択的にスケジュールするか又は呼
び出す。チャンバ管理サブルーチン７７ａは、シークエ
ンササブルーチン７５がどのプロセスチャンバ１５及び
プロセスセットが次に実行されるかをスケジュールした
のと同様にプロセス構成要素サブルーチンをスケジュー
ルする。通常、チャンバ管理サブルーチン７７ａは、個
々の構成要素をモニタするステップと、実行されるプロ
セスセットのプロセスパラメータをベースにしてどの構
成要素に操作が必要かを決定するステップと、モニタス
テップ及び決定ステップに応答してチャンバ構成要素サ
ブルーチンを実行するステップとを含んでいる。
【００３６】特定のチャンバ構成要素サブルーチンを図
６を参照して説明する。基板位置決めサブルーチン８０
はチャンバ構成要素を制御するプログラムコードを含ん
でおり、そのプログラムコードは基板をサセプタ１２上
にロードするためと、基板と基板をチャンバ１５内で望
ましい高さに持ち上げてガス分散マニホールド１１との
間の間隔を制御するため（これは任意事項である）に用
いられるものである。基板がプロセスチャンバ１５内に
ロードされると、サセプタ１２は基板を受けるように下
げられ、その後サセプタ１２はチャンバ内で所望の高さ
に持ち上げられ、ＣＶＤプロセス中にガス分散マニホー
ルドから第１の距離又は間隔で基板は維持される。操作
中、チャンバ管理サブルーチン７７ａから転送されたサ
ポート高さに関するプロセスセットパラメータに応じ
て、基板位置決めサブルーチン８０はサセプタの移動を
制御する。
【００３７】プロセスガス制御サブルーチン８３は、プ
ロセスガス組成及び流量を制御するプログラムコードを
有する。プロセスガス制御サブルーチン８３は、安全遮
断バルブの開閉位置を制御し、また所望のガス流量を得
るために質量流量コントローラの流量をランプ変化させ
る。プロセスガス制御サブルーチン８３は、全てのチャ
ンバ構成要素サブルーチンと同様にチャンバ管理サブル
ーチン７７ａによって呼び出され、チャンバ管理サブル
ーチンから所望のガス流量に関するプロセスパラメータ
を受け取る。基本的に、プロセスガス流量制御サブルー
チン８３は、ガス供給ラインを開けて、繰り返して(i)
必要な質量流量コントローラを読取ること、(ii)読取り
値を、チャンバ管理サブルーチン７７ａから受け取った
所望のガス流量と比較すること、(iii)必要に応じてガ
ス供給ラインの流量調整することの操作を行う。更に、
プロセスガス制御サブルーチン８３は、ガス流量を危険
流量に対してモニタするステップと、危険な状態が検出
されたら安全遮断バルブを動作させるステップとを含ん
でいる。
【００３８】プロセスの中には、反応プロセスガスがチ
ャンバ内に導入される前にチャンバ内の圧力を安定させ
るために、ヘリウム又はアルゴン等の不活性ガスがチャ
ンバ１５に流入されるものもある。プロセスガス制御サ
ブルーチン８３は、これらのプロセスに対しては不活性
ガスをチャンバ内の圧力を安定するために必要な時間チ
ャンバ１５に流入するステップを含むようにプログラム
され、そして上述のステップは実行される。更に、プロ
セスガスが、例えばテトラエチルオルソシラン（ＴＥＯ
Ｓ）といった液体前駆物質から気化される場合、プロセ
スガス制御サブルーチン８３は、ヘリウム等の送出しガ
スをバブラ(bubbler)アセンブリ内の液体前駆物質に通
して泡立てるステップ又はヘリウム等のキャリアガスを
液体噴射装置に導入するステップを含むように書込まれ
る。このタイプのプロセスにバブラが使用されると、プ
ロセスガス制御サブルーチン８３は送出しガスの流れ、
バブラ内の圧力及びバブラ温度を、所望のプロセスガス
流量を得るように調整する。上述したように、所望のプ
ロセスガス流量はプロセスパラメータとしてプロセスガ
ス制御サブルーチン８３に転送される。更に、プロセス
ガス制御サブルーチン８３は、所望のプロセスガス流量
を得るために必要な送出しガス流量、バブラ圧及びバブ
ラ温度を、所定のガス流量に対する必要な値を含んでい
る記憶された表にアクセスすることによって得るための
ステップを含んでいる。一旦必要な値が得られると、そ
れに応じて送出しガス流量、バブラ圧及びバブラ温度が
モニタされ、必要な値と比較され、調整される。
【００３９】圧力制御サブルーチン８５は、チャンバの
排気装置のスロットルバルブの開口部の大きさを調整す
ることによって、チャンバ１５内の圧力を制御するため
のプログラムコードを含んでいる。スロットルバルブの
開口部の大きさは、全プロセスガス流、プロセスチャン
バの大きさ及び排気装置のポンピングの設定圧力に対応
して、チャンバ圧を所望のレベルに制御するように設定
されている。圧力制御サブルーチン８５が呼び出される
と、所望の又は目標の圧力レベルが、チャンバ管理サブ
ルーチン７７ａからパラメータとして受入れられる。圧
力制御サブルーチン８５は、チャンバに連結された１以
上の従来圧力計を読むことによってチャンバ１５内の圧
力を測定し、測定値を目標圧力と比較し、ＰＩＤ（比
例、積分及び微分）値を目標圧力に対応させて記憶圧力
表から得て、スロットルバルブを圧力表から得られたＰ
ＩＤ値に従って調整するように作動する。また、圧力制
御サブルーチン８５は、開口部がチャンバ１５を所望の
圧力に調整する特定の大きさになるようにスロットルバ
ルブを開閉するように書込まれることもできる。
【００４０】ヒータ制御サブルーチン８７は、基板２０
を加熱するのに用いられる加熱ユニットへの電流を制御
するプログラムコードを含んでいる。加熱制御サブルー
チン８７はまたチャンバ管理サブルーチン７７ａによっ
て呼び出され、目標値又は設定値の温度パラメータを受
信する。ヒータ制御サブルーチン８７は、サセプタ１２
に配置されている熱電対の電圧出力を測定することによ
って温度を測定し、測定温度を設定温度と比較し、加熱
ユニットに加えられる電流を増減し、設定温度を得る。
温度は、記憶換算表の対応する温度を測定電圧から調べ
ることにより、又は４次の多項式(a fourth order poly
nominal)を用いて温度を計算することによって得られ
る。埋込み型ループ状体がサセプタ１２を加熱するのに
用いられる場合、ヒータ制御サブルーチン８７は、ルー
プ状体に加えられる電流の増減を漸次制御する。漸次的
な増減は、ランプの寿命と信頼性とを増加する。加え
て、プロセス安全コンプライアンスを検出するように組
込みフェールセーフモードを含めることができ、プロセ
スチャンバ１５が適当に準備されていない場合、加熱ユ
ニットの操作を停止することができる。
【００４１】プラズマ制御サブルーチン９０は、チャン
バ１５内のプロセス電極に印加されるＲＦパワーレベル
の低周波数及び高周波数をセットするためと、低周波数
を使用される周波数にセットするためのプログラムコー
ドを含んでいる。前に説明したチャンバ構成要素サブル
ーチンと同様に、プラズマ制御サブルーチン９０はチャ
ンバ管理サブルーチン７７ａによって呼び出される。
【００４２】上述のリアクタの記載は、主に説明するた
めのものであり、電子サイクロトロン共鳴（ＥＣＲ）プ
ラズマＣＶＤ装置、誘導結合式ＲＦ高密度プラズマ装置
等の他のプラズマＣＶＤ装置が用いられ得る。加えて、
上述の装置の変形、例えばサセプタの設計、ヒータの設
計、ＲＦパワー周波数、ＲＦパワーの接続位置及び他の
部分の変更等を行うことも可能である。例えば、ウエハ
は石英ランプによって支持されて加熱されることも可能
である。本発明の層及びその層を形成するための方法
は、特定の装置及び特定のプラズマ励起方法に限定され
ない。
【００４３】II．代表的な構造体 図７は、本発明に従った集積回路１００の簡略化した断
面図である。図７に示如く、集積回路１００はＮＭＯＳ
トランジスタ１０３とＰＭＯＳトランジスタ１０６とを
有しており、これらは、フィールド酸化物領域１２０に
よって分離し電気的に絶縁される。トランジスタ１０３
と１０６はそれぞれ、ソース領域１１２と、ドレイン領
域１１５と、ゲート領域１１８とを有している。
【００４４】プリメタル誘電層１２１が、トランジスタ
１０３とトランジスタ１０６をメタル層Ｍ１から隔て、
コンタクト１２４によりメタル層Ｍ１とこれらトランジ
スタの間を接続している。メタル層Ｍ１は、集積回路１
００に含まれる４つのメタル層Ｍ１〜Ｍ４の中の１つで
ある。メタル層Ｍ１〜Ｍ４のそれぞれは、メタル間誘電
層１２７（ＩＭＤ１、ＩＭＤ２、ＩＭＤ３）によりそれ
ぞれ、隣接メタル層から隔てられている。ＩＭＤ層１２
７はＰＥＣＶＤライニング層１３０、ＳＡＣＶＤギャッ
プ埋込層１３３及びキャップ層１３６を含むであろう。
隣接メタル層は、バイア１２６によって選択された開口
部に接続される。メタル層Ｍ４の上には、平坦化された
パッシベーション層１３９が堆積される。ＩＭＤ層１２
７と同様に、パッシベーション層１３９も、ライニング
層１４２、ギャップ埋込層１４５及びキャップ層１４８
を含むであろう。
【００４５】本発明の層は、集積回路１００に示す誘電
層の各々に有益性が見いだされるであろう。本発明の誘
電層は、集積回路に含まれる場合のあるダマシーン層(d
amascene layers)に用いることもできる。ダマシーン層
では、ブランケット層が基板上に形成され、選択的に基
板までのエッチングがなされた後メタルで充填され、エ
ッチバック又は研磨がなされて、Ｍ１のようなメタルコ
ンタクトを形成する。メタル層を堆積した後、第２のブ
ランケット層を堆積し、選択的にエッチングする。そし
て、エッチング領域をメタルで充填し、エッチバック又
は研磨を行いバイア１２６を形成する。
【００４６】この簡略化した集積回路１００は、例示の
目的のみのためのものであることが理解されよう。いわ
ゆる当業者は、本発明の方法を用いてマイクロプロセッ
サ、アプリケーションスペシフィック集積回路（ＡＳＩ
ＣＳ）、メモリデバイス等のその他の集積回路を製造す
ることができる。
【００４７】III．ＳＡＣＶＤシリコン酸化層の表面感
度の低減 本発明は、上記の代表的チャンバ等の基板処理チャンバ
内において、インサイチュプロセスで基板上に形成され
たＳＡＣＶＤ層の表面感度の低減に用いられることがで
きる。
【００４８】本発明に従って形成されたシリコン酸化物
層を図８に示す。第一実施形態の、層を形成する方法を
図９のフローチャートで明らかにして、図１０のグラフ
によって説明する。図８，図９，図１０について述べる
と、シリコン酸化物層２００が基板２１０（例えば、
０．５ミクロン以下の幅“ｗ”及び高さ“ｈ”のギャッ
プ２１１を有するメタル、蒸気酸化物、又はライニング
ＰＥＣＶＤ層）上に堆積される。ランプ増加層２２０が
基板を被覆し、ＳＡＣＶＤ層２３０がランプ増加層上に
堆積される。
【００４９】表１は、ＣＶＤ装置内で、図１から図６に
示したシリコン二酸化物層を形成するレシピを示したも
のである。
【００５０】
【表１】 ランプ増加層２２０の堆積に先立って、チャンバはベー
ス圧力に安定化される。安定化段階中に、排気システム
真空ポンプのスロットルは全開にされて、可能な限り最
低値（通常数ミリトールのオーダ）でベース圧力が確立
される。安定化中、ＴＥＯＳ流れが安定化されて、基板
はプロセス温度近くに加熱される。
【００５１】オゾンをチャンバに導入し、排気率を低減
するように所望の設定でスロットルバルブを閉鎖するこ
とによって、ランプ増加層の堆積が開始される。図１０
に示すように、低減された排気率によって、チャンバ内
の圧力はほぼ一定のランプ増加率での増加を開始する。
圧力は所定の目標値（この場合４５０トール）に増加
し、圧力制御サブルーチン８５は圧力を目標値に維持す
る。オゾン及びＴＥＯＳの堆積プロセスガスは、圧力が
ベース圧力から目標堆積圧力までランプ変化している間
反応して、ランプ増加層２２０を形成する。
【００５２】ＩＶでより十分に説明するが、テスト結果
は、ランプ増加圧力が減少するとＳＡＣＶＤの表面感度
の低減率が増加することを示す。しかし、ランプ増加層
２２０の厚さは圧力ランプ増加率が減少すると増加す
る。なぜならば、目標圧力に到達するために要求される
時間が増加するからである。
【００５３】例えば、実験をベースにすると、圧力ラン
プ増加率は、約５トール／秒以下の低速に制御されなく
てはならない。しかし、この低速では、目標圧力を達成
するために要求される時間の量によって、ランプ変化膜
厚は２０００オングストロームよりも厚くなる。この厚
さは、約０．５０ミクロンの幾何学形状に対して許容可
能な代替例としては大き過ぎる。理由はギャップが、高
品質ＳＡＣＶＤ層２３０の代わりにランプ変化膜２２０
によって埋め込まれてしまうためである。しかし、他の
幾何学形状に対しては、このような大きなランプ変化膜
厚も可能であろう。
【００５４】図１０も代替プロセスを示したものであ
り、（図９及び図１１のフローチャートによって、図９
のステップＡ及びステップＢを図１１に示した状態で説
明されたもの）表面感度を、低いランプ増加率を用いる
こととランプ増加層２２０の厚さも低減することによっ
て低減したものである。安定化ステップも同様である。
しかし、圧力がランプ増加中、ランプ増加の完了に先だ
ってオゾンの流量は停止され（ステップＡ）、ランプ変
化膜２２０の堆積が所望の厚さで停止される。圧力は、
目標堆積圧力が達成されるまでランプ変化を続ける。オ
ゾンの流れは、次にＴＥＯＳと反応するように推奨され
（recommended）、薄いランプ変化層２２０の上に高品
質ＳＡＣＶＤシリコン酸化物層２３０を形成する。
【００５５】例えば、圧力ランプ増加中、ランプ変化率
は約５トール／秒に維持され、ＴＥＯＳ／Ｏ3プロセス
ガスは、チャンバ内の圧力が約１００トールになるまで
反応させられる。Ｏ3の流れが停止されてランプ変化層
２２０の形成が止まり、ランプ変化率が目標堆積圧力を
達成するように増加される。目標堆積圧力が達成される
と、Ｏ3の流れが再始動され、ＳＡＣＶＤ層２３０が堆
積される。
【００５６】IV．例、テスト結果、及び測定値 実験１：ランプ増加率の変化をベースにした圧力ランプ
増加の評価 表１に示したレシピは、ランプ増加率に対する変化以外
は、この評価で堆積される全てのＳＡＣＶＤ−ＵＳＧ膜
に共通とされた。ベース圧力から堆積圧力までの圧力ラ
ンプ変化率が、３０トール／秒（スロットル全閉）、１
５トール／秒、１０トール／秒及び５トール／秒のもの
について評価された。
【００５７】圧力ランプ増加膜の結果及び検討 圧力ランプ増加中に堆積された膜が、４５０トールに達
するとすぐにレシピを停止することによって評価され
た。圧力を堆積圧力にランプ変化する時間は、評価され
た多様なランプ増加率に対する数々の試験において一貫
させた。これらの膜は、露出シリコン基板及び１ｋオン
グストロームＰＥ−ＴＥＯＳ基板の両方の上に堆積され
た。全てのウエハは、アプライド マテリアルズのサン
タクララアプリケーション実験室のシステム４４７６の
ユニバーサルチャンバＢ内で処理された。チャンバには
以下のハードウエアが装備されていた。すなわち、１５
０ｎｍポケットを有するＴＩＳＡＢＢ薄板サセプタ、１
００ＳＸブロッカ、陽極処理された面板、及び標準排気
板である。オゾンがＡｓｔｅｘオゾネータによって発生
され、オゾン濃度はＩＮ ＵＳＡモニタで測定された。
これらの二つの基板の堆積厚さは以下の表２で比較され
る。データを図１２に図で示す
【表２】 ＰＥ−ＴＥＯＳ基板に対するＳＡＣＶＤ−ＵＳＧ膜の表
面感度の排除におけるこれらの中間膜の有効性は、膜の
ウエットエッチング率を室温で１００：１のＨＦ溶液で
熱成長蒸気酸化物と比較することによって定量される。
【００５８】堆積ステップの持続時間は、全ての圧力ラ
ンプ増加率に対して２６７秒に固定された。これらの中
間“ランプ増加”膜を有するＳＡＣＶＤ−ＵＳＧ膜は、
露出シリコン及びＰＥ−ＴＥＯＳ基板の両方に堆積され
た。表３は、露出シリコン及びＰＥ−ＴＥＯＳ基板上の
異なったランプ増加率を有するＳＡＣＶＤ−ＵＳＧ膜の
ウエットエッチング率を比較したものである。データを
図１３にグラフで示す。
【００５９】
【表３】 ５トール／秒ランプ増加率の膜以外の全てのＳＡＣＶＤ
−ＵＳＧ膜は、エッチング後に曇っているように見え
た。酸でのエッチング後におけるＳＡＣＶＤ−ＵＳＧ膜
の曇りのいかなるサインも、表面感度が存在して排除さ
れていなかった印である。表面感度が存在すると、ＳＡ
ＣＶＤ−ＵＳＧ膜の品質は非常に多孔性となり、酸性溶
液でエッチングされるた場合に高いウエットエッチング
率をもたらすであろう。
【００６０】５Ｔ／秒の非常に低いランプ率も、ＳＡＣ
ＶＤ−ＵＳＧのＰＥ−ＴＥＯＳ膜に対する表面感度を排
除するように見えるが、この中間層の厚さも約２２００
オングストロームと比較的厚い。この膜が堆積される
と、≦０．４５μｍの間隔の全ギャプはこの中間膜によ
って埋め込まれ、ＳＡＣＶＤ−ＵＳＧによっては埋め込
まれない。
【００６１】この比較において、圧力ランプ増加率は唯
一の調べられたパラメータであった。実験＃１の結論
は、非常に低いランプ変化率が、表面感度を排除するこ
とができるということであったので、実験＃２は他の処
理パラメータを変化させることの効果を調べるために行
われた。０3流及び濃度が理想的に固定されたままであ
るので、評価されたパラメータはＴＥＯＳ流である。現
行のＳＡＣＶＤ−ＵＳＧレシピのＴＥＯＳ流は、３２５
ｍｇｍである。１．５ｇＬＦＭの最低制御可能流は、ほ
ぼ１００ｍｇｍである。
【００６２】結論 バリア基板材料に対するＳＡＣＶＤ−ＵＳＧ表面感度
は、Ｏ3及びＴＥＯＳを反応させつつベース圧力から堆
積圧力まで低速でランプ変化させることによって最小化
され得る。ランプ率は、すくなことも５トール／秒の低
速で制御されるべきである。
【００６３】実験＃２：ＲＳ−１の実験計画法（ＤＯ
Ｅ）を用いた圧力ランプ増加評価 実験計画法（ＤＯＥ）の全要因が展開されて、バリア基
板材料に対するＳＡＣＶＤ−ＵＳＧ膜の表面感度を排除
するためのランプ増加膜の最適化が更に調べられた。ラ
ンプ増加圧力範囲は、ベース圧力から４５０トールの堆
積圧力までに維持された。
【００６４】全てのウエハは、サンタクララアプリケー
ション実験室においてシステム４３２２のユニバーサル
チャンバＡで処理された。全ての膜は２００ｍｍウエハ
上に堆積された。チャンバには以下のハードウエアが装
備されていた。すなわち、Ｔ１ＳＡＢＢ薄板サセプタ、
１００ＥＨブロッカ、陽極処理された面板、プリナム排
気板である。オゾンは、アステックス（Ａｓｔｅｘ）オ
ゾン発生器で発生され、オゾン濃度はＩＮ−ＵＳＡモニ
タで測定された。
【００６５】ＤＯＥの全要因（２4）が以下のパラメー
タに従って続けられた。すなわち、ＴＥＯＳ流、ヘリウ
ム流、間隔及び圧力ランプ増加率である。オゾン流が５
０００ｓｃｃｍで、濃度が１２．５ｗｔ％のＳＡＣＶＤ
−ＵＳＧ堆積状態で維持された。オゾン発生器の最適な
性能を得るためには、オゾン状態のサイクリングは推奨
されないので、これらの状態は変化されなかった。ＤＯ
Ｅの中央点のプロセスは、変化される各パラメータの高
低値の平均である。４つの中央点の全状態は、最初及び
最後の実験として実行された２つのセットとともに実行
された。１つのウエハが各実験に対して実行された。従
って、ウエハ品質は結果に寄与しないと仮定された。
【００６６】再生粒子ウエハが本実験に用いられた。
【００６７】ＳＡＣＶＤ−ＵＳＧを有する複合ランプ変
化膜及びランプ増加のみの膜が露出シリコン及び熱的成
長蒸気酸化物膜の両方に堆積された。蒸気酸化物ウエハ
は、約２０００オングストロームの厚さに成長され、ラ
ンプ増加ＳＡＣＶＤ−ＵＳＧ堆積を加圧する前に、予め
測定された。蒸気酸化物上のＳＡＣＶＤ−ＵＳＧは、Ｐ
Ｅ−ＴＥＯＳ上のものよりも激しい表面感度を示すの
で、蒸気酸化物基板が、ＰＥ−ＴＥＯＳの代わりに用い
られた。本実験の目的は、全ての基板に適応できる表面
感度を排除する普遍的な方法を決定することである。膜
厚及びウエットエッチング率が、基板上の、独立ランプ
膜と複合ランプ及びＳＡＣＶＤ−ＵＳＧ膜とに対して測
定された。全ウエハが、１００：１のＨＦ溶液で、室温
で、ＳＡＣＶＤ−ＵＳＧ膜に対しては１２分、ランプ変
化のみの膜に対しては３０秒〜２分、熱成長蒸気酸化物
でエッチングされた。ＤＯＥにおいて変化されたパラメ
ータの概要及び応答パラメータを以下の表４に概略的に
示す。
【００６８】
【表４】 これらのパラメータはＳＡＣＶＤ−ＵＳＧ堆積の前の
“ランプ増加”ステップに組み込まれた。ＳＡＣＶＤ−
ＵＳＧオゾン流及び濃度堆積状態が、上記の値で維持さ
れた。堆積レシピの初めの５つのステップを以下の表５
に概略的に示す。変化された値は変数“Ｘ”として示し
た。実際のＤＯＥセットアップを表６に概略的に示す。
【００６９】
【表５】
【表６】 圧力ランプ増加ＤＯＥに対する結果及び検討 各応答パラメータの低減効果順の各パラメータの効果を
以下の表７に示す。
【００７０】
【表７】 熱成長蒸気酸化物バリア上のＳＡＣＶＤ−ＵＳＧ膜と複
合ランプ変化膜とのウエットエッチング率の比は、圧力
ランプ増加状態が、ＳＡＣＶＤ−ＵＳＧ表面感度を首尾
よく排除或いは少なくとも最小化したか否かを決定する
ための、主要な選考応答として使用された。参考とし
て、１００：１のＨＦレシピのＢＫＭ−ＳＡＣＶＤ−Ｕ
ＳＧのＷＥＲＲは、≦６．５である。蒸気酸化物基板上
のＳＡＣＶＤ−ＵＳＧ膜及び複合ランプ変化膜の完全に
エッチング除去されなかったただ２つの状態は、最小間
隔（１８ミル）、最高ＴＥＯＳ流（６００ミル）、及び
最低ランプ増加率（５トール／秒）のものであった。ウ
エットエッチングは、ヘリウム流に対して独立であるよ
うに見える熱成長蒸気酸化物をもたらした。しかし、最
高ヘリウム流（４０００ｓｃｃｍ）を伴った状態及び上
述した状態に対して露出シリコン上では、ウエットエッ
チング率の比がわずかに良好であった（６．７対７．
９）。しかし、この状態も４０００オングストロームの
最厚ランプ変化膜をもたらした。これは、ギャップがＳ
ＡＣＶＤ−ＵＳＧではなく酸化物で埋め込まれるであろ
うために０．５ミクロンの幾何学形状に対して厚過ぎ
る。しかし、この実験は、実験＃１の、以前の結果を確
認した。ランプ変化率が遅くなり、結果の膜堆積が厚く
なると、バリア基板材料に対するＳＡＣＶＤ−ＵＳＧの
表面感度が良好に低減される。
【００７１】ＲＳ−１統計ソフトウエアのモデル予測を
ベースにした結果としての応答値及び最適状態を以下の
表８に示す。
【００７２】
【表８】 ＲＳ−１実験計画法の結果は、実験＃１の結果を確認し
た。ＳＡＣＶＤ−ＵＳＧの表面感度は低速ランプ率を用
いることによって最小化されることができる。
【００７３】本発明は、好ましい実施形態及び特定の実
施例に従って説明された。実施例では４５０トールが目
標圧力であったが、膜の所望の特性によって他の目標堆
積圧力を利用することができる。同様に、全てのレシピ
パラメータを、当業者に既知のように、異なったチャン
バ或いは異なった基板特性を補償するように変えること
ができる。特定のシステムコントローラ及びプロセス制
御ソフトウエアが詳細に説明されたが、多くの明らかと
なる変形例が存在するであろう。更に、好ましい実施形
態で、システムコントローラで実行されるコンピュータ
コードは、ハードディスクドライブの磁気媒体内にスト
アされている。コードは、ＣＤ−ＲＯＭ或いは他のタイ
プのＲＯＭ或いはコンピュータコードをストアすること
の可能ないかなる他のタイプのメディア等の、いかなる
コンピュータ媒体にもストアされることができるであろ
う。更に、好ましい実施形態のストア記録媒体はコンピ
ュータの近傍にあるが、記録媒体は、遠隔にあっても、
或いは光ファイバケーブル、電話線又はインターネット
を介して接続されていてもよい。他の変形例及び代替例
が当業者に明らかであろう。従って、添付請求項以外、
発明を制限することを意図するものではない。
【図面の簡単な説明】
【図１】本発明に従った化学気相堆積装置の一実施形態
の垂直断面図である。
【図２】本発明に従った化学気相堆積装置の一実施形態
の垂直断面図である。
【図３】図１に示すＣＶＤチャンバの部分的な分解斜視
図である。
【図４】図１に示すＣＶＤチャンバの部分的な分解斜視
図である。
【図５】１以上のチャンバを含むことの可能なマルチチ
ャンバシステム内のシステムモニタ及びＣＶＤ装置１０
の簡略図である。
【図６】本発明に従った、システム制御ソフトウエア
（コンピータプログラム７０）の階層的制御構造のブロ
ック図である。
【図７】本発明の方法に従って製造された集積回路６０
０の簡略断面図である。
【図８】好ましい発明の実施形態を用いて形成された膜
の断面図である。
【図９】本発明の方法の一実施形態に従った膜の形成に
試みられたステップを説明したフローチャートである。
【図１０】好ましい実施形態のプロセス中の時間の関数
として圧力を示したグラフである。
【図１１】図４のフローチャートで示したステップに加
えられる、本発明の他の好ましい実施形態で用いられる
ステップを示した図である。
【図１２】多様なランプ変化圧に対するランプ変化層の
厚さを示したグラフであり、露出シリコンに堆積された
層の厚さの、ＰＥ−ＴＥＯＳに堆積された層の厚さの比
を示した図である。
【図１３】ウエットエッチ速度を示した図である。
【符号の説明】
１０…化学気相堆積装置、１２…ペデスタル、１４…処
理位置、１５…チャンバ、２４…遮断バルブ、３４…コ
ントローラ、３７…プロセッサ、３８…メモリ、４４…
ＲＦパワー供給源、５０ａ…ＣＲＴモニタ、５０ｂ…ラ
イトペン、７３…プロセス選択サブルーチン、７５…シ
ークエンササブルーチン、７７…チャンバ管理サブルー
チン、８０…基板位置決めサブルーチン、８３…プロセ
スガス制御サブルーチン、８５…圧力制御サブルーチ
ン、８７…ヒータ制御サブルーチン、９０…プラズマ制
御サブルーチン、１００…集積回路、１０３…ＮＭＯＳ
トランジスタ、１０６…ＰＭＯＳトランジスタ、１１２
…ソース領域、１１５…ドレイン領域、１１８…ゲート
領域、１２１…プリメタル層、１２４…コンタクト、１
２６…バイア、１３０…パッシベーション層、２００…
シリコン酸化物層、２１０…基板、２１１…ギャップ、
２２０…ランプ増加層、２３０…ＳＡＣＶＤ層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 シャンカー ヴェンカタラナン アメリカ合衆国， カリフォルニア州， サンタ クララ， パーク ヴュー ドラ イヴ 630， ナンバー106 (72)発明者 ルビー リャオ アメリカ合衆国， カリフォルニア州， サニーヴェイル， ヴィセンテ ドライヴ 1271， ナンバー178 (72)発明者 ピーター ワイ−マン リー アメリカ合衆国， カリフォルニア州， サン ノゼ， ベントーク レーン 1037

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 真空チャンバ内の基板の表面の大部分に
    堆積された二番目のシリコン酸化物減圧ＣＶＤ（ＳＡＣ
    ＶＤ）層の表面感度を低減する方法であって、 前記基
    板を前記真空チャンバ内に導入するステップと、 前記真空チャンバ内にベースの低圧を確立するステップ
    と、 ＴＥＯＳ及びＯ3を含むプロセスガスの組み合わせを前
    記チャンバ内に導入するステップと、 実質的に一定の率で、ベースの低圧から目標減圧堆積圧
    力まで圧力を増加するステップと、 ランプ変化層を前記基板の上に形成するために圧力を増
    加させている間に、前記最初のプロセスガスの組み合わ
    せのＴＥＯＳ及びＯ3を反応させるために、熱エネルギ
    を供給するステップと、 前記チャンバ内の圧力が増加し始めてから所定時間後に
    チャンバ内への前記Ｏ3の流れを終了させるステップ
    と、 前記チャンバ内の前記圧力が目標堆積圧力と等しくなっ
    たときに前記目標堆積圧力を維持するステップと、 前記目標堆積圧力が達成されたときに前記Ｏ3の流れを
    再スタートするステップと、 ＳＡＣＶＤ層を前記ランプ変化層の上に形成するため
    に、前記プロセスガスの組み合わせを反応させる熱エネ
    ルギを供給するステップと、を備える方法。
  2. 【請求項２】 前記Ｏ3の流れを終了させる前記ステッ
    プが、 前記チャンバ内の前記圧力が約１００トールと等しくな
    ったときに、Ｏ3の流れを終了させることを更に備える
    請求項１に記載の方法。
  3. 【請求項３】 前記目標圧力を維持する前記ステップ
    が、 目標圧力を約４５０トールに維持することを更に備える
    請求項１に記載の方法。
  4. 【請求項４】 プロセスガスを前記チャンバ内に導入す
    る前記ステップが、表面感度を低減するためにＴＥＯＳ
    の前記流量を変化させることを更に備える請求項１に記
    載の方法。
  5. 【請求項５】 真空チャンバと、 基板を加熱するための熱エネルギ供給用の基板加熱装置
    と、 プロセスガスを真空チャンバに分配するために形成され
    たガス分配装置と、 前記真空チャンバ内の圧力を低減するための真空装置
    と、 前記ガス分配装置、前記基板加熱装置及び前記真空装置
    を制御するためのコンピュータを含むシステムコントロ
    ーラと、 前記基板処理装置の操作を指示するために、物理的に内
    部に組み込まれたコンピュータ読み取り可能プログラム
    コードを有するコンピュータ利用可能媒体を備える前記
    コントローラに接続されたメモリと、を備えた基板の表
    面の大部分に膜を堆積するための基板処理装置であっ
    て、 前記コンピュータ読み取り可能プログラムコードが、 前記ガス分配装置がＴＥＯＳ及びＯ3を含むプロセスガ
    スの組み合わせを導入し、前記真空装置がチャンバ内の
    圧力を低いベースレベルに低減するようにするコンピュ
    ータ読み取り可能プログラムコードと、 前記真空装置が前記チャンバ内の圧力を低ベース圧力か
    ら目標減圧堆積圧力まで実質的に一定のランプ増加率で
    増加させるようにし、前記基板加熱装置が、ランプ変化
    シリコン酸化物層を前記基板の大部分の上に堆積させる
    ように前記プロセスの組み合わせのＴＥＯＳ及びＯ3を
    反応させるために熱エネルギを供給するようにするコン
    ピュータ読み取り可能プログラムコードと、 前記ガス分配装置が前記Ｏ3の流れを圧力が増加し始め
    てから所定時間後に終了させ、前記目標減圧堆積圧力の
    達成に先だって前記ランプ変化シリコン酸化物層の堆積
    を停止させるようにするコンピュータ読み取り可能プロ
    グラムコードと、 前記目標圧力が達成されたときに前記真空装置が前記チ
    ャンバ内の圧力を前記目標堆積圧力に維持するように
    し、前記目標圧力が達成されたときに前記ガス分配装置
    がＯ3の流れを再スタートするようにし、前記圧力が前
    記目標堆積圧力に等しいときに前記基板加熱装置が熱エ
    ネルギを供給して前記プロセスの組み合わせのＴＥＯＳ
    及びＯ3を反応させ、ＳＡＣＶＤ層を前記ランプ変化シ
    リコン酸化物層を形成するようにするようにするコンピ
    ュータ読み取り可能プログラムコードと、を含む基板処
    理装置。
  6. 【請求項６】 前記ガス分配装置がＯ3の流れを終了す
    るようにする前記コンピュータ読み取り可能プログラム
    コードが、 前記ガス分配装置が、前記チャンバ内の圧力が焼く１０
    ０トールに等しいときＯ3の流れを終了させるようにす
    るコンピュータ読み取り可能プログラムコードを備える
    請求項５に記載の装置。
  7. 【請求項７】 真空チャンバ内の基板の表面の大部分に
    堆積された二番めのシリコン酸化物減圧ＣＶＤ（ＳＡＣ
    ＶＤ）層の表面感度を低減する方法であって、 前記基
    板を前記真空チャンバ内に導入するステップと、 前記真空チャンバ内にベースの低圧を確立するステップ
    と、 ＴＥＯＳ及びＯ3を含むプロセスガスの組み合わせを前
    記チャンバ内に導入するステップと、 実質的に一定の率で、ベースの低圧から目標減圧堆積圧
    力まで圧力を増加するステップと、 ランプ変化層を前記基板の上に形成するために圧力を増
    加させている間に、前記最初のプロセスガスの組み合わ
    せのＴＥＯＳ及びＯ3を反応させるために、熱エネルギ
    を供給するステップと、 前記チャンバ内の前記圧力が目標堆積圧力と等しくなっ
    たときに前記目標堆積圧力を維持するステップと、 ＳＡＣＶＤ層を前記ランプ変化層の上に形成するため
    に、前記プロセスガスの組み合わせを反応させる熱エネ
    ルギを供給するステップと、を備える方法。
  8. 【請求項８】 前記目標圧力を維持する前記ステップ
    が、 目標圧力を約４５０トールに維持することを更に備える
    請求項７に記載の方法。
  9. 【請求項９】 プロセスガスを前記チャンバ内に導入す
    る前記ステップが、表面感度を低減するためにＴＥＯＳ
    の前記流量を変化させることを更に備える請求項７に記
    載の方法。
  10. 【請求項１０】 真空チャンバと、 基板を加熱するための熱エネルギ供給用の基板加熱装置
    と、 プロセスガスを真空チャンバに分配するために形成され
    たガス分配装置と、 前記真空チャンバ内の圧力を低減するための真空装置
    と、 前記ガス分配装置、前記基板加熱装置及び前記真空装置
    を制御するためのコンピュータを含むシステムコントロ
    ーラと、 前記基板処理装置の操作を指示するために、物理的に内
    部に組み込まれたコンピュータ読み取り可能プログラム
    コードを有するコンピュータ利用可能媒体を備える前記
    コントローラに接続されたメモリと、を備えた基板の表
    面の大部分に膜を堆積するための基板処理装置であっ
    て、 前記コンピュータ読み取り可能プログラムコードが、 前記ガス分配装置がＴＥＯＳ及びＯ3を含むプロセスガ
    スの組み合わせを導入し、前記真空装置がチャンバ内の
    圧力を低いベースレベルに低減するようにするコンピュ
    ータ読み取り可能プログラムコードと、 前記真空装置が前記チャンバ内の圧力を低ベース圧力か
    ら目標減圧堆積圧力まで実質的に一定のランプ増加率で
    増加させるようにし、前記基板加熱装置が、ランプ変化
    シリコン酸化物層を前記基板の大部分の上に堆積させる
    ように前記プロセスの組み合わせのＴＥＯＳ及びＯ3を
    反応させるために熱エネルギを供給するようにするコン
    ピュータ読み取り可能プログラムコードと、 前記目標圧力が達成されたときに前記真空装置が前記チ
    ャンバ内の圧力を前記目標堆積圧力に維持するように
    し、前記圧力が前記目標堆積圧力に等しいときに前記基
    板加熱装置が熱エネルギを供給して前記プロセスの組み
    合わせのＴＥＯＳ及びＯ3を反応させ、ＳＡＣＶＤ層を
    前記ランプ変化シリコン酸化物層を形成するようにする
    ようにするコンピュータ読み取り可能プログラムコード
    と、を含む基板処理装置。
  11. 【請求項１１】 前記真空装置が前記チャンバが排気さ
    れる率を制御するためのスロットルバルブを含み、前記
    真空装置が前記チャンバの前記圧力を低いベースレベル
    に低減するようにする前記コンピュータ読み取り可能プ
    ログラムコードが、前記スロットルバルブを最大率で前
    記チャンバを排気するように設定するコンピュータ読み
    取り可能プログラムコードを備える請求項１０に記載の
    装置。
  12. 【請求項１２】 前記ガス分配装置がプロセスガスを前
    記真空チャンバ内に導入するようにする前記コンピュー
    タ読み取り可能プログラムコードが、 表面感度を低減させるようにＴＥＯＳの流れを変化させ
    るためのコンピュータ読み取り可能プログラムコードを
    備える請求項１１に記載の装置。
JP12348098A 1997-05-05 1998-05-06 Ｔｅｏｓ／オゾン−シリコン酸化物の表面感度の除去のための方法 Expired - Fee Related JP4230561B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/851830 1997-05-05
US08/851,830 US6149974A (en) 1997-05-05 1997-05-05 Method for elimination of TEOS/ozone silicon oxide surface sensitivity

Publications (2)

Publication Number Publication Date
JPH10312996A true JPH10312996A (ja) 1998-11-24
JP4230561B2 JP4230561B2 (ja) 2009-02-25

Family

ID=25311797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12348098A Expired - Fee Related JP4230561B2 (ja) 1997-05-05 1998-05-06 Ｔｅｏｓ／オゾン−シリコン酸化物の表面感度の除去のための方法

Country Status (5)

Country Link
US (2) US6149974A (ja)
JP (1) JP4230561B2 (ja)
KR (1) KR100518156B1 (ja)
SG (1) SG71777A1 (ja)
TW (1) TW385504B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010534924A (ja) * 2007-06-15 2010-11-11 アプライド マテリアルズ インコーポレイテッド 基板ギャップ内に犠牲酸化物ライナを形成する酸素ｓａｃｖｄ

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6869487B1 (en) * 1997-05-09 2005-03-22 Semitool, Inc. Process and apparatus for treating a workpiece such as a semiconductor wafer
JP3911902B2 (ja) * 1999-04-16 2007-05-09 東京エレクトロン株式会社 処理装置及び金属部品の表面処理方法
JP4505915B2 (ja) * 2000-01-13 2010-07-21 東京エレクトロン株式会社 成膜方法
IL153321A0 (en) * 2000-06-09 2003-07-06 Univ Leland Stanford Junior Methods and devices for manipulating the thermoregulatory status of a mammal
US7148153B2 (en) * 2000-06-20 2006-12-12 Agere Systems Inc. Process for oxide fabrication using oxidation steps below and above a threshold temperature
US6582522B2 (en) * 2000-07-21 2003-06-24 Applied Materials, Inc. Emissivity-change-free pumping plate kit in a single wafer chamber
US6802906B2 (en) * 2000-07-21 2004-10-12 Applied Materials, Inc. Emissivity-change-free pumping plate kit in a single wafer chamber
US6368986B1 (en) * 2000-08-31 2002-04-09 Micron Technology, Inc. Use of selective ozone TEOS oxide to create variable thickness layers and spacers
US6503851B2 (en) 2000-08-31 2003-01-07 Micron Technology, Inc. Use of linear injectors to deposit uniform selective ozone TEOS oxide film by pulsing reactants on and off
US6524867B2 (en) * 2000-12-28 2003-02-25 Micron Technology, Inc. Method for forming platinum-rhodium stack as an oxygen barrier
US6746591B2 (en) 2001-10-16 2004-06-08 Applied Materials Inc. ECP gap fill by modulating the voltate on the seed layer to increase copper concentration inside feature
JP3985899B2 (ja) * 2002-03-28 2007-10-03 株式会社日立国際電気 基板処理装置
JP4154471B2 (ja) * 2002-11-15 2008-09-24 富士通株式会社 半導体装置の製造方法
US20050136684A1 (en) * 2003-12-23 2005-06-23 Applied Materials, Inc. Gap-fill techniques
US7115525B2 (en) 2004-09-02 2006-10-03 Micron Technology, Inc. Method for integrated circuit fabrication using pitch multiplication
US7390746B2 (en) * 2005-03-15 2008-06-24 Micron Technology, Inc. Multiple deposition for integration of spacers in pitch multiplication process
US8123968B2 (en) 2005-08-25 2012-02-28 Round Rock Research, Llc Multiple deposition for integration of spacers in pitch multiplication process
KR20070070867A (ko) * 2005-12-29 2007-07-04 동부일렉트로닉스 주식회사 화학기상증착 방법
US7371695B2 (en) * 2006-01-04 2008-05-13 Promos Technologies Pte. Ltd. Use of TEOS oxides in integrated circuit fabrication processes
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US20090325391A1 (en) * 2008-06-30 2009-12-31 Asm International Nv Ozone and teos process for silicon oxide deposition
US8404583B2 (en) * 2010-03-12 2013-03-26 Applied Materials, Inc. Conformality of oxide layers along sidewalls of deep vias
JP5774532B2 (ja) * 2012-03-28 2015-09-09 東京エレクトロン株式会社 連続処理システム、連続処理方法、及び、プログラム
US8956704B2 (en) 2012-05-21 2015-02-17 Novellus Systems, Inc. Methods for modulating step coverage during conformal film deposition
JP6017396B2 (ja) * 2012-12-18 2016-11-02 東京エレクトロン株式会社 薄膜形成方法および薄膜形成装置
US9728450B2 (en) 2015-06-25 2017-08-08 International Business Machines Corporation Insulating a via in a semiconductor substrate
WO2017161236A1 (en) 2016-03-17 2017-09-21 Applied Materials, Inc. Methods for gapfill in high aspect ratio structures
US11133178B2 (en) 2019-09-20 2021-09-28 Applied Materials, Inc. Seamless gapfill with dielectric ALD films
US11101128B1 (en) * 2020-03-12 2021-08-24 Applied Materials, Inc. Methods for gapfill in substrates

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4260647A (en) * 1979-06-13 1981-04-07 Rca Corporation Method of depositing an abrasive layer
US4835114A (en) * 1986-02-19 1989-05-30 Hitachi, Ltd. Method for LPCVD of semiconductors using oil free vacuum pumps
JP2588388B2 (ja) * 1986-08-08 1997-03-05 株式会社 半導体エネルギー研究所 被膜作製方法
US5000113A (en) * 1986-12-19 1991-03-19 Applied Materials, Inc. Thermal CVD/PECVD reactor and use for thermal chemical vapor deposition of silicon dioxide and in-situ multi-step planarized process
US4892753A (en) * 1986-12-19 1990-01-09 Applied Materials, Inc. Process for PECVD of silicon oxide using TEOS decomposition
US4872947A (en) * 1986-12-19 1989-10-10 Applied Materials, Inc. CVD of silicon oxide using TEOS decomposition and in-situ planarization process
US5158644A (en) * 1986-12-19 1992-10-27 Applied Materials, Inc. Reactor chamber self-cleaning process
US5182231A (en) * 1988-04-07 1993-01-26 Hitachi, Ltd. Method for modifying wiring of semiconductor device
GB2219434A (en) * 1988-06-06 1989-12-06 Philips Nv A method of forming a contact in a semiconductor device
EP0421203B1 (en) 1989-09-28 1996-01-03 Applied Materials, Inc. An integrated circuit structure with a boron phosphorus silicate glass composite layer on semiconductor wafer and improved method for forming same
US5098865A (en) * 1989-11-02 1992-03-24 Machado Jose R High step coverage silicon oxide thin films
FR2660440B1 (fr) * 1990-04-03 1992-10-16 Commissariat Energie Atomique Composant optique integre protege contre l'environnement et son procede de fabrication.
US5120680A (en) * 1990-07-19 1992-06-09 At&T Bell Laboratories Method for depositing dielectric layers
JPH053258A (ja) * 1990-09-25 1993-01-08 Kawasaki Steel Corp 層間絶縁膜の形成方法
US5040046A (en) * 1990-10-09 1991-08-13 Micron Technology, Inc. Process for forming highly conformal dielectric coatings in the manufacture of integrated circuits and product produced thereby
JP2640174B2 (ja) * 1990-10-30 1997-08-13 三菱電機株式会社 半導体装置およびその製造方法
JPH04341568A (ja) * 1991-05-16 1992-11-27 Toshiba Corp 薄膜形成方法及び薄膜形成装置
US5426076A (en) * 1991-07-16 1995-06-20 Intel Corporation Dielectric deposition and cleaning process for improved gap filling and device planarization
US5300813A (en) * 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
JPH05235184A (ja) * 1992-02-26 1993-09-10 Nec Corp 半導体装置の多層配線構造体の製造方法
US5286518A (en) * 1992-04-30 1994-02-15 Vlsi Technology, Inc. Integrated-circuit processing with progressive intermetal-dielectric deposition
US5356722A (en) * 1992-06-10 1994-10-18 Applied Materials, Inc. Method for depositing ozone/TEOS silicon oxide films of reduced surface sensitivity
JP3688726B2 (ja) * 1992-07-17 2005-08-31 株式会社東芝 半導体装置の製造方法
EP0582724A1 (de) * 1992-08-04 1994-02-16 Siemens Aktiengesellschaft Verfahren zur lokal und global planarisierenden CVD-Abscheidung von SiO2-Schichten auf strukturierten Siliziumsubstraten
US5271972A (en) * 1992-08-17 1993-12-21 Applied Materials, Inc. Method for depositing ozone/TEOS silicon oxide films of reduced surface sensitivity
US5393708A (en) * 1992-10-08 1995-02-28 Industrial Technology Research Institute Inter-metal-dielectric planarization process
JP3190745B2 (ja) * 1992-10-27 2001-07-23 株式会社東芝 気相成長方法
JP2684942B2 (ja) * 1992-11-30 1997-12-03 日本電気株式会社 化学気相成長法と化学気相成長装置および多層配線の製造方法
US5502006A (en) * 1993-11-02 1996-03-26 Nippon Steel Corporation Method for forming electrical contacts in a semiconductor device
JPH0878406A (ja) * 1994-09-08 1996-03-22 Sony Corp 酸化膜の成膜方法
JPH0964031A (ja) * 1995-08-25 1997-03-07 Fujitsu Ltd 半導体装置の製造方法
US6009827A (en) * 1995-12-06 2000-01-04 Applied Materials, Inc. Apparatus for creating strong interface between in-situ SACVD and PECVD silicon oxide films

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010534924A (ja) * 2007-06-15 2010-11-11 アプライド マテリアルズ インコーポレイテッド 基板ギャップ内に犠牲酸化物ライナを形成する酸素ｓａｃｖｄ

Also Published As

Publication number Publication date
JP4230561B2 (ja) 2009-02-25
KR100518156B1 (ko) 2005-11-25
US6149974A (en) 2000-11-21
SG71777A1 (en) 2000-04-18
KR19980086699A (ko) 1998-12-05
US6319324B1 (en) 2001-11-20
TW385504B (en) 2000-03-21

Similar Documents

Publication Publication Date Title
US6020035A (en) Film to tie up loose fluorine in the chamber after a clean process
JP4230561B2 (ja) Ｔｅｏｓ／オゾン−シリコン酸化物の表面感度の除去のための方法
JP4351304B2 (ja) 化学的及び物理的エッチバックを使用してギャップ埋込み能力を改善する方法
US6190233B1 (en) Method and apparatus for improving gap-fill capability using chemical and physical etchbacks
US5908672A (en) Method and apparatus for depositing a planarized passivation layer
EP0874391B1 (en) Process for depositing a Halogen-doped SiO2 layer
JP4138052B2 (ja) フッ化ケイ酸ガラス膜の膜安定性向上のための方法及び装置
US6614181B1 (en) UV radiation source for densification of CVD carbon-doped silicon oxide films
US6566278B1 (en) Method for densification of CVD carbon-doped silicon oxide films through UV irradiation
US6035803A (en) Method and apparatus for controlling the deposition of a fluorinated carbon film
US6329297B1 (en) Dilute remote plasma clean
EP0892083B1 (en) Method and apparatus for seasoning a substrate processing chamber
US8143174B2 (en) Post-deposition treatment to enhance properties of Si-O-C low K films
US6523494B1 (en) Apparatus for depositing low dielectric constant oxide film
US6228781B1 (en) Sequential in-situ heating and deposition of halogen-doped silicon oxide
EP0959496A2 (en) Methods for forming self-planarized dielectric layer for shallow trench integration
WO2000003425A1 (en) Plasma process to deposit silicon nitride with high film quality and low hydrogen content
US6451686B1 (en) Control of semiconductor device isolation properties through incorporation of fluorine in peteos films
JP2002512440A (ja) 差動プラズマパワーを使用して高アスペクト比ギャップのプロファイルを修正する方法および装置
US6753270B1 (en) Process for depositing a porous, low dielectric constant silicon oxide film
EP1054444A1 (en) Process for depositing a porous, low dielectric constant silicon oxide film

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050428

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080415

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080715

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081204

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111212

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111212

Year of fee payment: 3

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111212

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121212

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121212

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131212

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees