JPH10313016A - 半導体装置の実装方法 - Google Patents

半導体装置の実装方法

Info

Publication number
JPH10313016A
JPH10313016A JP10112853A JP11285398A JPH10313016A JP H10313016 A JPH10313016 A JP H10313016A JP 10112853 A JP10112853 A JP 10112853A JP 11285398 A JP11285398 A JP 11285398A JP H10313016 A JPH10313016 A JP H10313016A
Authority
JP
Japan
Prior art keywords
resin sealing
sealing film
semiconductor device
wafer
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10112853A
Other languages
English (en)
Other versions
JP3468406B2 (ja
Inventor
Tomoyuki Shirasaki
友之 白嵜
Takeshi Wakabayashi
猛 若林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP11285398A priority Critical patent/JP3468406B2/ja
Publication of JPH10313016A publication Critical patent/JPH10313016A/ja
Application granted granted Critical
Publication of JP3468406B2 publication Critical patent/JP3468406B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/013Manufacture or treatment of die-attach connectors
    • H10W72/01331Manufacture or treatment of die-attach connectors using blanket deposition
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • H10W72/07251Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 回路基板上に実装する半導体チップの封止を
実装前に行うことにより、封止を実装後に行った場合の
問題点を解決する。 【解決手段】 上面に突起電極12が設けられたウェー
ハ11の上面にスピンコートにより樹脂封止膜16を突
起電極12の上部が突出するように被覆させる。次に、
樹脂封止膜16を加熱して硬化させる。次に、ウェーハ
11をダイシングストリート13に沿ってダイシングし
て個々のチップに分割すると、図2において一部を拡大
して示すような半導体装置17が得られる。次に、この
ようにして得られた半導体装置17を回路基板上に実装
する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は半導体装置の実装
方法に関する。
【0002】
【従来の技術】例えばフリップチップ方式と呼ばれる半
導体装置(突起電極を有する半導体チップ)の実装技術
では、図4に示すように、半導体チップ1の下面に設け
られた突起電極2を回路基板3の上面に設けられた接続
パッド4にボンディングすることにより、半導体チップ
1を回路基板3上に搭載し、次いで外周雰囲気からの汚
染や破損から半導体チップ1の下面(突起電極形成面)
を保護するために、ディスペンサー5を用いてエポキシ
系の熱硬化性樹脂からなる樹脂封止材6を半導体チップ
1の周囲にサイドポッティングして、毛細管現象を利用
することにより、図5に示すように、サイドポッティン
グされた樹脂封止材6を半導体チップ1と回路基板3と
の間に入り込ませている。
【0003】
【発明が解決しようとする課題】しかしながら、従来の
このような半導体装置の実装方法では、次のような問題
があった。第1に、サイドポッティングと毛細管現象の
利用による封止では、図6に示すように、樹脂封止材6
が半導体チップ1と回路基板3との間にある程度までし
か入り込まない場合が生じることがあり、この結果半導
体チップ1の底面中央部と回路基板3との間に気泡7が
残存することになる。このような現象が生じた場合に
は、気泡7中の水分や不純物が半導体チップ1内に入り
込み、半導体チップ1内の配線が腐食したりする等の問
題が生じることになる。このような現象は樹脂封止材6
の粘度が高いほど生じやすく、したがって使用できる樹
脂封止材の粘度に制約を受けるという問題もあった。第
2に、半導体チップ1の突起電極形成面側の構造は、図
示していないが、一般的に、パッシベーション膜に形成
された開口部を介して露出された接続パツド上に下地金
属層を介して突起電極が形成された構造となっている。
この場合、パッシベーション膜の厚さは1〜2μm程度
とかなり薄いので、パッシベーション膜に傷が付きやす
く、したがって半導体チップ1の取り扱いにかなりの注
意を払う必要があるという問題があった。第3に、回路
基板3上に搭載した半導体チップ1ごとにディスペンサ
ー5を用いて樹脂封止材6をサイドポッティングしてい
るので、封止に時間がかかるという問題があった。第4
に、樹脂封止材6をサイドポッティングした後、樹脂封
止材6を加熱して硬化させているが、この加熱により、
回路基板3やそれに搭載された他の搭載部品(図示せ
ず)に熱ストレスが加わり、回路基板3やそれに搭載さ
れた他の搭載部品を損傷することがあるという問題があ
った。この発明の目的は、樹脂封止材の粘度に関係なく
気泡が残存しないように封止することができ、また半導
体チップの取り扱いにあまり注意を払う必要がないよう
にすることができ、また封止を短時間で行うことがで
き、さらに回路基板やそれに搭載された他の搭載部品が
樹脂封止材を加熱して硬化させる際の熱ストレスにより
損傷しないようにすることができる半導体装置の実装方
法を提供することにある。
【0004】
【課題を解決するための手段】請求項1記載の発明は、
一の面に突起電極が設けられたウェーハの一の面に樹脂
封止膜を前記突起電極の上部が突出するように被覆し、
次いで前記樹脂封止膜を加熱して硬化させ、次いで前記
ウェーハをダイシングして個々のチップに分割し、次い
でこのチップからなる半導体装置を前記突起電極を介し
て回路基板上に実装するようにしたものである。請求項
4記載の発明は、前記ウェーハの一の面への前記樹脂封
止膜の被覆をスピンコートにより行うようにしたもので
ある。
【0005】請求項4記載の発明によれば、ウェーハの
一の面にスピンコートにより樹脂封止膜を突起電極の上
部が突出するように被覆しているので、樹脂封止材の粘
度に関係なく気泡が残存しないように封止することがで
き、またウェーハの状態における全てのチップを一度に
封止することができるので、封止を短時間で行うことが
できる。また、請求項1記載の発明によれば、ウェーハ
の状態で樹脂封止膜を加熱して硬化させているので、半
導体装置を回路基板上に実装する場合、回路基板やそれ
に搭載された他の搭載部品が樹脂封止膜を加熱して硬化
させる際の熱ストレスにより損傷しないようにすること
ができる。さらに、請求項1記載の発明によれば、封止
した後にウェーハをダイシングして個々のチップに分割
することにより、樹脂封止膜を備えた半導体装置を得る
ことができ、したがって半導体チップの取り扱いにあま
り注意を払う必要がないようにすることができる。
【0006】
【発明の実施の形態】図1〜図3はそれぞれこの発明の
一実施形態における半導体装置の各実装工程を示したも
のである。そこで、これらの図を順に参照しながら、こ
の実施形態における半導体装置の実装方法について説明
する。
【0007】まず、図1に示すように、ウェーハ11上
に突起電極12が形成されたものを用意する。突起電極
12ははんだ突起あるいは金や銅等の金属突起上にはん
だ層が設けられたものからなり、高さは20〜100μ
m程度となっている。なお、ウェーハ11上の格子状の
線はダイシングストリート13を示す。そして、ディス
ペンサー14を用いてポリイミドあるいはエポキシ系の
熱硬化性樹脂からなる樹脂封止材15をウェーハ11の
上面中央部にポッティングし、次いでウェーハ11を高
速回転させると、図2に示すように、ウェーハ11の上
面に樹脂封止膜16が突起電極12の上部が突出するよ
うに被覆される。
【0008】このように、ウェーハ11の上面にスピン
コートにより樹脂封止膜16を突起電極12の上部が突
出するように被覆させているので、樹脂封止材15の粘
度に関係なく気泡が残存しないように封止することがで
き、またウェーハ11の状態における全てのチップを一
度に封止することができるので、封止を短時間で行うこ
とができる。
【0009】次に、図示しないオーブン等を用いて加熱
し、樹脂封止膜16を硬化させる。次に、突起電極12
上に樹脂封止材15が付着している場合には、酸素プラ
ズマ処理あるいは紫外線オゾン処理を行うことにより突
起電極12上に付着している樹脂封止材15を除去す
る。この場合、樹脂封止膜16の表面も若干除去され
る。そして、この状態における樹脂封止膜16の厚さが
突起電極12の高さ20〜100μm程度の半分程度つ
まり10〜50μm程度となるようにする。次に、ウェ
ーハ11をダイシングストリート13に沿って図示しな
いダイシングブレードによってダイシングして個々のチ
ップに分割すると、図2において一部を拡大して示すよ
うな半導体装置17が得られる。
【0010】このようにして得られた半導体装置17で
は、半導体チップ18の上面に突起電極12が設けら
れ、半導体チップ18の上面に樹脂封止膜16が突起電
極12の上部が突出するように被覆された構造となって
いる。この場合、既に説明したように、スピンコートに
より樹脂封止膜16を気泡が残存しないように被覆する
ことができる上、樹脂封止膜16の厚さが10〜50μ
m程度と比較的厚いので、外周雰囲気からの汚染や破損
から半導体チップ18の上面(突起電極形成面)を十分
に保護することができる。したがって、半導体チップ1
8の取り扱いにあまり注意を払う必要がないようにする
ことができる。
【0011】次に、図3に示すように、半導体チップ1
8の下面に設けられた突起電極12を回路基板19の上
面に設けられた接続パッド20にボンディングすること
により、半導体装置17を回路基板19上に実装する。
この場合、突起電極12はその高さの半分程度を樹脂封
止膜16の下方に突出されているので、半導体チップ1
8の下面に樹脂封止膜16が予め被覆されていても、突
起電極12を回路基板19の接続パツド20に良好にボ
ンディングすることができる。また、樹脂封止膜16は
既に加熱されて硬化しているので、この実装の段階で樹
脂封止膜16を加熱して硬化させる必要はなく、したが
って回路基板19やそれに搭載された他の搭載部品(図
示せず)が樹脂封止膜16を加熱して硬化させる際の熱
ストレスにより損傷しないようにすることができる。
【0012】
【発明の効果】以上説明したように、請求項4記載の発
明によれば、ウェーハの一の面にスピンコートにより樹
脂封止膜を突起電極の上部が突出するように被覆してい
るので、樹脂封止材の粘度に関係なく気泡が残存しない
ように封止することができ、またウェーハの状態におけ
る全てのチップを一度に封止することができるので、封
止を短時間で行うことができる。また、請求項1記載の
発明によれば、ウェーハの状態で樹脂封止膜を加熱して
硬化させているので、半導体装置を回路基板上に実装す
る場合、回路基板やそれに搭載された他の搭載部品が樹
脂封止膜を加熱して硬化させる際の熱ストレスにより損
傷しないようにすることができる。さらに、請求項1記
載の発明によれば、封止した後にウェーハをダイシング
して個々のチップに分割することにより、樹脂封止膜を
備えた半導体装置を得ることができ、したがって半導体
チップの取り扱いにあまり注意を払う必要がないように
することができる。
【図面の簡単な説明】
【図1】この発明の一実施形態における半導体装置の実
装に際し、ウェーハの上面中央部に樹脂封止材をポッテ
ィングした状態の一部を拡大して示す斜視図。
【図2】図1に続く工程であって、スピンコートにより
ウェーハの上面に樹脂封止膜を突起電極の上部が突出す
るように被覆させた状態の一部を拡大して示す斜視図。
【図3】図2に続く工程であって、半導体装置を回路基
板上に実装した状態の断面図。
【図4】従来の半導体装置の実装に際し、樹脂封止材を
サイドポッティングした状態の断面図。
【図5】従来の半導体装置を回路基板上に実装した状態
の断面図。
【図6】従来の半導体装置の実装方法の問題点の1つを
説明するために示す断面図。
【符号の説明】
11 ウェーハ 12 突起電極 13 ダイシングストリート 16 樹脂封止膜 17 半導体装置 18 半導体チップ 19 回路基板

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 一の面に突起電極が設けられたウェーハ
    の一の面に樹脂封止膜を前記突起電極の上部が突出する
    ように被覆し、次いで前記樹脂封止膜を加熱して硬化さ
    せ、次いで前記ウェーハをダイシングして個々のチップ
    に分割し、次いでこのチップからなる半導体装置を前記
    突起電極を介して回路基板上に実装することを特徴とす
    る半導体装置の実装方法。
  2. 【請求項2】 請求項1記載の発明において、前記樹脂
    封止膜の厚さは前記突起電極の高さの半分程度であるこ
    とを特徴とする半導体装置の実装方法。
  3. 【請求項3】 請求項1または2記載の発明において、
    前記突起電極ははんだ突起あるいは金や銅等の金属突起
    上にはんだ層が設けられたものからなり、前記樹脂封止
    膜はポリイミドあるいはエポキシ系樹脂からなることを
    特徴とする半導体装置の実装方法。
  4. 【請求項4】 請求項1〜3のいずれかに記載の発明に
    おいて、前記ウェーハの一の面への前記樹脂封止膜の被
    覆はスピンコートにより行うことを特徴とする半導体装
    置の実装方法。
  5. 【請求項5】 請求項1〜4のいずれかに記載の発明に
    おいて、前記樹脂封止膜を加熱して硬化させた後、酸素
    プラズマ処理あるいは紫外線オゾン処理を行うことによ
    り前記突起電極上に付着している樹脂を除去することを
    特徴とする半導体装置の実装方法。
JP11285398A 1998-04-09 1998-04-09 半導体装置の実装方法 Expired - Lifetime JP3468406B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11285398A JP3468406B2 (ja) 1998-04-09 1998-04-09 半導体装置の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11285398A JP3468406B2 (ja) 1998-04-09 1998-04-09 半導体装置の実装方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP11406695A Division JP3468386B2 (ja) 1995-04-17 1995-04-17 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH10313016A true JPH10313016A (ja) 1998-11-24
JP3468406B2 JP3468406B2 (ja) 2003-11-17

Family

ID=14597177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11285398A Expired - Lifetime JP3468406B2 (ja) 1998-04-09 1998-04-09 半導体装置の実装方法

Country Status (1)

Country Link
JP (1) JP3468406B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000188469A (ja) * 1998-12-22 2000-07-04 Nec Corp 半導体装置実装構造

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000188469A (ja) * 1998-12-22 2000-07-04 Nec Corp 半導体装置実装構造
US6559390B1 (en) 1998-12-22 2003-05-06 Nec Corporation Solder connect assembly and method of connecting a semiconductor package and a printed wiring board

Also Published As

Publication number Publication date
JP3468406B2 (ja) 2003-11-17

Similar Documents

Publication Publication Date Title
JP4757398B2 (ja) 半導体装置の製造方法
JPH09237806A (ja) 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法
JPH0837190A (ja) 半導体装置
US6207477B1 (en) Semiconductor device having a ball grid array and a fabrication process thereof
JPH11121507A (ja) 半導体装置およびその製造方法
JP2003257930A (ja) 半導体装置およびその製造方法
JP3501360B2 (ja) ポリマ補強カラム・グリッド・アレイ
JP2000040775A (ja) 半導体装置及びその製造方法
JP3262728B2 (ja) 半導体装置及びその製造方法
CN100514591C (zh) 半导体封装的制造方法及所制成的封装
JP3402086B2 (ja) 半導体装置およびその製造方法
US6207478B1 (en) Method for manufacturing semiconductor package of center pad type device
JP4452235B2 (ja) パッケージ構造とその製造方法
KR20010062698A (ko) 반도체 장치
JP3468386B2 (ja) 半導体装置の製造方法
JP3892359B2 (ja) 半導体チップの実装方法
CN1551714A (zh) 改善芯片上板模块装置机械性质的方法
JP3468406B2 (ja) 半導体装置の実装方法
JP2004363250A (ja) 半導体装置の製造方法
JP3741670B2 (ja) 半導体装置の製造方法
JP2001035866A (ja) チップ型電子部品の製造方法
JP2002261192A (ja) ウエハレベルcsp
JP2001060641A (ja) 半導体装置及びその製造方法
JP2003309227A (ja) 半導体装置およびその製造方法
KR100456815B1 (ko) 반도체 패키지 및 이것의 반도체 칩 부착방법

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070905

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080905

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090905

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100905

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100905

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130905

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term