JPH11121507A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH11121507A
JPH11121507A JP9275964A JP27596497A JPH11121507A JP H11121507 A JPH11121507 A JP H11121507A JP 9275964 A JP9275964 A JP 9275964A JP 27596497 A JP27596497 A JP 27596497A JP H11121507 A JPH11121507 A JP H11121507A
Authority
JP
Japan
Prior art keywords
semiconductor device
forming
wafer
sealing resin
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9275964A
Other languages
English (en)
Other versions
JP3526731B2 (ja
Inventor
Yoshikazu Takahashi
高橋　　義和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP27596497A priority Critical patent/JP3526731B2/ja
Priority to US08/967,022 priority patent/US5989982A/en
Priority to KR10-1998-0041733A priority patent/KR100366735B1/ko
Publication of JPH11121507A publication Critical patent/JPH11121507A/ja
Application granted granted Critical
Publication of JP3526731B2 publication Critical patent/JP3526731B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/019—Manufacture or treatment using temporary auxiliary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P54/00—Cutting or separating of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7402—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/014—Manufacture or treatment using batch processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/016—Manufacture or treatment using moulds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/129—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed forming a chip-scale package [CSP]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7416—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/013—Manufacture or treatment of die-attach connectors
    • H10W72/01331—Manufacture or treatment of die-attach connectors using blanket deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/142—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations exposing the passive side of the semiconductor body

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体チップとほぼ同じ大きさのパッケージ
を効率よく製造する製造方法を提供する。 【解決手段】 ウエハ５をダイヤモンドブレード９を用
いて個片に分割した後に、その隙間を含めたウエハ表面
全体を樹脂１２で封止し、ダイヤモンドブレード９より
も幅の狭いダイヤモンドブレード１４を用いて再度個片
に分割することにより、チップ１側面に樹脂を残した状
態のチップサイズパッケージを得る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は樹脂封止された半導
体素子、特にＬＳＩチップと略同じサイズのチップサイ
ズパッケージに関するものである。
【０００２】
【従来の技術】従来このような分野の技術としては、半
導体素子上にリードを形成し、このリードの一部にバン
プを形成し、半導体素子の裏面を露出させた状態で樹脂
封止するものがあった。このような技術は特開平８−３
０６８５３号公報に開示されている。
【０００３】
【発明が解決しようとする課題】しかしながら、上記し
た半導体素子の製造方法では、個々のチップに分割して
から個々のパッケージを作成しているので、その作成に
工程数がおおくなり、製造が煩雑になる。
【０００４】本発明は、チップサイズパッケージを容易
に作成できる製造方法を提供すると共に、その製造方法
に適した形状の半導体装置を提供することを目的とす
る。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明では、半導体装置において、表面に突起電極
を有する半導体素子と、この半導体素子表面および側面
を覆う封止樹脂と、封止樹脂から露出する突起電極と接
続するボール電極とを備えたものである。
【０００６】また、半導体装置の製造方法において、表
面に複数の素子領域を備えたウエハの複数の素子領域に
突起電極を形成する工程と、ウエハ表面に前記複数の素
子領域の境界を示す凹部を備えた封止樹脂を突起電極の
表面を露出させて形成する工程と、封止樹脂から露出し
た突起電極上にボール電極を形成する工程と、凹部を基
準として前記複数の素子領域を個々の素子に分割する工
程とを備えたものである。
【０００７】
【発明の実施の形態】以下、本発明の実施例について図
面を参照しながら説明する。図1は本発明の第１実施形
態を説明する断面図であり、１はＬＳＩチップ、２は１
辺が約５０〜１００μｍ、高さ約１５μｍの金めっき等
で形成されたバンプ電極、３はＬＳＩチップ表面保護の
ためのエポキシ樹脂であり、ＬＳＩチップ１の表面と側
面を覆っている。また、エポキシ樹脂３の表面はバンプ
電極２の表面と同じ高さになっている。４は外部基板と
接続するためのハンダボールであり、直径約３００〜５
００μm程度の球状である。
【０００８】次にこのような半導体素子の製造方法の第
１の実施形態を図２（ａ）〜（ｈ）を参照しながら説明
する。
【０００９】まず、図２（ａ）に示すように、回路素子
の形成されたウエハ５上の図示しないアルミ電極上にバ
ンプ電極２を金めっき等で形成する。バンプ電極２の大
きさは１辺が約５０〜１００μｍ、高さ約１５μｍとす
る。
【００１０】次に、図２（ｂ）に示すように、ウエハ５
の裏面をスクライブシート７を用いてスクライブリング
８に張り付け、ダイヤモンドブレード９等で図２（ｃ）
に示すように個片に分割する。ここで、ダイヤモンドブ
レード９の幅は、およそ６０μm程度のものを用いる。
【００１１】次に、図２（ｄ）に示すように、スクライ
ブシート７に支持されている個片に分割済のウエハ５を
スクライブリング８、スクライブシート７と共にモール
ド金型１０に入れる。上下の金型で挟んだ際に上金型を
１バンプ当たり５０ｇｆ程度の圧力で押さえ、金型温度
は約１８０℃でプレスすることにより、金バンプ２の表
面高さを揃える。その後、ゲート１１より樹脂１２を注
入する。図２（ｅ）は図２（ｄ）において樹脂を注入
後、金型１０をはずした状態を示している。この図に示
されるように、バンプ電極２の上面が露出した状態で樹
脂１２が形成されている。
【００１２】その後、図２（ｆ）に示すように、バンプ
電極２の上面にハンダボール４を搭載する。ハンダボー
ル４の搭載方法としては、バンプ電極２上にフラックス
を塗布し、その上にハンダボール４を載せ、その後２０
０〜２５０℃の熱を加え、ハンダボール４とバンプ電極
を接合させることにより搭載することができる。ハンダ
ボール４を搭載後、図２（ｇ）に示されるように、分割
された隙間に樹脂が注入されているウエハをダイヤモン
ドブレード１４等で個々のチップに再度分割すること
で、図２（ｈ）に示すように、ＬＳＩチップ１の側面も
樹脂で覆われたチップサイズパッケージを得ることがで
きる。ここで、ダイヤモンドブレード１４の幅はおよそ
４０μm程度であり、ダイヤモンドブレード９の幅より
も細いものを用いているため、容易にＬＳＩチップ１の
側面に樹脂を残した状態で個々のチップに分割すること
ができる。
【００１３】また、図２（ｂ）おいて、ダイヤモンドブ
レード９の幅を、図２（ｇ）に示すダイヤモンドブレー
ド１４の幅の２倍程度とすれば、図２（ｈ）におけるＬ
ＳＩチップ１側面の樹脂の厚さを十分確保することがで
き、側面の樹脂のはがれに対してより高い強度を得るこ
とができる。
【００１４】次に本願発明の製造方法の第２の実施形態
について図３（ａ）〜（ｈ）を用いて説明する。図２と
対応する箇所には同一の符号を付し、その詳細な説明を
省略する。
【００１５】第２の実施形態では、まず、回路素子の形
成されたウエハ５上の図示しないアルミ電極上にバンプ
電極２を金めっき等で形成する。
【００１６】次に、図３（ｂ）に示すようにダイヤモン
ドブレード１４を用いてウエハを個片に分割する。ここ
で用いるダイヤモンドブレード１４は、第１の実施形態
の図２（ｇ）に示す幅の細いものを用いる。
【００１７】次に、図３（ｃ）に示すようにスクライブ
シート７を引き伸ばし、個片に分割されたウエハ間を広
げる。ここで、個片に分割されたウエハ間の間隔は約１
００μｍ程度とする。
【００１８】次に、第１の実施例と同様に金型１０を用
いてＬＳＩチップ個片間の隙間も含めたＬＳＩチップ表
面全体を樹脂にて封止する。
【００１９】次に、図３（ｆ）に示すようにバンプ電極
２上にハンダボール４を搭載する。
【００２０】ハンダボール４搭載後、図３（ｇ）に示す
ように、ダイヤモンドブレード１４を用いて樹脂の充填
されたＬＳＩチップ間を再度分割する。それにより、図
３（ｈ）に示すようにＬＳＩチップ１側面も樹脂で覆わ
れたチップサイズパッケージを得ることができる。
【００２１】この第２の実施形態で示される製造方法に
よれば、ウエハを最初に分割する際のダイヤモンドブレ
ードの幅を薄くできるのでダイヤモンドブレードで削る
部分が少なくなり、ウエハ面内のチップ取り数が増加す
る。また、２回の分割工程において同一のダイヤモンド
ブレードを用いることができるため、製造装置を簡略化
することができる。
【００２２】また、上述の製造方法において、図４に示
すように、半導体ウエハ５の図示しない電極パッド上に
ワイヤボンディング方式でスタッドバンプ電極２’を形
成してもよい。この場合、ウエハの品種に応じてホトリ
ソマスクを作成する必要がなく、部材コストを削減でき
る。また、一般に、ホトリソ・メッキ方式でバンプを形
成する場合には多額な設備投資が必要となるが、スタッ
ドバンプ方式の場合はワイヤボンダーがあればことが足
りてしまうので、従来工程で用いている設備を用いるこ
とができ、設備コストも低減できる。
【００２３】また、図５に示すように、半導体ウエハ５
上のバンプ電極２あるいはスタッドバンプ電極２’の表
面の高さをツール１６を用いて揃えてもよい。この場
合、半導体ウエハ５をステージ１５の上にに載せ、ツー
ル１０を温度１００℃、荷重約５０ｇｆバンプ、程度の
条件として、バンプ電極を押さえる。このように、ツー
ル１６を用いてバンプ電極の表面高さを揃える場合、処
理するウエハの厚さにばらつきがあったとしても、バン
プ電極を適切な高さに揃えることができる。
【００２４】また、個片に分割されたＬＳＩチップの裏
面にも樹脂を形成してもよい。樹脂は、たとえば、ＬＳ
Ｉチップを再度分割後、裏面に樹脂を塗布する。あるい
は回路素子の形成されたウエハ５上にバンプ電極２を形
成した後、ウエハ裏面にスピンコート法で樹脂を塗布す
ることにより形成する。この場合、チップ裏面の欠けも
防ぐことができ、さらに信頼性の高いチップサイズパッ
ケージを提供することが可能となる。
【００２５】次に、図６（ａ）〜（ｆ）を用いて本発明
の製造方法の第３の実施形態を説明する。図２および図
３と対応する箇所には同一の符号を付し、その詳細な説
明を省略する。
【００２６】図６（ａ）に示すように、回路素子の形成
されたウエハ５上の図示しないアルミ電極上にバンプ電
極２を金めっき等で形成する。バンプ電極２の大きさは
１辺が約５０〜１００μｍ、高さ約１５μｍとする。
【００２７】次に、図６（ｂ）に示すように、このバン
プ電極が形成されたウエハ７を金型に入れる。上下の金
型で挟んだ際に上金型を１バンプ当たり５０ｇｆ程度の
圧力で押さえ、金型温度は約１８０℃でプレスすること
により、金バンプ２の表面高さを揃える。ここで、上金
型１７の表面にはウエハを個片チップに分割する際の対
応する位置に突起部１８が設けられている。その後ゲー
ト１１より、樹脂を注入する。
【００２８】このようにして注入された樹脂は、図６
（ｃ）に示すように、封止樹脂１２の上金型１７の突起
部１８に対応する位置に凹部１９が形成されている。
【００２９】次に、図６（ｄ）に示すように、バンプ電
極２の上面にハンダボール４を搭載する。
【００３０】次に、図６（ｅ）に示すように、樹脂１２
表面に形成されている凹部１９を目印としてダイヤモン
ドブレード１４によりウエハ５を個々のチップに分割
し、図６（ｆ）に示すようなチップサイズパッケージが
得られる。
【００３１】この第３の実施形態によれば、一般的には
不透明である樹脂１２の分割する位置に凹部を設けてい
るため、個々のチップに切断する際に目印となり、作業
効率が向上する。さらに、凹部に沿って切断するため、
切断する樹脂部の厚さが薄くなり、ダイヤモンドブレー
ド１４の消耗量も低減できる。
【００３２】また、上述の図６（b）の工程で、バンプ
電極２の表面から所定間隔の逃げ部を有し、ウエハ５表
面近傍まで達する凸部を有する金型を用いて樹脂を注入
してもよい。その場合、ウエハ５上に形成された封止樹
脂からはバンプ電極が露出していないので、研磨等によ
り露出させる。このようにすると、金型のクリアランス
を余裕を持って設計することが可能となり、金型製造コ
ストを低減することができるとともに、処理する個々の
ウエハの厚さおよびバンプ電極の高さに多少のばらつき
があってもそれを吸収することができる。
【００３３】また、上述の各実施例においては、バンプ
電極の材質として金を用いているが、ハンダを用いても
よい。ハンダを用いた場合は、その後形成するハンダボ
ールとの相性が良くなり、密着強度が向上する。また、
ハンダは安価であるので材料コストを低減できる。
【００３４】
【発明の効果】本発明に係る半導体装置およびその製造
方法によれば、ＬＳＩチップの側面あるいは裏面に樹脂
が形成されているので、チップの欠けを防止することが
でき、信頼性の高いチップサイズパッケージを容易に製
造することができる。
【００３５】また、ウエハ表面に形成された樹脂に、Ｌ
ＳＩチップを個片に分割する際の切断部分を示す凹部を
設けたので、個片に分割する際に目印となり、正確に分
割することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示すチップの断面図
である。
【図２】本発明の製造方法の第１の実施形態の製造工程
図である。
【図３】本発明の製造方法の第２の実施形態の製造工程
図である。
【図４】本発明の製造方法の第２の実施形態の変形例を
示す図である。
【図５】本発明の製造方法の第２の実施形態の他の変形
例を示す図である。
【図６】本発明の製造方法の第３の実施形態を示す図で
ある。
【符号の説明】
１ ＬＳＩチップ ２ バンプ電極 ２’スタッドバンプ電極 ３ エポキシ樹脂 ４ ハンダボール ５ ウエハ ７ スクライブシート ８ スクライブリング ９ ダイヤモンドブレード １０ 金型 １１ ゲート １２ 樹脂 １４ ダイヤモンドブレード １５ ステージ １６ ツール １７ 上金型 １８ 突起部 １９ 凹部

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 表面に突起電極を有する半導体素子と、 この半導体素子表面および側面を覆う封止樹脂と、 前記封止樹脂から露出する前記突起電極と接続するボー
    ル電極と、 を備えたことを特徴とする半導体装置。
  2. 【請求項２】 前記突起電極表面が前記封止樹脂と略同
    一平面に形成されることを特徴とする請求項１項記載の
    半導体装置。
  3. 【請求項３】 請求項１項記載の半導体装置において、
    さらに半導体素子裏面が前記樹脂にて覆われていること
    を特徴とする半導体装置。
  4. 【請求項４】 表面に複数の素子領域を備えたウエハの
    前記複数の素子領域に突起電極を形成する工程と、 前記ウエハ表面に前記複数の素子領域の境界を示す凹部
    を備えた封止樹脂を前記突起電極の表面を露出させて形
    成する工程と、 前記封止樹脂から露出した突起電極上にボール電極を形
    成する工程と、 前記凹部を基準として前記複数の素子領域を個々の素子
    に分割する工程と、 を備えたことを特徴とする半導体装置の製造方法。
  5. 【請求項５】 請求項４項記載の半導体装置の製造方法
    において、前記突起電極を形成した後に、前記突起電極
    表面の高さを揃えることを特徴とする半導体装置の製造
    方法。
  6. 【請求項６】 請求項４項記載の半導体装置の製造方法
    において、前記凹部を備えた封止樹脂を形成する工程
    は、この凹部に対応する凸部を有する金型によりおこな
    うことを特徴とする半導体装置の製造方法。
  7. 【請求項７】 請求項６項記載の半導体装置の製造方法
    において、前記金型により樹脂封止する前に、この金型
    により前記突起電極表面の高さを揃えることを特徴とす
    る半導体装置の製造方法。
  8. 【請求項８】 請求項４項記載の半導体装置の製造方法
    において、前記突起電極はメッキにより形成することを
    特徴とする半導体装置の製造方法。
  9. 【請求項９】 請求項４項記載の半導体装置の製造方法
    において、前記凹部は前記複数の素子の分割される領域
    に沿って形成した溝であることを特徴とする半導体装置
    の製造方法。
  10. 【請求項１０】 表面に複数の素子領域を備えたウエハ
    の前記複数の素子領域に突起電極を形成する工程と、 前記突起電極の表面を含む前記ウエハ表面に前記ウエハ
    表面近傍まで到達する前記複数の素子領域の境界を示す
    凹部を備えた封止樹脂を形成する工程と、 前記突起電極の表面が露出するまで前記封止樹脂を研磨
    する工程と、 前記封止樹脂から露出した突起電極上にボール電極を形
    成する工程と、 前記凹部を基準として前記複数の素子領域を個々の素子
    に分割する工程と、 を備えたことを特徴とする半導体装置の製造方法。
  11. 【請求項１１】 表面に複数の素子領域を備えたウエハ
    の前記複数の素子領域に突起電極を形成する工程と、 前記ウエハをスクライブシートに張り付けた後、前記複
    数の素子領域を個片に分割する工程と、 前記分割された素子間の間隙を含む前記ウエハ表面に前
    記突起電極を露出させた状態で封止樹脂を形成する工程
    と、 前記封止樹脂から露出した突起電極上にボール電極を形
    成する工程と、 前記素子間の間隙に形成された封止樹脂の前記素子側面
    の樹脂を残した状態で前記素子を個片に分割する工程
    と、 を備えたことを特徴とする半導体装置の製造方法。
  12. 【請求項１２】 前記素子を個片に分割する工程は比較
    的幅の広い第１のダイヤモンドブレードにより行い、前
    記素子側面の樹脂を残した状態で前記素子を個片に分割
    する工程は比較的幅の狭い第２のダイヤモンドブレード
    により行うことを特徴とする請求項１１項記載の半導体
    装置の製造方法。
  13. 【請求項１３】 前記第１のダイヤモンドブレードの幅
    は前記第２のダイヤモンドブレードの幅の略２倍である
    ことを特徴とする請求項１２項記載の半導体装置の製造
    方法。
  14. 【請求項１４】 表面に複数の素子領域を備えたウエハ
    の前記複数の素子領域に突起電極を形成する工程と、 前記ウエハをスクライブシートに張り付けた後、前記複
    数の素子領域を個片に分割する工程と、 前記スクライブシートを引き延ばし、前記分割された素
    子間を広げる工程と、 前記引き伸ばされた素子間の間隙を含む前記ウエハ表面
    に前記突起電極を露出させた状態で封止樹脂を形成する
    工程と、 前記封止樹脂から露出した突起電極上にボール電極を形
    成する工程と、 前記素子間の間隙に形成された封止樹脂の前記素子側面
    の樹脂を残した状態で前記素子を個片に分割する工程
    と、 を備えたことを特徴とする半導体装置の製造方法。
JP27596497A 1997-10-08 1997-10-08 半導体装置およびその製造方法 Expired - Fee Related JP3526731B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP27596497A JP3526731B2 (ja) 1997-10-08 1997-10-08 半導体装置およびその製造方法
US08/967,022 US5989982A (en) 1997-10-08 1997-11-10 Semiconductor device and method of manufacturing the same
KR10-1998-0041733A KR100366735B1 (ko) 1997-10-08 1998-10-02 반도체 장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27596497A JP3526731B2 (ja) 1997-10-08 1997-10-08 半導体装置およびその製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2003207083A Division JP4002220B2 (ja) 2003-08-11 2003-08-11 半導体装置の製造方法
JP2003374084A Division JP2004111987A (ja) 2003-11-04 2003-11-04 半導体装置

Publications (2)

Publication Number Publication Date
JPH11121507A true JPH11121507A (ja) 1999-04-30
JP3526731B2 JP3526731B2 (ja) 2004-05-17

Family

ID=17562881

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27596497A Expired - Fee Related JP3526731B2 (ja) 1997-10-08 1997-10-08 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US5989982A (ja)
JP (1) JP3526731B2 (ja)
KR (1) KR100366735B1 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001020658A1 (en) * 1999-09-14 2001-03-22 Alpha Metals, Inc. Wafer coating method for flip chips
WO2001035461A1 (en) * 1999-11-11 2001-05-17 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
JP2001230222A (ja) * 2000-02-15 2001-08-24 Rohm Co Ltd 半導体チップの製造方法
KR100361640B1 (ko) * 1999-08-30 2002-11-18 한국과학기술원 도포된 이방성 전도 접착제를 이용한 웨이퍼형 플립 칩 패키지 제조방법
JP2002368160A (ja) * 2001-05-31 2002-12-20 Samsung Electronics Co Ltd ウェーハレベルパッケージ及びその製造方法
US6534386B2 (en) 2001-06-26 2003-03-18 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor chips
US6603191B2 (en) 2000-05-18 2003-08-05 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
US6653731B2 (en) 2000-02-28 2003-11-25 Nec Corporation Semiconductor device and method for fabricating same
JP2004111987A (ja) * 2003-11-04 2004-04-08 Oki Electric Ind Co Ltd 半導体装置
US6887771B2 (en) 2002-02-26 2005-05-03 Seiko Epson Corporation Semiconductor device and method for fabricating the same
JP2009176978A (ja) * 2008-01-25 2009-08-06 Rohm Co Ltd 半導体装置
JP2011244008A (ja) * 2011-08-05 2011-12-01 Lapis Semiconductor Co Ltd 半導体装置の製造方法
JP2012033969A (ja) * 2011-10-31 2012-02-16 Lapis Semiconductor Co Ltd 半導体装置の製造方法
JP2017135397A (ja) * 2011-03-30 2017-08-03 ボンドテック株式会社 電子部品実装方法および電子部品実装システム

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2764111A1 (fr) * 1997-06-03 1998-12-04 Sgs Thomson Microelectronics Procede de fabrication de boitiers semi-conducteurs comprenant un circuit integre
KR100390897B1 (ko) * 1997-12-29 2003-08-19 주식회사 하이닉스반도체 칩 크기 패키지의 제조방법
JP3497722B2 (ja) * 1998-02-27 2004-02-16 富士通株式会社 半導体装置及びその製造方法及びその搬送トレイ
JP2000012745A (ja) * 1998-06-24 2000-01-14 Nec Corp 半導体パッケージおよびその製造方法
US6479887B1 (en) 1998-08-31 2002-11-12 Amkor Technology, Inc. Circuit pattern tape for wafer-scale production of chip size semiconductor packages
US6428641B1 (en) 1998-08-31 2002-08-06 Amkor Technology, Inc. Method for laminating circuit pattern tape on semiconductor wafer
JP3982082B2 (ja) * 1998-09-28 2007-09-26 ソニー株式会社 半導体装置の製造方法
US6063646A (en) * 1998-10-06 2000-05-16 Japan Rec Co., Ltd. Method for production of semiconductor package
JP2000138317A (ja) 1998-10-31 2000-05-16 Anam Semiconductor Inc 半導体装置及びその製造方法
JP2000138262A (ja) 1998-10-31 2000-05-16 Anam Semiconductor Inc チップスケ―ル半導体パッケ―ジ及びその製造方法
JP3577419B2 (ja) * 1998-12-17 2004-10-13 新光電気工業株式会社 半導体装置およびその製造方法
TW434850B (en) * 1998-12-31 2001-05-16 World Wiser Electronics Inc Packaging equipment and method for integrated circuit
JP3556503B2 (ja) * 1999-01-20 2004-08-18 沖電気工業株式会社 樹脂封止型半導体装置の製造方法
US6219910B1 (en) * 1999-03-05 2001-04-24 Intel Corporation Method for cutting integrated circuit dies from a wafer which contains a plurality of solder bumps
JP3128548B2 (ja) 1999-03-11 2001-01-29 沖電気工業株式会社 半導体装置および半導体装置の製造方法
JP3423897B2 (ja) 1999-04-01 2003-07-07 宮崎沖電気株式会社 半導体装置の製造方法
JP2000311921A (ja) * 1999-04-27 2000-11-07 Sony Corp 半導体装置およびその製造方法
US6323060B1 (en) * 1999-05-05 2001-11-27 Dense-Pac Microsystems, Inc. Stackable flex circuit IC package and method of making same
JP3526788B2 (ja) * 1999-07-01 2004-05-17 沖電気工業株式会社 半導体装置の製造方法
JP3784597B2 (ja) * 1999-12-27 2006-06-14 沖電気工業株式会社 封止樹脂及び樹脂封止型半導体装置
JP2001196328A (ja) * 2000-01-12 2001-07-19 Disco Abrasive Syst Ltd Ｃｓｐ基板の分割方法
US6414396B1 (en) 2000-01-24 2002-07-02 Amkor Technology, Inc. Package for stacked integrated circuits
JP4403631B2 (ja) * 2000-04-24 2010-01-27 ソニー株式会社 チップ状電子部品の製造方法、並びにその製造に用いる擬似ウエーハの製造方法
JP4120133B2 (ja) * 2000-04-28 2008-07-16 沖電気工業株式会社 半導体装置及びその製造方法
JP2001313350A (ja) * 2000-04-28 2001-11-09 Sony Corp チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
EP1154475A1 (en) * 2000-05-10 2001-11-14 Oki Electric Industry Co., Ltd. Semiconductor device and semiconductor device manufacturing method
US6876052B1 (en) * 2000-05-12 2005-04-05 National Semiconductor Corporation Package-ready light-sensitive integrated circuit and method for its preparation
US6531784B1 (en) 2000-06-02 2003-03-11 Amkor Technology, Inc. Semiconductor package with spacer strips
US7214566B1 (en) * 2000-06-16 2007-05-08 Micron Technology, Inc. Semiconductor device package and method
US6472758B1 (en) 2000-07-20 2002-10-29 Amkor Technology, Inc. Semiconductor package including stacked semiconductor dies and bond wires
JP3906962B2 (ja) * 2000-08-31 2007-04-18 リンテック株式会社 半導体装置の製造方法
US6577013B1 (en) 2000-09-05 2003-06-10 Amkor Technology, Inc. Chip size semiconductor packages with stacked dies
US6281047B1 (en) * 2000-11-10 2001-08-28 Siliconware Precision Industries, Co., Ltd. Method of singulating a batch of integrated circuit package units constructed on a single matrix base
US6340846B1 (en) 2000-12-06 2002-01-22 Amkor Technology, Inc. Making semiconductor packages with stacked dies and reinforced wire bonds
WO2002050891A1 (fr) * 2000-12-21 2002-06-27 Hitachi, Ltd. Procede de fabrication d'un dispositif a semi-conducteurs
US20020151164A1 (en) * 2001-04-12 2002-10-17 Jiang Hunt Hang Structure and method for depositing solder bumps on a wafer
JP2004520717A (ja) * 2001-04-26 2004-07-08 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 半導体デバイス製造方法、本製造方法により得られる半導体デバイス、および、本半導体デバイスに適した支持プレート
JP3844196B2 (ja) * 2001-06-12 2006-11-08 シチズン電子株式会社 発光ダイオードの製造方法
EP1435112A2 (en) * 2001-06-19 2004-07-07 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device and semiconductor device
DE10137184B4 (de) * 2001-07-31 2007-09-06 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauteils mit einem Kuststoffgehäuse und elektronisches Bauteil
DE10149689A1 (de) 2001-10-09 2003-04-10 Philips Corp Intellectual Pty Elektrisches oder elektronische Bauteil und Verfahren zum Herstellen desselben
CA2464078C (en) * 2002-08-09 2010-01-26 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
US7244664B2 (en) * 2003-10-30 2007-07-17 Texas Instruments Incorporated Method for dicing and singulating substrates
JP4165467B2 (ja) * 2004-07-12 2008-10-15 セイコーエプソン株式会社 ダイシングシート、半導体装置の製造方法
DE102005026098B3 (de) * 2005-06-01 2007-01-04 Infineon Technologies Ag Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung derselben
TWI293201B (en) * 2006-03-24 2008-02-01 Advanced Semiconductor Eng Manufacturing method of a package structure
JP5348848B2 (ja) * 2007-03-28 2013-11-20 東京エレクトロン株式会社 プラズマ処理装置
CN101477956B (zh) * 2008-01-04 2012-05-16 南茂科技股份有限公司 小片重新配置的封装结构及封装方法
CN101488462B (zh) * 2008-01-15 2010-12-08 南茂科技股份有限公司 模块化的多晶粒封装结构及其方法
TWI357138B (en) * 2008-03-11 2012-01-21 Advanced Semiconductor Eng Chip structure and stacked chip package as well as
CN101567322B (zh) * 2008-04-21 2010-11-17 南茂科技股份有限公司 芯片的封装结构及其封装方法
US8242616B1 (en) * 2008-08-29 2012-08-14 Renesas Electronics Corporation Method for manufacturing semiconductor device and molded structure
JP5232185B2 (ja) * 2010-03-05 2013-07-10 株式会社東芝 半導体装置の製造方法
US8507322B2 (en) 2010-06-24 2013-08-13 Akihiro Chida Semiconductor substrate and method for manufacturing semiconductor device
KR20140022019A (ko) 2011-04-20 2014-02-21 가부시키가이샤 에루므 발광장치 및 그 제조방법
JP2014007228A (ja) * 2012-06-22 2014-01-16 Ps4 Luxco S A R L 半導体装置及びその製造方法
KR101843621B1 (ko) * 2015-12-04 2018-03-29 앰코테크놀로지코리아(주) 반도체 패키지의 제조 방법 및 이를 이용한 반도체 패키지
CN107331627A (zh) * 2017-07-03 2017-11-07 京东方科技集团股份有限公司 一种芯片封装方法及芯片封装结构

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DK0660967T3 (da) * 1992-09-14 2001-08-13 Shellcase Ltd Fremgangsmåde til fremstilling af integrerede kredsløbsanordninger
JP2581017B2 (ja) * 1994-09-30 1997-02-12 日本電気株式会社 半導体装置及びその製造方法
JPH08306853A (ja) * 1995-05-09 1996-11-22 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレームの製造方法
JP3313547B2 (ja) * 1995-08-30 2002-08-12 沖電気工業株式会社 チップサイズパッケージの製造方法
JPH09219421A (ja) * 1996-02-14 1997-08-19 Hitachi Ltd 半導体電子部品の製造方法およびウエハ
US5604160A (en) * 1996-07-29 1997-02-18 Motorola, Inc. Method for packaging semiconductor devices
US5776798A (en) * 1996-09-04 1998-07-07 Motorola, Inc. Semiconductor package and method thereof
KR100253116B1 (ko) * 1997-07-07 2000-04-15 윤덕용 Le방법을 이용한 칩사이즈 패키지의 제조방법

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100361640B1 (ko) * 1999-08-30 2002-11-18 한국과학기술원 도포된 이방성 전도 접착제를 이용한 웨이퍼형 플립 칩 패키지 제조방법
WO2001020658A1 (en) * 1999-09-14 2001-03-22 Alpha Metals, Inc. Wafer coating method for flip chips
WO2001035461A1 (en) * 1999-11-11 2001-05-17 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
KR100434974B1 (ko) * 1999-11-11 2004-06-09 가시오게산키 가부시키가이샤 반도체 장치 및 그 제조방법
US6607970B1 (en) 1999-11-11 2003-08-19 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
JP2001230222A (ja) * 2000-02-15 2001-08-24 Rohm Co Ltd 半導体チップの製造方法
US6653731B2 (en) 2000-02-28 2003-11-25 Nec Corporation Semiconductor device and method for fabricating same
US6603191B2 (en) 2000-05-18 2003-08-05 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
JP2002368160A (ja) * 2001-05-31 2002-12-20 Samsung Electronics Co Ltd ウェーハレベルパッケージ及びその製造方法
US6534386B2 (en) 2001-06-26 2003-03-18 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor chips
US6887771B2 (en) 2002-02-26 2005-05-03 Seiko Epson Corporation Semiconductor device and method for fabricating the same
JP2004111987A (ja) * 2003-11-04 2004-04-08 Oki Electric Ind Co Ltd 半導体装置
JP2009176978A (ja) * 2008-01-25 2009-08-06 Rohm Co Ltd 半導体装置
JP2017135397A (ja) * 2011-03-30 2017-08-03 ボンドテック株式会社 電子部品実装方法および電子部品実装システム
JP2011244008A (ja) * 2011-08-05 2011-12-01 Lapis Semiconductor Co Ltd 半導体装置の製造方法
JP2012033969A (ja) * 2011-10-31 2012-02-16 Lapis Semiconductor Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JP3526731B2 (ja) 2004-05-17
KR19990036876A (ko) 1999-05-25
US5989982A (en) 1999-11-23
KR100366735B1 (ko) 2003-03-26

Similar Documents

Publication Publication Date Title
JP3526731B2 (ja) 半導体装置およびその製造方法
CN100380614C (zh) 部分构图的引线框架及其制造方法以及在半导体封装中的使用
TWI323931B (en) Taped lead frames and methods of making and using the same in semiconductor packaging
US6777265B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
JP4757398B2 (ja) 半導体装置の製造方法
KR100247463B1 (ko) 탄성중합체를 포함하는 반도체 집적회로 소자의 제조 방법
US20050263864A1 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US20060192274A1 (en) Semiconductor package having double layer leadframe
US7888179B2 (en) Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof
CN101601133A (zh) 部分图案化的引线框以及在半导体封装中制造和使用其的方法
CN100477208C (zh) 制造半导体器件的方法
JP3262728B2 (ja) 半導体装置及びその製造方法
KR20040100997A (ko) 반도체 장치 및 그 제조 방법
US20180374780A1 (en) Process for manufacturing a flip chip semiconductor package and a corresponding flip chip package
JP2001338932A (ja) 半導体装置及び半導体装置の製造方法
JP2000040676A (ja) 半導体装置の製造方法
JP4002220B2 (ja) 半導体装置の製造方法
JP4485210B2 (ja) 半導体デバイス、電子機器、半導体デバイスの製造方法及び電子機器の製造方法
JP3968321B2 (ja) 半導体装置およびその製造方法
JPH09330992A (ja) 半導体装置実装体とその製造方法
JP4033969B2 (ja) 半導体パッケージ、その製造方法及びウェハキャリア
JP2004111987A (ja) 半導体装置
JP2002093828A (ja) 半導体装置の製造方法
KR20000074142A (ko) 반도체 패키지 및 그 제조 방법
JPH0955390A (ja) 樹脂封止型半導体装置及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20031202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040217

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090227

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090227

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100227

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100227

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110227

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees