JPH10313221A - Voltage generator - Google Patents
Voltage generatorInfo
- Publication number
- JPH10313221A JPH10313221A JP12060097A JP12060097A JPH10313221A JP H10313221 A JPH10313221 A JP H10313221A JP 12060097 A JP12060097 A JP 12060097A JP 12060097 A JP12060097 A JP 12060097A JP H10313221 A JPH10313221 A JP H10313221A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- operational amplifier
- output
- circuit
- negative feedback
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 12
- 230000003321 amplification Effects 0.000 claims description 3
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 15
- 238000000034 method Methods 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】この発明は、電圧の発生範囲
(レンジ)をスイッチで切換可能な電圧発生器であり、
特にレンジの切換時に発生する無用な発生電圧を低減し
た電圧発生器に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a voltage generator whose voltage generation range (range) can be switched by a switch.
More particularly, the present invention relates to a voltage generator that reduces unnecessary voltage generated when switching ranges.
【0002】[0002]
【従来の技術】図7及び図8に従来の電圧発生器の構成
ブロック図を示す。図7は電圧の発生範囲をスイッチで
切換可能な電圧発生器の基本的な構成ブロック図であ
り、図8は図7の構成を改良した構成ブロック図であ
る。同一部分には同一符号を付す。先ず図7について説
明する。図中、1はツェナーダイオードやツェナーダイ
オードを用いたデジタル・アナログ変換器等によって構
成された基準電圧発生器であり、特定の基準電圧Eを発
生している。2は演算増幅器であり、6と7はスイッチ
(以下[S」と表現する)でFET半導体スイッチある
いはリードスイッチ等が用いられる。R1とR2は演算
増幅器2の入力抵抗であり、基準電圧EをS6と抵抗
(以下[R」と表現する)R1若しくはS7とR2を介
して演算増幅器2の逆相入力端子に接続している。演算
増幅器2の逆相入力端子には出力端子11の出力電圧V
oからの帰還抵抗R3も接続されており、正相入力端子
は接地されて、全体のシステム系としては反転増幅器が
構成されている。2. Description of the Related Art FIGS. 7 and 8 are block diagrams showing the configuration of a conventional voltage generator. FIG. 7 is a basic configuration block diagram of a voltage generator capable of switching a voltage generation range by a switch, and FIG. 8 is a configuration block diagram in which the configuration of FIG. 7 is improved. The same parts are denoted by the same reference numerals. First, FIG. 7 will be described. In FIG. 1, reference numeral 1 denotes a reference voltage generator constituted by a Zener diode or a digital-to-analog converter using the Zener diode, and generates a specific reference voltage E. Reference numeral 2 denotes an operational amplifier, and reference numerals 6 and 7 denote switches (hereinafter referred to as [S]), which are FET semiconductor switches or reed switches. R1 and R2 are input resistances of the operational amplifier 2, and the reference voltage E is connected to the negative-phase input terminal of the operational amplifier 2 via S6 and a resistor (hereinafter referred to as [R]) R1 or S7 and R2. . The output voltage V of the output terminal 11 is connected to the negative-phase input terminal of the operational amplifier 2.
The feedback resistor R3 from O is also connected, the positive-phase input terminal is grounded, and an inverting amplifier is configured as the entire system.
【0003】図7の構成において、S6とS7はいずれ
かがオン(接続)状態で他方はオフ(遮断)状態であ
る。出力端子11の出力電圧Voは、S6とS7の切換
により次式のように変化し、出力範囲が切換えられる。 S6がオン、S7がオフのとき; Vo=−R3・E/
R1 S7がオン、S6がオフのとき; Vo=−R3・E/
R2 例えば、E=−0.01V、R1=10kΩ、R2=1
kΩ、R3=10kΩとすると、S6がオンの時は、V
o=0.01Vとなり、S7がオンの時はVo=0.1
Vとなるので、出力電圧Voを10倍にレンジを切換る
ことができる。In the configuration shown in FIG. 7, one of S6 and S7 is on (connected) and the other is off (cut off). The output voltage Vo of the output terminal 11 changes as in the following equation by switching between S6 and S7, and the output range is switched. When S6 is on and S7 is off; Vo = −R3 · E /
R1 When S7 is on and S6 is off; Vo = −R3 · E /
R2 For example, E = −0.01 V, R1 = 10 kΩ, R2 = 1
Assuming that kΩ and R3 = 10 kΩ, when S6 is on, V
o = 0.01 V, and when S7 is on, Vo = 0.1
Therefore, the output voltage Vo can be switched to a range of 10 times.
【0004】このように出力電圧Voを0.01Vから
0.1Vに切換えるとき、S6とS7を瞬時に完全一致
して切換することは不可能であるので、そのシーケンス
として、一般的に次の2通りが考えられる。S6がオ
ンの状態からS6とS7とが共にオンになり、その後S
6がオフになる場合と、S6がオンの状態からS6と
S7とが共にオフになり、その後S7がオンになる場合
とである。As described above, when the output voltage Vo is switched from 0.01 V to 0.1 V, it is impossible to switch S6 and S7 completely and instantaneously, so that the following sequence is generally used. There are two possibilities. Both S6 and S7 are turned on from the state where S6 is on, and then S
6 is turned off, and S6 is turned on, S6 and S7 are both turned off, and then S7 is turned on.
【0005】ところで、上記のの場合、S6とS7と
が共にオンのときに入力抵抗はR1とR2の並列接続と
なるので、前述の例でVoは、 Vo=−(R1+R2)・R3・E/R1・R2=0.
11V の電圧が発生する。つまり、0.01Vから0.1へ切
換えようとするときに、0.01Vから一度0.11V
となりその後に0.1Vになるので、一時期には過大な
電圧が発生し負荷のデバイス等に破損を生じる等の支障
が生じることがある。また上記のの場合にS6とS7
とが共にオフのときには、出力電圧Voは0.00Vと
なるので、0.01Vから0.1Vへ切り換えるとき
に、0.01Vから一度0.00Vとなりその後に0.
1Vになり、一時期に過小な電圧が発生するので、ヒス
テりシスを有する材料の試験では支障を生ずることがあ
る。In the above case, when S6 and S7 are both on, the input resistance is a parallel connection of R1 and R2, so Vo in the above example is Vo =-(R1 + R2) .R3.E / R1 · R2 = 0.
A voltage of 11V is generated. That is, when trying to switch from 0.01 V to 0.1, once from 0.01 V to 0.11 V
Then, since the voltage becomes 0.1 V, an excessive voltage may be generated at one time, which may cause a trouble such as damage to a load device or the like. In the above case, S6 and S7
When both are off, the output voltage Vo becomes 0.00V. Therefore, when switching from 0.01V to 0.1V, the output voltage Vo once becomes 0.00V from 0.01V, and then becomes 0.1V.
Since the voltage becomes 1 V and an excessively small voltage is generated at one time, a test of a material having hysteresis may be hindered.
【0006】そこで、このような問題を解決するために
図8の構成が考えられた。図8の構成は、演算増幅器2
の正相入力端子に基準電圧EがS6とR1若しくはS7
とR2を介して帰還抵抗R3と共に接続され、逆相入力
端子は接地されている。演算増幅器2の出力電圧V1は
R4及びスイッチS8を介して演算増幅器3の逆相入力
端子に位相補償用抵抗R5と共に接続されている。In order to solve such a problem, a configuration shown in FIG. 8 has been considered. The configuration of FIG.
Reference voltage E is applied to S6 and R1 or S7
, And R2 together with the feedback resistor R3, and the negative-phase input terminal is grounded. The output voltage V1 of the operational amplifier 2 is connected to the opposite-phase input terminal of the operational amplifier 3 via R4 and the switch S8 together with a phase compensation resistor R5.
【0007】位相補償用抵抗R5の他端は電圧ホールド
(保持)用コンデンサC1の一端に接続され、電圧ホー
ルド用コンデンサC1の他端は演算増幅器3の出力端子
に接続されている。演算増幅器3の正相入力端子は接地
され、演算増幅器3と電圧ホールド用コンデンサC1と
位相補償用抵抗R5とでもって電圧ホールド回路10が
形成されている。C1の値は数100pFから数μF程
度であり、R5の値は100Ω前後である。また、演算
増幅器3の出力端子には帰還抵抗R3の他端が接続され
ていて、システム系としては反転増幅器の構成となって
いる。The other end of the phase compensation resistor R 5 is connected to one end of a voltage holding (holding) capacitor C 1, and the other end of the voltage holding capacitor C 1 is connected to the output terminal of the operational amplifier 3. The positive input terminal of the operational amplifier 3 is grounded, and a voltage hold circuit 10 is formed by the operational amplifier 3, the voltage holding capacitor C1, and the phase compensation resistor R5. The value of C1 is several hundred pF to several μF, and the value of R5 is around 100Ω. The other end of the feedback resistor R3 is connected to the output terminal of the operational amplifier 3, and the system system has an inverting amplifier configuration.
【0008】この図8の回路では、スイッチ8は通常オ
ン状態であるが、S6とS7の切換時にS8をオフ状態
にし、出力電圧Voを電圧ホールド用コンデンサC1に
保持し、切換動作が完了した後にスイッチ8をオンする
ものである。つまり、図9に示すように、S6とS7の
切換時前後の一定時間tH の間はS8をオフにし、出力
電圧VoをコンデンサC1に保持し、そのままVoを出
力して図7の基本回路での問題点を解決し、結果とし
て、出力電圧Voを図9Dに示すように0.01Vから
0.1Vに切り換えるものである。In the circuit of FIG. 8, the switch 8 is normally on, but when S6 and S7 are switched, S8 is turned off and the output voltage Vo is held in the voltage holding capacitor C1, and the switching operation is completed. The switch 8 is turned on later. That is, as shown in FIG. 9, S8 is turned off for a predetermined time t H before and after the switching of S6 and S7, the output voltage Vo is held in the capacitor C1, and Vo is output as it is, and the basic circuit of FIG. Is solved, and as a result, the output voltage Vo is switched from 0.01 V to 0.1 V as shown in FIG. 9D.
【0009】[0009]
【発明が解決しようとする課題】図8の回路構成による
電圧発生器を用いることにより、図7の回路構成による
S6及びS7の切換時における過大電圧あるいは過小電
圧の発生を無くすことができた。しかしながら、従来の
図8による電圧発生器にも問題が生じる場合があった。
それは、図9EでのtH の間、出力電圧Voをコンデン
サC1で保持しているが、この間S8がオフ状態である
からシステムの系はオープン状態になっている。そのた
めに電圧ホールド回路10の演算増幅器である演算増幅
器2の出力電圧V1は飽和状態になる。この飽和電圧
は、例えば演算増幅器2の駆動電圧が±15Vのときは
±13V程度である。そこで、切換期間tH が終了し、
S8をオンした瞬間の系の出力電圧Voは、Vo=−R
5・V1/R4 の電圧が発生し、これが図10Eに示
すPのようなスパイク状のノイズPを発生する。By using the voltage generator having the circuit configuration shown in FIG. 8, the generation of an excessive voltage or an undervoltage when switching between S6 and S7 according to the circuit configuration of FIG. 7 can be eliminated. However, a problem may also occur in the conventional voltage generator shown in FIG.
It holds the output voltage Vo by the capacitor C1 during t H in FIG. 9E, but during this time, the system of the system is open because S8 is off. Therefore, the output voltage V1 of the operational amplifier 2, which is the operational amplifier of the voltage hold circuit 10, is saturated. This saturation voltage is about ± 13 V when the drive voltage of the operational amplifier 2 is ± 15 V, for example. Then, the switching period t H ends,
The output voltage Vo of the system at the moment when S8 is turned on is Vo = −R
A voltage of 5 · V1 / R4 is generated, which generates a spike-like noise P like P shown in FIG. 10E.
【0010】スパイク状のノイズPの大きさは、抵抗R
4やR5と演算増幅器2の飽和電圧V1の大きさに関係
するが、例えばR4が1kΩ、R5が100Ω、V1が
10VとするとVoに1V程度のスパイク状のノイズが
発生する。この値は切り換る出力電圧Voが1V以上の
ときは、さほど問題にならないが、前述の例のように
0.1Vに切り換るときには、1Vという10倍の電圧
のノイズとなり、デバイス等を破損したり種々の支障が
生じる。この発明は、この切換時のスパイク状のノイズ
Pを低減することを目的とする。The magnitude of the spike noise P is determined by the resistance R
For example, if R4 is 1 kΩ, R5 is 100Ω, and V1 is 10 V, a spike-like noise of about 1 V is generated in Vo, which is related to 4 and R5 and the magnitude of the saturation voltage V1 of the operational amplifier 2. This value does not cause much problem when the output voltage Vo to be switched is 1 V or more. However, when the output voltage Vo is switched to 0.1 V as in the above-described example, the noise becomes 10 times the voltage of 1 V, and the device, etc. Breakage or various problems may occur. An object of the present invention is to reduce spike noise P at the time of this switching.
【0011】[0011]
【課題を解決するための手段】上記目的を達成するため
に、この発明はS8をオフ状態にしたtH の間はシステ
ム系の出力電圧を保持した状態で、電圧ホールド回路の
演算増幅器の出力電圧V1の飽和を防止し、出力電圧V
1を零にするように負帰還回路を演算増幅器の入出力間
に設けるものである。そのために、負帰還回路をスイッ
チSを介して接続し、tH の間このスイッチSをオン又
はオフにして負帰還回路を構成し、演算増幅器の出力電
圧V1を零に保持し、電圧ホールド解除後のスパイク電
圧の発生を抑制する。このシステムの構成では各種の回
路構成が考案された。In order to achieve the above object, the present invention provides a method for holding the output voltage of the operational amplifier of the voltage holding circuit while holding the output voltage of the system during t H when S8 is turned off. The saturation of the voltage V1 is prevented and the output voltage V
A negative feedback circuit is provided between the input and output of the operational amplifier so that 1 becomes zero. To this end, a negative feedback circuit is connected via a switch S, and the switch S is turned on or off for t H to form a negative feedback circuit, the output voltage V1 of the operational amplifier is held at zero, and the voltage hold is released. The generation of a later spike voltage is suppressed. Various circuit configurations have been devised in the configuration of this system.
【0012】この明細書では数種の回路構成を説明し、
解り易いように全て反転増幅器システムで説明する。し
かしながら、非反転増幅器のシステムでも従来技術で容
易に適用でき、この発明は実施例のみでなく、従来技術
による反転増幅器システム及び非反転増幅器システムを
用いた電圧発生器に及ぶものである。This specification describes several circuit configurations,
For simplicity, all explanations will be made with an inverting amplifier system. However, a non-inverting amplifier system can be easily applied in the prior art, and the present invention extends not only to the embodiment but also to a voltage generator using the inverting amplifier system and the non-inverting amplifier system according to the prior art.
【0013】[0013]
【発明の実施の形態】発明の実施の形態を実施例に基づ
き図面を参照して説明する。図1に本発明の基本的な一
実施例の構成図を、図2に図1の回路のタイミングチャ
ート図を、図3、図4、図5及び図6に他の実施例を示
す。図7及び図8との同一部分には同一符号を付す。先
ず、図1の構成図について、図2のタイミングチャート
図と共に説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described based on embodiments with reference to the drawings. FIG. 1 is a block diagram of a basic embodiment of the present invention, FIG. 2 is a timing chart of the circuit of FIG. 1, and FIGS. 3, 4, 5 and 6 show other embodiments. 7 and 8 are denoted by the same reference numerals. First, the configuration diagram of FIG. 1 will be described with reference to the timing chart of FIG.
【0014】図1の電圧ホールド回路10の演算増幅器
2の入出力端子間にS(スイッチ)9を介して負帰還回
路12を接続する。負帰還回路12は反転増幅器で構成
され、増幅度は数倍から100倍程度でよい。例えば、
R6を1kΩとし、R7を50kΩとすると増幅度は5
0倍となる。負帰還回路12の入力はS9を介して演算
増幅器2の出力側に接続される。R4の前段あるいは後
段のどちらでもよい。負帰還回路12の出力はダイオー
ドD1及びD2を介して演算増幅器2の入力側に接続す
る。ダイオードD1とD2とは極性をそれぞれ逆極性に
して平列に接続する。それぞれの逆極性とはダイオード
電流の順方向と逆方向ともいう。A negative feedback circuit 12 is connected between the input and output terminals of the operational amplifier 2 of the voltage hold circuit 10 of FIG. The negative feedback circuit 12 is configured by an inverting amplifier, and the amplification degree may be several times to about 100 times. For example,
If R6 is 1 kΩ and R7 is 50 kΩ, the amplification is 5
It becomes 0 times. The input of the negative feedback circuit 12 is connected to the output side of the operational amplifier 2 via S9. Either the former stage or the latter stage of R4 may be used. The output of the negative feedback circuit 12 is connected to the input side of the operational amplifier 2 via diodes D1 and D2. The diodes D1 and D2 are connected in parallel with their polarities reversed. Each reverse polarity is also called a forward direction and a reverse direction of the diode current.
【0015】切換前(図2H)の通常状態では、S8が
オン(図2C)、S9はオフ(図2D)であり、負帰還
回路12の増幅器4の出力電圧V2は0V(図2F)と
なっている。従って、ダイオードD1及びD2はオフ状
態であり、S6がオンのときのシステムの出力電圧Vo
は、Vo=−R3・E/R1 となる。前述の例では、
Vo=0.01V である。In the normal state before switching (FIG. 2H), S8 is on (FIG. 2C), S9 is off (FIG. 2D), and the output voltage V2 of the amplifier 4 of the negative feedback circuit 12 is 0V (FIG. 2F). Has become. Therefore, the diodes D1 and D2 are off, and the output voltage Vo of the system when S6 is on.
Is Vo = −R3 · E / R1. In the example above,
Vo = 0.01V.
【0016】切換時tH (図2H)は、先ずS8をオフ
にする(図2C)と、システムの系の出力電圧Voはコ
ンデンサC1にホールドされてVoの電圧を出力し続け
(図2G)、系はオープンになるので演算増幅器2の出
力電圧V1は飽和しかかる(図2E)。続いてS9をオ
ンにする(図2D)と負帰還回路12が作動し始めて増
幅器4の出力電圧V2が動き、ダイオードD1又はD2
をオンにする。これにより演算増幅器2に負帰還がかか
りV1は再び0Vに戻る。その後にS6をオフ(図2
A)、S7をオン(図2B)にすることにより増幅器2
の入力抵抗を切換え、出力範囲を変更する。At the time of switching t H (FIG. 2H), first, S8 is turned off (FIG. 2C), and the output voltage Vo of the system is held by the capacitor C1 to continuously output the voltage of Vo (FIG. 2G). Since the system is open, the output voltage V1 of the operational amplifier 2 is about to be saturated (FIG. 2E). Subsequently, when S9 is turned on (FIG. 2D), the negative feedback circuit 12 starts to operate, the output voltage V2 of the amplifier 4 moves, and the diode D1 or D2
Turn on. As a result, negative feedback is applied to the operational amplifier 2, and V1 returns to 0V again. After that, S6 is turned off (Fig. 2
A), by turning on S7 (FIG. 2B),
Switch the input resistance and change the output range.
【0017】その後にS8をオン(図2C)、S9をオ
フ(図2D)にすると、演算増幅器2の出力電圧V1は
0VであるためにS8をオンにした瞬間の電圧はほぼ0
Vであって、従来の図10Eに示すようなスパイク状の
ノイズPの発生を防ぎ、システムの系の出力電圧は、V
o=−R3・E/R2 で与えられる電圧を出力する
(図2G)ようになる。前述の例では、Vo=0.1V
に切り換えられる。Thereafter, when S8 is turned on (FIG. 2C) and S9 is turned off (FIG. 2D), the output voltage V1 of the operational amplifier 2 is 0 V, and the voltage at the moment when S8 is turned on becomes almost zero.
10E, the generation of spike noise P as shown in FIG. 10E is prevented, and the output voltage of the system of the system is V
A voltage given by o = -R3.E / R2 is output (FIG. 2G). In the above example, Vo = 0.1V
Is switched to.
【0018】図3は、この電圧ホールド回路10と負帰
還回路12とを有してシステム系の最大出力電圧が10
0V以上の電圧発生器に適した回路構成である。電圧ホ
ールド回路10の出力電圧V3は10V程度でよいの
で、電圧ホールド用コンデンサC1の耐圧電圧は、数1
0Vのものでよい。そして電圧ホールド回路10の出力
電圧V3を高電圧演算増幅器15に入力させる。高電圧
演算増幅器15の駆動電源は、数100V以上であるの
で、IC(集積回路)は使用できないので、個別のトラ
ンジスタ回路で構成するとよい。そして出力電圧Voを
初段の演算増幅器2に帰還抵抗R3で帰還させる回路構
成とする。FIG. 3 shows the maximum output voltage of the system system having this voltage hold circuit 10 and the negative feedback circuit 12.
This is a circuit configuration suitable for a voltage generator of 0 V or more. Since the output voltage V3 of the voltage hold circuit 10 may be about 10 V, the withstand voltage of the voltage hold capacitor C1 is expressed by the following equation.
It may be 0V. Then, the output voltage V3 of the voltage hold circuit 10 is input to the high-voltage operational amplifier 15. Since the driving power supply of the high-voltage operational amplifier 15 is several hundred volts or more, an IC (integrated circuit) cannot be used. The output voltage Vo is fed back to the first-stage operational amplifier 2 via a feedback resistor R3.
【0019】図4の構成は、系の出力電圧の発生範囲切
換を入力抵抗R1とR2とを切換えるのではなく、入力
抵抗はR1のみとし、帰還抵抗R31とR32とを切換
えるものである。出力電圧Voは、Vo=−R31・E
/R1 と Vo=−R32・E/R1 との切換えと
なる。この明細書の請求項では、R31やR32及び複
数のR3iを総称してR3ということにする。また、負
帰還回路12をオン・オフさせるスイッチS9を演算増
幅器4の帰還抵抗R7に並列に接続して作動させること
もできる。S9をオンにすると電圧フォロアとなりダイ
オードD1及びD2はオフ状態である。S9をオフにす
ると負帰還回路12は入力電圧を数10倍に増幅してD
1又はD2をオンにし、負帰還回路12を構成する。The configuration of FIG. 4 does not switch the output voltage generation range of the system between the input resistors R1 and R2, but only the input resistor R1 and switches the feedback resistors R31 and R32. The output voltage Vo is Vo = −R31 · E
/ R1 and Vo = −R32 · E / R1. In the claims of this specification, R31 and R32 and a plurality of R3i are collectively referred to as R3. Further, the switch S9 for turning on / off the negative feedback circuit 12 can be operated by being connected in parallel to the feedback resistor R7 of the operational amplifier 4. When S9 is turned on, it becomes a voltage follower, and the diodes D1 and D2 are off. When S9 is turned off, the negative feedback circuit 12 amplifies the input voltage by several tens and
1 or D2 is turned on to configure the negative feedback circuit 12.
【0020】図5は増幅段を演算増幅器2と演算増幅器
5と演算増幅器3と3段にした例の構成図である。この
場合は、演算増幅器2も演算増幅器5も演算増幅器3も
反転増幅器の構成でよいが、このときは、負帰還回路1
2の演算増幅器4は非反転増幅器の構成となる。電圧ホ
ールド回路10の演算増幅器は5となる。また、負帰還
回路12をオン・オフさせるスイッチS9を演算増幅器
4の入力端子の接地側に接続して作動させることもでき
る。S9をオフにすると電圧フォロアとなりダイオード
D1及びD2はオフ状態である。S9をオンにすると負
帰還回路12は入力電圧を増幅してD1又はD2をオン
にし、負帰還回路12を構成する。FIG. 5 is a configuration diagram of an example in which the operational stages are composed of three operational amplifiers 2, 5, and 3, respectively. In this case, the operational amplifier 2, the operational amplifier 5, and the operational amplifier 3 may be configured as inverting amplifiers.
The two operational amplifiers 4 have a non-inverting amplifier configuration. The operational amplifier of the voltage hold circuit 10 is five. Further, a switch S9 for turning on / off the negative feedback circuit 12 may be connected to the ground side of the input terminal of the operational amplifier 4 to be operated. When S9 is turned off, it becomes a voltage follower, and the diodes D1 and D2 are off. When S9 is turned on, the negative feedback circuit 12 amplifies the input voltage and turns on D1 or D2 to form the negative feedback circuit 12.
【0021】図6は、図5の演算増幅器5及び抵抗R4
をトランジスタT1及びT2と複数の抵抗で構成される
反転系の電圧−電流変換器に置き換えた例の構成図であ
る。出力は電流であるので抵抗R4は無い。一般的に増
幅器の設計は、Opアンプと呼ばれる演算増幅器のIC
で構成するのが容易であり性能もよいが、ICのOpア
ンプのみではシステムの構成を満足することができない
ことがあり、このときには個別のトランジスタ回路を用
いて構成する場合が多々ある。その場合でもこの発明は
有効である。FIG. 6 shows the operational amplifier 5 and the resistor R4 of FIG.
FIG. 3 is a configuration diagram of an example in which is replaced with an inverting voltage-current converter composed of transistors T1 and T2 and a plurality of resistors. Since the output is a current, there is no resistor R4. Generally, the design of an amplifier is based on an operational amplifier IC called an operational amplifier.
Although it is easy to implement the configuration and the performance is good, there is a case where the configuration of the system cannot be satisfied only by the IC Op amplifier. In this case, the configuration is often made using individual transistor circuits. The present invention is effective even in such a case.
【0022】今まで、出力電圧(Vo)を切り換える複
数のスイッチ(S6、S7)及び抵抗(R1、R2、R
3i)を2種類で説明してきたが、これに限るものでな
く、3種類以上の複数のスイッチと抵抗で幅広いレンジ
を切り換えてもよい。Up to now, a plurality of switches (S6, S7) for switching the output voltage (Vo) and resistors (R1, R2, R
Although 3i) has been described with two types, the present invention is not limited to this, and a wide range may be switched with three or more types of switches and resistors.
【0023】[0023]
【発明の効果】以上詳細に説明したように、この発明は
出力電圧Voの発生範囲をスイッチで切り換える際に、
システム内の演算増幅器3と電圧ホールド用コンデンサ
C1と位相補償用抵抗R5による電圧ホールド回路10
によって出力電圧Voの過大電圧や過小電圧の防ぐ電圧
発生器において発生するスパイク状のノイズPを低減す
ることができた。As described above in detail, the present invention provides a method for switching the range of generation of the output voltage Vo by using a switch.
Voltage holding circuit 10 using operational amplifier 3, voltage holding capacitor C1, and phase compensation resistor R5 in the system
As a result, the spike-like noise P generated in the voltage generator for preventing the output voltage Vo from being excessively large or too small can be reduced.
【0024】その手段として、電圧発生範囲の切換時t
H のみ駆動する負帰還回路12を電圧ホールド回路10
の演算増幅器の入出端子間に設けた。それに加えて、こ
の電圧ホールド回路10を使用し易い電圧で駆動し、後
段に数100V以上の高電圧演算増幅器15を設けて高
電圧の発生範囲を切り換えることもできた。As a means for switching the voltage generation range, t
The negative feedback circuit 12 that drives only H is connected to the voltage hold circuit 10
Between the input and output terminals of the operational amplifier. In addition, the voltage hold circuit 10 was driven at a voltage that is easy to use, and a high-voltage operational amplifier 15 of several hundred volts or more was provided at the subsequent stage to switch the high-voltage generation range.
【0025】つまり、1台の電圧発生器で、数mVから
1000Vに及ぶ電圧範囲を過大電圧や過小電圧やスパ
イク状のノイズPの発生を無くしてレンジ切換ができる
ようになった。よって、この発明の効果は大である。That is, a single voltage generator can switch the voltage range from several mV to 1000 V without generating excessive voltage, undervoltage or spike noise P. Therefore, the effect of the present invention is great.
【図1】本発明の基本的な一実施例の構成図である。FIG. 1 is a configuration diagram of a basic embodiment of the present invention.
【図2】図1の回路のタイミングチャート図である。FIG. 2 is a timing chart of the circuit of FIG. 1;
【図3】本発明の他の実施例の構成図である。FIG. 3 is a configuration diagram of another embodiment of the present invention.
【図4】本発明のその他の一実施例の構成図である。FIG. 4 is a configuration diagram of another embodiment of the present invention.
【図5】本発明のその他の実施例の構成図である。FIG. 5 is a configuration diagram of another embodiment of the present invention.
【図6】本発明のその他の実施例の構成図である。FIG. 6 is a configuration diagram of another embodiment of the present invention.
【図7】従来例の基本的な構成図である。FIG. 7 is a basic configuration diagram of a conventional example.
【図8】従来例の図7の構成を改良した構成図である。FIG. 8 is a configuration diagram obtained by improving the configuration of FIG. 7 of the conventional example.
【図9】図8の回路の理想的なタイミングチャート図で
ある。FIG. 9 is an ideal timing chart of the circuit of FIG. 8;
【図10】図8の回路の現実の波形図である。FIG. 10 is an actual waveform diagram of the circuit of FIG. 8;
1 基準電圧発生器 2、3、4、5 演算増幅器 6、7、8、9 スイッチ 10 電圧ホールド回路 11 出力端子 12 負帰還回路 15 高電圧演算増幅器 S スイッチ R 抵抗 R1、R2、R4、R6、R9 入力抵抗 R3、R31、R32、R7、R10 帰還抵抗 R5 位相補償用抵抗 C1 電圧ホールド用コンデンサ D1、D2 ダイオード DESCRIPTION OF SYMBOLS 1 Reference voltage generator 2, 3, 4, 5 Operational amplifier 6, 7, 8, 9 Switch 10 Voltage hold circuit 11 Output terminal 12 Negative feedback circuit 15 High voltage operational amplifier S Switch R Resistance R1, R2, R4, R6, R9 Input resistor R3, R31, R32, R7, R10 Feedback resistor R5 Phase compensation resistor C1 Voltage holding capacitor D1, D2 Diode
Claims (3)
介して初段の演算増幅器(2)の入力端子に帰還するシ
ステム系であって、出力電圧(Vo)の発生範囲を複数
のスイッチ(S6、S7)で切換可能な電圧発生器にお
いて、 電圧発生範囲の切換時(tH )にシステム系のスイッチ
(S8)をオフにして出力電圧(Vo)を保持する、演
算増幅器(3)と電圧ホールド用コンデンサ(C1)と
位相補償用抵抗(R5)とから成る電圧ホールド回路
(10)と、 上記電圧ホールド回路(10)の演算増幅器の入出力端
子間に、電圧発生範囲の切換時(tH )のみ上記電圧ホ
ールド回路(10)の演算増幅器の出力電圧(V1)を
零にする負帰還回路(12)と、 を具備することを特徴とする電圧発生器。1. A system for feeding back an output voltage (Vo) to an input terminal of an operational amplifier (2) in a first stage via a feedback resistor (R3), wherein a generation range of an output voltage (Vo) is controlled by a plurality of switches. (3) An operational amplifier (3) which switches off a system-related switch (S8) and maintains an output voltage (Vo) when a voltage generation range is switched (t H ) in the voltage generator switchable in (S6, S7). A voltage holding circuit (10) composed of a voltage holding capacitor (C1) and a phase compensation resistor (R5); and a voltage generation range between the input / output terminals of the operational amplifier of the voltage holding circuit (10). A negative feedback circuit (12) for setting the output voltage (V1) of the operational amplifier of the voltage hold circuit (10) to zero only at (t H ).
9)、入力抵抗(R6)、帰還抵抗(R7)、演算増幅
器(4)及び上記演算増幅器(4)の出力端子と電圧ホ
ールド回路(10)の演算増幅器の入力端子との間に接
続された1対のそれぞれ逆極性に接続したダイオード
(D1、D2)から成り、電圧発生範囲を複数のスイッ
チで切り換える切換時(tH )のみ上記S9をオンする
ことにより増幅度をもたせた負帰還回路を構成し、切換
時(tH )以外の通常時はS9をオフすることにより電
圧フォロア回路となり上記ダイオード(D1)及びダイ
オード(D2)を共にオフ状態にしている負帰還回路
(12)であることを特徴とする請求項1記載の電圧発
生器。2. The negative feedback circuit (12) includes a switch (S
9), an input resistor (R6), a feedback resistor (R7), an operational amplifier (4), connected between the output terminal of the operational amplifier (4) and the input terminal of the operational amplifier of the voltage hold circuit (10). A negative feedback circuit comprising a pair of diodes (D1, D2) connected in opposite polarities and having an amplification degree by turning on the S9 only at the time of switching (t H ) in which the voltage generation range is switched by a plurality of switches. A negative feedback circuit (12) which is configured to turn off S9 during normal times other than switching (t H ) to form a voltage follower circuit and to turn off both the diode (D1) and the diode (D2). The voltage generator according to claim 1, wherein:
て、電圧ホールド回路(10)の後段に数100V以上
の高電圧演算増幅器(15)を設け、上記高電圧演算増
幅器(15)の出力電圧(Vo)を帰還抵抗(R3)を
介して演算増幅器(2)の入力端子に帰還することを特
徴とする電圧発生器。3. The voltage generator according to claim 1, further comprising a high-voltage operational amplifier (15) of several hundred volts or more provided at a stage subsequent to the voltage hold circuit (10), and an output of the high-voltage operational amplifier (15). A voltage generator for feeding back a voltage (Vo) to an input terminal of an operational amplifier (2) via a feedback resistor (R3).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12060097A JP3774031B2 (en) | 1997-05-12 | 1997-05-12 | Voltage generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12060097A JP3774031B2 (en) | 1997-05-12 | 1997-05-12 | Voltage generator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10313221A true JPH10313221A (en) | 1998-11-24 |
| JP3774031B2 JP3774031B2 (en) | 2006-05-10 |
Family
ID=14790278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12060097A Expired - Fee Related JP3774031B2 (en) | 1997-05-12 | 1997-05-12 | Voltage generator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3774031B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019193789A1 (en) * | 2018-04-04 | 2019-10-10 | ソニーセミコンダクタソリューションズ株式会社 | Sampling circuit and electronic apparatus |
-
1997
- 1997-05-12 JP JP12060097A patent/JP3774031B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019193789A1 (en) * | 2018-04-04 | 2019-10-10 | ソニーセミコンダクタソリューションズ株式会社 | Sampling circuit and electronic apparatus |
| US11043957B2 (en) | 2018-04-04 | 2021-06-22 | Sony Semiconductor Solutions Corporation | Sampling circuit and electronic equipment |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3774031B2 (en) | 2006-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6300828B1 (en) | Switchless high efficiency amplifier | |
| EP4657441A3 (en) | Stage and emission control driver having the same | |
| JPH0228386A (en) | Semiconductor integrated circuit | |
| US12009749B2 (en) | Smart power stage circuit of power converter and current monitoring circuit thereof | |
| US7116168B2 (en) | Power multiplier system and method | |
| JPH0627157A (en) | Current detecting circuit for inductive load | |
| JP3774031B2 (en) | Voltage generator | |
| JP2001251846A (en) | Power semiconductor device | |
| EP0994564A1 (en) | Inverter circuit with duty cycle control | |
| JPH0345003A (en) | Amplifier | |
| AU720913B2 (en) | Circuit arrangement for driving a pulse output stage | |
| JP2001156552A (en) | Transmission path changeover circuit | |
| US12483127B2 (en) | Power supply modulator and power supply modulation type amplifier | |
| JP4163877B2 (en) | Totem pole push-pull amplifier | |
| JPH01252165A (en) | Stepup chopper circuit | |
| JPH0349419A (en) | Switch circuit | |
| JPH0629161U (en) | Laser diode drive circuit | |
| JPS6223604A (en) | Bias circuit | |
| KR910001076Y1 (en) | DC amplifier circuit eliminates pop noise | |
| JPS6022657Y2 (en) | Direct-coupled amplifier disturbance prevention circuit | |
| US6731141B1 (en) | Low supply voltage line driver | |
| JP2549477Y2 (en) | Grid pulse power supply | |
| JP2982256B2 (en) | Waveform correction circuit | |
| JP2581250B2 (en) | Feedback amplification type clamp circuit | |
| JPH0832368A (en) | Power amplifier circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20051014 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060124 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20060216 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |