JPH10313221A - 電圧発生器 - Google Patents
電圧発生器Info
- Publication number
- JPH10313221A JPH10313221A JP12060097A JP12060097A JPH10313221A JP H10313221 A JPH10313221 A JP H10313221A JP 12060097 A JP12060097 A JP 12060097A JP 12060097 A JP12060097 A JP 12060097A JP H10313221 A JPH10313221 A JP H10313221A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- operational amplifier
- output
- circuit
- negative feedback
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 12
- 230000003321 amplification Effects 0.000 claims description 3
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 15
- 238000000034 method Methods 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 出力電圧の発生範囲を切換可能な電圧発生器
において、切換時に発生するノイズを低減する。 【解決手段】 電圧発生範囲の切換時ｔH に、演算増幅
器３と電圧ホールド用コンデンサＣ１と位相補償用抵抗
Ｒ５による電圧ホールド回路１０で過大電圧や過小電圧
の発生を防ぎ、電圧発生範囲の切換時ｔH のみ駆動する
負帰還回路１２を電圧ホールド回路１０の前段増幅器の
入出力端子間に設けてこの間前段増幅器の出力電圧を０
Ｖにしてスパイク状のノイズＰの発生を防ぐ電圧発生
器。
において、切換時に発生するノイズを低減する。 【解決手段】 電圧発生範囲の切換時ｔH に、演算増幅
器３と電圧ホールド用コンデンサＣ１と位相補償用抵抗
Ｒ５による電圧ホールド回路１０で過大電圧や過小電圧
の発生を防ぎ、電圧発生範囲の切換時ｔH のみ駆動する
負帰還回路１２を電圧ホールド回路１０の前段増幅器の
入出力端子間に設けてこの間前段増幅器の出力電圧を０
Ｖにしてスパイク状のノイズＰの発生を防ぐ電圧発生
器。
Description
【０００１】
【発明の属する技術分野】この発明は、電圧の発生範囲
（レンジ）をスイッチで切換可能な電圧発生器であり、
特にレンジの切換時に発生する無用な発生電圧を低減し
た電圧発生器に関する。
（レンジ）をスイッチで切換可能な電圧発生器であり、
特にレンジの切換時に発生する無用な発生電圧を低減し
た電圧発生器に関する。
【０００２】
【従来の技術】図７及び図８に従来の電圧発生器の構成
ブロック図を示す。図７は電圧の発生範囲をスイッチで
切換可能な電圧発生器の基本的な構成ブロック図であ
り、図８は図７の構成を改良した構成ブロック図であ
る。同一部分には同一符号を付す。先ず図７について説
明する。図中、１はツェナーダイオードやツェナーダイ
オードを用いたデジタル・アナログ変換器等によって構
成された基準電圧発生器であり、特定の基準電圧Ｅを発
生している。２は演算増幅器であり、６と７はスイッチ
（以下［Ｓ」と表現する）でＦＥＴ半導体スイッチある
いはリードスイッチ等が用いられる。Ｒ１とＲ２は演算
増幅器２の入力抵抗であり、基準電圧ＥをＳ６と抵抗
（以下［Ｒ」と表現する）Ｒ１若しくはＳ７とＲ２を介
して演算増幅器２の逆相入力端子に接続している。演算
増幅器２の逆相入力端子には出力端子１１の出力電圧Ｖ
ｏからの帰還抵抗Ｒ３も接続されており、正相入力端子
は接地されて、全体のシステム系としては反転増幅器が
構成されている。
ブロック図を示す。図７は電圧の発生範囲をスイッチで
切換可能な電圧発生器の基本的な構成ブロック図であ
り、図８は図７の構成を改良した構成ブロック図であ
る。同一部分には同一符号を付す。先ず図７について説
明する。図中、１はツェナーダイオードやツェナーダイ
オードを用いたデジタル・アナログ変換器等によって構
成された基準電圧発生器であり、特定の基準電圧Ｅを発
生している。２は演算増幅器であり、６と７はスイッチ
（以下［Ｓ」と表現する）でＦＥＴ半導体スイッチある
いはリードスイッチ等が用いられる。Ｒ１とＲ２は演算
増幅器２の入力抵抗であり、基準電圧ＥをＳ６と抵抗
（以下［Ｒ」と表現する）Ｒ１若しくはＳ７とＲ２を介
して演算増幅器２の逆相入力端子に接続している。演算
増幅器２の逆相入力端子には出力端子１１の出力電圧Ｖ
ｏからの帰還抵抗Ｒ３も接続されており、正相入力端子
は接地されて、全体のシステム系としては反転増幅器が
構成されている。
【０００３】図７の構成において、Ｓ６とＳ７はいずれ
かがオン（接続）状態で他方はオフ（遮断）状態であ
る。出力端子１１の出力電圧Ｖｏは、Ｓ６とＳ７の切換
により次式のように変化し、出力範囲が切換えられる。 Ｓ６がオン、Ｓ７がオフのとき； Ｖｏ＝−Ｒ３・Ｅ／
Ｒ１ Ｓ７がオン、Ｓ６がオフのとき； Ｖｏ＝−Ｒ３・Ｅ／
Ｒ２ 例えば、Ｅ＝−０．０１Ｖ、Ｒ１＝１０ｋΩ、Ｒ２＝１
ｋΩ、Ｒ３＝１０ｋΩとすると、Ｓ６がオンの時は、Ｖ
ｏ＝０．０１Ｖとなり、Ｓ７がオンの時はＶｏ＝０．１
Ｖとなるので、出力電圧Ｖｏを１０倍にレンジを切換る
ことができる。
かがオン（接続）状態で他方はオフ（遮断）状態であ
る。出力端子１１の出力電圧Ｖｏは、Ｓ６とＳ７の切換
により次式のように変化し、出力範囲が切換えられる。 Ｓ６がオン、Ｓ７がオフのとき； Ｖｏ＝−Ｒ３・Ｅ／
Ｒ１ Ｓ７がオン、Ｓ６がオフのとき； Ｖｏ＝−Ｒ３・Ｅ／
Ｒ２ 例えば、Ｅ＝−０．０１Ｖ、Ｒ１＝１０ｋΩ、Ｒ２＝１
ｋΩ、Ｒ３＝１０ｋΩとすると、Ｓ６がオンの時は、Ｖ
ｏ＝０．０１Ｖとなり、Ｓ７がオンの時はＶｏ＝０．１
Ｖとなるので、出力電圧Ｖｏを１０倍にレンジを切換る
ことができる。
【０００４】このように出力電圧Ｖｏを０．０１Ｖから
０．１Ｖに切換えるとき、Ｓ６とＳ７を瞬時に完全一致
して切換することは不可能であるので、そのシーケンス
として、一般的に次の２通りが考えられる。Ｓ６がオ
ンの状態からＳ６とＳ７とが共にオンになり、その後Ｓ
６がオフになる場合と、Ｓ６がオンの状態からＳ６と
Ｓ７とが共にオフになり、その後Ｓ７がオンになる場合
とである。
０．１Ｖに切換えるとき、Ｓ６とＳ７を瞬時に完全一致
して切換することは不可能であるので、そのシーケンス
として、一般的に次の２通りが考えられる。Ｓ６がオ
ンの状態からＳ６とＳ７とが共にオンになり、その後Ｓ
６がオフになる場合と、Ｓ６がオンの状態からＳ６と
Ｓ７とが共にオフになり、その後Ｓ７がオンになる場合
とである。
【０００５】ところで、上記のの場合、Ｓ６とＳ７と
が共にオンのときに入力抵抗はＲ１とＲ２の並列接続と
なるので、前述の例でＶｏは、 Ｖｏ＝−（Ｒ１＋Ｒ２）・Ｒ３・Ｅ／Ｒ１・Ｒ２＝０．
１１Ｖ の電圧が発生する。つまり、０．０１Ｖから０．１へ切
換えようとするときに、０．０１Ｖから一度０．１１Ｖ
となりその後に０．１Ｖになるので、一時期には過大な
電圧が発生し負荷のデバイス等に破損を生じる等の支障
が生じることがある。また上記のの場合にＳ６とＳ７
とが共にオフのときには、出力電圧Ｖｏは０．００Ｖと
なるので、０．０１Ｖから０．１Ｖへ切り換えるとき
に、０．０１Ｖから一度０．００Ｖとなりその後に０．
１Ｖになり、一時期に過小な電圧が発生するので、ヒス
テりシスを有する材料の試験では支障を生ずることがあ
る。
が共にオンのときに入力抵抗はＲ１とＲ２の並列接続と
なるので、前述の例でＶｏは、 Ｖｏ＝−（Ｒ１＋Ｒ２）・Ｒ３・Ｅ／Ｒ１・Ｒ２＝０．
１１Ｖ の電圧が発生する。つまり、０．０１Ｖから０．１へ切
換えようとするときに、０．０１Ｖから一度０．１１Ｖ
となりその後に０．１Ｖになるので、一時期には過大な
電圧が発生し負荷のデバイス等に破損を生じる等の支障
が生じることがある。また上記のの場合にＳ６とＳ７
とが共にオフのときには、出力電圧Ｖｏは０．００Ｖと
なるので、０．０１Ｖから０．１Ｖへ切り換えるとき
に、０．０１Ｖから一度０．００Ｖとなりその後に０．
１Ｖになり、一時期に過小な電圧が発生するので、ヒス
テりシスを有する材料の試験では支障を生ずることがあ
る。
【０００６】そこで、このような問題を解決するために
図８の構成が考えられた。図８の構成は、演算増幅器２
の正相入力端子に基準電圧ＥがＳ６とＲ１若しくはＳ７
とＲ２を介して帰還抵抗Ｒ３と共に接続され、逆相入力
端子は接地されている。演算増幅器２の出力電圧Ｖ１は
Ｒ４及びスイッチＳ８を介して演算増幅器３の逆相入力
端子に位相補償用抵抗Ｒ５と共に接続されている。
図８の構成が考えられた。図８の構成は、演算増幅器２
の正相入力端子に基準電圧ＥがＳ６とＲ１若しくはＳ７
とＲ２を介して帰還抵抗Ｒ３と共に接続され、逆相入力
端子は接地されている。演算増幅器２の出力電圧Ｖ１は
Ｒ４及びスイッチＳ８を介して演算増幅器３の逆相入力
端子に位相補償用抵抗Ｒ５と共に接続されている。
【０００７】位相補償用抵抗Ｒ５の他端は電圧ホールド
（保持）用コンデンサＣ１の一端に接続され、電圧ホー
ルド用コンデンサＣ１の他端は演算増幅器３の出力端子
に接続されている。演算増幅器３の正相入力端子は接地
され、演算増幅器３と電圧ホールド用コンデンサＣ１と
位相補償用抵抗Ｒ５とでもって電圧ホールド回路１０が
形成されている。Ｃ１の値は数１００ｐＦから数μＦ程
度であり、Ｒ５の値は１００Ω前後である。また、演算
増幅器３の出力端子には帰還抵抗Ｒ３の他端が接続され
ていて、システム系としては反転増幅器の構成となって
いる。
（保持）用コンデンサＣ１の一端に接続され、電圧ホー
ルド用コンデンサＣ１の他端は演算増幅器３の出力端子
に接続されている。演算増幅器３の正相入力端子は接地
され、演算増幅器３と電圧ホールド用コンデンサＣ１と
位相補償用抵抗Ｒ５とでもって電圧ホールド回路１０が
形成されている。Ｃ１の値は数１００ｐＦから数μＦ程
度であり、Ｒ５の値は１００Ω前後である。また、演算
増幅器３の出力端子には帰還抵抗Ｒ３の他端が接続され
ていて、システム系としては反転増幅器の構成となって
いる。
【０００８】この図８の回路では、スイッチ８は通常オ
ン状態であるが、Ｓ６とＳ７の切換時にＳ８をオフ状態
にし、出力電圧Ｖｏを電圧ホールド用コンデンサＣ１に
保持し、切換動作が完了した後にスイッチ８をオンする
ものである。つまり、図９に示すように、Ｓ６とＳ７の
切換時前後の一定時間ｔH の間はＳ８をオフにし、出力
電圧ＶｏをコンデンサＣ１に保持し、そのままＶｏを出
力して図７の基本回路での問題点を解決し、結果とし
て、出力電圧Ｖｏを図９Ｄに示すように０．０１Ｖから
０．１Ｖに切り換えるものである。
ン状態であるが、Ｓ６とＳ７の切換時にＳ８をオフ状態
にし、出力電圧Ｖｏを電圧ホールド用コンデンサＣ１に
保持し、切換動作が完了した後にスイッチ８をオンする
ものである。つまり、図９に示すように、Ｓ６とＳ７の
切換時前後の一定時間ｔH の間はＳ８をオフにし、出力
電圧ＶｏをコンデンサＣ１に保持し、そのままＶｏを出
力して図７の基本回路での問題点を解決し、結果とし
て、出力電圧Ｖｏを図９Ｄに示すように０．０１Ｖから
０．１Ｖに切り換えるものである。
【０００９】
【発明が解決しようとする課題】図８の回路構成による
電圧発生器を用いることにより、図７の回路構成による
Ｓ６及びＳ７の切換時における過大電圧あるいは過小電
圧の発生を無くすことができた。しかしながら、従来の
図８による電圧発生器にも問題が生じる場合があった。
それは、図９ＥでのｔH の間、出力電圧Ｖｏをコンデン
サＣ１で保持しているが、この間Ｓ８がオフ状態である
からシステムの系はオープン状態になっている。そのた
めに電圧ホールド回路１０の演算増幅器である演算増幅
器２の出力電圧Ｖ１は飽和状態になる。この飽和電圧
は、例えば演算増幅器２の駆動電圧が±１５Ｖのときは
±１３Ｖ程度である。そこで、切換期間ｔH が終了し、
Ｓ８をオンした瞬間の系の出力電圧Ｖｏは、Ｖｏ＝−Ｒ
５・Ｖ１／Ｒ４ の電圧が発生し、これが図１０Ｅに示
すＰのようなスパイク状のノイズＰを発生する。
電圧発生器を用いることにより、図７の回路構成による
Ｓ６及びＳ７の切換時における過大電圧あるいは過小電
圧の発生を無くすことができた。しかしながら、従来の
図８による電圧発生器にも問題が生じる場合があった。
それは、図９ＥでのｔH の間、出力電圧Ｖｏをコンデン
サＣ１で保持しているが、この間Ｓ８がオフ状態である
からシステムの系はオープン状態になっている。そのた
めに電圧ホールド回路１０の演算増幅器である演算増幅
器２の出力電圧Ｖ１は飽和状態になる。この飽和電圧
は、例えば演算増幅器２の駆動電圧が±１５Ｖのときは
±１３Ｖ程度である。そこで、切換期間ｔH が終了し、
Ｓ８をオンした瞬間の系の出力電圧Ｖｏは、Ｖｏ＝−Ｒ
５・Ｖ１／Ｒ４ の電圧が発生し、これが図１０Ｅに示
すＰのようなスパイク状のノイズＰを発生する。
【００１０】スパイク状のノイズＰの大きさは、抵抗Ｒ
４やＲ５と演算増幅器２の飽和電圧Ｖ１の大きさに関係
するが、例えばＲ４が１ｋΩ、Ｒ５が１００Ω、Ｖ１が
１０ＶとするとＶｏに１Ｖ程度のスパイク状のノイズが
発生する。この値は切り換る出力電圧Ｖｏが１Ｖ以上の
ときは、さほど問題にならないが、前述の例のように
０．１Ｖに切り換るときには、１Ｖという１０倍の電圧
のノイズとなり、デバイス等を破損したり種々の支障が
生じる。この発明は、この切換時のスパイク状のノイズ
Ｐを低減することを目的とする。
４やＲ５と演算増幅器２の飽和電圧Ｖ１の大きさに関係
するが、例えばＲ４が１ｋΩ、Ｒ５が１００Ω、Ｖ１が
１０ＶとするとＶｏに１Ｖ程度のスパイク状のノイズが
発生する。この値は切り換る出力電圧Ｖｏが１Ｖ以上の
ときは、さほど問題にならないが、前述の例のように
０．１Ｖに切り換るときには、１Ｖという１０倍の電圧
のノイズとなり、デバイス等を破損したり種々の支障が
生じる。この発明は、この切換時のスパイク状のノイズ
Ｐを低減することを目的とする。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、この発明はＳ８をオフ状態にしたｔH の間はシステ
ム系の出力電圧を保持した状態で、電圧ホールド回路の
演算増幅器の出力電圧Ｖ１の飽和を防止し、出力電圧Ｖ
１を零にするように負帰還回路を演算増幅器の入出力間
に設けるものである。そのために、負帰還回路をスイッ
チＳを介して接続し、ｔH の間このスイッチＳをオン又
はオフにして負帰還回路を構成し、演算増幅器の出力電
圧Ｖ１を零に保持し、電圧ホールド解除後のスパイク電
圧の発生を抑制する。このシステムの構成では各種の回
路構成が考案された。
に、この発明はＳ８をオフ状態にしたｔH の間はシステ
ム系の出力電圧を保持した状態で、電圧ホールド回路の
演算増幅器の出力電圧Ｖ１の飽和を防止し、出力電圧Ｖ
１を零にするように負帰還回路を演算増幅器の入出力間
に設けるものである。そのために、負帰還回路をスイッ
チＳを介して接続し、ｔH の間このスイッチＳをオン又
はオフにして負帰還回路を構成し、演算増幅器の出力電
圧Ｖ１を零に保持し、電圧ホールド解除後のスパイク電
圧の発生を抑制する。このシステムの構成では各種の回
路構成が考案された。
【００１２】この明細書では数種の回路構成を説明し、
解り易いように全て反転増幅器システムで説明する。し
かしながら、非反転増幅器のシステムでも従来技術で容
易に適用でき、この発明は実施例のみでなく、従来技術
による反転増幅器システム及び非反転増幅器システムを
用いた電圧発生器に及ぶものである。
解り易いように全て反転増幅器システムで説明する。し
かしながら、非反転増幅器のシステムでも従来技術で容
易に適用でき、この発明は実施例のみでなく、従来技術
による反転増幅器システム及び非反転増幅器システムを
用いた電圧発生器に及ぶものである。
【００１３】
【発明の実施の形態】発明の実施の形態を実施例に基づ
き図面を参照して説明する。図１に本発明の基本的な一
実施例の構成図を、図２に図１の回路のタイミングチャ
ート図を、図３、図４、図５及び図６に他の実施例を示
す。図７及び図８との同一部分には同一符号を付す。先
ず、図１の構成図について、図２のタイミングチャート
図と共に説明する。
き図面を参照して説明する。図１に本発明の基本的な一
実施例の構成図を、図２に図１の回路のタイミングチャ
ート図を、図３、図４、図５及び図６に他の実施例を示
す。図７及び図８との同一部分には同一符号を付す。先
ず、図１の構成図について、図２のタイミングチャート
図と共に説明する。
【００１４】図１の電圧ホールド回路１０の演算増幅器
２の入出力端子間にＳ（スイッチ）９を介して負帰還回
路１２を接続する。負帰還回路１２は反転増幅器で構成
され、増幅度は数倍から１００倍程度でよい。例えば、
Ｒ６を１ｋΩとし、Ｒ７を５０ｋΩとすると増幅度は５
０倍となる。負帰還回路１２の入力はＳ９を介して演算
増幅器２の出力側に接続される。Ｒ４の前段あるいは後
段のどちらでもよい。負帰還回路１２の出力はダイオー
ドＤ１及びＤ２を介して演算増幅器２の入力側に接続す
る。ダイオードＤ１とＤ２とは極性をそれぞれ逆極性に
して平列に接続する。それぞれの逆極性とはダイオード
電流の順方向と逆方向ともいう。
２の入出力端子間にＳ（スイッチ）９を介して負帰還回
路１２を接続する。負帰還回路１２は反転増幅器で構成
され、増幅度は数倍から１００倍程度でよい。例えば、
Ｒ６を１ｋΩとし、Ｒ７を５０ｋΩとすると増幅度は５
０倍となる。負帰還回路１２の入力はＳ９を介して演算
増幅器２の出力側に接続される。Ｒ４の前段あるいは後
段のどちらでもよい。負帰還回路１２の出力はダイオー
ドＤ１及びＤ２を介して演算増幅器２の入力側に接続す
る。ダイオードＤ１とＤ２とは極性をそれぞれ逆極性に
して平列に接続する。それぞれの逆極性とはダイオード
電流の順方向と逆方向ともいう。
【００１５】切換前（図２Ｈ）の通常状態では、Ｓ８が
オン（図２Ｃ）、Ｓ９はオフ（図２Ｄ）であり、負帰還
回路１２の増幅器４の出力電圧Ｖ２は０Ｖ（図２Ｆ）と
なっている。従って、ダイオードＤ１及びＤ２はオフ状
態であり、Ｓ６がオンのときのシステムの出力電圧Ｖｏ
は、Ｖｏ＝−Ｒ３・Ｅ／Ｒ１ となる。前述の例では、
Ｖｏ＝０．０１Ｖ である。
オン（図２Ｃ）、Ｓ９はオフ（図２Ｄ）であり、負帰還
回路１２の増幅器４の出力電圧Ｖ２は０Ｖ（図２Ｆ）と
なっている。従って、ダイオードＤ１及びＤ２はオフ状
態であり、Ｓ６がオンのときのシステムの出力電圧Ｖｏ
は、Ｖｏ＝−Ｒ３・Ｅ／Ｒ１ となる。前述の例では、
Ｖｏ＝０．０１Ｖ である。
【００１６】切換時ｔH （図２Ｈ）は、先ずＳ８をオフ
にする（図２Ｃ）と、システムの系の出力電圧Ｖｏはコ
ンデンサＣ１にホールドされてＶｏの電圧を出力し続け
（図２Ｇ）、系はオープンになるので演算増幅器２の出
力電圧Ｖ１は飽和しかかる（図２Ｅ）。続いてＳ９をオ
ンにする（図２Ｄ）と負帰還回路１２が作動し始めて増
幅器４の出力電圧Ｖ２が動き、ダイオードＤ１又はＤ２
をオンにする。これにより演算増幅器２に負帰還がかか
りＶ１は再び０Ｖに戻る。その後にＳ６をオフ（図２
Ａ）、Ｓ７をオン（図２Ｂ）にすることにより増幅器２
の入力抵抗を切換え、出力範囲を変更する。
にする（図２Ｃ）と、システムの系の出力電圧Ｖｏはコ
ンデンサＣ１にホールドされてＶｏの電圧を出力し続け
（図２Ｇ）、系はオープンになるので演算増幅器２の出
力電圧Ｖ１は飽和しかかる（図２Ｅ）。続いてＳ９をオ
ンにする（図２Ｄ）と負帰還回路１２が作動し始めて増
幅器４の出力電圧Ｖ２が動き、ダイオードＤ１又はＤ２
をオンにする。これにより演算増幅器２に負帰還がかか
りＶ１は再び０Ｖに戻る。その後にＳ６をオフ（図２
Ａ）、Ｓ７をオン（図２Ｂ）にすることにより増幅器２
の入力抵抗を切換え、出力範囲を変更する。
【００１７】その後にＳ８をオン（図２Ｃ）、Ｓ９をオ
フ（図２Ｄ）にすると、演算増幅器２の出力電圧Ｖ１は
０ＶであるためにＳ８をオンにした瞬間の電圧はほぼ０
Ｖであって、従来の図１０Ｅに示すようなスパイク状の
ノイズＰの発生を防ぎ、システムの系の出力電圧は、Ｖ
ｏ＝−Ｒ３・Ｅ／Ｒ２ で与えられる電圧を出力する
（図２Ｇ）ようになる。前述の例では、Ｖｏ＝０．１Ｖ
に切り換えられる。
フ（図２Ｄ）にすると、演算増幅器２の出力電圧Ｖ１は
０ＶであるためにＳ８をオンにした瞬間の電圧はほぼ０
Ｖであって、従来の図１０Ｅに示すようなスパイク状の
ノイズＰの発生を防ぎ、システムの系の出力電圧は、Ｖ
ｏ＝−Ｒ３・Ｅ／Ｒ２ で与えられる電圧を出力する
（図２Ｇ）ようになる。前述の例では、Ｖｏ＝０．１Ｖ
に切り換えられる。
【００１８】図３は、この電圧ホールド回路１０と負帰
還回路１２とを有してシステム系の最大出力電圧が１０
０Ｖ以上の電圧発生器に適した回路構成である。電圧ホ
ールド回路１０の出力電圧Ｖ３は１０Ｖ程度でよいの
で、電圧ホールド用コンデンサＣ１の耐圧電圧は、数１
０Ｖのものでよい。そして電圧ホールド回路１０の出力
電圧Ｖ３を高電圧演算増幅器１５に入力させる。高電圧
演算増幅器１５の駆動電源は、数１００Ｖ以上であるの
で、ＩＣ（集積回路）は使用できないので、個別のトラ
ンジスタ回路で構成するとよい。そして出力電圧Ｖｏを
初段の演算増幅器２に帰還抵抗Ｒ３で帰還させる回路構
成とする。
還回路１２とを有してシステム系の最大出力電圧が１０
０Ｖ以上の電圧発生器に適した回路構成である。電圧ホ
ールド回路１０の出力電圧Ｖ３は１０Ｖ程度でよいの
で、電圧ホールド用コンデンサＣ１の耐圧電圧は、数１
０Ｖのものでよい。そして電圧ホールド回路１０の出力
電圧Ｖ３を高電圧演算増幅器１５に入力させる。高電圧
演算増幅器１５の駆動電源は、数１００Ｖ以上であるの
で、ＩＣ（集積回路）は使用できないので、個別のトラ
ンジスタ回路で構成するとよい。そして出力電圧Ｖｏを
初段の演算増幅器２に帰還抵抗Ｒ３で帰還させる回路構
成とする。
【００１９】図４の構成は、系の出力電圧の発生範囲切
換を入力抵抗Ｒ１とＲ２とを切換えるのではなく、入力
抵抗はＲ１のみとし、帰還抵抗Ｒ３１とＲ３２とを切換
えるものである。出力電圧Ｖｏは、Ｖｏ＝−Ｒ３１・Ｅ
／Ｒ１ と Ｖｏ＝−Ｒ３２・Ｅ／Ｒ１ との切換えと
なる。この明細書の請求項では、Ｒ３１やＲ３２及び複
数のＲ３ｉを総称してＲ３ということにする。また、負
帰還回路１２をオン・オフさせるスイッチＳ９を演算増
幅器４の帰還抵抗Ｒ７に並列に接続して作動させること
もできる。Ｓ９をオンにすると電圧フォロアとなりダイ
オードＤ１及びＤ２はオフ状態である。Ｓ９をオフにす
ると負帰還回路１２は入力電圧を数１０倍に増幅してＤ
１又はＤ２をオンにし、負帰還回路１２を構成する。
換を入力抵抗Ｒ１とＲ２とを切換えるのではなく、入力
抵抗はＲ１のみとし、帰還抵抗Ｒ３１とＲ３２とを切換
えるものである。出力電圧Ｖｏは、Ｖｏ＝−Ｒ３１・Ｅ
／Ｒ１ と Ｖｏ＝−Ｒ３２・Ｅ／Ｒ１ との切換えと
なる。この明細書の請求項では、Ｒ３１やＲ３２及び複
数のＲ３ｉを総称してＲ３ということにする。また、負
帰還回路１２をオン・オフさせるスイッチＳ９を演算増
幅器４の帰還抵抗Ｒ７に並列に接続して作動させること
もできる。Ｓ９をオンにすると電圧フォロアとなりダイ
オードＤ１及びＤ２はオフ状態である。Ｓ９をオフにす
ると負帰還回路１２は入力電圧を数１０倍に増幅してＤ
１又はＤ２をオンにし、負帰還回路１２を構成する。
【００２０】図５は増幅段を演算増幅器２と演算増幅器
５と演算増幅器３と３段にした例の構成図である。この
場合は、演算増幅器２も演算増幅器５も演算増幅器３も
反転増幅器の構成でよいが、このときは、負帰還回路１
２の演算増幅器４は非反転増幅器の構成となる。電圧ホ
ールド回路１０の演算増幅器は５となる。また、負帰還
回路１２をオン・オフさせるスイッチＳ９を演算増幅器
４の入力端子の接地側に接続して作動させることもでき
る。Ｓ９をオフにすると電圧フォロアとなりダイオード
Ｄ１及びＤ２はオフ状態である。Ｓ９をオンにすると負
帰還回路１２は入力電圧を増幅してＤ１又はＤ２をオン
にし、負帰還回路１２を構成する。
５と演算増幅器３と３段にした例の構成図である。この
場合は、演算増幅器２も演算増幅器５も演算増幅器３も
反転増幅器の構成でよいが、このときは、負帰還回路１
２の演算増幅器４は非反転増幅器の構成となる。電圧ホ
ールド回路１０の演算増幅器は５となる。また、負帰還
回路１２をオン・オフさせるスイッチＳ９を演算増幅器
４の入力端子の接地側に接続して作動させることもでき
る。Ｓ９をオフにすると電圧フォロアとなりダイオード
Ｄ１及びＤ２はオフ状態である。Ｓ９をオンにすると負
帰還回路１２は入力電圧を増幅してＤ１又はＤ２をオン
にし、負帰還回路１２を構成する。
【００２１】図６は、図５の演算増幅器５及び抵抗Ｒ４
をトランジスタＴ１及びＴ２と複数の抵抗で構成される
反転系の電圧−電流変換器に置き換えた例の構成図であ
る。出力は電流であるので抵抗Ｒ４は無い。一般的に増
幅器の設計は、Ｏｐアンプと呼ばれる演算増幅器のＩＣ
で構成するのが容易であり性能もよいが、ＩＣのＯｐア
ンプのみではシステムの構成を満足することができない
ことがあり、このときには個別のトランジスタ回路を用
いて構成する場合が多々ある。その場合でもこの発明は
有効である。
をトランジスタＴ１及びＴ２と複数の抵抗で構成される
反転系の電圧−電流変換器に置き換えた例の構成図であ
る。出力は電流であるので抵抗Ｒ４は無い。一般的に増
幅器の設計は、Ｏｐアンプと呼ばれる演算増幅器のＩＣ
で構成するのが容易であり性能もよいが、ＩＣのＯｐア
ンプのみではシステムの構成を満足することができない
ことがあり、このときには個別のトランジスタ回路を用
いて構成する場合が多々ある。その場合でもこの発明は
有効である。
【００２２】今まで、出力電圧（Ｖｏ）を切り換える複
数のスイッチ（Ｓ６、Ｓ７）及び抵抗（Ｒ１、Ｒ２、Ｒ
３ｉ）を２種類で説明してきたが、これに限るものでな
く、３種類以上の複数のスイッチと抵抗で幅広いレンジ
を切り換えてもよい。
数のスイッチ（Ｓ６、Ｓ７）及び抵抗（Ｒ１、Ｒ２、Ｒ
３ｉ）を２種類で説明してきたが、これに限るものでな
く、３種類以上の複数のスイッチと抵抗で幅広いレンジ
を切り換えてもよい。
【００２３】
【発明の効果】以上詳細に説明したように、この発明は
出力電圧Ｖｏの発生範囲をスイッチで切り換える際に、
システム内の演算増幅器３と電圧ホールド用コンデンサ
Ｃ１と位相補償用抵抗Ｒ５による電圧ホールド回路１０
によって出力電圧Ｖｏの過大電圧や過小電圧の防ぐ電圧
発生器において発生するスパイク状のノイズＰを低減す
ることができた。
出力電圧Ｖｏの発生範囲をスイッチで切り換える際に、
システム内の演算増幅器３と電圧ホールド用コンデンサ
Ｃ１と位相補償用抵抗Ｒ５による電圧ホールド回路１０
によって出力電圧Ｖｏの過大電圧や過小電圧の防ぐ電圧
発生器において発生するスパイク状のノイズＰを低減す
ることができた。
【００２４】その手段として、電圧発生範囲の切換時ｔ
H のみ駆動する負帰還回路１２を電圧ホールド回路１０
の演算増幅器の入出端子間に設けた。それに加えて、こ
の電圧ホールド回路１０を使用し易い電圧で駆動し、後
段に数１００Ｖ以上の高電圧演算増幅器１５を設けて高
電圧の発生範囲を切り換えることもできた。
H のみ駆動する負帰還回路１２を電圧ホールド回路１０
の演算増幅器の入出端子間に設けた。それに加えて、こ
の電圧ホールド回路１０を使用し易い電圧で駆動し、後
段に数１００Ｖ以上の高電圧演算増幅器１５を設けて高
電圧の発生範囲を切り換えることもできた。
【００２５】つまり、１台の電圧発生器で、数ｍＶから
１０００Ｖに及ぶ電圧範囲を過大電圧や過小電圧やスパ
イク状のノイズＰの発生を無くしてレンジ切換ができる
ようになった。よって、この発明の効果は大である。
１０００Ｖに及ぶ電圧範囲を過大電圧や過小電圧やスパ
イク状のノイズＰの発生を無くしてレンジ切換ができる
ようになった。よって、この発明の効果は大である。
【図１】本発明の基本的な一実施例の構成図である。
【図２】図１の回路のタイミングチャート図である。
【図３】本発明の他の実施例の構成図である。
【図４】本発明のその他の一実施例の構成図である。
【図５】本発明のその他の実施例の構成図である。
【図６】本発明のその他の実施例の構成図である。
【図７】従来例の基本的な構成図である。
【図８】従来例の図７の構成を改良した構成図である。
【図９】図８の回路の理想的なタイミングチャート図で
ある。
ある。
【図１０】図８の回路の現実の波形図である。
１ 基準電圧発生器 ２、３、４、５ 演算増幅器 ６、７、８、９ スイッチ １０ 電圧ホールド回路 １１ 出力端子 １２ 負帰還回路 １５ 高電圧演算増幅器 Ｓ スイッチ Ｒ 抵抗 Ｒ１、Ｒ２、Ｒ４、Ｒ６、Ｒ９ 入力抵抗 Ｒ３、Ｒ３１、Ｒ３２、Ｒ７、Ｒ１０ 帰還抵抗 Ｒ５ 位相補償用抵抗 Ｃ１ 電圧ホールド用コンデンサ Ｄ１、Ｄ２ ダイオード
Claims (3)
- 【請求項１】 出力電圧（Ｖｏ）を帰還抵抗（Ｒ３）を
介して初段の演算増幅器（２）の入力端子に帰還するシ
ステム系であって、出力電圧（Ｖｏ）の発生範囲を複数
のスイッチ（Ｓ６、Ｓ７）で切換可能な電圧発生器にお
いて、 電圧発生範囲の切換時（ｔH ）にシステム系のスイッチ
（Ｓ８）をオフにして出力電圧（Ｖｏ）を保持する、演
算増幅器（３）と電圧ホールド用コンデンサ（Ｃ１）と
位相補償用抵抗（Ｒ５）とから成る電圧ホールド回路
（１０）と、 上記電圧ホールド回路（１０）の演算増幅器の入出力端
子間に、電圧発生範囲の切換時（ｔH ）のみ上記電圧ホ
ールド回路（１０）の演算増幅器の出力電圧（Ｖ１）を
零にする負帰還回路（１２）と、 を具備することを特徴とする電圧発生器。 - 【請求項２】 負帰還回路（１２）は、スイッチ（Ｓ
９）、入力抵抗（Ｒ６）、帰還抵抗（Ｒ７）、演算増幅
器（４）及び上記演算増幅器（４）の出力端子と電圧ホ
ールド回路（１０）の演算増幅器の入力端子との間に接
続された１対のそれぞれ逆極性に接続したダイオード
（Ｄ１、Ｄ２）から成り、電圧発生範囲を複数のスイッ
チで切り換える切換時（ｔH ）のみ上記Ｓ９をオンする
ことにより増幅度をもたせた負帰還回路を構成し、切換
時（ｔH ）以外の通常時はＳ９をオフすることにより電
圧フォロア回路となり上記ダイオード（Ｄ１）及びダイ
オード（Ｄ２）を共にオフ状態にしている負帰還回路
（１２）であることを特徴とする請求項１記載の電圧発
生器。 - 【請求項３】 請求項１又は２記載の電圧発生器におい
て、電圧ホールド回路（１０）の後段に数１００Ｖ以上
の高電圧演算増幅器（１５）を設け、上記高電圧演算増
幅器（１５）の出力電圧（Ｖｏ）を帰還抵抗（Ｒ３）を
介して演算増幅器（２）の入力端子に帰還することを特
徴とする電圧発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12060097A JP3774031B2 (ja) | 1997-05-12 | 1997-05-12 | 電圧発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12060097A JP3774031B2 (ja) | 1997-05-12 | 1997-05-12 | 電圧発生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10313221A true JPH10313221A (ja) | 1998-11-24 |
| JP3774031B2 JP3774031B2 (ja) | 2006-05-10 |
Family
ID=14790278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12060097A Expired - Fee Related JP3774031B2 (ja) | 1997-05-12 | 1997-05-12 | 電圧発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3774031B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019193789A1 (ja) * | 2018-04-04 | 2019-10-10 | ソニーセミコンダクタソリューションズ株式会社 | サンプリング回路および電子機器 |
-
1997
- 1997-05-12 JP JP12060097A patent/JP3774031B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019193789A1 (ja) * | 2018-04-04 | 2019-10-10 | ソニーセミコンダクタソリューションズ株式会社 | サンプリング回路および電子機器 |
| US11043957B2 (en) | 2018-04-04 | 2021-06-22 | Sony Semiconductor Solutions Corporation | Sampling circuit and electronic equipment |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3774031B2 (ja) | 2006-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6300828B1 (en) | Switchless high efficiency amplifier | |
| EP4657441A3 (en) | Stage and emission control driver having the same | |
| US12009749B2 (en) | Smart power stage circuit of power converter and current monitoring circuit thereof | |
| US7116168B2 (en) | Power multiplier system and method | |
| JPH0627157A (ja) | 誘導性負荷の電流検出回路 | |
| JPH10313221A (ja) | 電圧発生器 | |
| EP0994564A1 (en) | Inverter circuit with duty cycle control | |
| AU720913B2 (en) | Circuit arrangement for driving a pulse output stage | |
| JPH1079630A (ja) | 電源回路 | |
| JP2569807B2 (ja) | プリチヤージ回路 | |
| JP2001156552A (ja) | 伝送経路切替回路 | |
| US12483127B2 (en) | Power supply modulator and power supply modulation type amplifier | |
| JP4163877B2 (ja) | トーテムポール型プッシュプル増幅器 | |
| JPH0349419A (ja) | スイッチ回路 | |
| JPH0629161U (ja) | レーザダイオード駆動回路 | |
| JPS61142991A (ja) | モ−タ駆動回路 | |
| KR910001076Y1 (ko) | 팝잡음이 제거되는 직류앰프회로 | |
| US6731141B1 (en) | Low supply voltage line driver | |
| JP3947896B2 (ja) | スイッチトキャパシタ回路 | |
| JP2549477Y2 (ja) | グリッドパルス電源 | |
| JPS62142343A (ja) | 半導体集積回路装置 | |
| JP2982256B2 (ja) | 波形補正回路 | |
| JPH0832368A (ja) | 電力増幅回路 | |
| US20040246020A1 (en) | Differential circuit with current overshoot suppression | |
| JPH11330925A (ja) | 電流パルス発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20051014 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060124 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20060216 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |