JPH10313323A - パケットスイッチング装置及びこれを用いたパケットスイッチングシステム - Google Patents

パケットスイッチング装置及びこれを用いたパケットスイッチングシステム

Info

Publication number
JPH10313323A
JPH10313323A JP35207797A JP35207797A JPH10313323A JP H10313323 A JPH10313323 A JP H10313323A JP 35207797 A JP35207797 A JP 35207797A JP 35207797 A JP35207797 A JP 35207797A JP H10313323 A JPH10313323 A JP H10313323A
Authority
JP
Japan
Prior art keywords
input
output
cell
link
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP35207797A
Other languages
English (en)
Inventor
Geun-Bae Kim
根 培 金
S Min Poll
エス ミン ポル
Wai Tan Pita
ワイ タン ピタ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Electronics and Telecommunications Research Institute ETRI
University of Washington
Washington University in St Louis WUSTL
Original Assignee
Electronics and Telecommunications Research Institute ETRI
University of Washington
Washington University in St Louis WUSTL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Electronics and Telecommunications Research Institute ETRI, University of Washington, Washington University in St Louis WUSTL filed Critical Electronics and Telecommunications Research Institute ETRI
Publication of JPH10313323A publication Critical patent/JPH10313323A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/02—Topology update or discovery
    • H04L45/08—Learning-based routing, e.g. using neural networks or artificial intelligence
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H04L49/1553—Interconnection of ATM switching modules, e.g. ATM switching fabrics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/20—Support for services
    • H04L49/201—Multicast operation; Broadcast operation
    • H04L49/203—ATM switching fabrics with multicast or broadcast capabilities
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric
    • H04L49/256—Routing or path finding in ATM switching fabrics
    • H04L49/258—Grouping
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
    • H04L49/309—Header conversion, routing tables or routing tags
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/565—Sequence integrity
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5651—Priority, marking, classes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5672—Multiplexing, e.g. coding, scrambling
    • H04L2012/5674—Synchronisation, timing recovery or alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Artificial Intelligence (AREA)
  • Evolutionary Computation (AREA)
  • Medical Informatics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】 【課題】 パケットスイッチング装置およびこれを利用
したパケットスイッチングシステムにおいて、入／出力
ポート間の関係が物理的、論理的に多対多の概念を有す
るようにしてスイッチのセル処理能力を向上させる。 【解決手段】 グルーピングされた出力ポートのアドレ
ス情報を提供する手段と、複数の再循環経路を通じて再
循環されたセルと外部から新たに入力されるセルとを入
力に受け入れ、出力グループのアドレスと入力されたセ
ルの目的先アドレスとが同一の場合に出力リンクを割り
当てし、出力リンクを割り当てられなかったセルは、複
数個の迂回リンクを通じて出力するルーティング(Routi
ng) 手段と、前記複数個の迂回リンクを通じて入力され
たセル中再循環経路数だけ選別して再循環出力リンクを
通じて出力する手段とおよび再循環出力リンクを通じて
入力された再循環されるセルの同期を合わせて前記ルー
ティング手段に出力する手段とを備える。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、広帯域綜合情報通
信網(B-ISDN)の環境構築の根幹となる固定長パケットス
イッチングス装置である非同期伝達モード(ATM) スイッ
チング装置、並びにこれを用いたパケットスイッチング
システムに関し、特に入／出力ポート間の関係が物理
的、論理的に多対多の概念を有するマルチチャンネルス
イッチ構造を有することによって、スイッチのセル処理
能力が向上されることができるマルチチャンネル/ マル
チキャストスイッチング機能を有するパケットスイッチ
ング装置と、このような特性を有するスイッチ装置を単
位スイッチに利用して多段接続網に拡張させたスイッチ
ングシステムに関する。
【０００２】
【従来の技術】広帯域綜合情報通信網(B-ISDN)構築の根
幹となる技術は、固定長パケット単位の伝送と交換を行
うATM 技術である。特に、通信網装置構成が核心となる
スイッチングシステムは、ATM スイッチング方式に基づ
いて構成されるべきである。このような目的に応じて現
在までATM スイッチ構造に関する多くの研究が進行され
たし、提案されてきたスイッチ構造中の一部分は商用化
して販売されている。
【０００３】広帯域綜合情報通信網(B-ISDN)の構築によ
って受容されるべきリンクの速度はとても多様であり、
特に、高速化の特徴を著しく有している。初期のB-ISDN
構築の基本速度は、STM(Synchronous Transfer Mode)-1
級である155Mbps とSTM-4 級である622Mbps 程度であっ
たが、近来には、超高速伝達網(Gigabit Transport Net
wrok) の必要性等に応じて2.5Gbps、 10Gbps、甚だしく
は、100Gbps のチャンネル速度が要求されている。この
ような高速化の特徴と共により経済的なサービス網の構
築等を理由として、DAVIC(Digital Audio and Video In
terantional Council)等では25Mbps、51Mbps等より低速
のリンクをATM システムに受容しようとしている。
【０００４】従って、将来要求されるATM スイッチング
システムは、前記の多様なチャンネル速度を効果的に受
容することができるスイッチング方式が要求されてい
る。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
スイッチング方式の大部分は、スイッチネットワーク(N
etwork) の入／出力ポートの関係が１対１の概念を有す
る単一(Single)チャンネルスイッチング方式である。
【０００６】即ち、単一(Single)チャンネルスイッチン
グ方式は、出力ポートが物理的／論理的に一つのリンク
を有することを意味し、従って、スイッチネットワーク
内の帯域幅の割り付けとルーティング経路決定作業等が
個々のポートで独立的に処理される。
【０００７】従って、基本速度Ｖを有するスイッチネッ
トワークを用いてＮ×Ｖの速度を有する入／出力リンク
に関するスイッチングサービスを提供するためには、各
仮想連結(Vitrual Connection)別にセルの分散がないよ
うに、同じ物理的リンクを用いるようにするための多重
化と逆多重化装置が追加的に必要である。
【０００８】このような理由によってシステムの構成が
複雑になり、実現に所要される経費が高くなるという問
題点がある。
【０００９】このような単一チャンネルスイッチング方
式とは異なって、マルチチャンネルスイッチング方式(M
ulti-channel Switching) は、入／出力ポートの関係が
多対多の概念として構成され、複数個の入／出力リンク
が一つのグループに構成されて論理的には一つのポート
のようにスイッチングサービスを行う。
【００１０】即ち、入力されるセルは、論理的に同じグ
ループ内のどのポートを通じてもルーティング経路を与
えられることができるので、経路の設定においてより多
くの機会を有すると共に一つの論理的ポートに属した複
数個のリンクの総帯域幅を最大限共有して用いることが
できるので、システムの可用帯域幅を効果的に用いるこ
とができ、ATM トラフィックのバスト特性をよく受容し
てセルの損失特性を強化させることができる。
【００１１】以上のようなマルチチャンネルスイッチン
グ特性を用いて、システムはそれぞれ異なる速度が要求
される入／出力リンクを一つのスイッチネットワークを
通じて同時に受容することができ、このとき、単純機能
を有する時間分割多重化／逆多重化装置だけが必要とさ
れ、システムの構成が容易で実現に所要とされる経費が
節減できる特性を有する。
【００１２】前記の必要性に応じて近年幾つかのマルチ
チャンネルスイッチング機能を提供するスイッチング方
式が提案されたことがある。しかし、マルチチャンネル
スイッチングを提供することにおいて、重要な動作特性
中の一つであるセルの順序保存方式が明確でないし、非
効率的だという問題点がある。
【００１３】スイッチングシステムは、入力されるセル
の順序を保存することが基本機能の中でも重要な特性中
の一つである。従って、もし、スイッチ網の自体でセル
の順序が保存できないならば、システム次元におけるセ
ル順序の保存のための複雑な付加機能が必要となり、甚
だしくは、サービス終端点(End Point) からさらにセル
の順序を調節する機能が付加的に要求されることもあ
る。
【００１４】特に、マルチチャンネルスイッチング方式
においては、このような機能がさらに重要な機能として
はたらくため、一つの入力リンクを通じて入力されるセ
ル間の順序と、複数個の入力リンクに分散して入力され
る一つの仮想経路に属したセル間の入力順序を複数の出
力リンクで構成されたグループ化されたポートへ出力す
る時の順序がそのまま維持されなければならない。
【００１５】しかしながら、従来のマルチチャンネルス
イッチング方式は、このようなセルの順序保存がスイッ
チ網から提供されないで、セルの有料負荷(Payload) に
順序情報を追加してサービスの終端点に伝達した後、サ
ービス終端点でバッファ−メカニズムを用いて、また、
セルの順序を調整する方式を前提としている。
【００１６】従って、サービスの両終端点は、セル順序
保全のための特別なプロトコルを有するべきであり、プ
ロトコルの一致性が保障されるべきである。かつ、セル
の有料負荷(Payload) に順序情報を追加させることによ
ってセルの伝送効率を低下させる短所を有している。
【００１７】なお、マルチキャスティングサービスを提
供するためにスイッチングネットワークは、セルの複写
(copy)機能が必要である。従来の空間分割スイッチ(Spa
ce Division Switch) のうち多くのスイッチ(sms) 構造
上、セルの複写と複写されたセルの出力ポート(fh)のル
ーティングを別途のネットワークで処理している。即
ち、所望のポート数だけセルを一旦複写した後、複写し
たセルに対してそれぞれルーティングネットワークを通
じて経路を提供する方式が用いられている。
【００１８】このような動作のためには、複写ネットワ
ークは複写を所望する量（Fanout数）に関する情報によ
り任意の複数個の出力ポートでセルを複写するようにな
り、複数のポートとして分散されて出力されるそれぞれ
のセルに対してセルが最終的に出力されるべき出力ポー
ト情報によってルーティングネットワークは経路を割り
当てしなければならない。ここで問題となることは、マ
ルチキャスティングサービスのために複写ネットワーク
とルーティングネットワークとの二つのネットワークが
必要だということと、通常二つのネットワークの間に大
容量のルックアップテーブル(Look-up Table) の構成が
不可避だということである。
【００１９】即ち、複写ネットワークは、複写されるべ
きの数字の情報だけを用いてセルの複写を行ない、複写
されたセルは、複写ネットワークの出力ポートに出力さ
れることにおいて、一つの仮想経路に属するセルに対し
て固定の出力ポートが割り当てられることではなく、毎
セル時間ごとに任意のポートとして出力される。
【００２０】従って、複写ネットワークの出力ポートに
は、出力されるセルに含めている固有の情報（例：シス
テム内で唯一の値として割り当てられる連結番号、即ち
連結識別子番号等）を用いてまた該セルがルーティング
網のどの出力ポートに出力されるべきかを求めるための
テーブルの構成が必要である。つまり、複写されたセル
が複写ネットワークのどの出力ポートに出力されるかま
えもってわかることができないので、複写網の各出力ポ
ートにはルーティングテーブルが構成されるべきであ
り、テーブル毎に同一のルーティング経路情報が重複さ
れて存在するべきである。
【００２１】このような動作および構成によって全体の
スイッチングシステムの構成が複雑になり、特に、入力
リンク別に支援するべきの仮想経路の数字が多い場合に
は、テーブルの大きさが大容量となるべきである。この
ような現状は、システム入出力リンクの速度が622Mbps、
2.5Gbps等より高速化されることにつれて支援するべき
仮想経路の数字が幾何級数的に増加されるので、システ
ム実現経費を増加させるだけでなく高速のテーブルアク
セス自体の実現が容易でないという問題点がある。
【００２２】通常、スイッチネットワークの容量の拡張
は、適切な規模の単位スイッチを多段網(Multistage In
terconnection Network)と構成して拡張する方法を使用
しているし、多段網の形態はバンヤン網(Banyan Networ
k)の形態、クロス網(Clos Network)の形態等多様性を見
せている。しかし、このような構造等の特徴は段間の連
結チャンネルを単一チャンネルスイッチング方式を用い
るということである。即ち、段間に構成されているリン
クは、複数としても一つの仮想連結(Virtual Connectio
n)に属したセル等に対しては、たった一つの物理的経路
だけを提供する。
【００２３】これによって全体システムの次元から見れ
ば、一つの仮想連結要請がある場合、段間に構成されて
いる全てのリンクの可能帯域幅を調べ、最も適切なリン
クをルーティング経路として割り当てるべきである。
【００２４】従って、もし段間リンクに残っている帯域
幅の総量は新たな連結要請を受容できるとしても、個々
のリンクに残っている帯域幅が不充分であれば、新たな
連結要請を拒否しなければならないので、システムの資
源を最大限活用しているとは見ることができない。
【００２５】本発明は、このような点に鑑み前記課題を
解決し、スイッチの入／出力ポートの関係を多対多の概
念、即ちマルチチャンネル機能を有するようにし、スイ
ッチの基本速度であるＶを超過する入／出力リンクに関
する受容が効果的（Super-Rateスイッチング機能）であ
り、リンクのグループ単位受容リンクの数字を動的に構
成するようにし、それぞれ異なる速度を有するリンク等
を一つのスイッチ網を通じて受容することによって（Mu
lti-Rateスイッチング機能）、スイッチング装置のサー
ビス受容能力を向上させることを目的とする。
【００２６】また、本発明の目的は、マルチキャスティ
ング機能を提供するためのセルの複写機能の受容および
セルの複写機能とルーティング機能とを一つのネットワ
ークで同時に処理することによって、スイッチング装置
の構成に必要とされるネットワークの種類を縮小させる
と共に、従来のスイッチング装置のように複写ネットワ
ークとルーティングネットワークの間に要求される制御
が複雑で大容量の構成を排除させることにある。
【００２７】また、本発明の目的は、同一出力ポートグ
ループに対する競争から落とされたセル等を効果的にま
とめて、再びルーティングネットワークに再循環(Re-ci
rculation)させてセルの損失を最少化することにある。
【００２８】また、本発明の目的は、マルチチャンネル
スイッチング機能の提供およびセルの再循環動作過程に
おいて、セル順序の維持、即ち同一のリンクを通じて入
力されるセル間および一つのグループリンクに属して分
散して入力されるセル間の順序が、あらゆる動作の過程
においてそのまま維持されるようにすることにある。
【００２９】また、本発明の目的は、単位スイッチを基
本スイッチとしてスイッチング装置の規模を拡張するこ
とにおいて、主として使われることが多段網構造であ
り、このような多段網構造において、各段別単位スイッ
チをマルチチャンネルスイッチで構成することによっ
て、スイッチング装置から帯域幅調べによる経路割り当
て動作を簡単とすると共に、段間に繋がっているリンク
の帯域幅を一つの統合帯域幅と看做して処理することに
よって、スイッチのセル処理能力を最大化することにあ
る。
【００３０】さらに、本発明の目的は、ルーティングネ
ットワークと再循環経路提供のための集線ネットワーク
を単純な２×２スイッチ素子を使用し、クロスバー(Cro
ssbar)網の特性である列(Column)と行(Row) だけで構成
されるパターン連結特性を用いて、スイッチング装置の
集積化時内部パターンのルーティングを単純にして実現
を容易にすることにある。
【００３１】
【課題を解決するための手段】前記目的を達するため、
本発明のパケットスイッチング装置は、グルーピングさ
れた出力ポートのアドレス情報を提供する出力グループ
アドレス発生手段と、複数の再循環経路を通じて再循環
されて入力されるセル等と、新たに入力されるセル等を
入力ポートに受け入れ、前記出力グループアドレス発生
手段から入力された各出力ポート別出力グループアドレ
スと、前記各入力ポート別に入力されたセルのルーティ
ングクダに設定された目的先アドレスとが同一の場合、
再循環されたセルを優先として出力リンクを割り当て
し、出力リンクを割り当てられなかったセルは、複数個
の迂回リンクを通じて出力するルーティング手段と、前
記複数個の迂回リンクを通じて前記ルーティング手段か
ら入力されたセルの中、再循環経路数のセルだけを選別
して再循環出力リンクを通じて出力する再循環経路設定
手段と、および前記再循環出力リンクを通じて前記再循
環経路設定手段から再循環されるセルを入力に受け入れ
再循環されるセルとルーティング手段に新たに入力され
るセルとの間の時間的同期を合わせて前記ルーティング
手段に再載循させるセルを出力する同期化手段とを備え
ることを特徴とする。
【００３２】また、前記出力グループアドレス発生手段
は、スイッチの出力ポート数が任意の自然数Ｎ個である
場合、前記Ｎ個のアドレス送出ロジックを備え、前記各
アドレス送出ロジックから送出される出力ポートアドレ
スは前記Ｎ個のビットに構成され、各ビットがそれぞれ
の出力ポートと連関のあるビットアドレシング手段を使
用し、前記Ｎ個のアドレス送出ロジックは、同一の目的
先アドレス情報を同時に１個からＮ個まで送出すること
ができ、前記各アドレス送出ロジックのアドレス情報
は、システムから要求される出力ポート構成によって動
的に任意のアドレス情報に変換されるように構成したこ
とを特徴とする。
【００３３】また、前記ルーティング手段は、同時に複
数の目的先アドレス情報を有することができる入力され
たセルの目的先アドレスを前記出力グループアドレス発
生手段から送出される出力ポートアドレスと比較して、
アドレスが一致し複数個の出力ポートに一つの入力セル
を同時に出力するマルチキャスティング機能と、前記出
力グループアドレス発生手段から送出されるアドレス情
報の中、同一のアドレス情報が任意の自然数ｎ個である
場合、入力されるセル中同一目的先アドレス情報を有す
るセル中、最大ｎ個まで同時に出力するマルチチャンネ
ル機能を備えることを特徴とする。
【００３４】また、前記ルーティング手段は、複数個の
スイッチング素子を用いてクロスバー網に構成して、各
行、各列の複数個のスイッチング素子は、各行と接続さ
れている複数の入力ポートからセルを入力に受け入れ、
各列と接続されている前記出力グループアドレス発生手
段から入力された各出力ポート別アドレスを各入力セル
の目的先アドレスと比較して、アドレスが同一であり、
上行のスイッチング素子から出力リンクが既に割り当て
られない状態であれば入力セルに対して出力リンクを割
り当てした後、入力セルに付加されたルーティングタグ
の目的先アドレスから割り当てられた出力リンクに当た
る目的先アドレスを修正して割り当てられた出力リンク
を通じて出力ポートにセルを出力すると同時に迂回リン
クに出力し、前記迂回リンクに出力されるセルは、目的
の複数の出力ポートに対して全部出力リンクを割り当て
られると、目的先アドレスをヌル(Null)値とし、複数の
出力ポート中出力リンクを割り当てられなかった出力ポ
ートが残れば、残余出力ポートに対する目的先アドレス
情報のみ有するように変形されて迂回リンクに送出する
ように構成したことを特徴とする。
【００３５】また、前記スイッチング素子は、前記出力
グループアドレス発生手段から出力ポートアドレスを入
力に受け入れ、上行の前記スイッチング素子から経路が
設定されないで、入力されたセルの目的先アドレスと前
記出力ポートとが同一の場合連結識別子を任意の値で設
定し、経路設定状態を任意の値で設定して下行の前記ス
イッチング素子に出力し、入力されたセルのルーティン
グタグを修正して次の列の前記スイッチング素子へ出力
し、上行の前記スイッチング素子で既に経路が設定され
ているとか、あるいは入力されたセルの目的先アドレス
と前記出力ポートのアドレスが同一でない場合には、経
路設定状態情報と入力セルのルーティングタグを変化な
しにそのまま出力するように構成したことを特徴とす
る。
【００３６】また、前記再循環経路設定手段は、前記複
数個の迂回リンクを通じて前記ルーティング手段から入
力されたセルのルーティングタグの値がヌルの値であれ
ばフラッグを任意の第１の値と設定し、前記入力された
セルのルーティングタグに任意の目的先アドレスが設定
された場合にはフラッグを任意の第２の値で設定する割
り当てセルフラッグ発生手段と、前記割り当てセルフラ
ッグ発生手段から入力されたフラッグが前記任意の第１
の値であれば再循環出力リンクを設定しないで、入力さ
れたフラッグが前記任意の第２の値であれば上行で再循
環出力リンクが設定されない場合に再循環出力リンクを
設定する再循環経路比較手段とを備えることを特徴とす
る。
【００３７】また、前記再循環経路比較手段は、複数個
のスイッチング素子を用いて変形されたクロスバーネッ
トワーク形態を有し、前記割り当てセルフラッグ発生手
段からの各入力が各行の左側から入力し、行の右端は再
循環経路と連結し、総行の数が任意の自然数Ｍであり、
再循環経路の数がＲであり、スイッチの入力ポートの数
がＮであれば、総Ｎ×Ｒ個のスイッチ素子でネットワー
クを構成するが、前記各行、列のスイッチ素子は前記割
り当てセルフラッグ発生手段から入力されたフラッグが
前記任意の第２の値であり、上行の前記スイッチング素
子から該再循環出力リンクを設定していなければ前記再
循環出力リンクを割り当てし、経路設定状態情報を変更
して下行の前記スイッチング素子に出力し、フラッグ値
を前記任意の第１の値に変更して次の列の前記スイッチ
ング素子に出力するように構成したことを特徴とする。
【００３８】また、前記同期化手段から出力された再循
環セルを前記ルーティング手段の上行の入力ポートに入
力させ、新たに入力されるセルを前記ルーティング手段
の下行の入力ポートに入力するようにし、前記再循環さ
れたセルが前記新たに入力されたセルに比べて優先的に
前記ルーティング手段から出力リンクを割り当てられる
ように構成したことを特徴とする。
【００３９】また、前記パケットスイッチング装置を用
いたパケットスイッチングシステムは、各入力ポートの
最大処理速度が任意の速度Ｖであるスイッチネットワー
クを備え、最大入力速度が前記任意の速度Ｖである複数
の入力ポートと、最大出力速度が前記任意の速度Ｖ以上
である一つの出力ポートとを有し、各入力に対して均等
なサービス時間を提供する時間分割多重化手段を前記ス
イッチネットワークの複数の出力ポートに連結し、最大
入力速度が前記任意の速度Ｖ以上である一つの入力ポー
トと最大出力速度が前記任意の速度Ｖである複数の出力
ポートとを有し、各出力ポートに対するサービス時間の
均等な特性を有する時間分割逆多重化手段が前記スイッ
チネットワークの複数の入力ポートと連結されるが、前
記スイッチネットワークは、グルーピングされた出力ポ
ートのアドレス情報を提供する出力グループアドレス発
生手段と、再循環経路を通じて再循環されて入力される
セルと新たに入力されるセルを入力に受け入れ、前記出
力グループアドレス発生手段から入力された各出力ポー
ト別アドレスと、前記各ポート別に入力されたセルのル
ーティングタグに設定された目的先アドレスとが同一の
場合、再循環されたセルを優先として出力リンクを割り
当てし、出力リンクを割り当てられなかったセルは、複
数個の迂回リンクを通じて出力するルーティング手段
と、前記複数個の迂回リンクを通じて前記ルーティング
手段から入力されたセル中、再循環経路数のセルを選別
して、再循環リンクを通じて出力する再循環経路設定手
段と、前記再循環経路設定手段から再循環されるセルを
入力に受け入れ、再循環されるセルと前記ルーティング
手段に新たに入力されるセル間の時間的同期を合わせ
て、前記ルーティング手段に再循環されるセルを出力す
る同期化手段を備えて入／出力速度が任意の速度Ｖ以上
である入／出力リンクに対するスイッチング機能を行う
ことを特徴とする。
【００４０】また、前記パケットスイッチング装置を用
いたパケットスイッチングシステムは、単位スイッチン
グ機能を行うスイッチネットワークと、前記スイッチネ
ットワーク複数個を用いて多段接続網と構成し、段間に
属した前記各単位スイッチ間の連結リンクを複数個に構
成し、前段に属した前記単位スイッチの複数個の出力リ
ンクに対して同一のアドレスを割り当てし、前記複数個
のリンクを一つの論理的グループに構成し、一つの入力
リンクを通じて前記単位スイッチに入力される複数個の
入力セルが毎セル伝送時間ごとに前記複数個で構成され
た出力リンク中のいずれの所にも出力され、後段の前記
単位スイッチに入力されるように構成されるが、前記ス
イッチネットワークは、グルーピングされた出力ポート
のアドレス情報を提供する出力グループアドレス発生手
段と、再循環経路を通じて再循環されて入力するセルと
新しく入力するセルとを入力に受け入れ、前記出力グル
ープアドレス発生手段から入力された各出力ポート別ア
ドレスと、前記各ポート別に入力されたセルのルーティ
ングタグに設定された目的先アドレスとが同一の場合、
再循環されたセルを優先として出力リンクを割り当て
し、出力リンクを割り当てられなかったセルは、複数個
の迂回リンクを通じて出力するルーティング手段と、前
記複数個の迂回リンクを通じて前記ルーティング手段か
ら入力されたセル中、再循環経路数のセルを選別して再
循環リンクを通じて出力する再循環経路設定手段、およ
び前記再循環リンクを通じて前記再循環経路設定手段か
ら再循環されるセルを入力に受け入れ、再循環されるセ
ルと前記ルーティング手段に新たに入力されるセル間の
時間的同期を合わせて、前記ルーティング手段に再循環
されるセルを出力する同期化手段とを備えることを特徴
とする。
【００４１】
【発明の実施の形態】以下、添附された図面を参照して
本発明の一実施の形態を詳細に説明することにする。図
１は、本発明に従うマルチチャンネル／マルチキャスト
スイッチング装置のスイッチネットワーク(Switch Netw
ork)１のブロック構成図を示している。
【００４２】マルチチャンネル機能とマルチキャスティ
ング機能とを同時に与えながら、高い性能を保障するた
めに、本発明はマルチチャンネルスイッチングとマルチ
キャスティングスイッチング機能を提供するルーティン
グネットワーク(MMRN:Multi-channel/Multicast Routin
g Network)（ルーティング手段）２と、同一出力ポート
に対する競争で落とされたセルだけを対象にして、その
うち、制限された再循環経路数ほどのセルだけを選別す
る機能を提供する再循環経路集線ネットワーク(RPCN:Re
-circulation Path Concentration Network)（再循環経
路設定手段）３と、前記再循環経路集線ネットワーク(R
PCN)３を通じて選別されたセルを再びルーティングネッ
トワークの入力に再循環させるための再循環出力リンク
４と、前記再循環出力リンク４を通じて再循環されるセ
ルとルーティングネットワークに新たに入力されるセル
との時間的同期を提供する同期ロジック部（同期化手
段）５、およびグルーピングされた出力ポートのアドレ
ス情報を提供する出力グループアドレス発生部(OGAB:Ou
tput Group Address Broadcastor) （出力グループアド
レス発生手段）６とを備える。
【００４３】前記のようになされた本発明の大略的な動
作を説明すれば次のようになる。出力グループアドレス
発生手段６は、システム初期化時、またはサービスのう
ちシステム制御部から入力に受け入れた出力ポートグル
ーピングアドレス情報をマルチチャンネル／マルチキャ
ストルーティングネットワーク２に入力する。前記入力
されたアドレス情報は、マルチチャンネル／マルチキャ
ストルーティングネットワーク２内で入力されるセルの
目的先出力ポートへのルーティング経路決定のために、
入力セルの目的先アドレスと比較することに用いられ
る。
【００４４】入力リンク７を通じて入力されるセルと、
再循環入力リンク８を通じて入力されるセルとは、マル
チチャンネル／マルチキャストルーティングネットワー
ク２において、自分の該目的先アドレスと出力グループ
アドレス発生手段６からの出力ポートグルーピングアド
レスとの比較過程により、出力リンク９を通じた出力ポ
ートへの経路、もしくは迂回リンク１０を通じた再循環
経路集線ネットワーク３への経路を割り当てられる。
【００４５】出力ポートへの経路を割り当てられたセル
は、直ちに出力リンク９を通じて出力されるが、迂回リ
ンク１０への経路を割り当てられたセルは、再循環経路
集線ネットワーク３に入力され、再循環経路集線ネット
ワーク３で制限されたリンクの数字であるＲ個のセルだ
けが選別されて再循環出力リンク４を通じて同期ロジッ
ク部５に入力され、同期ロジック部５は、再循環出力リ
ンクを通じて入力されたセルが新たに入力リンク７を通
じて入力されるセルと同期がなされるように時間差を調
整する機能を提供する。時間差が調整された再循環セル
は、再循環入力リンク８を経由して再びマルチチャンネ
ル／マルチキャストルーティングネットワーク２に新た
にスイッチング装置に入力されるセルと同時に入力され
て前記の動作過程を繰り返すことになる。
【００４６】即ち、本発明は外部的にはＮ個の入力ポー
トを有するスイッチであるが、内部的にはＲ個のセルに
該当する共有メモリー(Shared Memory) の特性を有する
ルーティングスイッチと構成され、マルチチャンネル／
マルチキャストルーティングネットワーク２の総入力は
Ｎ＋Ｒ＝Ｍとなる。
【００４７】このＭ個のセル中最大Ｎ個のセルだけが出
力ポートへのスイッチング経路が提供されて出力し、経
路を割り当てられなかったセルは、迂回リンク１０を通
じて再循環経路集線ネットワーク３に入力され、このう
ちＲ個のセルだけが選別されて同期化過程を経って、再
びマルチチャンネル／マルチキャストルーティングネッ
トワーク２に入力され、新たに入力されるセルとまた出
力ポートへの経路割り当ての競争をするようになる。
【００４８】図２は、本発明に従うマルチチャンネル／
マルチキャストルーティングネットワーク２の動作を説
明するための図面である。
【００４９】マルチチャンネル／マルチキャストルーテ
ィングネットワーク２は、Ｍ個の入力リンクとＮ個の出
力ポートへの出力リンク９およびＭ個の迂回リンク(Byp
assLink) １０を入／出力リンクとして有する。
【００５０】マルチチャンネル／マルチキャストルーテ
ィングネットワーク２は２×２の動作特性を有するスイ
ッチ素子１１と構成されたクロスバー(Crossbar)ネット
ワーク形態を基本としている。即ち、マルチチャンネル
／マルチキャストルーティングネットワーク２は、Ｍ×
Ｎ個のスイッチ素子で構成されている。
【００５１】マルチチャンネル／マルチキャストルーテ
ィングネットワーク２におけるマルチチャンネルおよび
マルチキャスティングスイッチング動作過程を説明すれ
ば次のようになる。
【００５２】まず、出力ポートアドレス先の情報を提供
する出力グループアドレス発生手段６は、総計Ｎ個のグ
ルーピングアドレス先情報１２を有しており、システム
の要求事項により設定されたチャンネルグルーピング情
報を提供する。
【００５３】図２では、出力ポート１が３個の物理的リ
ンクで構成されていることを例として示している。即
ち、入力セル中、出力先のアドレスが１であるセルは最
大３個まで同時に経路を提供できることを意味する。こ
こで一つの出力先アドレスに対するグルーピングリンク
の個数Ｇの条件は１≦Ｇｉ≦Ｎであり、各Ｇｉ（但し、
１≦ｉ≦Ｎ）の和はＮを超過することができない。即
ち、一つの論理的出力リンクは物理的には１からＮ個の
物理的なリンクで構成される。
【００５４】このような出力ポートチャンネルグルーピ
ングアドレス情報は、各列(Column)別に構成されている
アドレス伝達経路１３を通じて同一列内のあらゆるスイ
ッチ素子に伝達される。
【００５５】図２において、マルチチャンネル／マルチ
キャストルーティングネットワーク２内の１番目の列は
出力ポートアドレス０に対する情報を入力に受け入れ、
２番目の列から４番目の列までは出力ポートアドレス１
に対する情報を入力に受け入れ、５番目の列は出力ポー
トアドレス３に対する情報を入力に受け入れる。
【００５６】Ｍ個の入力リンクを通じて入力される入力
セル１４は、５３バイトのＡＴＭセルの前段にルーティ
ングタグ(Routing Tag) 領域が追加された形態で入力さ
れ、このルーティングタグはマルチキャスティングのた
めの複数個の出力ポートアドレス先情報を含む。複数個
の出力ポートを制限されたビット数を有するルーティン
グタグ内に表現するために、出力ポート別にビットを一
つずつ割り当てるビットアドレシング(Bit Addressing)
方式を用いる。
【００５７】その例としてスイッチの大きさが８×８で
ある場合、出力０、１、４が要求されるセルのルーティ
ングタグは、「０００１００１１」と表現することがで
きる。例において、最左側のビットがポート７に対する
ビットであり、右側への順序によってポート０に対する
ビットまでを示した。
【００５８】このルーティングタグ内の情報は、各スイ
ッチ素子において、出力グループアドレス発生手段６か
らの出力ポートグルーピングアドレス先情報と自分のア
ドレス先情報とが一致するかを比較される。
【００５９】もし情報が一致して、同一列内に属した上
段のスイッチ素子が既に出力ポートへの連結設定がなっ
ていなかったら、入力セルは出力ポートへの連結設定が
なされる。
【００６０】即ち、同一列内においては、たった一つの
スイッチ素子だけが出力ポートへの連結設定がなされ
る。かつ、連結設定がなされたセルは、該出力ポートに
対するアドレス先情報をルーティングタグで削除するこ
とによって同一行(Row) 内に一つのグループでグルーピ
ングされた他の出力ポートに重複されてルーティングが
発生されないようにする。
【００６１】このように同一行内におけるルーティング
タグ変換過程を経って、行の後ろに最終出力されるセル
１５は、次のセル伝送時間に出力されるべき目的先アド
レス情報だけを有するルーティングタグに変換される。
ルーティングタグの情報変換過程を図３により説明す
る。
【００６２】図３の例において、入力ポート０により入
力されるセルは、目的先の出力ポートアドレスが０と１
によってマルチキャスティングを要求しており、入力ポ
ート１のセルは、出力ポート１としてだけのルーティン
グが要求されるセルであり、入力ポート２からのセルは
０と３を出力ポートのアドレスとして有している。１番
目の行、１番目の列の素子は、アドレス比較過程を経て
入力ポート０からのセルに対して出力ポート０への経路
を提供し、ルーティングタグで出力ポート０に対する情
報を削除して、出力ポート１に対する情報だけを同一行
内の次のスイッチ素子に伝達する。１番目の行、２番目
の列のスイッチ素子は、出力ポート１に対する経路を設
定すると共に、ルーティングタグにおいて出力ポート１
に対する情報を削除することによって、入力セルのルー
ティングタグは、それ以上の所望の出力ポートのない状
態、即ち、ヌル(Null)ルーティングタグ情報を有するセ
ル(Unassigned Cell) に変換される。
【００６３】２番目の行、１番目の列に属するスイッチ
素子は、出力グループアドレス発生手段６からのグルー
ピングアドレス先情報１２とルーティングタグのアドレ
スとが同一でないので、連結設定ができないし、ルーテ
ィングタグの変換もない状態で同一行内の２番目の列ス
イッチ素子にルーティングタグ情報を伝達する。
【００６４】２番目の行、２番目の列スイッチ素子は、
アドレス先情報が一致して経路を提供することはできる
が、同一列内の上段スイッチ素子が既に経路を設定した
状態であるため、経路設定がなれないし、ルーティング
タグの変換もなれない。
【００６５】２番目の行、３番目の列に属するスイッチ
素子は、上段スイッチ素子において経路設定がないし、
アドレス先の情報が一致するので、経路を設定すると同
時にルーティングタグの情報を変換して、それ以上出力
されようとするポートがないようにルーティングタグを
ヌル(Null)状態にして次のスイッチ素子に伝達する。
【００６６】同一行内の残りのスイッチ素子は、入力さ
れるルーティングタグが有効な出力先アドレスを有して
いないので、連結設定が発生されない。
【００６７】入力ポート２からのセルは、出力ポート０
に対する経路が既に１番目の列の上段で設定されてお
り、それ以上出力ポート０とグルーピングされたチャン
ネルが存在しないので、出力ポート３に対する経路だけ
を割り当てられた状態でルーティングタグは出力ポート
０に対する情報だけが残ったまま行の最終段に出力され
る。
【００６８】図４は、前記のような経路設定およびルー
ティングタグ変換のために構成されるスイッチ素子の入
／出力信号関係を示しており、図５は、入／出力信号に
対する動作過程をフロー図として表現したものである。
図４において各信号別内容は次のようになる。
【００６９】多重チャンネル出力グループ番号の入力１
６は出力グループアドレス発生手段６から入力される出
力ポートグルーピングアドレス情報であって、スイッチ
ングシステムにおいて要求される動作の速度により複数
のビット群と構成されて並列処理することができる。
【００７０】多重チャンネル出力グループ番号の出力１
７は、多重チャンネル出力グループ番号の入力１６がス
イッチ素子を通じて次の素子に伝達される情報であっ
て、内容は、多重チャンネル出力グループ番号の入力１
６と同一である。
【００７１】要請グループ番号の入力１８はスイッチ素
子に入力されるルーティングタグであって、スイッチン
グシステムにおいて要求される動作の速度により複数の
ビット群と構成されて並列処理することができる。
【００７２】要請グループ番号の出力１９は、スイッチ
素子における経路の割り当ての可否によって要請グルー
プ数の入力１８が変換された情報である。
【００７３】経路設定状態の入力２０は、同一列内に属
した上段のスイッチ素子の経路設定状態の情報である。
【００７４】経路設定状態の出力２１は該スイッチ素子
の経路設定状態の情報であって、下段のスイッチ素子に
経路設定状態の入力として提供される。
【００７５】連結指示者２２は、経路設定に対する比較
作業が完了された後、最終的にスイッチ素子の経路設定
可否を示す信号であって、入力セルのデータ経路提供の
ためのエネイブル(Enable)信号として用いられる。
【００７６】図５は、経路設定のために各スイッチ素子
において入力信号の状態によって行われる機能動作を示
すフロー図である。図５に示した経路設定のための各ス
イッチ素子の比較動作は、マルチチャンネル／マルチキ
ャストルーティングネットワーク内のあらゆるスイッチ
素子が、比較作業が完了されるまで繰り返して行われる
ことであって、フリップフロップ(Flip Flop) のような
同期回路なしに単純ゲートロジックだけで構成される。
【００７７】即ち、経路設定状態入力信号２０と出力信
号２１とは、マルチチャンネル／マルチキャストルーテ
ィングネットワーク内のあらゆるスイッチ素子が経路設
定が完了されるまで続いて変換されることができ、全て
の比較動作が完了されることができる充分な時間の後に
は、それ以上の状態変換がなくなり、この状態までの時
間を経路設定時間という。
【００７８】経路設定時間ｔが経過した後の連結指示者
２２は、最終的な各スイッチ素子の設定状態の信号を用
いて入力セルのデータ伝達経路に対する提供回路を動作
させるようになる。
【００７９】このような動作特性により同一の出力ポー
トに対して競争することにおける優先順位は、ネットワ
ークの入力順序、即ち、入力ポート０を通じて入力され
るセルが最も高い優先順位を有し、ポート順序番号によ
って優先順位が低くなり、結果的にポートＭ−１番目を
通じて入力されるセルが最も低い優先順位を有するよう
になる。
【００８０】このような状態はポート間の公平性に問題
があることと認識されるが、同一リンクに属したセル、
あるいは一つの仮想連結区間に属するが複数の入力リン
クに分散して入力されるセル間の順序保存を維持するこ
とにおいて重要な機能要素となる。
【００８１】全体のスイッチング装置において、セルの
順序が維持される動作の過程は後述の図９によって説明
する。前記のような経路設定作業が完了すると同一行内
のスイッチ素子の中に出力ポートに連結されるのは最大
１個のみとなり、このように設定された経路、即ち、図
２の出力リンク９を通じてセルが完全に目的先の出力ポ
ートへ伝達される。
【００８２】以上の動作の説明のようにマルチチャンネ
ル／マルチキャストルーティングネットワークは、内部
的にブロッキングのない（Non-Blocking) 特性を有して
おり、マルチチャンネル機能とマルチキャスティング機
能とが一つの網から同時に提供され、スイッチのセル処
理率を極大化することができ、マルチキャスティングが
同時に提供されるので、既存のスイッチ装置とは相違し
て複写ネットワークとルーティングネットワークとの間
に複雑な経路設定管理テーブル(Connection Path Manag
ement Table)が必要でない。また、クロスバー網を基本
形態として用いるため、機能を集積化する場合スイッチ
素子が単純であり、チップの内部の物理的なパターンが
単純であるので、チップの大きさを縮小することがで
き、レイアウト(layout)をより容易にすることができる
ので、結果的にはチップの実現がたやすいだけでなく経
済的にチップを実現することができる。
【００８３】図６は、本発明に従う再循環経路集線ネッ
トワーク３の動作を説明するための図面である。再循環
経路集線ネットワーク３、マルチチャンネル／マルチキ
ャストルーティングネットワーク２における経路設定過
程における経路を与えられないので、迂回リンク１０に
伝達されるセル中、再循環経路数であるＲ個のセルのみ
を選択して再循環リンクを通じて再びマルチチャンネル
／マルチキャストルーティングネットワーク２の入力に
伝送する機能を行う。
【００８４】再循環経路集線ネットワーク３は、Ｍ個の
入力の迂回リンク１０とＲ個の再循環出力リンク４とで
構成されており、機能ブロックは、割り当てセルフラッ
グ発生機 (ACFG:Assigned Cell Flag Generator)（割り
当てセルフラッグ発生手段）２３と再循環経路比較機(R
PC:Re-circulation Path Comparator)（再循環経路比較
手段）２４とで構成されている。
【００８５】割り当てセルフラッグ発生機(ACFG)２３
は、マルチチャンネル／マルチキャストルーティングネ
ットワーク２におけるルーティングタグ変換過程によっ
て迂回リンク１０に伝送されてきたルーティングタグを
検査して、ルーティングタグ内に目的先出力ポートアド
レスがあるかを調べる。
【００８６】もし、マルチチャンネル／マルチキャスト
ルーティングネットワーク２において既に出力ポートへ
の経路が割り当てられた状態であれば、ルーティングタ
グは、ヌル(Null)アドレス情報を有しており、そうでな
ければ、次のセル伝送時間に出力されようとする目的先
のアドレスがタグ内に残るようになるので、割り当てセ
ルフラッグ発生機２３は、ただタグ内の情報がヌル(Nul
l)状態であるかを調べて、ヌル(Null)状態であればフラ
ッグ(Flag)２９を「０」とし、目的先アドレスがあれば
フラッグを「１」とする機能を行う。
【００８７】再循環経路比較機(RPC) ２４は、割り当て
セルフラッグ発生機２３で作られたフラッグ２９だけを
用いて、フラッグ２９が「１」であるセル中Ｒ個のみを
選択して再循環出力リンク４への経路を割り当てる機能
を行ない、Ｒ×Ｎ程の２×２スイッチ素子と構成されて
いる。
【００８８】再循環経路比較機２４における再循環経路
割り当て過程を図６に示した例によって説明すれば次の
ようになる。迂回リンク１０を通じて割り当てセルフラ
ッグ発生機２３に入力されるルーティングタグの情報形
態は２５と同様である。迂回されたルーティングタグ２
５状態によって割り当てセルフラッグ発生機２３は、ル
ーティングタグがヌル(Null)状態であれば「０」、そう
でなければ「１」とフラッグ２９の状態を表示する。
【００８９】再循環経路比較機２４の各列は、状態が
「０」である比較初期値２６を状態リンク２７を通じて
入力に受け入れる。再循環経路比較機２４の各スイッチ
素子は、割り当てセルフラッグ発生機２３からのフラッ
グ２９情報と同一列の真上に位置したスイッチ素子から
の経路設定状態の情報を用いて、該セルの再循環リンク
への経路割り当てを決める。
【００９０】例えば、図６において、迂回リンク（Ｉ−
ＬＩＮＫ）１からのフラッグ２９は、その値が「０」で
あるため、既に必要な出力ポートへの経路をマルチチャ
ンネル／マルチキャストルーティングネットワーク２か
ら全部割り当てられた状態であるため、再循環経路比較
機２４からは再循環経路が割り当てられない。
【００９１】迂回リンク（Ｉ−ＬＩＮＫ）２からのフラ
ッグ２９は状態が「１」であるので、再循環リンク
「０」への経路を設定すると共にフラッグ２９の状態を
「０」と変換させて、同一行内において、重複されて再
循環経路が設定されることを防止する。
【００９２】迂回リンク（Ｉ−ＬＩＮＫ）５からのセル
は、１番目の列で既に帰還経路設定がなっているので、
２番目の列から迂回経路を割り当てられる。このような
方式であらゆる入力に対して１番目の列から始め、Ｒ番
目の列までセルの再循環経路を割り当てることができ、
もし、フラッグが１であるセルがＲ個以上存在される
と、その中Ｒ個のみが再循環され、あとは、再循環経路
比較機２４内で損失(Drop)処理される。
【００９３】例えば、図６の迂回リンク（Ｉ−ＬＩＮ
Ｋ）Ｍ−１を通じて入力されるセルは、再循環経路比較
機２４内で損失処理される。即ち、セル損失が発生する
システムから要求されるセルの損失値が高い場合には、
Ｒ値を縮小させてマルチチャンネル／マルチキャストル
ーティングネットワーク２、および再循環経路集線ネッ
トワーク３のハードウェアを縮小させれば良く、それに
反してセル損失値が低い場合には、Ｒ値を増加させる構
造を有するべきである。即ち、Ｒ値は論理的には共有メ
モリー形態の機能を行うので、セルの損失値は正にこの
Ｒ値によって調節される。かつ、重要な特性は、マルチ
チャンネル／マルチキャストルーティングネットワーク
２の１番目の行を通じた入力セルは、他のセルと比べて
最優先順位を有するので、常にマルチチャンネル／マル
チキャストルーティングネットワーク２から全てのの経
路を割り当てられる。従って、再循環経路集線ネットワ
ーク３では、１番目の行に対するスイッチ素子の構成は
必要でない。
【００９４】図６の再循環経路集線ネットワーク３を構
成する２×２スイッチ素子２８は、マルチチャンネル／
マルチキャストルーティングネットワーク２の機能とほ
ぼ似ているが、より簡略化された状態を有する。再循環
経路集線ネットワーク３のスイッチ素子２８の入／出力
信号の構成、および動作の特性は、図７と図８のフロー
図によって説明する。
【００９５】図７において信号の構成は次のようにな
る。経路設定状態の入力３０は、同一行内の真上のスイ
ッチ素子の経路設定状態を示しており、「１」であれ
ば、経路が設定された状態を示す。経路設定状態出力３
１は、経路設定状態入力３０と自分の経路設定状態に基
づいて、真下の同一列内のスイッチ素子に送出される経
路設定状態を示しており、「０」であれば、いまだに上
段のスイッチ素子で経路設定がなかったことを意味す
る。
【００９６】割り当てセルフラッグ入力３２は、セルの
ルーティングタグ状態をあらわすフラッグ２９であっ
て、１番目の列のスイッチ素子は割り当てセルフラッグ
発生機２３から入力に受け入れ、その後、スイッチ素子
は真左側のスイッチ素子から入力に受け入れる。各スイ
ッチ素子は、このフラッグを調べて、「１」であれば経
路設定を試みるし、もし「０」であれば何の動作もしな
いでその値を自分の右側のスイッチ素子に伝達する。も
し、経路設定がなされていたら、スイッチ素子は、この
フラッグの値を「００と変換させて、それ以上同一列内
のスイッチ素子における経路設定がないようにする。
【００９７】割り当てセルフラッグ出力３３は、スイッ
チ素子の経路設定状態を真右側のスイッチ素子に伝達す
る信号であって、入力される割り当てセルのフラッグが
「０」であれば、そのまま右側のスイッチ素子に伝達
し、「１」であれば自分の経路設定状態により値を変化
させ、右側に伝達する。
【００９８】連結指示者３４は、マルチチャンネル／マ
ルチキャストルーティングネットワーク２における連結
指示者のように、再循環経路集線ネットワーク３内のあ
らゆるスイッチ素子の経路設定動作が完了した後、最終
的にしまいの状態を現わす信号であって、この信号を用
いて再循環経路集線ネットワーク３におけるセルの伝達
経路を最終的に提供する。
【００９９】図８は、前記入力信号の状態によるスイッ
チ素子の動作のフロー図を示したものであって、この動
作は再循環経路集線ネットワーク３内のあらゆるスイッ
チ素子の経路設定が完了されるまで繰り返して行うよう
になる。即ち再循環経路集線ネットワーク３内のスイッ
チ素子もマルチチャンネル／マルチキャストルーティン
グネットワーク２のスイッチ素子と共に、同期化ロジッ
ク（フリップフロップなど）構成でない単純ゲートロジ
ックだけで構成される。
【０１００】マルチチャンネルスイッチング機能を提供
することにおいて、何より重要視されることが複数の入
力リンクに分散して入力される一つの仮想連結(Virtual
Connection)に属したセル間の順序維持(Sequence Inte
grity)と、一つのリンクを通じて入力されるセル間の順
序維持とである。
【０１０１】特に、スイッチ構造が再循環経路を有して
いる場合は、再循環経路を通じたセルが入力リンクを通
じて新たに入力されるセルより伝送順序が先立つので、
セル順序を維持するためには、再循環経路を通じるセル
の経路提供において、優先順位が与えられるべきであ
る。本発明のスイッチ構造は、前記のあらゆるセル順序
維持のための条件を満たしており、その動作の例をあげ
て図９により説明する。
【０１０２】図９においては、５個の入力リンクを通じ
て入力されるセルの出力リンク３個が一つのグループ３
９となっている場合の入力セル間ルーティングにおいて
のセル順序の維持を示している。
【０１０３】１番目のセル時間にそれぞれのリンクを通
じてａ１、ｂ１、ｄ１セルが入力され、その次のセル時
間にａ２、ｂ２、ｃ１、ｄ２、ｅ１セルが入力されてい
る。このような順序で、各リンクは毎時間ことにセルが
存在する場合とそうでない場合があり、図９の例には６
番目のセル時間までセルが入力されている順序を示して
いる。
【０１０４】スイッチング装置内のマルチチャンネル／
マルチキャストルーティングネットワーク２と再循環経
路集線ネットワーク３とは、同一目的先アドレス、ある
いは残りの再循環経路に対する経路割り当てにおいて、
上段行(Row) を通じて入力されるセルが下段を通じて入
力されるセルに比べて経路割り当てにおいて優先順位を
有している。
【０１０５】図９において、入力されるセルの時間的入
力セル形態３６は図面と同様であり、１番目のセル時間
に入力されるセル（ａ１、ｂ１、ｄ１）は、全部同一セ
ル時間に出力ポートへの経路を割り当てられ出力し、入
力において、上段から下段への順序により出力ポートは
左側から右側に割り当てられて出力される。
【０１０６】２番目のセル時間には入力されるセルが５
つであり、出力ポートのグループは３個であるので、５
個の入力のうち上段から３個のセル（ａ２、ｂ２、ｃ
１）だけが経路を割り当てられ、残りの２個のセル（ｄ
２、ｅ１）は再循環経路集線ネットワーク３を通じて再
循環される。
【０１０７】３番目のセル時間には、再循環されてきた
ｄ２、ｅ１と新しく入力されるｂ３、ｃ２が３個の出力
ポートに対して競争することになり、再循環経路を通じ
たセルが新しく入力されるセルより優先順位が高いので
出力ポートへの経路はｄ２、ｅ１、ｂ３だけが割り当て
られ、ｃ２は再循環される。従って、４番目のセル時間
にはｃ２と新たに入力されたｃ３だけがあるので、２個
のセルが全部出力される。
【０１０８】以上のような動作によって出力されるセル
のポート別時間順序は、図９の出力セル形態３７のよう
になり、再循環経路を通じるセルの時間的順序は３８の
ようになる。
【０１０９】その順序は、入力リンク別セル順序、各リ
ンク別のセル順序がそのまま維持していることが分か
る。従って、もし出力ポート３個を多重化してより高速
の出力リンク４１を支援するシステムへの構成を望んだ
ら、単純時間分割多重化機４０を追加してスイッチ出力
ポートの１番左側から右側に１個づつ順次的に多重化さ
せて出力するようにすればよい。このような多重化機能
によって最終的に出力されるセルの形態は４２と同様で
あり、これによってセルの順序が続いて維持されている
ことが分かれる。
【０１１０】本発明のスイッチ構造は、マルチチャンネ
ルスイッチング機能を与えることによってスーパーレー
ト(Super-Rate)とマルチレート(Multi-Rate)とのスイッ
チング機能を提供することができる。即ち、スイッチ網
の各ポートの基本速度がＶである場合、一つのチャンネ
ルグループに属したポート数によってｎ×Ｖの速度が要
求されるシステム入／出力リンクを受容することができ
（スーパーレートスイッチング機能）、相違な速度が要
求される入／出力リンク（例として、155Mbps、622Mbps、
2.5Gbps等）を一つのスイッチネットワークで支援する
ことができる（Multi-Rateスイッチング機能）。
【０１１１】このような機能を用いて図１０に示したよ
うにシステムの各入力および出力がそれぞれ異なる速度
を有するマルチチャンネルスイッチング機能とスイッチ
ネットワークの基本速度に任意の倍数となる入／出力リ
ンクも受容できるスーパーレートスイッチング機能を提
供する。
【０１１２】図１０において、ｎ×Ｖの出力速度を有す
る多重化機４７およびその逆多重化機４３、ｍ×Ｖの速
度を有する多重化機４４およびその逆多重化機４６と基
本速度を有する入出力リンク４５等が一つのスイッチネ
ットワークを通じて受容される形態を示している。逆多
重化機は、前記の図９における多重化機３９の動作と反
対になる機能を行う装置であって、時間分割逆多重化機
(Time Division Demultiplexor) の機能を行う。
【０１１３】図１１は、多重化機４８と逆多重化機との
時間分割による多重化動作と逆多重化動作を示してい
る。ここで重要なことは、各入力リンクに対して公平に
多重化と逆多重化機会を与えるということであって、セ
ルのない場合でも割り当てられたサービス時間を提供す
るということである。このような動作特性は、時間によ
るセル入力順序を維持すると共に複数のリンクに分散し
て入力される一つの仮想連結に属したセル間の順序を保
存するためである。
【０１１４】通常、大容量のスイッチ構造は、入／出力
が比較的小規模である単位スイッチを多段(Multi-stag
e) と構成する方式を用いる。多段で構成する方式は、
多段網(Multi-stage Interconnection Network) 形態に
よって多種が有り得るし、その例としてはバンヤン(Ban
yan)形態の多段網、ベネス(Benes) 形態の多段網、クロ
ス(Clos)形態の多段網など複数の多段網形態があるし、
各形態別にも要求されるセル損失値、あるいは実現の容
易性を考慮して少しづつ変形された多段網形態が用いら
れる。
【０１１５】かつ、多段網を構成することにおいて、一
つの単位スイッチとその次の段に属した単位スイッチと
は普通複数個のリンクで互いに連結されている。本発明
の主眼点中の一つは、まさにこのような段間の複数個の
リンクを一つの論理的グループと看做してスイッチの性
能を倍加させようとすることであって、スイッチの拡張
方式にマルチチャンネルスイッチング機能を当てはめた
ことである。
【０１１６】図１２はその例であって、多段網中の最も
一般的だと言えるクロス(Clos)網形態の拡張スイッチ構
造を示す。勿論、クロス(Clos)網形態でないバンヤン(B
anyan)、フリップ(Flip)、オメガ(Omega) 等、その他の
多段網形態を有する拡張スイッチ構造にも本方式は全て
当てはまる。
【０１１７】図１２の例において、各段別単位スイッチ
の容量は次のようである。１番目の段の単位スイッチ
は、ａ×（ｃ×ｊ）、２番目の段の単位スイッチは（ｃ
×ｈ）×（ｄ×ｋ）、３番目の段の単位スイッチは（ｄ
×ｊ）×ｂを有する。従って、全体の単位スイッチ容量
は、（ａ×ｈ）×（ｂ×ｋ）の容量を有している。
【０１１８】１番目の段の単位スイッチ５０の出力リン
クはｃ個の単位にグルーピングされており、各ｃ個の出
力リンクグループは、それぞれ２番目の段の単位スイッ
チ５１のそれぞれと連結されている。また、２番目の段
の単位スイッチ５１の出力リンクは、ｄ個の単位とグル
ーピングされており、各グルーピングされた出力リンク
は３番目の段の単位スイッチ５２とそれぞれ連結されて
いる。
【０１１９】本発明における重要事項中の一つがまさに
前記のように段間の連結において、チャンネルグルーピ
ングによるマルチチャンネルスイッチング機能を用いる
ことである。もし、スイッチ構造が図１２と同様である
が段間の連結を単一チャンネルスイッチングにより構成
すれば、システムの連結設定を管理する制御部は連結設
定要求時ごとに最適の経路（即ち、帯域幅提供が可能な
経路）を見付けるために、１番目の段の入力単位スイッ
チはｃ×ｊのリンクに関して帯域幅(Bandwidth) を検査
するべきであり、それぞれの可能なリンクと連結されて
いる２番目の段の単位スイッチごとにｄ個のリンクに関
して帯域幅を調べるべきであるので、全体的に見れば、
（ｃ×ｊ）×（ｄ×ｊ）回ほどの帯域幅の調査がなされ
るべきである。即ち、システム制御部は、一つの連結設
定のためにかなり多くの回数の帯域幅調査をするべきで
あり、それだけ帯域幅管理のためのテーブルの大きさも
大きいだけでなく管理方法も複雑になる。
【０１２０】しかし、段間の複数個のリンクを一つのグ
ループと処理したら、１番目の段の単位スイッチはただ
ｊ個の各グループ別総帯域だけを調べれば良いし、２番
目の段の各単位スイッチは、該目的先単位スイッチ（即
ち、３番目の段の単位スイッチ）と連結されているグル
ープチャンネル（ｄ個のチャンネルが一つのグループに
処理されている）の総帯域幅だけを調べれば良い。結局
１番目の段と２番目の段とに関して総計ｊ×ｋ個の帯域
幅調査だけが必要である。従って、システム制御部の速
度を倍加させることができるだけでなく、管理されるべ
きテーブルの大きさも縮小され、システムをより経済的
に実現することができる。
【０１２１】一般にＡＴＭトラフィックは、その属性上
セルの群集性(Burstness) が高いので、平均トラフィッ
クは少ないとしても瞬間トラフィック(Peak Rate Traff
ic)は高いので、一つのリンクに属した連結の瞬間トラ
フィック量はリンクが提供できる帯域幅を一時的に越
え、これがまさにセル損失を起こす重要な要因となる。
従って、マルチチャンネルの場合は、グループに属した
全体のリンクの総帯域幅を全て用いることができるの
で、それだけトラフィック変動による帯域幅の余裕分を
さらに有するようになり、セル損失特性をより向上させ
ることができる。
【０１２２】このような過程において重要視されるのは
セル順序の維持であって、本発明によって提示したスイ
ッチを拡張網の単位スイッチとして用いる場合は、段間
のマルチチャンネルスイッチング時にもセルの順序維持
ができるので、たとえ、一つの連結に属したセルが、同
一チャンネルグループ内において、各々異なるリンクを
経由するとしても最終出力ポートにおけるセル順序は入
力時と同一に維持され、単に、単位スイッチネットワー
ク内の再循環経路のためのセル間の時間差だけが変わる
ことになる。
【０１２３】以上で説明した本発明は、本発明の属した
技術分野で通常の知識を有した者において、本発明の技
術思想を外れない範囲内でいろいろの置換、変形および
変更が可能であるので、前述の実施の形態および図面に
限られるものではない。
【０１２４】
【発明の効果】前記のようになされる本発明は、次のよ
うな特有の効果を有する。 （１）スイッチ動作がマルチチャンネルスイッチング機
能を有することによって、一つのスイッチ網を用いてス
イッチポートの基本速度ｖのｎ倍数となる入／出力リン
クを効果的に受容することができ、倍数ｎを１から総ス
イッチの大きさＮまで動的に割り当てることができるの
で、各々異なる速度を有する入／出力リンクを同時に一
つのスイッチングシステムに受容することができ、シス
テムが提供できるサービスを多様化させることができ
る。
【０１２５】（２）マルチチャンネルスイッチングは、
出力バッファ形態の動作特性を有しているので、要求さ
れるセル損失値が他のポートに比べて非常に低い入／出
力リンクに対して複数個のスイッチポートを提供するこ
とによって、システム次元において他の機能の支援（ト
ラフィックフロー制御のような）がなくても要求される
セル損失性能を満たせることができる。 （３）セルの複写とルーティングを一つのネットワーク
を通じて同時に処理することによって、ルーティングネ
ットワーク(Routing Network) と複写ネットワーク(Cop
y Network)が分離されている場合のように、二つの網の
間に存在するべき経路設定のためのテーブルの構成が必
要なくなり、システム実現経費が節減できるるだけでな
く、システム制御ソフトウェアの制御動作も非常に簡単
となる特性を提供することになる。 （４）従来のマルチチャンネルスイッチの問題点である
セル順序の維持をスイッチネットワーク自体内で提供す
ることによって、サービス終端間に要求されるセル順序
保存のための複雑な制御動作が排除されて、終端システ
ムの構成が容易であり、セルの有料負荷(Payload) にセ
ル順序保存のための情報が必要なくなって、単位時間当
り伝送することができる情報量を最大化することができ
る。 （５）マルチチャンネルスイッチング動作とセル順序保
存特性を有する単位スイッチを用いて、多段網形態の拡
張スイッチ構造を提供することができ、この際、段間に
連結されているリンクを一つのグループ単位と看做すこ
とによって、帯域幅の管理が用意であり、提供の可能な
総帯域幅を全部用いることによって、トラフィックのバ
スト特性を効果的に受容することと共にセル処理能力を
極大化させることができる。 （６）スイッチの構成を、２×２単純スイッチ素子とク
ロスバー(Crossbar)形態の網を基本構造と用いることに
よって、スイッチの集積化時、素子内で要求されるパタ
ーンのルーティングが列(Column)と行(Row) だけで構成
が可能であるので、集積素子内のパターンのルーティン
グが単純な構造を有するようになり、素子開発がより容
易となる。
【図面の簡単な説明】
【図１】本発明に従うマルチチャンネル／マルチキャス
トスイッチング装置のブロック構成図である。
【図２】本発明に従うルーティングネットワークの動作
の説明図である。
【図３】本発明に従うルーティングタグ変換説明図であ
る。
【図４】本発明に従うルーティングネットワークスイッ
チ素子の信号構成図である。
【図５】本発明に従うルーティングネットワークスイッ
チ素子の動作フロー図である。
【図６】本発明に従う再循環経路集線ネットワークの構
成図である。
【図７】本発明に従う再循環経路集線ネットワークのス
イッチ素子の信号構成図である。
【図８】本発明に従う再循環経路集線ネットワークスイ
ッチ素子の動作フロー図である。
【図９】本発明に従うセル順序保存説明図である。
【図１０】本発明を用いたスーパー／マルチレートスイ
ッチングシステムの構成図である。
【図１１】多重化／逆多重化機の機能構成図である。
【図１２】マルチチャンネルスイッチング機能を用いた
拡張スイッチシステムの構成図である。
【符号の説明】
２ マルチチャンネル／マルチキャストルーティングネ
ットワーク ３ 再循環経路集線ネットワーク ５ 同期ロジック部 ６ 出力グループアドレス発生手段 ７ 入力リンク ８ 再循環入力リンク ９ 出力リンク １０ 迂回リンク １１ スイッチ素子 １２ グルーピングアドレス先情報 １３ アドレス伝達経路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 金 根 培 大韓民国 大田廣域市 儒城區 田民洞 エクスポアパート 209−401 (72)発明者 ポル エス ミン アメリカ合衆国 ミズーリ州 63130 セ ント・ルイス ウン ブロキンス ドライ ブ (72)発明者 ピタ ワイ タン アメリカ合衆国 ミズーリ州 63130 セ ント・ルイス ウン ブロキンス ドライ ブ

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 グルーピングされた出力ポートのアドレ
    ス情報を提供する出力グループアドレス発生手段と、 再循環経路を通じて再循環されて入力されるセルと新し
    く入力されるセルとを入力ポートに受け入れ、前記出力
    グループアドレス発生手段から入力された各出力ポート
    別アドレスと、前記各入力ポート別に入力されたセルの
    ルーティングタグ(Routing tag) に設定された目的先ア
    ドレスとが同一の場合、再循環されたセルを優先として
    出力リンクを割り当てし、出力リンクを割り当てられな
    かったセルは複数個の迂回リンクを通じて出力するルー
    ティング手段と、 前記複数個の迂回リンクを通じて前記ルーティング手段
    から入力されたセル中、再循環経路数のセルを選別して
    再循環リンクを通じて出力する再循環経路設定手段と、 前記再循環リンクを通じて前記再循環経路設定手段から
    再循環されるセルを入力に受け入れ再循環されるセル
    と、前記ルーティング手段に新たに入力されるセルとの
    間の時間的同期を合わせて前記ルーティング手段に再循
    環させるセルを出力する同期化手段とを備えることを特
    徴とするパケットスイッチング装置。
  2. 【請求項２】 前記出力グループアドレス発生手段は、 スイッチの出力ポート数が任意の自然数Ｎ個である場
    合、前記Ｎ個のアドレス送出ロジックを備え、前記各ア
    ドレス送出ロジックから送出される出力ポートアドレス
    は前記Ｎ個のビットに構成され、各ビットがそれぞれの
    出力ポートと連関のあるビットアドレシング手段を使用
    し、前記Ｎ個のアドレス送出ロジックは、同一の目的先
    アドレス情報を同時に１個からＮ個まで送出することが
    でき、前記各アドレス送出ロジックのアドレス情報は、
    システムから要求される出力ポート構成によって動的に
    任意のアドレス情報に変換されるように構成したことを
    特徴とする請求項１記載のパケットスイッチング装置。
  3. 【請求項３】 前記ルーティング手段は、 同時に複数の目的先アドレス情報を有することができる
    入力されたセルの目的先アドレスを前記出力グループア
    ドレス発生手段から送出される出力ポートアドレスと比
    較して、アドレスが一致し複数個の出力ポートに一つの
    入力セルを同時に出力するマルチキャスティング機能
    と、 前記出力グループアドレス発生手段から送出されるアド
    レス情報の中、同一のアドレス情報が任意の自然数ｎ個
    である場合、入力されるセル中同一目的先アドレス情報
    を有するセル中、最大ｎ個まで同時に出力するマルチチ
    ャンネル機能を備えることを特徴とする請求項２記載の
    パケットスイッチング装置。
  4. 【請求項４】 前記ルーティング手段は、 複数個のスイッチング素子を用いてクロスバー網に構成
    して、各行、各列の複数個のスイッチング素子は、各行
    と接続されている複数の入力ポートからセルを入力に受
    け入れ、各列と接続されている前記出力グループアドレ
    ス発生手段から入力された各出力ポート別アドレスを各
    入力セルの目的先アドレスと比較して、アドレスが同一
    であり、上行のスイッチング素子から出力リンクが既に
    割り当てられない状態であれば入力セルに対して出力リ
    ンクを割り当てした後、入力セルに付加されたルーティ
    ングタグの目的先アドレスから割り当てられた出力リン
    クに当たる目的先アドレスを修正して割り当てられた出
    力リンクを通じて出力ポートにセルを出力すると同時に
    迂回リンクに出力し、前記迂回リンクに出力されるセル
    は、目的の複数の出力ポートに対して全部出力リンクを
    割り当てられると、目的先アドレスをヌル(Null)値と
    し、複数の出力ポート中出力リンクを割り当てられなか
    った出力ポートが残れば、残余出力ポートに対する目的
    先アドレス情報のみ有するように変形されて迂回リンク
    に送出するように構成したことを特徴とする請求項１又
    は請求項３記載のパケットスイッチング装置。
  5. 【請求項５】 前記スイッチング素子は、 前記出力グループアドレス発生手段から出力ポートアド
    レスを入力に受け入れ、上行の前記スイッチング素子か
    ら経路が設定されないで、入力されたセルの目的先アド
    レスと前記出力ポートとが同一の場合連結識別子を任意
    の値で設定し、経路設定状態を任意の値で設定して下行
    の前記スイッチング素子に出力し、入力されたセルのル
    ーティングタグを修正して次の列の前記スイッチング素
    子へ出力し、上行の前記スイッチング素子で既に経路が
    設定されているとか、あるいは入力されたセルの目的先
    アドレスと前記出力ポートのアドレスが同一でない場合
    には、経路設定状態情報と入力セルのルーティングタグ
    を変化なしにそのまま出力するように構成したことを特
    徴とする請求項４記載のパケットスイッチング装置。
  6. 【請求項６】 前記再循環経路設定手段は、 前記複数個の迂回リンクを通じて前記ルーティング手段
    から入力されたセルのルーティングタグの値がヌルの値
    であればフラッグを任意の第１の値と設定し、前記入力
    されたセルのルーティングタグに任意の目的先アドレス
    が設定された場合にはフラッグを任意の第２の値で設定
    する割り当てセルフラッグ発生手段と、 前記割り当てセルフラッグ発生手段から入力されたフラ
    ッグが前記任意の第１の値であれば再循環出力リンクを
    設定しないで、入力されたフラッグが前記任意の第２の
    値であれば上行で再循環出力リンクが設定されない場合
    に再循環出力リンクを設定する再循環経路比較手段とを
    備えることを特徴とする請求項５記載のパケットスイッ
    チング装置。
  7. 【請求項７】 前記再循環経路比較手段は、 複数個のスイッチング素子を用いて変形されたクロスバ
    ーネットワーク形態を有し、 前記割り当てセルフラッグ発生手段からの各入力が各行
    の左側から入力し、行の右端は再循環経路と連結し、総
    行の数が任意の自然数Ｍであり、再循環経路の数がＲで
    あり、スイッチの入力ポートの数がＮであれば、総Ｎ×
    Ｒ個のスイッチ素子でネットワークを構成するが、前記
    各行、列のスイッチ素子は前記割り当てセルフラッグ発
    生手段から入力されたフラッグが前記任意の第２の値で
    あり、上行の前記スイッチング素子から該再循環出力リ
    ンクを設定していなければ前記再循環出力リンクを割り
    当てし、経路設定状態情報を変更して下行の前記スイッ
    チング素子に出力し、フラッグ値を前記任意の第１の値
    に変更して次の列の前記スイッチング素子に出力するよ
    うに構成したことを特徴とする請求項６記載のパケット
    スイッチング装置。
  8. 【請求項８】 前記同期化手段から出力された再循環セ
    ルを前記ルーティング手段の上行の入力ポートに入力さ
    せ、新たに入力されるセルを前記ルーティング手段の下
    行の入力ポートに入力するようにし、前記再循環された
    セルが前記新たに入力されたセルに比べて優先的に前記
    ルーティング手段から出力リンクを割り当てられるよう
    に構成したことを特徴とする請求項７記載のパケットス
    イッチング装置。
  9. 【請求項９】 各入力ポートの最大処理速度が任意の速
    度Ｖであるスイッチネットワークを備え、最大入力速度
    が前記任意の速度Ｖである複数の入力ポートと、最大出
    力速度とが前記任意の速度Ｖ以上である一つの出力ポー
    トを有し、各入力に対して均等なサービス時間を提供す
    る時間分割多重化手段を前記スイッチネットワークの複
    数の出力ポートに連結し、最大入力速度が前記任意の速
    度Ｖ以上である一つの入力ポートと、最大出力速度が前
    記任意の速度Ｖである複数の出力ポートとを有し、各出
    力ポートに対するサービス時間が均等である特性を有す
    る時間分割逆多重化手段を前記スイッチネットワークの
    複数の入力ポートと連結するが、 前記スイッチネットワークは、 グルーピングされた出力ポートのアドレス情報を提供す
    る出力グループアドレス発生手段と、 再循環経路を通じて再循環されて入力されるセルと新た
    に入力されるセルとを入力に受け入れ、前記出力グルー
    プアドレス発生手段から入力された各出力ポート別アド
    レスと、前記各ポート別に入力されたセルのルーティン
    グタグに設定された目的先のアドレスとが同一の場合、
    再循環されたセルを優先として出力リンクを割り当て
    し、出力リンクを割り当てられなかったセルは複数個の
    迂回リンクを通じて出力するルーティング手段と、 前記複数個の迂回リンクを通じて前記ルーティング手段
    から入力されたセル中、再循環経路数までのセルを選別
    して再循環リンクを通じて出力する再循環経路設定手段
    と、 前記再循環リンクを通じて前記再循環経路設定手段から
    再循環されるセルを入力に受け入れ、その再循環される
    セルと前記ルーティング手段に新しく入力されるセルと
    の間の時間的同期を合わせて、前記ルーティング手段に
    再循環されるセルを出力する同期化手段とを備え、入／
    出力速度が任意の速度Ｖ以上である入／出力リンクに対
    するスイッチング機能を行うことを特徴とするパケット
    スイッチング装置を用いたパケットスイッチングシステ
    ム。
  10. 【請求項１０】 単位スイッチング機能を行うスイッチ
    ネットワークと、 前記スイッチネットワーク複数個を用いて多段接続網に
    構成し、段間に属した前記各単位スイッチ間の連結リン
    クを複数個に構成し、前段に属した前記単位スイッチの
    複数個の出力リンクに対して同一アドレスを割り当て
    し、前記複数個のリンクを一つの論理的グループと構成
    し、一つの入力リンクを通じて前記単位スイッチへ入力
    される複数個の入力セルが、毎セルの伝送時間ごとに前
    記複数個で構成された出力リンクのうちどこにも出力さ
    れて、後段の前記単位スイッチへ入力されるように構成
    するが、 前記スイッチネットワークは、 グルーピングされた出力ポートのアドレス情報を提供す
    る出力グループアドレス発生手段と、 再循環経路を通じて再循環されて入力するセルと新しく
    入力するセルとを入力に受け入れ、前記出力グループア
    ドレス発生手段から入力された各出力ポート別アドレス
    と、前記各パケット別に入力されたセルのルーティング
    タグに設定された目的先アドレスとが同一の場合、再循
    環されたセルを優先として出力リンクを割り当てし、出
    力リンクを割り当てられなかったセルは複数個の迂回リ
    ンクを通じて出力するルーティング手段と、 前記複数個の迂回リンクを通じて前記ルーティング手段
    から入力されたセルの中、再循環経路数のセルを選別し
    て再循環リンクを通じて出力する再循環経路設定手段
    と、 前記再循環リンクを通じて前記再循環経路設定手段から
    再循環されるセルを入力に受け入れて再循環されるセル
    と前記ルーティング手段に新たに入力されるセルとの間
    の時間的同期を合わせて、前記ルーティング手段に再循
    環されるセルを出力する同期化手段とを備えることを特
    徴とするパッケットスイッチング装置を用いたパケット
    スイッチングシステム。
JP35207797A 1996-12-05 1997-12-05 パケットスイッチング装置及びこれを用いたパケットスイッチングシステム Withdrawn JPH10313323A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019960062143A KR100194813B1 (ko) 1996-12-05 1996-12-05 멀티채널/멀티캐스트 스위칭 기능을 갖는 패킷 스위칭장치 및 이를 이용한 패킷 스위칭 시스템
KR1996-62143 1996-12-05

Publications (1)

Publication Number Publication Date
JPH10313323A true JPH10313323A (ja) 1998-11-24

Family

ID=19486018

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35207797A Withdrawn JPH10313323A (ja) 1996-12-05 1997-12-05 パケットスイッチング装置及びこれを用いたパケットスイッチングシステム

Country Status (3)

Country Link
US (1) US6128292A (ja)
JP (1) JPH10313323A (ja)
KR (1) KR100194813B1 (ja)

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100250437B1 (ko) * 1997-12-26 2000-04-01 정선종 라운드로빈 중재 및 적응 경로 제어를 수행하는경로제어 장치
JP4181688B2 (ja) * 1998-04-09 2008-11-19 キヤノン株式会社 データ通信システム及びデータ通信装置
US6597691B1 (en) * 1998-09-01 2003-07-22 Ancor Communications, Inc. High performance switching
JP3859369B2 (ja) 1998-09-18 2006-12-20 株式会社東芝 メッセージ中継装置及び方法
SE514343C2 (sv) * 1998-10-21 2001-02-12 Switchcore Ab Metod och anordning för multicasting
KR100310308B1 (ko) * 1998-11-27 2001-12-17 오길록 에이티엠기반의엠피엘에스에서에프이씨에따른차별화된서비스제공방법
US6697359B1 (en) * 1999-07-02 2004-02-24 Ancor Communications, Inc. High performance switch fabric element and switch systems
KR100326534B1 (ko) * 1999-07-12 2002-03-12 구자홍 분산 시스템에서의 멀티캐스팅 방법
WO2001043328A1 (en) * 1999-12-10 2001-06-14 Qlogic Switch Products, Inc. Fibre channel credit extender and repeater
US7978695B2 (en) * 2000-06-05 2011-07-12 Qlogic Switch Products, Inc. Hardware-enforced loop and NPIV hard zoning for fibre channel switch fabric
EP1290837B1 (en) 2000-06-05 2007-10-24 Qlogic Switch Products, Inc. Hardware-enforced loop-level hard zoning for fibre channel switch fabric
JP3654158B2 (ja) * 2000-08-09 2005-06-02 日本電気株式会社 パケット転送経路制御装置及びそれに用いるパケット転送経路制御方法
US7009963B1 (en) * 2000-10-11 2006-03-07 Marconi Intellectual Property (Ringfence), Inc. Dual optimality for different data rate backplane transfer
SE0004303D0 (sv) * 2000-11-23 2000-11-23 Net Insight Ab Switching apparatus
KR20020069435A (ko) * 2001-02-26 2002-09-04 삼성전자 주식회사 분산 스위칭 방법
US6754208B2 (en) * 2001-03-19 2004-06-22 Sycamore Networks, Inc. Traffic spreading to reduce blocking in a groomed CLOS communication switch
US7230929B2 (en) * 2002-07-22 2007-06-12 Qlogic, Corporation Method and system for dynamically assigning domain identification in a multi-module fibre channel switch
US7154886B2 (en) 2002-07-22 2006-12-26 Qlogic Corporation Method and system for primary blade selection in a multi-module fiber channel switch
US7334046B1 (en) 2002-08-05 2008-02-19 Qlogic, Corporation System and method for optimizing frame routing in a network
US7397768B1 (en) 2002-09-11 2008-07-08 Qlogic, Corporation Zone management in a multi-module fibre channel switch
US7362717B1 (en) 2002-10-03 2008-04-22 Qlogic, Corporation Method and system for using distributed name servers in multi-module fibre channel switches
US6886141B1 (en) 2002-10-07 2005-04-26 Qlogic Corporation Method and system for reducing congestion in computer networks
US7319669B1 (en) 2002-11-22 2008-01-15 Qlogic, Corporation Method and system for controlling packet flow in networks
US20040105388A1 (en) * 2002-12-02 2004-06-03 David Wilkins Router node with control fabric and resource isolation therein
US7620059B2 (en) 2003-07-16 2009-11-17 Qlogic, Corporation Method and apparatus for accelerating receive-modify-send frames in a fibre channel network
US7525910B2 (en) 2003-07-16 2009-04-28 Qlogic, Corporation Method and system for non-disruptive data capture in networks
US7152132B2 (en) * 2003-07-16 2006-12-19 Qlogic Corporation Method and apparatus for improving buffer utilization in communication networks
US7463646B2 (en) 2003-07-16 2008-12-09 Qlogic Corporation Method and system for fibre channel arbitrated loop acceleration
US7471635B2 (en) 2003-07-16 2008-12-30 Qlogic, Corporation Method and apparatus for test pattern generation
US7453802B2 (en) 2003-07-16 2008-11-18 Qlogic, Corporation Method and apparatus for detecting and removing orphaned primitives in a fibre channel network
US7388843B2 (en) 2003-07-16 2008-06-17 Qlogic, Corporation Method and apparatus for testing loop pathway integrity in a fibre channel arbitrated loop
US7355966B2 (en) 2003-07-16 2008-04-08 Qlogic, Corporation Method and system for minimizing disruption in common-access networks
US7477655B2 (en) 2003-07-21 2009-01-13 Qlogic, Corporation Method and system for power control of fibre channel switches
US7430175B2 (en) 2003-07-21 2008-09-30 Qlogic, Corporation Method and system for managing traffic in fibre channel systems
US7466700B2 (en) 2003-07-21 2008-12-16 Qlogic, Corporation LUN based hard zoning in fibre channel switches
US7406092B2 (en) 2003-07-21 2008-07-29 Qlogic, Corporation Programmable pseudo virtual lanes for fibre channel systems
US7646767B2 (en) 2003-07-21 2010-01-12 Qlogic, Corporation Method and system for programmable data dependant network routing
US7630384B2 (en) 2003-07-21 2009-12-08 Qlogic, Corporation Method and system for distributing credit in fibre channel systems
US7580354B2 (en) 2003-07-21 2009-08-25 Qlogic, Corporation Multi-speed cut through operation in fibre channel switches
US7447224B2 (en) 2003-07-21 2008-11-04 Qlogic, Corporation Method and system for routing fibre channel frames
US7522529B2 (en) 2003-07-21 2009-04-21 Qlogic, Corporation Method and system for detecting congestion and over subscription in a fibre channel network
US7512067B2 (en) 2003-07-21 2009-03-31 Qlogic, Corporation Method and system for congestion control based on optimum bandwidth allocation in a fibre channel switch
US7583597B2 (en) 2003-07-21 2009-09-01 Qlogic Corporation Method and system for improving bandwidth and reducing idles in fibre channel switches
US7522522B2 (en) 2003-07-21 2009-04-21 Qlogic, Corporation Method and system for reducing latency and congestion in fibre channel switches
US7573909B2 (en) 2003-07-21 2009-08-11 Qlogic, Corporation Method and system for programmable data dependant network routing
US7558281B2 (en) 2003-07-21 2009-07-07 Qlogic, Corporation Method and system for configuring fibre channel ports
US7792115B2 (en) 2003-07-21 2010-09-07 Qlogic, Corporation Method and system for routing and filtering network data packets in fibre channel systems
US7684401B2 (en) 2003-07-21 2010-03-23 Qlogic, Corporation Method and system for using extended fabric features with fibre channel switch elements
US7420982B2 (en) 2003-07-21 2008-09-02 Qlogic, Corporation Method and system for keeping a fibre channel arbitrated loop open during frame gaps
US7525983B2 (en) 2003-07-21 2009-04-28 Qlogic, Corporation Method and system for selecting virtual lanes in fibre channel switches
US7894348B2 (en) 2003-07-21 2011-02-22 Qlogic, Corporation Method and system for congestion control in a fibre channel switch
US7352701B1 (en) 2003-09-19 2008-04-01 Qlogic, Corporation Buffer to buffer credit recovery for in-line fibre channel credit extension devices
US7103504B1 (en) 2003-11-21 2006-09-05 Qlogic Corporation Method and system for monitoring events in storage area networks
DE60327229D1 (de) * 2003-12-08 2009-05-28 Alcatel Lucent Netzwerkeinheit zum Behandeln von Mehrfachnachrichten
US20050135385A1 (en) * 2003-12-17 2005-06-23 Tellabs Operations, Inc. Method and apparatus for digital cross connect
US20080101402A1 (en) * 2004-02-04 2008-05-01 Jung-You Feng Network communication apparatus and related method thereof
US7480293B2 (en) 2004-02-05 2009-01-20 Qlogic, Corporation Method and system for preventing deadlock in fibre channel fabrics using frame priorities
US7564789B2 (en) 2004-02-05 2009-07-21 Qlogic, Corporation Method and system for reducing deadlock in fibre channel fabrics using virtual lanes
US7340167B2 (en) 2004-04-23 2008-03-04 Qlogic, Corporation Fibre channel transparent switch for mixed switch fabrics
US7930377B2 (en) 2004-04-23 2011-04-19 Qlogic, Corporation Method and system for using boot servers in networks
US7669190B2 (en) 2004-05-18 2010-02-23 Qlogic, Corporation Method and system for efficiently recording processor events in host bus adapters
US7404020B2 (en) 2004-07-20 2008-07-22 Qlogic, Corporation Integrated fibre channel fabric controller
US7411958B2 (en) 2004-10-01 2008-08-12 Qlogic, Corporation Method and system for transferring data directly between storage devices in a storage area network
US7380030B2 (en) 2004-10-01 2008-05-27 Qlogic, Corp. Method and system for using an in-line credit extender with a host bus adapter
US8295299B2 (en) 2004-10-01 2012-10-23 Qlogic, Corporation High speed fibre channel switch element
US7676611B2 (en) 2004-10-01 2010-03-09 Qlogic, Corporation Method and system for processing out of orders frames
US7593997B2 (en) 2004-10-01 2009-09-22 Qlogic, Corporation Method and system for LUN remapping in fibre channel networks
US7873056B2 (en) * 2004-11-18 2011-01-18 Nec Corporation Switch device, switching method and switch control program
KR100733989B1 (ko) * 2004-12-08 2007-06-29 한국전자통신연구원 와이어스피드 실현을 위한 패킷 처리 장치 및 그 방법
US7519058B2 (en) 2005-01-18 2009-04-14 Qlogic, Corporation Address translation in fibre channel switches
US7974202B2 (en) 2005-05-06 2011-07-05 Corrigent Systems, Ltd. Tunnel provisioning with link aggregation
CN1866803B (zh) * 2005-09-13 2012-05-30 华为技术有限公司 一种在以太网设备中解决时钟同步的方法
KR100694296B1 (ko) * 2005-11-08 2007-03-14 한국전자통신연구원 가상 인터페이스 기반의 2 계층 멀티캐스트 스위칭 및 3계층 멀티캐스트 라우팅 동시 제공 시스템 및 그 방법
US8464238B1 (en) 2006-01-31 2013-06-11 Qlogic, Corporation Method and system for managing storage area networks
US7548560B1 (en) 2006-02-27 2009-06-16 Qlogic, Corporation Method and system for checking frame-length in fibre channel frames
US7613816B1 (en) 2006-11-15 2009-11-03 Qlogic, Corporation Method and system for routing network information
JP5357186B2 (ja) * 2008-01-29 2013-12-04 ブルーワー サイエンス アイ エヌ シー． 多重暗視野露光によるハードマスクのパターン形成のためのオントラックプロセス
US8000347B2 (en) * 2008-10-31 2011-08-16 Cisco Technology, Inc. Executing and supporting a multiple bandwidth reservation request
US8659317B1 (en) 2012-04-09 2014-02-25 Cypress Semiconductor Corporation Flexible multi-point routing topology
CN111586498A (zh) * 2020-05-09 2020-08-25 贵州航天天马机电科技有限公司 一种多通道高速率的数据交换设备

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4813038A (en) * 1987-06-29 1989-03-14 Bell Communications Research, Inc. Non-blocking copy network for multicast packet switching
US5179552A (en) * 1990-11-26 1993-01-12 Bell Communications Research, Inc. Crosspoint matrix switching element for a packet switch
US5124978A (en) * 1990-11-26 1992-06-23 Bell Communications Research, Inc. Grouping network based non-buffer statistical multiplexor
US5440549A (en) * 1993-04-22 1995-08-08 Washington University Broadband multi-channel switch with multicasting capability
KR100262682B1 (ko) * 1995-04-15 2000-08-01 최병석 멀티캐스트 atm교환기 및 그멀티캐스트 경합조정방법
US5636210A (en) * 1995-08-02 1997-06-03 Agrawal; Jagannath P. Asynchronous transfer mode packet switch

Also Published As

Publication number Publication date
US6128292A (en) 2000-10-03
KR100194813B1 (ko) 1999-06-15
KR19980044114A (ko) 1998-09-05

Similar Documents

Publication Publication Date Title
KR100194813B1 (ko) 멀티채널/멀티캐스트 스위칭 기능을 갖는 패킷 스위칭장치 및 이를 이용한 패킷 스위칭 시스템
JP3455257B2 (ja) 非同期スイッチングノ−ドとそこで使用されるスイッチング素子用論理手段
EP0300061B1 (en) Self-routing switching system
JP3795924B2 (ja) スイッチング方法及び装置
JP2595025B2 (ja) 空間分割形スイッチを用いた高速パケット交換装置
EP0474429B1 (en) An asynchronous transfer mode switching arrangement providing broadcast transmission
KR0150367B1 (ko) 완결 결합형 에이티엠 스위칭 장치
JP3328780B2 (ja) 非線形転送モードスイッチング構成
KR100261380B1 (ko) 라인 어댑터에 대한 부착을 허용하는 분산 엘리먼트를 구비하고 멀티캐스팅 능력을 가진 스위칭 시스템
EP0857383B1 (en) High capacity atm switch
Garcia-Haro et al. ATM shared-memory switching architectures
US5309430A (en) Telecommunication system
JP2002515187A (ja) 集積された低複雑性広帯域多重チャネルスイッチ
JPH0637797A (ja) パケット交換網の予約リング機構
WO1998029990A1 (en) A fault tolerant switching system for satellite and terrestrial networks
CA2296921A1 (en) A large combined broadband and narrowband switch
JPH0637796A (ja) パケット交換機の改良型マルチキャスト機構
JPH0637799A (ja) トランクグループ入力／出力モードを備えた交換機
JPH10285187A (ja) Ａｔｍスイッチ用の分散形バッファリング・システム
US6359885B1 (en) Multi-channel packet switching apparatus having traffic flow controlling and checking functions
EP0950304A1 (en) A fault tolerant switching system for satellite and terrestrial switches
KR100253517B1 (ko) 스위칭 아키텍쳐를 갖는 패킷 스위치
JP3300853B2 (ja) 非線形転送モードスイッチング構成
JPH077520A (ja) ローカルネットワークおよびブリッジ素子
US6700896B1 (en) High-capacity WDM data network

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050301