JPH10313409A

JPH10313409A - 画像記録装置

Info

Publication number: JPH10313409A
Application number: JP9120817A
Authority: JP
Inventors: Shinya Kobayashi; 信也小林; Kunio Sato; 国雄佐藤; Tomohiko Kikuchi; 朝彦菊池
Original assignee: Hitachi Ltd; Hitachi Koki Co Ltd
Current assignee: Koki Holdings Co Ltd; Hitachi Ltd
Priority date: 1997-05-12
Filing date: 1997-05-12
Publication date: 1998-11-24
Anticipated expiration: 2017-05-12
Also published as: US6236425B1; DE19821219C2; DE19821219A1; JP3634940B2

Abstract

(57)【要約】【課題】複数本のレーザ光を用いた画像記録装置のエッ
ジスムージングを実現する。【解決手段】並行して記録する複数本のレーザ光のうち
で最初に記録開始する１本のレーザ光の走査位置に同期
して複数走査線の画素データを取得して共通ラインメモ
リ１０１に格納すると共に各レーザ光に対する変調デー
タを作り出し、他のレーザ光に対する変調データはＦＩ
ＦＯ１０３に一時記憶し、これらの各変調データを各レ
ーザ光の走査位置に同期して使用してＰＷＭ１０４で各
レーザ光の変調信号を作り出すようにすることにより、
複数本のレーザ光に対するデータ処理回路の共通化を図
るようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数のレーザ光
(マルチレーザビーム)を用いた画像記録装置に係り、特
にエッジスムージング回路に関する。

【０００２】

【従来の技術】レーザ光を用いた画像記録装置は、他の
方式の記録装置に較べて高速及び高解像度で記録するこ
とができるために広く普及している。この画像記録装置
では、従来は、780nm程度の波長の半導体レーザを使用
しており、一般的な走査光学系と組み合わせると、記録
するビームスポットの径は、50〜100μm程度となるため
に、記録装置の解像度は300〜600dpiとなっている。し
かし、「応用物理」第16巻、第7号（1996年）第676頁〜
第685頁に論じられているように、これまでの半分程度
の波長(420nm)のGaN系半導体レーザを使うことにより、
記録に使用するビームスポットの径を従来の約半分にす
ることができるために、更に高解像度の画像記録装置を
実現することができるようになる。

【０００３】しかし、この場合には、走査線密度も同時
に高めなければならないために、一般には画像記録装置
の記録速度が低下してしまう。例えば、走査線密度が30
0dpiの画像記録装置を走査線密度が600dpiとなるように
変更するためには、記録速度を1/2にしなければならな
い。これを高速にするためには、画像記録装置において
レーザ光を偏向する回転多面鏡の回転角速度を２倍にす
れば良いが、既に回転速度が上昇限界速度の状態にある
高速機においては、それ以上の速度上昇は困難であるた
めに、特開平6-149347号公報に記載されている画像記録
装置のように、走査露光を実行するレーザ光の数を増や
すことによって高速化または高解像度化する画像記録装
置が提案されている。

【０００４】一方、従来の１本のレーザ光を用いた画像
記録装置では、特開平8-310057号公報に記載されている
ような高画質化手法が提案されている。これは、レーザ
光を用いた画像記録装置が、主走査方向に連続的にレー
ザ強度を変調することができ、また、色材（トナー）の
付着量をレーザ強度により増減することができる、とい
う特徴を利用して、文字や画像の輪郭の傾斜部分にぎざ
ぎざが発生しないようにスムージング（滑らかに）する
方法である。

【０００５】図２は、一般の画像記録装置の使用環境を
示すブロック図である。ユーザは、コンピュータ等のデ
ータ作成装置２０１を使って記録するページの内容を表
すページ記述データ２０２を作成する。記録が開始され
ると、前記ページ記述データ２０２は、ネットワーク等
を介して画像記録装置のコントローラ２０３に送られ
る。コントローラ２０３は、ページ記述データ２０２を
ページ毎にビットマップメモリ上に画像データ２０４と
して展開する。ここでは、画像記録装置は、モノクロ２
値のレーザプリンタと仮定し、画像データ２０４は、１
画素１ビットに対応するバイナリデータとする。画像デ
ータ２０４の展開が完了すると、コントローラ２０３は
画像記録装置のエンジン２０５を起動し、その後はエン
ジン２０５からの同期信号２０６に従って画像データ２
０４をエンジン２０５に送る。エンジン２０５は、画像
データ２０４に従って記録媒体上に実際の画像を記録す
る。

【０００６】図３は、１本のレーザ光を用いた画像記録
装置のブロック図である。この画像記録装置は、特開平
8-310057号公報に開示されているように、前記コントロ
ーラ２０３とエンジン２０５との間にエッジスムージン
グ回路３０１が付加されている。エッジスムージング回
路３０１は、コントローラ２０３の内部に設置する場合
もあれば、エンジン２０５の内部に設置される場合もあ
る。ここで、エンジン２０５からコントローラ２０３へ
の同期信号２０６のうち、走査線上のレーザ光の走査位
置と画像データ２０４とを同期させるための信号を、ラ
イン同期信号BDとする。このライン同期信号BDは、各ラ
イン（走査線）の記録を開始する位置の直前の位置にレ
ーザビーム検知器を設け、偏向走査されるレーザ光がこ
のレーザビーム検知器上を通過したときに発生する信号
である。エッジスムージング回路３０１は、コントロー
ラ２０３から、このライン同期信号BDの他に画像データ
２０４に同期した画素クロック信号DCLK，高周波の画素
クロック信号HCLK及び画像データ信号VDをもらい、エッ
ジスムージングのためにエンハンスされた画像データ
（レーザ変調）信号を出力する。

【０００７】図４は、コントローラ２０３における前記
各信号のタイミングチャートを示している。このような
タイミングでの信号作成は、エンジン２０５における画
像データ２０４の記録速度を２５Ｍ画素／秒とすると、
三菱電機(株)社製のIC(M66235FP)に、50MHzのクロックC
LKを入力することによって実現することができる（'95
三菱半導体データブック、デジタルASSP編参照）。

【０００８】前記ＩＣ(M66235FP)には、外部の水晶発振
器で作られた50MHzのクロックCLKを連続的に入力する。
ライン同期信号BDは、前記クロックCLKとは非同期にエ
ンジン２０５から入力する。このＩＣ(M66235FP)は、ラ
イン同期信号BDから一定時間ΔTだけ遅れて、前記クロ
ックCLKの位相をライン同期信号BDに同期させたクロッ
ク信号HCLKと、それを1/2に分周したクロック信号DCLK
とを作り出す。同期精度は±3nsecであるから、画素ク
ロック信号DCLKの周波数が25MHzであることを考慮すれ
ば、十分な精度である。画像データ信号VDは、前記した
ような１画素１ビットの信号ｄ０（ｄ２…）で、画素ク
ロック信号DCLKに同期してエッジスムージング回路３０
１に送られる。

【０００９】図５は、従来装置(特開平8-310057号公報)
におけるエッヂスムージング回路３０１の構成を示して
いる。このエッジスムージング回路３０１は、大別し
て、ラインメモリ５０１と論理回路５０２とパルス幅変
調回路(ＰＷＭと略す)５０３とに分けられる。詳細につ
いては後述するが、概略は次の通りである。

【００１０】ラインメモリ５０１は、数走査線分の画像
データ信号VDを一時的に格納し、記録しようとする画素
(参照画素)及び該参照画素の周辺の数画素の画像データ
信号VDを一括して論理回路５０２に渡す。論理回路５０
２は、テンプレートマッチングにより、参照画素がどの
ようなエッジの一部であるかを判定して、その判定結果
をＰＷＭ５０３に渡す。ＰＷＭ５０３は、判定結果に基
づき、適切なパルス幅変調を加えながら参照画素を記録
するためのエンハンスされた画像データ（レーザ変調）
信号VDeを生成する。

【００１１】図６は、複数本のレーザ光を用いた画像記
録装置の構成を示すブロック図である。この画像記録装
置は、コントローラ６０１とプリンタエンジン６０２と
からなる。具体的には、特開平6-149347号公報に開示さ
れているので、ここではその詳細な説明は省略するが、
コントローラ６０１は、各レーザ光に対応するライン同
期信号BDに同期して画像データ信号VD1〜VD4をエンジン
６０２に供給する。

【００１２】図７は、電子写真記録方式のエンジン６０
２の光学系の構成を示す斜視図である。ここではレーザ
光７０１の本数を４本とする。４本のレーザ光７０１
は、特開平6-149347号公報に開示されているように、レ
ーザを４つ設けて発生するか、あるいは１本のレーザか
らのレーザ光を４つに分けるかして作って回転多面鏡７
０２に入射する。４本のレーザ光７０１は、図に示すよ
うに、感光体ドラム７０３の表面上にフォーカスされて
ビームスポットを形成し、それらは主走査方向（感光体
ドラムの軸方向）に偏向走査される。レーザ光７０１は
４本であるために、１回の走査で４本の走査線７０４を
並行して記録することができる。感光体ドラム７０３は
回転しているために、感光体ドラム７０３の回転方向と
は逆の方向が副走査方向となる。

【００１３】感光体ドラム７０３上で、各レーザ光７０
１を、副走査方向の上流側からレーザ光（１）〜レーザ
光（４）と名付け、それらの走査位置をレーザ光（１）
走査位置７０６〜レーザ光（４）走査位置７０９とする
と、１走査の先頭位置において、各レーザ光（１）〜
（４）がビーム検知器７０５を横切るために、１走査で
４つのライン同期信号BDが発生するが、最初がレーザ光
（１）によるものでライン同期信号BD1、それ以降は、
レーザ光（２）によるライン同期信号BD2、レーザ光
（３）によるライン同期信号BD3、レーザ光（４）によ
るライン同期信号BD4と続く。

【００１４】図６において、エンジン６０２は、前記ラ
イン同期信号BD1〜BD4が複合されたライン同期信号BDを
コントローラ６０１に送る。コントローラ６０１は、受
信したライン同期信号BDを４つのライン同期信号BD1〜B
D4に分ける。分け方については、特開平6-149347号公報
に開示されている。コントローラ６０１は、各ライン同
期信号BD1〜BD4に同期した画像データ信号VD1〜VD4を、
レーザ光（１）〜（４）のそれぞれに対応する記録（レ
ーザ変調）信号としてエンジン６０２に送る。

【００１５】

【発明が解決しようとする課題】従来の画像記録装置
(特開平8-310057号公報)におけるエッジスムージング手
段は、１本のレーザ光を用いた画像記録装置におけるも
のであり、複数本のレーザ光を用いた画像記録装置への
適用についての配慮がなされていない。特に、エッジス
ムージングのための信号処理は、参照画素が該参照画素
の周辺の画素との関係でどのようなエッジに位置するか
を判定して行うが、隣接する走査線上の画素が他のレー
ザ光によって並行して記録される画像記録装置において
は、従来のコントローラとエッジスムージング手段を単
に転用して構成することができない。

【００１６】本発明の１つの目的は、複数本のレーザ光
を用いた画像記録装置において、文字や画像の輪郭の傾
斜部分にぎざぎざが発生しないようにスムージングを行
うエッジスムージング手段を提供することにある。

【００１７】本発明の他の目的は、前記エッジスムージ
ング手段を簡単な回路構成で実現することにある。

【００１８】

【課題を解決するための手段】複数本のレーザ光を使用
して複数本の走査線を並行して記録する画像記録装置に
おいては、記録する走査線の画像データのみをそのまま
発生させると、エッジスムージングのために必要な副走
査方向に隣接する走査線の画像データは、同一走査周期
と異なる走査周期で出力されることになり、エッジスム
ージングのための論理処理を行うことができなくなる。

【００１９】本発明は、このような不都合を解決するも
ので、１つの特徴は、複数本のレーザ光を用いて複数本
の走査線を並行して記録する画像記録装置において、所
定の隣接範囲内の複数本の走査線を並行して記録する複
数本のレーザ光を制御するための画像データと１走査周
期分前に取得した所定の隣接範囲内の複数本の走査線の
画像データとを論理処理することにより並行して記録す
る前記複数本のレーザ光を制御するレーザ変調データを
作成するエッジスムージング回路を設けることにある。

【００２０】本発明の他の特徴は、複数本のレーザ光を
用いて隣接する複数本の走査線を並行して記録する画像
記録装置において、副走査方向に所定の隣接範囲の複数
本の走査線を並行して記録する複数本のレーザ光を制御
するための画像データと、前記複数本の走査線に対して
副走査方向に上流側と下流側に隣接する複数本の画像デ
ータとを並行して出力し、走査毎に出力する画像データ
の走査線の範囲を並行して記録する走査線分だけ上流側
に移動するコントローラと、前記コントローラから並行
して出力される前記画像データを論理処理することによ
り並行して記録する前記複数本のレーザ光を制御するレ
ーザ変調データを作成するエッジスムージング回路を設
けたことを特徴とする。

【００２１】

【発明の実施の形態】本発明の実施の形態を図１及び図
８〜図１９を参照して説明する。

【００２２】図８は、本発明になる複数本のレーザ光を
用いた画像記録装置の一実施形態を示すブロック図であ
る。この画像記録装置は、コントローラ６０１とプリン
タエンジン６０２とその間に介在させたエッジスムージ
ング回路６０３を備える。

【００２３】コントローラ６０１は、エッジスムージン
グ機能をもたない画像記録装置におけるコントローラと
同様に、画像データ信号VD1〜VD4を出力すると共に各ビ
ーム光（１）〜（４）に対応するライン同期信号BD1〜B
D4と、画素クロック信号DCLK1〜DCLK4と、高周波の画素
クロック信号HCLK1〜HCLK4をエッジスムージング回路６
０３に送る。そして、エッジスムージング回路６０３
は、各レーザ光（１）〜（４）に対するエッジスムージ
ングのためにエンハンスされた画像データ（レーザ変
調）信号VD1e〜VD4eを作成してエンジン６０２に送る。

【００２４】エンジン６０２は、図７を参照して説明し
た従来装置のエンジンと同様に構成され、画像データ信
号VD1e〜VD4eに従って４本のレーザ光（ｉ）（ｉ＝１〜
４）を点滅制御して複数本の走査線７０４を並行して記
録する。

【００２５】図１０は、図８に示した本発明になる画像
記録装置における動作信号の一例を示すタイミングチャ
ートである。各レーザ光（1）〜（4）に対する画像デー
タ信号VD1〜VD4は、総て画素クロック信号DCLK1に同期
している。もともと、コントローラ６０１の内部では、
画像データをページ毎にビットマップメモリに展開して
いるが、各レーザ光毎には分けていない。従って、４走
査線分の画像データはそのままビットマップメモリから
読み出して４走査線分を並行して一括して出力すれば良
いので、図示したようなタイミングで画像データ信号VD
1〜VD4を出力することができる。

【００２６】図１は、本発明になる複数のレーザ光を用
いた画像記録装置における改良されたエッヂスムージン
グ回路６０３の一実施形態を示すブロック図である。こ
のエッジスムージング回路６０３は、図５に示した従来
のエッジスムージング回路におけるラインメモリ５０１
と論理回路５０２を共通ラインメモリ１０１と共通論理
回路１０２に共通化し、また、共通論理回路１０２とレ
ーザ光（２）〜（４）に対するＰＷＭ（２），ＰＷＭ
（３），ＰＷＭ（４）１０４との間にファーストインフ
ァーストアウトメモリ（ＦＩＦＯと略す）（２），
（３），（４）１０３を挿入した点に特徴がある。そし
て、コントローラ６０１は、画像データ信号VD1〜VD4に
ついては、エッジスムージング回路をもたない画像記録
装置におけるコントローラと同様な画像データを出力す
れば良い。以下、各部分について説明する。

【００２７】図１０に示す４本の走査線を記録するため
の画像データ信号VD1〜VD4は、総て画素クロック信号DC
LK1に同期してエッジスムージング回路６０３に送られ
る。この画像データ信号VD1〜VD4は、コントローラ６０
１の内部において、ページ毎にビットマップメモリに展
開されている画像データの４走査線分をそのまま一括し
て読み出して並行して出力することにより得られる。

【００２８】画像データ信号VD1〜VD4は、総て画素クロ
ック信号DCLK1に同期した信号になっているために、エ
ッジスムージング回路６０３は、以下のように一括した
信号処理ができるようになる。

【００２９】図１１は、共通ラインメモリ１０１の一実
施形態を示すブロック図である。この共通ラインメモリ
１０１は、その内部に、４走査線分の画像データVD1〜V
D4を格納して１走査周期分遅延して出力する４ラインメ
モリ１１０１〜１１０４と、この４ラインメモリ１１０
１〜１１０４から出力される１走査周期分遅れた画像デ
ータとコントローラ６０１から新たに入力される画像デ
ータ信号VD1〜VD4を、それぞれ主走査方向に５画素分格
納して並列に出力する画素メモリ１１０５〜１１１２と
を備える。画素クロック信号LDCLK1に同期して入力され
る新たな画像データ信号VD1〜VD4は、それぞれ前記４ラ
インメモリ１１０１〜１１０４の各入力端dinと前記画
素メモリ１１０９〜１１１２に入力し、画素クロック信
号LDCLK1に同期して格納される。

【００３０】前記４ラインメモリ１１０１〜１１０４
は、例えば(株)日立製作所製ＩＣ(HM530281R)のよう
な、公知のラインメモリＩＣによって実現することがで
きる。４ラインメモリ１１０１〜１１０４は、ライトカ
ウンタとリードカウンタを独立して備え、それぞれリセ
ット信号WR,RRとカウントクロックWC,RCによって制御さ
れる。各カウンタの内容は、それぞれライトアドレス及
びリードアドレスとなる。前記カウントクロックWC,RC
には、画素クロック信号LDCLK1を入力する。リセット信
号WR,RRは、ライン同期信号BD1を、Ｄタイプフリップフ
ロップ(Ｄ−ｆｆと略す)１１１３によって画素クロック
信号LDCLK1に同期させながら適当な画素数分遅延させた
信号である。これにより、４ラインメモリ１１０１〜１
１０４が各出力端doutから出力するデータ信号は、それ
ぞれ、コントローラ６０１から入力される画像データ信
号VD1〜VD4と主走査方向の位置が同じで、副走査方向の
位置が４走査線下流側の画像データ信号、すなわち１走
査周期分遅延した（１走査周期分前の）画像データ信号
となる。この４ラインメモリ１１０１〜１１０４の出力
端doutから出力される遅延された画像データ信号は、画
素メモリ１１０５〜１１０８に入力して画素クロック信
号LDCLK1に同期させて格納する。

【００３１】各画素メモリ１１０５〜１１１２は、それ
ぞれ、画素クロック信号LDCLK1に同期して動作する５つ
のＤ−ｆｆを直列に接続したものであり、それぞれが格
納している信号を、図に示すように、a1〜a5，b1〜b5，
c1〜c5，d1〜d5，e1〜e5，f1〜f5，g1〜g5，h1〜h5とし
て同時に出力する。すなわち、画素メモリ１１０５〜１
１１２は、縦（副走査）方向８画素×横（主走査）方向
５画素の領域の画像データを同時に出力する。

【００３２】図１２は、画像データの画像上の位置を示
している。共通ラインメモリ１０１から同時に出力され
る前記画像データa1〜a5，b1〜b5，c1〜c5，d1〜d5，e1
〜e5，f1〜f5，g1〜g5，h1〜h5は、図示したような画像
上の縦８（a〜h）画素×横５（1〜5）画素の領域の画像
データに対応する。ここで、レーザ光（１）〜（４）に
よって記録すべき画素(参照画素)ｃ３〜ｆ３の位置は太
線で示し、各参照画素に対するスムージングのための画
像データ（レーザ変調）信号をVD1e〜VD4eとしている。

【００３３】図１７は、１つの参照画素に対するスムー
ジングパタンの一実施例を示している。スムージングの
パタンは、これら以外にもエンジン６０５にあわせて種
々提案されているが、ここでは代表的なパタンのみを例
示する。補正前のNo.1〜No.4のパタンに示すように垂直
に近い斜線部の輪郭を補正する場合には、それぞれ太線
で示す中央の参照画素を、補正後のNo.1〜No.4に示すパ
タンのようにスムージングする。補正前のNo.5〜No.8の
パタンに示すように水平に近い斜線部の輪郭を補正する
場合には、それぞれ太線で示す中央の参照画素を、補正
後のNo.5〜No.8に示すパタンのようにスムージングす
る。これらのパタンは、スムージングのための画像デー
タ信号を示すものであり、実際の印字パタンは、レーザ
光のビームスポットの広がりによって適度にスムージン
グされる。

【００３４】図１３は、１本のレーザ光に対するスムー
ジングのために検出するパタンと、論理回路の例を示し
ている。スムージングのために検出するパタンは、説明
を簡明にするために、図１７で例示したパタンのうちの
No.1とNo.2だけを示すが、他のパタンでも同様である。
この論理回路は、図に示すように、２個の１５入力のAN
D(論理積)ゲートで構成され、パタンNo.1及びNo.2に対
するパタン検出信号E11,E12をＰＷＭに出力する。他の
レーザ光に対する、パタンNo.1及びNo.2に対するパタン
検出信号E21,E22、E31,E32、E41,E42も同様の回路構成
で得ることができる。パタン検出信号はＰＷＭによって
レーザを変調するレーザ変調信号を生成するための変調
データとして使用する。

【００３５】図１４は、レーザ光（１）〜（４）に対す
る改良された共通論理回路１０２の一実施形態の一部を
示すブロック図である。スムージングのために検出する
パタンは、図１７に例示したパタンのうちのNo.1とNo.2
だけを示すが、他のパタンについても同様である。この
論理回路（共通論理回路１０２の一部）は、３２個の３
入力ＡＮＤ(論理積)ゲートと４個の５入力ＡＮＤ(論理
積)ゲートで構成し、パタンNo.1及びNo.2に対するパタ
ン検出信号E11,E12、E21,E22、E31,E32、E41,E42を生成
し、参照画素に対応する画素データ信号ｃ３（〜ｆ３）
と併せて、図１に示すように、ＰＷＭ（１）及びＦＩＦ
Ｏ（２）〜ＦＩＦＯ（４）１０４に出力する。なお、論
理ゲートの入力信号に付した符号「−ｎ」は、極性を反
転した信号を意味する。

【００３６】この共通論理回路１０２は、図１２に示し
たような縦方向８画素×横方向５画素の領域の画像デー
タを同時に論理処理することにより、各参照画素ｃ３〜
ｆ３についてスムージングするためのパタンを検出し、
対応する参照画素ｃ３〜ｆ３スムージングするレーザ変
調信号を作成するためのパタン検出信号E11〜E18，E21
〜E28，E31〜E38，E41〜E48を生成する。この参照画素
ｃ３〜ｆ３は、図１１に示すような共通ラインメモリ１
０１から出力される画像データに対しては、前の走査周
期でコントローラ６０１から出力された副走査方向に上
流側のレーザ光（３），（４）に対する画像データ信号
VD3,VD4と次の走査周期でコントローラ６０１から出力
された副走査方向に下流側のレーザ光（１），（２）に
対する画像データ信号VD1,VD2の画素が順次に対応する
ようになる。

【００３７】図１５は、ＦＩＦＯ（２）〜（４）１０３
とＰＷＭ（１）〜（４）１０４の一実施形態を示すブロ
ック図である。ＰＷＭ（１）はレーザ光（１）に対する
回路であり、ＦＩＦＯ（ｉ）とＰＷＭ（ｉ）がレーザ光
（２）〜（４）に対する回路である。これらの回路は、
参照画素ｃ３〜ｆ３の画像データと共通論理回路１０２
で検出したパタン検出信号E11〜E48を入力し、各レーザ
光（１）〜（４）の走査位置に同期して該レーザ光の点
滅時間をパルス幅変調するレーザ変調信号VD1e〜VDieを
作成する。

【００３８】図１６は、パタン検出信号Ei1〜Ei8と各Ｐ
ＷＭ（ｉ）（ｉ＝１，２，３，４）からの出力信号（レ
ーザ変調信号）VDieの関係を示している。パタン検出信
号Ei1またはEi2がハイレベルになると（２）の出力信号
VDieとし、検出信号Ei3またはEi4がハイレベルになると
（３）の出力信号VDieとし、検出信号Ei5またはEi6がハ
イレベルになると（４）の出力信号VDieとし、検出信号
Ei7またはEi8がハイレベルになると（５）の出力信号VD
ieとし、それ以外は補正しない（１）の出力信号VDieと
する。レーザ光（２）〜（４）に対する場合は、参照画
素信号ｄ３（〜ｆ３）及び検出信号Ei1〜Ei8は、一度Ｆ
ＩＦＯ（ｉ）に格納する。ＦＩＦＯ（ｉ）は、メモリ容
量が小さいだけで、構造的には前記４ラインメモリと同
一であり、カウントクロックWC,RCやリセット信号WR,RR
によって制御される。メモリ容量は、図７に示した、レ
ーザ光（１）のビームスポット７０６の主走査方向の位
置からそれぞれのレーザ光（i）のビームスポットの主
走査方向の位置までの画素数分のデータを格納できれば
よいので、この実施形態の場合は、数十画素分で十分で
ある。カウントクロックWC,RCには、画素クロック信号L
DCLK1，LDCLKiを入力する。リセット信号WR,RRには、ラ
イン同期信号BD1，BDiを入力する。従って、ＦＩＦＯ
（ｉ）に後続するＰＷＭ（ｉ）は、各レーザ光（i）の
走査位置に同期して動作することになる。これにより、
図１７に示した補正は、各レーザ光（ｉ）の走査位置に
同期して行えるようになる。

【００３９】この実施形態によれば、先ず、共通ライン
メモリ１０１の中のラインメモリ数を小規模にすること
ができる。この実施形態のように、検出するスムージン
グのパタンが図１７に示すように副走査方向に５走査線
分である場合には、ラインメモリは４走査線分で良い。
そして、これは並行して記録するレーザ光の本数が何本
でも変わりない。図１７に相当する検出するスムージン
グのパタンが２ｎ＋１(奇数)走査線の場合には、２ｎ走
査線分のラインメモリ１０１があれば良い。これは並行
記録のレーザ光７０１の本数に無関係であるために、並
行して記録するレーザ光７０１の本数を増やしても回路
が複雑になることはない。

【００４０】次に、共通論理回路１０２の論理ゲートの
規模を小規模にすることができる。図１３に示した従来
の論理回路をビーム光毎に独立させて設けると回路規模
が大きくなる。しかし、この実施形態によれば、図１４
に示したように、論理ゲートが共通化されるので小規模
になる。この実施形態ではＦＩＦＯ（２）〜（４）１０
３を論理回路１０２とＰＷＭ（２）〜（４）１０４の間
に挿入し、その上流側の共通ラインメモリ１０１と共通
論理回路１０２が、レーザ光７０１の本数を増やしても
複雑にならないようにしたが、これらのＦＩＦＯ１０３
をもっと上流側に挿入してもよい。

【００４１】図１９は、ＦＩＦＯ１０３を共通ラインメ
モリ１０１におけるラインメモリ１１０２〜１１０４と
画素メモリ１１０６〜１１１２との間に挿入した実施形
態を示している。このような構成では、上流側のライン
メモリ１１０１〜１１０４だけが共通化されることにな
る。下流側の画素メモリ１１０５〜１１１２以降は、図
５に示した１本のレーザ光を用いた記録装置におけるよ
うな論理回路とＰＷＭをレーザ光毎に個別に設けること
になる。この実施形態では、簡単化されるのはラインメ
モリだけになるが、上位のコントローラなどにラインメ
モリが組み込まれる場合には、それ以降では同一構成の
チップを多重に使えるためにスケーラブルな構成とな
る。

【００４２】図１８は、本発明になる画像記録装置にお
けるエッジスムージング回路６０３の更に他の実施形態
を示すブロック図である。この実施形態は、図５に示し
た１本のレーザ光に対する論理回路５０２が記録速度の
４倍以上の高速で動作する性能をもつ場合に、この１つ
の論理回路を４つのレーザ光の画像データ処理に時分割
で使用する構成である。画素クロック信号DCLK11,DCLK1
2,DCLK13として、画素クロック信号DCLK1に対して位相
が９０度，１８０度，２７０度遅れたクロック信号を生
成する。

【００４３】画素クロック信号DCLK1の立ち上がりによ
り、セレクタ１８０１は、１本のレーザ光に対する画像
データを処理するように構成した論理回路５０２に共通
ラインメモリ１０１の出力信号a1〜a5，b1〜b5，c1〜c
5，d1〜d5，e1〜e5を選択して出力する。論理回路５０
２は、画素クロック信号DCLK11が立ち上がるまでにその
論理処理結果を出力する。

【００４４】次に、画素クロック信号DCLK11の立ち上が
りにより、Ｄ−ｆｆ１８０２が前記論理処理結果を格納
し、セレクタ１８０１は、論理回路５０２に共通ライン
メモリ１０１の出力信号b1〜b5，c1〜c5，d1〜d5，e1〜
e5，f1〜f5を選択して出力する。論理回路５０２は、画
素クロック信号DCLK12の立ち上がりがくるまでにその論
理処理結果を出力する。

【００４５】次に、画素クロック信号DCLK12の立ち上が
りがくると、ＦＩＦＯ（２）は前記論理処理結果を格納
し、セレクタ１８０１は、論理回路５０２に共通ライン
メモリ１０１の出力信号c1〜c5，d1〜d5，e1〜e5，f1〜
f5，g1〜g5を選択して出力する。論理回路５０２は、画
素クロック信号DCLK13の立ち上がりがくるまでにその論
理処理結果を出力する。

【００４６】次に、画素クロック信号DCLK13の立ち上が
りがくると、ＦＩＦＯ（３）は前記論理処理結果を格納
し、セレクタ１８０１は、論理回路５０２に共通ライン
メモリ１０１の出力信号d1〜d5，e1〜e5，f1〜f5，g1〜
g5，h1〜h5を選択して出力する。論理回路５０２は、画
素クロック信号DCLK1の立ち上がりがくるまでにその論
理処理結果を出力する。

【００４７】そして、画素クロック信号DCLK1の立ち上
がりがくると、ＦＩＦＯ（４）は前記論理処理結果を格
納する。

【００４８】Ｄ−ｆｆ１８０２，ＦＩＦＯ（２）〜
（４）以降の回路は、前記実施形態と同様に、それぞれ
各レーザ光の走査位置に同期して動作するようにする。

【００４９】この実施形態によれば、論理回路について
は、１本のレーザ光に対する回路があれば良いので、回
路がより簡単化される。また、レーザ光の本数が増えて
も、論理回路自身は１本のレーザ光に対する回路があれ
ば良いので、論理回路が複雑になることはない。

【００５０】本発明は、複数本のレーザ光を使用して複
数本の走査線（画像）を並行して記録する画像記録装置
において、エッジスムージングを実現するものである。
ここまでは、従来のコントローラと同様なコントローラ
６０１を使用してこのエッジスムージングを実現する実
施形態を説明したが、コントローラ６０１をエッジスム
ージングのための論理処理に必要な走査線分の画像デー
タVDを並行して出力することができるように構成すれ
ば、エッジスムージング回路６０３は４ラインメモリ１
１０１〜１１０４を省略することができる。例えば、図
１２に例示するように、縦８画素，横５画素の画像デー
タを論理処理して４本の走査線についてエッジスムージ
ングを行う場合には、共通論理回路１０２は、８本の走
査線についてそれぞれ５画素の画像データを使用する。
従って、図９に示すように、コントローラ６０１から８
本の走査線に対する画像データを並行に出力するように
構成すれば、４ラインメモリ１１０１〜１１０４は不要
となる。このときの並行記録は、内側の４本の走査線の
画像データ（両外側の各２本の走査線の画像データVD-
1,VD-2,VD+1,VD+2は論理処理に使用するのみ）であるの
で、次の走査記録周期では、コントローラ６０１は、副
走査方向の上流側に４本の走査線だけ移動した位置から
の８本の走査線に対する画像データを並行に出力するよ
うに構成することが必要である。

【００５１】このように８走査線の画像データを並行し
て出力するコントローラ６０１は、画像データを展開し
たビットマップメモリの読み出し回路に８走査線分のラ
インメモリを内蔵させ、従来のコントローラと同様な手
法で８走査線の画像データを並行に出力し、走査毎に読
み出し位置を４走査線分更新するようにして実現するこ
とができる。

【００５２】

【発明の効果】本発明は、複数本のレーザ光を使用して
複数の走査線を並行して記録する画像記録装置において
輪郭の傾斜部分を滑らかにするスムージング手段を提供
することができる。

【００５３】更に、本発明は、前記スムージング手段に
おいて使用するラインメモリや論理回路の共通化を図る
ことにより回路規模の増大を軽減し、装置を小型且つ低
価格で提供することができる。

【図面の簡単な説明】

【図１】本発明になる複数本のレーザ光を用いた画像記
録装置におけるエッジスムージング回路のブロック図で
ある。

【図２】一般の画像記録装置の使用環境を示すブロック
図である。

【図３】１本のレーザ光を用いた画像記録装置のブロッ
ク図てある。

【図４】図３に示した画像記録装置のコントローラにお
ける信号のタイミングチャートである。

【図５】従来の１本のレーザ光を用いた画像記録装置に
おけるエッジスムージング回路のブロック図である

【図６】複数のレーザ光を用いた画像記録装置のブロッ
ク図である。

【図７】複数本のレーザ光を用いた画像記録のエンジン
における光学系の構成を示す斜視図である。

【図８】本発明になる画像記録装置の一実施形態を示す
ブロック図である。

【図９】本発明になる画像記録装置の他の実施形態を示
すブロック図である。

【図１０】図８に示した本発明になる画像記録装置にお
ける動作信号の一例を示すタイミングチャートである。

【図１１】図８に示した本発明になる画像記録装置にお
ける共通ラインメモリのブロック図である。

【図１２】図１１に示した共通ラインメモリの出力信号
と画像上の位置との関係を示すマトリクスである。

【図１３】検出パターンと論理回路のブロック図であ
る。

【図１４】本発明になる画像記録装置における論理回路
の一部を示すブロック図である。

【図１５】本発明になる画像記録装置におけるＰＷＭ回
路のブロック図である。

【図１６】パタン検出信号とＰＷＭの出力信号の関係を
示すテーブルである。

【図１７】エッジスムージングの一実施例を示すパター
ンである。

【図１８】本発明になる画像記録装置におけるエッジス
ムージング回路のたの実施形態を示すブロック図であ
る。

【図１９】本発明になる画像記録装置における共通ライ
ンメモリの他の実施形態を示すブロック図である。

【符号の説明】

１０１…共通ラインメモリ、１０２…共通論理回路、１
０３…ファーストインファーストアウトメモリ（ＦＩＦ
Ｏ）、１０４…パルス幅変調回路（ＰＷＭ）、BD1〜BD4
…ライン同期信号、DCLK１〜DCLK4…画素クロック信
号、HCLK1〜HCLK4…高周波画素クロック信号、VD1〜VD4
…画像データ信号、VD1e〜VD4e…レーザ変調信号。

───────────────────────────────────────────────────── フロントページの続き (72)発明者菊池朝彦茨城県ひたちなか市武田1060番地日立工機株式会社内

Claims

【特許請求の範囲】

【請求項１】複数本の走査線の画素データに基づいて複
数本のレーザ光をそれぞれ制御する複数のレーザ変調信
号を作成する制御回路を備え、複数本のレーザ光によっ
て複数本の走査線を並行して記録する画像記録装置にお
いて、前記制御回路は、前記複数本のレーザ光のうちで最初に記録を開始する１
本のレーザ光の走査位置に同期して複数本の走査線の画
素データを取得して格納するメモリ手段と、最初に記録
を開始する前記１本のレーザ光の走査位置に同期して前
記複数本の走査線の画像データに基づいて前記複数本の
レーザ光に対する複数本の走査線のレーザ変調データを
作成する論理手段と、最初に記録を開始する前記１本の
レーザ光の走査位置に同期して前記複数本の走査線のレ
ーザ変調データを格納し、該格納した複数本の走査線の
レーザ変調データを前記複数本のレーザ光のそれぞれの
走査位置に同期してそれぞれ読み出す手段と、前記複数
本のレーザ光のそれぞれの走査位置に同期して前記レー
ザ変調データに基づいて複数本の走査線のレーザ変調信
号を作り出す手段とを有するエッジスムージング回路を
備えたことを特徴とする画像記録装置。
【請求項２】請求項１において、前記メモリ手段は、並
行して記録するために取得する複数本の走査線の画像デ
ータを格納して１走査周期分遅延して出力するラインメ
モリと、取得する前記複数本の走査線の画像データ及び
前記ラインメモリから出力される画像データをそれぞれ
複数画素分格納する画素メモリを備えることを特徴とす
る画像記録装置。
【請求項３】請求項２において、前記画素メモリは、ス
ムージングのパタン処理に必要な主走査方向の画素数分
の画像データを格納することを特徴とする画像記録装
置。
【請求項４】請求項２または３において、前記メモリ手
段におけるラインメモリと画素メモリは、最初に記録を
開始するレーザ光の走査位置に同期して画像データを格
納し／読み出すことを特徴とする画像記録装置。
【請求項５】請求項２において、前記論理手段は、画素
メモリに格納された画像データを論理処理してレーザ変
調データを作成することを特徴とする画像記録装置。
【請求項６】請求項１において、前記変調データを格納
すると共に読み出す手段は、最初に記録を開始する１本
のレーザ光に対するレーザ変調データ以外のレーザ変調
データを格納することを特徴とする画像記録装置。
【請求項７】複数本の走査線の画素データに基づいて複
数本のレーザ光をそれぞれ制御する複数のレーザ変調信
号を作成する制御回路を備え、複数本のレーザ光によっ
て複数本の走査線を並行して記録する画像記録装置にお
いて、前記制御回路は、前記複数本のレーザ光のうちで最初に記録を開始する１
本のレーザ光の走査位置に同期して複数本の走査線の画
素データを取得して格納するメモリ手段と、複数本の走
査線の画像データに基づいてレーザ光に対するレーザ変
調データを作成する複数の走査線に共通な論理手段と、
各走査線のレーザ光に対するレーザ変調データを作成す
るために前記メモリ手段に格納されている画像データを
選択的に前記論理手段に供給する選択手段と、前記複数
本の走査線のレーザ変調データを選択的に格納し、前記
複数本のレーザ光のそれぞれの走査位置に同期して各走
査線のレーザ変調データをそれぞれ読み出す手段と、前
記各走査線のレーザ変調データに基づいて各走査線を記
録するレーザ変調信号を作り出す手段とを有するエッジ
スムージング回路を備えたことを特徴とする画像記録装
置。
【請求項８】請求項７において、前記選択手段とレーザ
変調データを格納すると共に読み出す手段は、位相差を
もたせた各走査線の画素クロック信号に同期して動作す
るようにしたことを特徴とする画像記録装置。
【請求項９】複数本の走査線の画素データに基づいて複
数本のレーザ光をそれぞれ制御する複数のレーザ変調信
号を作成する制御回路を備え、複数本のレーザ光によっ
て複数本の走査線を並行して記録する画像記録装置にお
いて、前記制御回路は、所定の隣接範囲内の複数本の走査線を並行して記録する
複数本のレーザ光を制御するための画像データと１走査
周期分前に取得した所定の隣接範囲内の複数本の走査線
の画像データとを論理処理することにより並行して記録
する前記複数本のレーザ光を制御するレーザ変調データ
を作成するエッジスムージング回路を備えたことを特徴
とする画像記録装置。
【請求項１０】請求項９において、前記エッジスムージ
ング回路は、前の１走査周期で取得した複数本の走査線
分の画像データと次の１走査周期で取得した複数本の走
査線分の画像データを論理処理することにより、前の走
査周期で取得した画像データの内で副走査方向の上流側
の一部の走査線の画像データと次の走査周期で取得した
画像データの内で副走査方向の下流側の一部の走査線の
画像データについてレーザ変調データを作成することを
特徴とする画像記録装置。
【請求項１１】並行して取得する副走査方向の複数本の
走査線分の画像データに基づいて副走査方向にずれて記
録走査する複数本のレーザ光を制御して複数本の走査線
を並行して記録する動作を繰り返す画像記録装置におい
て、前の記録走査周期で取得した複数本の走査線分の画像デ
ータと次の記録走査周期で取得した複数本の走査線分の
画像データを論理処理することにより、前の走査周期で
取得した副走査方向に上流側の一部の走査線の画像デー
タに対するレーザ変調データと次の走査周期で取得した
副走査方向に下流側の一部の走査線の画像データに対す
るレーザ変調データを作成するエッジスムージング手段
を設け、このエッジスムージング手段で作成したレーザ
変調データを前記複数本のレーザ光で記録するようにし
たことを特徴とする画像記録装置。
【請求項１２】請求項１１において、前記複数本のレー
ザ光は、前の記録走査周期で取得して記録しなかった走
査線の画像データと次の記録走査周期で取得した複数本
の走査線の画像データにおける副走査方向に下流側の一
部の走査線の画像データを記録することを特徴とする画
像記録装置。
【請求項１３】並行して取得する副走査方向の複数本の
走査線分の画像データに基づいて副走査方向にずれて記
録走査する複数本のレーザ光を制御して複数本の走査線
を並行して記録する動作を繰り返す画像記録装置におい
て、前の記録走査周期で取得した複数本の走査線分の画像デ
ータと次の記録走査周期で取得した複数本の走査線分の
画像データを論理処理することにより、前の走査周期で
取得した副走査方向の上流側の一部の走査線の画像デー
タに対するレーザ変調データと次の走査周期で取得した
副走査方向の下流側の一部の走査線の画像データに対す
るレーザ変調データを作成するエッジスムージング手段
を設け、このエッジスムージング手段で作成したレーザ
変調データを前記複数本のレーザ光で記録するようにし
たことを特徴とする画像記録装置。
【請求項１４】画像データを複数本の走査線分の単位で
繰り返し取得し、これらの画像データを複数本のレーザ
光によって複数本の走査線単位で並行して繰り返し走査
記録する画像記録装置において、前の回に取得した画像データの内で副走査方向に上流側
に位置する一部の走査線の画像データを記録せずに他の
下流側の走査線の記録済み画像データと共に保存し、該
保持した未記録の画像データを記録済み画像データ及び
次の回に取得する画像データの内で副走査方向の下流側
に位置する一部の走査線の画像データと論理処理して並
行して記録する複数本の走査線の内の下流側の走査線を
記録するレーザ光のレーザ変調データを作成し、前記次
の回に取得する画像データの内で副走査方向の下流側に
位置する一部の走査線の画像データを上流側の走査線の
画像データ及び前の回に取得して保存した上流側の走査
線の画像データと論理処理して並行して記録する複数本
の内の上流側の一部の走査線を記録するレーザ光のレー
ザ変調データを作成するエッジスムージング手段を設け
たことを特徴とする画像記録装置。
【請求項１５】複数本のレーザ光を用いて隣接する複数
本の走査線を並行して記録する画像記録装置において、副走査方向に所定の隣接範囲の複数本の走査線を並行し
て記録する複数本のレーザ光を制御するための画像デー
タと、前記複数本の走査線に対して副走査方向に上流側
と下流側に隣接する複数本の画像データとを並行して出
力し、走査毎に出力する画像データの走査線の範囲を並
行して記録する走査線分だけ上流側に移動するコントロ
ーラと、前記コントローラから並行して出力される前記
画像データを論理処理することにより並行して記録する
前記複数本のレーザ光を制御するレーザ変調データを作
成するエッジスムージング回路を設けたことを特徴とす
る画像記録装置。