JPH1031470A - Ｃｒｔディスプレイによって放射された電磁干渉を低減する方法及び装置 - Google Patents

Ｃｒｔディスプレイによって放射された電磁干渉を低減する方法及び装置

Info

Publication number
JPH1031470A
JPH1031470A JP9006092A JP609297A JPH1031470A JP H1031470 A JPH1031470 A JP H1031470A JP 9006092 A JP9006092 A JP 9006092A JP 609297 A JP609297 A JP 609297A JP H1031470 A JPH1031470 A JP H1031470A
Authority
JP
Japan
Prior art keywords
phase
signal
frequency
clock
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9006092A
Other languages
English (en)
Inventor
Abraham E Rindal
イー リンダル エイブラハム
Ronald H Ih
エイチ イー ロナルド
Michele K Law
ケイ ロウ マイケル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sun Microsystems Inc
Original Assignee
Sun Microsystems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sun Microsystems Inc filed Critical Sun Microsystems Inc
Publication of JPH1031470A publication Critical patent/JPH1031470A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2229/00—Details of cathode ray tubes or electron beam tubes
    • H01J2229/0007—Elimination of unwanted or stray electromagnetic effects
    • H01J2229/0015—Preventing or cancelling fields leaving the enclosure

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Picture Signal Circuits (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Details Of Television Scanning (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 ディスプレイの表示性能に影響を及ぼさずに
電磁干渉（ＥＭＩ）を有効に低減させる。 【解決手段】 クロック高調波のスペクトル・エネルギ
ーを分散させるため、クロック信号を周期的にフェーズ
変調するようにする。主発振器の信号Ａの周波数を画素
クロック信号の周波数のＮ倍とし、これをクロック・ド
ロッパーでＭ回ごと（水平同期パルスごと）にドロップ
して位相を変更し（Ｂ）、その後Ｎ分周して画素クロッ
ク信号Ｃとする。ビデオデータ信号Ｄが時間シフトされ
ることになるため画像にスキューが生じるが、これは水
平同期信号Ｅも同様に同相に位相シフトすることによっ
て解消できる。位相変化率を十分とるようにすれば、標
準ＥＭＩ測定ウィンドウの帯域幅においてスペクトル・
エネルギーをその外に分散させることができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、高速スイッチング・ク
ロック信号(rapidly switching clock signal)を用いて
いる電子システムによって放射された電磁干渉の低減に
関し、より特定的には、陰極線管（“ＣＲＴ”）ディス
プレイを含むビデオ・システムにおけるそのような放射
を低減する方法及び装置に関する。
【０００２】
【従来の技術】ＣＲＴディスプレイは、デスクトップ・
コンピュータ、テレビジョン、等を含んでいる種々の
（様々な）アプリケーションにおけるビデオ情報を表示
（ディスプレイ）するために用いられる。ＣＲＴディス
プレイは、かなり低コストで高解像度画像を有利に供給
することができると同時に、殆ど全ての電子システムの
ように、そのようなディスプレイは、電磁干渉（“ＥＭ
Ｉ”）を発生する。ＥＭＩは、既に混雑した無線スペク
トル(radio spectrum)に信号を追加するので、許容ＥＭ
Ｉの量（大きさ）は、該当政府規則の対象になる。シス
テムのＥＭＩ−放射性能は、個々の周波数における狭周
波数基準ウィンドウ内の機器エミッション(equipment e
missions) を測定することによって評価されうる。アメ
リカ合衆国では、該当連邦通信委員会規則は、ＥＭＩ測
定を行う目的で約３０ＭＨｚから１ＧＨｚまで掃引され
る１２０ＫＨｚ幅（例えば、ｆm ＝１２０ＫＨｚ）標準
参照測定ウィンドウを用いることを指図する。測定は、
基準測定ウィンドウ内で発生するエミッションのスペク
トル・エネルギーの時間積分(time integration)を含
む。各周波数ウィンドウにおける測定平均エミッション
・マグニチュードは、出版済予指定制限(published pre
-specified limits)と比較され、かつ過剰なＥＭＩが放
射されているか否かという決定がなされる。過剰な放射
が存在するならば、ＥＭＩエミッティング・システムを
許容エミッション制限内のコンプライアンスに入れるた
めに測定が行われなければならない。
【０００３】放射されたＥＭＩを吸収するかさもなけれ
ば減衰させることは、従来技術において知られている。
ＥＭＩ基準測定ウィンドウの帯域幅内に入っている少な
いスペクトル・エネルギーを有する信号を発生すること
も知られている。ビデオＣＲＴディスプレイ・システム
におけるＥＭＩを低減することに関してこれらの従来技
術をここで再検討する。図１は、ＣＲＴディスプレイ１
０及びそのディスプレイ発生器システム２０、並びにＣ
ＲＴディスプレイからのＥＭＩ−エミッション３０を低
減するために一般的に用いられた複数の従来技術を示
す。ＣＲＴ１０は、カラー画像を形成するために赤、
青、緑色の組合せをディスプレイすることが一般的に頻
繁にできるか、または実際に白黒ディスプレイ管であり
うる。
【０００４】ディスプレイ発生器システム２０は、その
周波数が通常水晶発振制御されかつその出力信号がディ
ジタル・タイミング発生器５０に入力される主発振器４
０を備えている。タイミング発生器５０は、画素クロッ
ク信号（“ＣＬＯＣＫ”）並びに水平及び垂直同期信号
６０、７０（“ＨＳＹＮＣ”、“ＶＳＹＮＣ”）を生成
する。発生器５０は、データ信号をクロックする同期信
号を出力するときを決定するために発振器クロック・サ
イクルを計数する個別カウンタを一般に含む。この技術
は、水平及び垂直同期信号６０、７０の一定したセルフ
アライニング（自己整合）を許容する。水平同期信号６
０は、ビデオ・データの走査水平線の長さを決定し、垂
直同期信号７０は、どのくらいの数のそのようなデータ
の水平走査線がディスプレイされるのかを決定する。そ
れゆえに、ＨＳＹＮＣ及びＶＳＹＮＣ同期信号６０、７
０は、ディスプレイされる画像の水平及び垂直の大きさ
の範囲をＣＲＴ１０に決定させる。更に、これらの同期
信号は、ＣＲＴディスプレイ１０に、データ・バス８０
を介して受信した入力アナログ・ビデオ画素データをＣ
ＲＴ画面状の特定（ｘ，ｙ）ディスプレイ位置に位置合
わせさせる。そのように、全てのシステム・クロッキン
グは、発振器４０及び発生器５０によって供給され、か
つＣＲＴ１０は、内部クロックまたは他の時間依存素子
を有しておらず、かつ固有（独自）の時間依存性を有し
ていない。
【０００５】グラフィックス発生器６０は、ビデオ・ラ
ンダム・アクセス・メモリまたは“ＶＲＡＭ”としばし
ば呼ばれる、ビデオ・フレーム・バッファ・メモリ装置
９０に信号を出力する。図１に示すように、水平及び垂
直同期信号は、ビデオ・メモリ９０並びにＣＲＴ１０に
結合される。記憶またはバッファされたグラフィックス
（例えば、画素データ）情報は、ディジタル−アナログ
（“Ｄ／Ａ”）変換器１００に、水平及び垂直同期信号
６０、７０に関して、メモリ９０からクロックされる。
変換器１００は、ディスプレイのためにＣＲＴ１０にデ
ータ・バス８０によって搬送されるアナログ・ビデオ信
号を出力する。ビデオ信号の良好な保全性（完全性）を
保存するために、バス１０上のクロックされた画素デー
タの立ち上り及び立ち下り時間は、例えば、＜１０ｎｓ
（ナノ秒）のように、一般的に非常に短い。そのよう
に、バス８０上の信号は、高周波高調波ではリッチであ
り、かなりのＥＭＩを放射する傾向がある。バス９０上
のビデオ・データは、関連水平及び垂直同期信号からの
クロック・パルスの数によって決定される各画素のディ
スプレイされた位置で、ＣＲＴ１０上で連続的に線毎に
ディスプレイされる。
【０００６】一つ以上の低域フィルタ１２０、及び／又
はフェライト・ビーズまたは他のエネルギー吸収コンポ
ーネント１３０を含むことができるＥＭＩ−低減モジュ
ール１１０を図１のシステムに設けることは、従来技術
において知られている。そのような低域フィルタ及びエ
ネルギー吸収コンポーネントは、相違モード及び共通モ
ードＥＭＩをそれぞれ低減することにおいて有用であり
うる。低域フィルタ１２０は、オペ・アンプ、抵抗、コ
ンデンサ(capacitors)、インダクタ(inductors) のよう
な通常のコンポーネントで実現されうる。これらのフィ
ルタは、関連基本周波数の約二倍のカットオフ周波数を
一般に有する。そのように、低域フィルタは、パネル・
クロック及びデータ・バス信号からのある高周波コンポ
ーネントを減衰し、かつ制限された大きさにＥＭＩを低
減することができる。
【０００７】しかし、低域フィルタリングは、ＥＭＩ信
号が、例えば、ＥＭＩが画素クロック及び／又はデータ
・バス信号ワイヤ上に存在するが、システム・グラウン
ド１４０から欠如するような、相違モードにあるときに
だけ実質的に有効でありうる。システム・グラウンド・
リターン１４０の有効インピーダンスを低減すること
は、ＥＭＩ信号電流の結果として生ずるＥＭＩ電圧降下
を低減する。グラウンド・インピーダンスを低減するこ
とは、ＥＭＩを低減する非常に有効な方法でありうる。
あるアプリケーションではＥＭＩは、例えば、ワイヤ、
データ・バス・ワイヤ上で搬送され、かつまたグラウン
ド上で搬送された、共通モードである。そのようなワイ
ヤの回りにフェライト１３０のようなエネルギー放散素
子(energy dissipating elements) を配置することによ
って共通モードＥＭＩを低減することは、従来技術にお
いて知られている。放散素子は、ＥＭＩからの電磁エネ
ルギーを吸収し、エネルギーを熱に変換する。フェライ
ト・ビーズ、コアまたは他の放散素子の使用は、エンク
ロージャ（筺体）内の制限された領域にＥＭＩを有効的
に包含することができる。しかしながら、ＥＭＩ減衰の
量は、かなり少なく、かつ他のＥＭＩ−低減技術も用い
られなければならない。
【０００８】機器に放射を閉じ込める金属遮蔽層(metal
shield)１５０でＥＭＩ−放射機器を取り囲むというこ
とも従来技術において知られている。シールディング
は、有効でありうるが、費用が嵩みかつシステム・サイ
ズに追加される。更に、有効シールディングは、例え
ば、換気開口部を低減または除去することによって、シ
ステム冷却を損ないうる。
【０００９】図２は、ＣＲＴ画面ラスタを示し、かつバ
ス８０からのビデオ・データをディスプレイするために
ＣＲＴ１０の蛍光体上の線（例えば、線１、２、
３、．．．）にわたり電子線を走査する方法を表わす。
説明の容易さのために、図２は、１８の水平走査線だけ
を示す。しかしながら、実際のディスプレイ・システム
では、走査線の数は、実質的により高く、例えば通常の
コンピュータ・モニターでは７６８である。通称ノンイ
ンターレース式走査システムでは、走査線１は、ＣＲＴ
電子ビームによって右にかつ多少下方に高速でトレース
され、それによりビームは、右から左へ水平に高速でリ
トレース（帰線）する。（水平帰線は、図２において鎖
線で示されている。）走査線２は、次いで右にかつ多少
下方にトレースされ、次いで高速で右から左に水平にリ
トレース（帰線）する。このパターンは、ＣＲＴディス
プレイの底部におけるまで続けられ、最後の走査が行わ
れ、それにより走査線の第１の“フィールド”（通常の
コンピュータ・モニターに対して７６８）が終了する。
【００１０】コンピュータ・ビデオ・モニター・ディス
プレイ・システムでは、水平走査速度（ｆhoriz ）は、
一般的に、低解像度ディスプレイに対する約３２ＫＨｚ
から高解像度ワークステーション・ディスプレイに対す
る約８２ＫＨｚまでの範囲内の周波数である。ｆhoriz
≒８２ＫＨｚであるならば、各水平走査は、約１／８
２，０００秒、または約１２．２μｓ（マイクロ秒）占
有する。コンピュータ・ビデオ・モニター・ディスプレ
イに対する垂直リトレース（帰線）時間は、一般的に、
約６０Ｈｚから約７７Ｈｚの範囲である。第１のフィー
ルドの終了により、電子ビームは、垂直に高速でリトレ
ースし、かつ走査線１、２、３、．．．の次のフィール
ドは、トレース・アウトされる。この走査線の第２のフ
ィールドが終了したときに、第３のフィールドがトレー
スされる、等である。各フィールドが６０Ｈｚの速度で
走査されるシステムでは、垂直リトレース（帰線）時間
は、１／６０秒または１６．６６ｍｓ（ミリ秒）であ
る。（通称インターレース式走査システムでは、偶数走
査線及び奇数走査線の交番フィールドがトレースされ
る。） 水平及び垂直リトレースの時間の間、走査された電子ビ
ームは、ＣＲＴ１０に関連付けられたビデオ回路素子が
ＣＲＴの蛍光体上への電子ビームの影響を消去する(bla
nks-out)ように不活性である。一般的、水平リトレース
時間は、約２μｓであり、垂直リトレース時間は、約３
００μｓである。アクティブ（活性）走査時間の間、各
走査線の部分が明るい(light) かまたは暗い(dark)（ま
たは彩色される）、高輝度(bright)かまたは低輝度(di
m) は、ビデオ・データ・バス８０上に存在するアナロ
グ・ビデオ信号の電圧の大きさによって決定される。
【００１１】図３及び図４は、データ・バス８０上のビ
デオ信号と、水平同期信号６０との間の関係を示す。図
３では、時間間隔Ｔ1 は、各水平走査のアクティブ（活
性）部分を表わし、ｆhoriz ≒８２ＫＨｚを有している
コンピュータ・ビデオ信号に対して約１２．２μｓであ
る。アクティブ走査に続いて、電子ビームは、コンピュ
ータ・ビデオ・システムにおいて一般的に約０．５μｓ
である時間、“フロント・ポーチ”として知られる、期
間Ｔ2 の間、画面の右側にそのまま残る。時間Ｔ2 に続
いて、水平同期信号（図４に示す）は、時間間隔Ｔ
3 （コンピュータ・ビデオ・システムに対して約０．５
μｓ）の間、高(high)に行きそして再び低(low) に行
く。それは、次の走査を開始するために、ＣＲＴ画面の
左側に電子ビーム水平フライバックを起動する時間Ｔ2
に続く水平同期信号の低−対−高遷移である。フライバ
ックは、時間Ｔ4 を占有しかつコンピュータ・ビデオ・
システムに対して一般的に約２μｓである。時間Ｔ4 の
間、電子ビームは、左から右にまだ走査しているが、新
しいビデオ信号は、存在しないし、かつビデオ信号が間
隔Ｔ4 の終りで始まるまでディスプレイは、見られな
い。しかし、新しいビデオ・データが存在しないなら
ば、電子ビームは、ＣＲＴ画面にわたり既存のビデオ情
報を走査し、ビデオ画像が水平方向に引き伸ばされたよ
うに見せる。対照的に、ビデオのオンセットがＮ画素ク
ロック・サイクルによって、例えば、（Ｔ4 ＋Ｎ）によ
ってディスプレイされたならば、ディスプレイされた画
像は、Ｎ画素だけ右にシフトされたように見える。
【００１２】フィールドに対応している多数の走査の
後、垂直同期信号が発生し、画面底部から画面頂部に電
子ビームをリターンする。垂直同期パルスは、ビデオ・
データの多数の水平走査の後、例えば、一般的なノンイ
ンターレース式コンピュータ・ビデオ・システムにおい
て約７６８走査の後で発生する。図５は、主発振器信
号、主発振器信号の周波数２分割バージョン、同期信
号、及び図１の従来技術のシステムに対するビデオ・デ
ータ信号間のタイミング関係を示す。主発振器信号の周
波数２分割バージョンは、図１１として後で示される、
本発明の対応している信号との比較の容易性のために含
まれる。図５（そして同様に図１１）のパルス列は、説
明のためでありかつこれらの図に示されたものよりもっ
と多くのパルスが実際の波形に存在するということが理
解される。
【００１３】図６は、タイミング発生器５０によって供
給されるクロック信号を示す。クロック信号は、一般
に、約１００ＭＨｚの反復周波数ｆc 、及び１−２ｎｓ
の大きさの立ち上り及び立ち下り遷移時間を有する、周
期的矩形波パルス列である。図７に示すように、ほとん
どのアプリケーションでは、ビデオ・フレーム・バッフ
ァ９０からの画素データは、クロック信号の各上昇端(r
ising edge) でＣＲＴパネル・ディスプレイ１０にデー
タ・バス８０にわたりクロックされる。クロックされた
ビデオ・データは、単一ビットまたはそのビットが同時
にクロックされるデータの語全体で構成されうる。図示
するように、各パネル・クロック信号の上昇端は、先の
上昇端から時間において等距離である。
【００１４】図８は、図６に示したクロック信号の周波
数スペクトルの周波数領域表現である。そのように、図
８は、その反復周波数がｆc である対応矩形波クロック
信号のフーリェ変換を表わす。クロック信号がかなり速
い立ち上り及び立ち下り時間を有するので、対応スペク
トル振幅は、不運にも、高調波においてリッチであり、
基本周波数ｆc の奇数倍のあたりに中心が置かれる。図
８において鎖線で示されているのは、ＥＭＩ−コンプラ
イアンス試験に用いられる基準ウィンドウの帯域幅であ
る。図８に示すように、総計電磁エネルギーがさらに小
さいコンポーネントのｒｍｓ（実効値：自乗平均平方
根）を表わすので、ｆc の各高調波の振幅は、低減され
る。
【００１５】上記したように、高速クロック遷移時間
は、１ｆc 、３ｆc 、５ｆc 、等におけるスペクトルに
よって示されるように、図６の時間領域波形がＥＭＩに
おいてリッチであるということを意味する。結果とし
て、ＥＭＩ標準参照ウィンドウが図８の周波数軸に沿っ
て水平方向に前後にスウィープ（掃引）するときに、１
ｆ c のかなり高い高調波における、例えば、３ｆc 、５
ｆc 、等におけるスペクトル・エネルギーが存在する。
図８において、１ｆc の近隣では、基準ウィンドウは、
振幅Ａ１を有しているＥＭＩのコンポーネントを捕捉す
る。第３高調波３ｆ c の近傍には、振幅Ａ３のＥＭＩコ
ンポーネントが存在する、等である。電磁干渉の量は、
狭基準ウィンドウ帯域幅ｆm 内に取り囲まれた信号の量
（例えば、ＥＭＩスペクトル）の関数である。少なくと
も妨害している信号コンポーネント（例えば、あるＥＭ
Ｉスペクトル・コンポーネント）の一部が狭帯域幅ｆ m
の外側になるようにもたらされたならば、妨害は低減さ
れる。
【００１６】例えば、１ｆc よりも高い全ての周波数コ
ンポーネントが、例えば、理想的低域フィルタ１２０に
よって除去されたならば、それが１ｆc よりも高くスウ
ィープするときにかなり少ないＥＭＩエネルギーが基準
ウィンドウ帯域幅内にそのまま残るであろうということ
が図８から明らかである。しかしながら、不運にも、そ
のような過剰低域フィルタリングは、画素クロック及び
画素データ信号を減速して、有意味なディスプレイを供
給するためのＣＲＴ１０の機能を損なう。理論的に、Ｅ
ＭＩを低減するためのより複雑なアプローチは、水晶
（発振子）制御式主発振器４０発生器を周波数スルーア
ブル・クロック装置(frequency slewable clock unit)
に置き換えることである。その周波数が十分に高速でス
ルーされたクロックは、周波数コンポーネントが狭ＥＭ
Ｉ−コンプライアンス基準帯域幅内にある時間の量を低
減する。ＥＭＩ測定は、時間にわたるスペクトル・エネ
ルギーの積分を表わすので、スペクトル・コンポーネン
トが基準帯域幅内にある時間を低減することは、それら
のＥＭＩコントリビューション（寄与）を低減する。
【００１７】
【発明が解決しようとする課題】ディスプレイ性能に十
分なインパクト（強い影響）なしでＥＭＩを有効に低減
するディスプレイ・システムにおける相違モード及び共
通モードＥＭＩを低減するための技術の必要性が存在す
る。そのような技術は、ビデオ・ディスプレイ・システ
ムを製造するコストに十分に加算しない既製のコンポー
ネントを用いて実現可能であるのが好ましい。更に、そ
のような技術は、ビデオ・ディスプレイ・システムのパ
ッケージ・サイズに十分に加算すべきではなく、かつシ
ステム冷却を阻害すべきではない。本発明の目的は、上
記のようなディスプレイ性能に十分なインパクトなしで
ＥＭＩを有効に低減するディスプレイ・システムにおけ
る相違モード及び共通モードＥＭＩを低減するための技
術を提供することである。
【００１８】
【課題を解決するための手段】本発明の上記目的は、画
素クロック信号から導出可能なビデオ・データ信号及び
水平同期信号に少なくとも結合された陰極線管上でビデ
オをディスプレイすることにおいて生成される電磁干渉
の放射を低減する方法であって、画素クロック信号の少
なくともあるスペクトル・コンポーネントを帯域幅ｆm
を有しているＥＭＩ測定ウィンドウの外側に移動すべく
画素クロック信号のフーリェ変換において十分に大きい
周波数拡張（Δｆ）を生成する位相変化率（ｆr-o-c ）
でその中に少なくとも第１の位相及び第２の位相を生成
するようにビデオ・データ信号をタイム−シフトする段
階を具備し、帯域幅ｆm 内にそのまま残っているフーリ
ェ変換の測定可能スペクトル・コンポーネントが低減さ
れる方法によって達成される。
【００１９】本発明の方法では、水平同期信号並びにビ
デオ・データ信号を同様にタイム−シフトする段階を更
に含むようにしてもよい。本発明の方法では、タイム−
シフトは、周波数Ｎｆc の中間クロック信号から画素ク
ロック信号を形成することによって実行され、画素クロ
ック信号は、周波数ｆc を有しかつＮは、Ｎ≧２の整数
であり；クロック・パルスを有している画素クロック信
号を生成するためにＮで周波数分割しかつ中間クロック
信号を位相変調することは、第１の位相及び第２の位相
を含み、第２の位相を含んでいるクロック・パルスは、
第１の位相を含んでいるクロック・パルスに関してφ＞
０°で位相・シフトされるようにしてもよい。本発明の
方法では、Ｎで周波数分割しかつ位相変調することは、
その出力信号が２分割されかつ水平同期信号及び画素デ
ータ・クロック信号を生成するために用いられるクロッ
ク・ドロッパー回路への入力として中間クロック出力を
結合することによって実行されるようにしてもよい。
【００２０】本発明の方法では、第１の位相及び第２の
位相は、実質的に等しい期間を有し、かつφが１８０°
であるようにしてもよい。本発明の方法では、（ａ）ｆ
r-o-c ＝０．５×ｆhoriz ＝Δｆである、水平走査率ｆ
horiz を有している陰極線管、及び（ｂ）ｆm ≒１２０
ＫＨｚでありかつｆr-o-c が約４０ＫＨｚを超えるも
の、からなるグループから選択された少なくとも一つの
特性を含んでいるようにしてもよい。また、本発明の上
記目的は、画素クロック信号から導出可能なビデオ・デ
ータ信号及び水平同期信号に少なくとも結合された陰極
線管上でビデオをディスプレイすることにおいて生成さ
れる電磁干渉の放射を低減する方法であって、画素クロ
ック信号の少なくともあるスペクトル・コンポーネント
を帯域幅ｆm を有しているＥＭＩ測定ウィンドウの外側
に移動すべく画素クロック信号のフーリェ変換において
十分に大きい周波数拡張（Δｆ）を生成する位相変化率
（ｆr-o-c ）で少なくとも第１の位相及び第２の位相を
ビデオ・データ信号及び水平同期信号において生成する
ようにビデオ・データ信号及び水平同期信号をタイム−
シフトする段階を具備し、帯域幅ｆm 内にそのまま残っ
ているフーリェ変換の測定可能スペクトル・コンポーネ
ントが低減される方法によって達成される。
【００２１】本発明の方法では、タイム−シフトは、周
波数Ｎｆc の中間クロック信号から画素クロック信号を
形成することによって実行され、画素クロック信号は、
周波数ｆc を有しかつＮは、Ｎ≧２の整数であり；クロ
ック・パルスを有している画素クロック信号を生成する
ためにＮで周波数分割しかつ中間クロック信号を位相変
調することは、第１の位相及び第２の位相を含み、０記
第２の位相を含んでいるクロック・パルスは、第１の位
相を含んでいるクロック・パルスに関してφ＞０°で位
相・シフトされるようにしてもよい。本発明の方法で
は、Ｎで周波数分割しかつ位相変調することは、その出
力信号が２分割されかつ水平同期信号及び画素データ・
クロック信号を生成するために用いられるクロック・ド
ロッパー回路への入力として中間クロック出力を結合す
ることによって実行されるようにしてもよい。
【００２２】更に、本発明の上記目的は、基本周波数ｆ
c を有している画素クロック信号から導出可能なビデオ
・データ信号及び水平同期信号に少なくとも結合された
陰極線管上でビデオをディスプレイすることにおいて生
成される電磁干渉の放射の低減のためのシステムであっ
て、画素クロック信号の少なくともあるスペクトル・コ
ンポーネントを帯域幅ｆm を有しているＥＭＩ測定ウィ
ンドウの外側に移動すべく画素クロック信号のフーリェ
変換において十分に大きい周波数拡張（Δｆ）を生成す
る位相変化率（ｆr-o-c ）で少なくとも第１の位相及び
第２の位相ををビデオ・データ信号に含ませるタイム−
シフト回路素子を備えているシステムによって達成され
る。本発明のシステムでは、タイム−シフト回路素子
は、（ａ）回路素子が水平同期信号の中に少なくとも第
１の位相及び第２の位相を更に導入し、かつ（ｂ）回路
素子が第１の位相及び第２の位相に実質的に等しい期間
を持たせることからなるグループから選択された少なく
とも一つの特性を有し、φは、１８０°であってもよ
い。
【００２３】本発明のシステムでは、タイム−シフト回
路素子は、ＮがＮ≧２であるような整数である、周波数
Ｎｆc を有している主パルス列を出力する主発振器；主
パルス列を受け取るべく結合された第１の入力と、水平
同期信号を受け取るべく結合された第２の入力とを有
し、かつ周波数Ｎｆc のクロック・ドロッパー出力信号
を出力するが主パルス列の少なくとも一つのパルスが水
平同期信号の期間に匹敵する期間において降下されるク
ロック・ドロッパー回路；クロック・ドロッパー出力信
号を受け取り、Ｎで周波数を分割しかつ周波数ｆc のデ
ータ・クロック信号を出力すべく結合された、Ｎ分割回
路；Ｎ分割回路からの出力信号を受け取りかつ水平同期
信号を出力すべく結合された、タイミング発生器回路；
を備えて、水平同期信号は、第１の位相及び第２の位相
を含み、第２の位相を含んでいるクロック・パルスは、
第１の位相を含んでいるクロック・パルスに関してφ＞
０°で位相・シフトされ；第１の位相と第２の位相との
間の変化は、周波数ｆr-o-c≒０．５×ｆhoriz で発生
し；かつビデオ・データ信号は、データ・クロック信号
によってクロックされかつ第１の位相及び第２の位相も
含むようにしてもよい。
【００２４】本発明のシステムでは、タイム−シフト
は、周波数Ｎｆc の中間クロック信号から画素クロック
信号を形成することによって実行され、画素クロック信
号は、周波数ｆc を有しかつＮは、Ｎ≧２の整数であ
り；第１の位相及び第２の位相を含んでいるクロック・
パルスを有している画素クロック信号を生成するために
Ｎで周波数分割しかつ中間クロック信号を位相変調する
ようにしてもよい。本発明のシステムでは、（ａ）中間
クロックを受け取るべく結合された第１の入力を有し、
かつその出力信号は、Ｎで分割された周波数でありかつ
水平同期信号及び画素データ・クロック信号を生成する
ために用いられるクロック・ドロッパー回路を含んでい
るタイム−シフト回路素子、及び（ｂ）その出力信号が
水平同期信号及び画素データ・クロック信号を生成する
ために用いられる２分割フリップフロップを含んでいる
周波数分割装置、からなるグループら選択される少なく
とく一つの回路を更に含むようにしてもよい。
【００２５】本発明のシステムでは、（ａ）陰極線管
は、水平走査率ｆhoriz を有し、かつｆr-o-c ＝０．５
×ｆhoriz ＝Δｆであり、（ｂ）陰極線管は、コンピュ
ーティング・システムのビデオ・ディスプレイ・モニタ
ーであり、かつ（ｃ）ｆm ≒１２０ＫＨｚでありかつｆ
r-o-c が約４０ＫＨｚを超えるもの、からなるグループ
から選択された少なくとも一つの特性を含むようにして
もよい。
【００２６】
【作用】電磁干渉（“ＥＭＩ”）は、ビデオ画素データ
信号に存在するＥＭＩ−生成スペクトルを広げることに
よってＣＲＴビデオ・ディスプレイ・システムにおいて
低減される。十分に離間されるならば、ＥＭＩ−測定ウ
ィンドウ内のスペクトルの振幅及び数は、低減され、そ
れは、ＥＭＩが低減されることを意味する。ＥＭＩ低減
は、その位相−持続時間が等しい必要がない少なくとも
Ｍ位相（Ｍは、整数≧２）を生成すべくビデオ・データ
の水平線を位相・シフトすることの結果として生ずる。
位相−変化の速度（“ｆr-o-c ”）は、ビデオ画素デー
タ信号のフーリェ変換における隣接スペクトル間の周波
数間隔（“Δｆ”）に対応している周波数である。最大
のＥＭＩ低減は、ｆr-o-c ≧ｆm であるときに発生す
る。ここで、ｆm は、ＥＭＩ基準ウィンドウの一般的な
１２０ＫＨｚ帯域幅である。しかしながら、有用なＥＭ
Ｉ低減は、ウィンドウ内のコンポーネントの振幅及び数
が該当ＥＭＩ仕様に合致するように十分なスペクトル・
コンポーネントがｆm 測定ウィンドウの外側にあるなら
ば、ｆr-o-c ＜ｆm であっても結果として生じうる。そ
のように、ｆm 測定ウィンドウ内のＥＭＩを低減すべく
広がっている十分なサイドバンド・スペクトルをもたら
すようにｆm に十分に近いと言う意味で、ｆr-o-c がｆ
m に対してコンパチブルであるならば、それは十分であ
る。
【００２７】ビデオ画素データ信号を位相−シフトする
ことは、ＥＭＩを低減するけれども、ディスプレイされ
たビデオの連続水平線は、時間−シフトされるようにな
り、それゆえに、スキューされる。従って、本発明は、
また、ビデオ・ディスプレイと一緒に水平同期信号も同
様に位相−シフトする。水平同期信号及びビデオ・デー
タ信号に同じ少なくとも二つの位相を導入することによ
って、スキュー型ビデオ画像歪みが除去される。更に、
ディスプレイ・パネル・クロック信号を生成する共通一
定信号から水平及び垂直同期信号を導出することによっ
てビデオ歪みも最小化される。上記した双方向シフティ
ングを用いて、ＥＭＩエネルギーは、パネル・クロック
信号を備えている隣接サイドバンド及び高調波間に分散
される。各高調波に関連付けられた総計エネルギーが高
調波とサイドバンドのｒｍｓ合計なので、各個別の高調
波は、通常の矩形波パネル・クロック信号に対する対応
高調波よりも小さい振幅を有する。それゆえに、ＥＭＩ
は、ＣＲＴに対する通常の矩形波クロック信号に関連付
けられたＥＭＩ振幅に関して低減される。
【００２８】好ましい実施例では、周波数Ｎｆc の矩形
波水晶（発振子）制御式クロック信号は、Ｍ入力クロッ
ク・パルス毎に一つのパルスを降下する(drop)クロック
降下回路(clock dropping circuit)に入力される。合成
中間信号は、次いで、第１及び第２の位相を有している
周波数ｆc のクロック信号を出力するＮ分割周波数分配
器（Ｎ分割分周器）に入力される。第１のパネル・クロ
ック・位相は、周波数ｆc のシフトされていないパルス
(unshifted pulses)を含む。周波数ｆc の第２のパネル
・クロック・位相は、それらが第１の位相に関してφだ
けシフトされる以外は第１の位相・パルスと同じである
パルスを含む。好ましい実施例では、フリップフロップ
分配器は、φ＝１８０°という結果を伴って、Ｎ分割を
実行する。しかしながら、ノン−ゼロ・位相・シフトφ
は、また、ｆm ＥＭＩ測定ウィンドウの外側に十分なス
ペクトル・コンポーネントをシフトすべく十分に速い速
度ｆr-o-r でシフトされる位相を供給するのに十分であ
る。
【００２９】約８２ＫＨｚの水平走査周波数（“ｆ
horiz ”）を有しているシステムでは、等持続時間第１
及び第２位相で、ｆr-o-r ＝０．５×８２ＫＨｚ、また
は４１ＫＨｚである。隣接スペクトルは、ｆm よりも小
さい、Δｆ＝４１ＫＨｚにより分離されるけれども、十
分なスペクトル・エネルギーは、実質的により低い測定
可能なＥＭＩまでｆm を越えてシフトされる。それゆえ
に、この例では、ｆr-o-r≒４１ＫＨｚは、有意味なＥ
ＭＩ低減のためにｆm に対してコンパチブルな周波数を
表わす。それゆえに、帯域幅ｆm の標準参照ウィンドウ
で測定されたときに、ＥＭＩは、同じ電圧振幅の矩形波
パネル・クロック信号によって生成された測定可能なＥ
ＭＩに関して低減される。また、位相・シフトされたク
ロック信号に結合されたＣＲＴディスプレイ以外の電子
コンポーネントもＥＭＩ低減を経験しうる。
【００３０】本発明の他の特徴及び利点は、添付した図
面に関連して、好ましい実施例が詳細に示される以下の
説明から明らかであろう。
【００３１】
【実施例】図９は、ＥＭＩ３０の低減された振幅サイズ
によって象徴的に示されるように、本発明による、低減
されたＥＭＩを有するＣＲＴビデオ・ディスプレイ・シ
ステムを示す。ここで説明するように、さもなければ測
定ウィンドウ内にあるＥＭＩエネルギーは、連続水平同
期パルスの位相、それゆえにビデオ・データの連続線の
位相を変更することによって広げられるかまたはスキュ
ーされる。特に示されないかぎり、図１の構成要素に対
するものと同じ参照番号を有している図９内の構成要素
は、同様なコンポーネントを表しうる。図９のシステム
では、ディスプレイ発生器２００は、Ｍ（Ｍ＞１）入力
主発振器パルス毎に一つを降下（ドロップ）して、画素
クロック信号に正確にＭ位相を持たせるクロック・ドロ
ッパー回路２１０を含む。一つの入力主発振器パルス
は、タイミング発生器５０によって供給される水平同期
パルス毎に降下されるのが好ましい。実際上、これは、
ビデオ・データ信号８０のビデオの水平線毎に１クロッ
ク・サイクルを降下する。
【００３２】この時間遅延の結果として、ビデオ・デー
タ信号のスペクトル・コンポーネントは、広げられ、各
個々の高調波は、基本信号に関してより低い振幅（そし
て減少したＥＭＩエネルギー）を有する。理解できるよ
うに、ＣＲＴ１０上にディスプレイされたビデオ信号の
歪みを生成することなく画素クロックを位相変調するこ
とは、重要である。クロック・ドロッパー回路は、主発
振器４０の出力とＮ分割回路(divide-by-Ncircuit) ２
２０の入力との間に直列−結合される。図示するよう
に、Ｎ分割出力信号は、その出力がＣＲＴ１０に対する
画素データ・クロック信号である、タイミング発生器５
０に入力される。図９は、例えば、少なくとも一つのパ
スフィルタ１２０及び／又はフェライト・コンポーネン
ト１３０を含んでいる通常のＥＭＩ低減モジュール１１
０、並びにシールディング１５０を示すと同時に、これ
らのコンポーネントのあるものまたは全ては、ＣＲＴデ
ィスプレイ１０によってエミットされる低減されたＥＭ
Ｉにより省かれうるということが理解される。代替的
に、これらの通常のＥＭＩ低減コンポーネントのあるも
のまたは全てが用いられるならば、それらの性能仕様
は、抑制されるべく残っているＥＭＩの減少した大きさ
により有利に低減されうる。
【００３３】図１０は、他の構成も可能であるが、クロ
ック・ドロッパー２１０の一実施例の概略図である。装
置２３０、２４０、２５０は、３つの７４７４型Ｄ−フ
リップフロップであり、装置２６０は、７４０８型ＡＮ
Ｄゲートであるのが好ましい。フリップフロップ２４０
及び２５０は、これらのフリップフロップに対する入力
ホールド時間と入力セットアップ時間との間のあらゆる
違い（差違）を最小化すべく双方向Ｄ−型フリップフロ
ップ・パッケージ内に存在すべきである。フリップフロ
ップ２３０は、プリセット及びクリア機能を有する、ポ
ジティブ・エッジ−トリガ式装置である。ここで説明す
るように、クロック・ドロッパー２１０に対するこのイ
ンプリメンテーション（実現）は、タイミング発生器５
０によって出力される水平同期パルス毎に１クロック・
パルスを降下する。フリップフロップ２３０の“Ｑ”出
力は、そのＣＬＫまたはバーＣＬＫ（注：ここでバーは
記号であり、その後に続く語（ここではＣＬＫ）の上に
横線があることを表わすものとする。以下、同様）入力
信号によって制御される。水平同期パルスの上昇エッジ
（立ち上りエッジ）において、フリップフロップ２３０
の“Ｄ”入力における“高(high)”または“１”レベル
は、このフリップフロップの“Ｑ”出力に転送される。
ついでこれは、フリップフロップ２４０及び２５０の
“Ｄ”入力を高または“１”レベルに行かせる。フリッ
プフロップ２３０への“高入力”は、約＋２．５ＶＤＣ
であり、かつそれより上で信号が“高”または“１”で
あると考えられるしきい電圧レベルを画定する。
【００３４】次のクロック・パルス（例えば、ＣＬＫ＋
１）の間に、以下の事象が発生する： （ａ）フリップフロップ２５０のＤ−入力への高信号
は、フリップフロップ２５０の出力を低（例えば、
“０”）にして、入力ＣＬＫ信号の状態に係わりなく、
ＡＮＤゲート２６０のＣＬＫ出力を低にさせる。これ
は、このカウントに対する高クロック・パルスを有効的
に降下する； （ｂ）フリップフロップ２４０のＤ−入力への高信号
は、フリップフロップ２４０の出力を低にして、フリッ
プフロップ２３０のバーＣＬＲ入力を低にさせる。バー
ＣＬＲ＝０であるときに、このフリップフロップへの他
の入力の状態に係わりなく、フリップフロップ２３０の
Ｑ−出力を低にさせる；後続するクロック・パルス（例
えば、ＣＬＫ＋２）上では、以下の事象が発生する： （ｃ）フリップフロップ２５０への低Ｄ−入力は、この
フリップフロップ出力を高にし、ＡＮＤゲート２６０か
らのＣＬＫ ＯＵＴ信号を高にさせる。これは、このカ
ウントに対する高クロック・パルスを有効的に復元す
る； （ｄ）フリップフロップ２４０への低Ｄ−入力は、この
フリップフロップ出力を高にし、フリップフロップ２３
０へのバーＣＬＲ入力を高する。このバーＣＬＲ＝１条
件は、不活性レベルにフリップフロップのクリア入力ノ
ードをリターンして、次の水平同期パルスが到着するま
でフリップフロップ２３０の出力を高のままに残させ
る。
【００３５】図１１は、図９に表されている種々の信号
に対するクロック・ドロッパー回路２１０の効果を示
す。図１１では、波形Ａは、好ましい水晶（発振子）制
御式主発振器４０の出力である。波形Ａは、好ましい実
施例ではＮ＝２、ｆc ≒５０ＭＨｚである、周波数Ｎｆ
c を有し、かつ一般的に、約１０ｎｓよりも小さい立ち
上り及び立ち下り遷移時間を有している矩形波信号であ
る。波形Ａは、図１０に示すように、クロック・ドロッ
パー回路への入力である。上述した方法で、クロック・
ドロッパー回路は、Ｍ入力パルス毎に１パルスを“降下
（ドロップ）”する。図１１の波形Ｃは、Ｎ分割（Ｎ＝
２）装置、ここではフリップフロップの出力である。分
割されたクロック降下出力（例えば、図１１の波形Ｃ）
は、等時間持続時間（例えば、等デューティ・サイク
ル）の及び等周波数の二つの位相を有する。しかしなが
ら、位相は、この構成においてφ＝１８０°により分離
されかつ位相毎に１／２画素クロック・サイクルの時間
遅延を導入する。
【００３６】図１１及び図５のビデオ・データ信号（波
形Ｄ）と水平同期パルス信号（波形Ｅ）とを比較するこ
とは、この局面において役に立つ。図１１では、位相一
シーケンスの間、クロック・パルスは、降下されず、か
つ位相１の終りにおける水平同期パルスは、従来技術の
構成における同じ同期パルスと時間において一致する。
しかしながら、図１１の波形Ｄで示すように、ビデオの
第１のラインは、１／２画素クロック・サイクルだけ右
にシフトされる。位相２は、位相１の終りの後すぐに続
き、その逆もまた同じである。図１１に更に示すよう
に、位相２期間の終りの近くで、水平同期パルス（波形
Ｅ）のオンセットは、１クロック・パルス右にシフトさ
れる。位相１が次いで開始し、クロック・パルスは降下
されないが、図１１の波形Ｄの右手部分で示されるよう
に、ビデオの第１の線のオンセット累積された１クロッ
ク・パルス遅延がまだ存在する。
【００３７】水平同期パルス（波形Ｄ）をトリガする立
ち上りクロック信号（波形Ｃ）と、クロック・ドロッパ
ー２１０に到達するために水平同期信号に要求される時
間との間の遅延は、１クロック期間を超えうるというこ
とに注目する。これが発生したならば、次のクロック・
パルスは、降下されないが、後続パルスが降下され、そ
して本発明は、ディスプレイ発生器２００からＣＲＴ１
０への信号に関連付けられたＥＭＩ−包含エネルギーの
スペクトルを広げることによってＥＭＩを低減すること
を継続する。
【００３８】図１０を参照すると、水平同期信号は、次
の入力クロック・パルスを降下するためにクロック・ド
ロッパー２１０をトリガするために用いられるので、１
／２画素遅延は、ビデオ・データの走査された線毎に一
度発生する。この遅延の効果は、時間間隔（Ｔ4 ＋１）
として図１１に示される。図１１に示されるように、こ
の遅延は、ビデオ信号が開始される前に発生し、それゆ
えにビデオの水平線は、ＣＲＴ上にディスプレイされた
ときに歪んで表されないが、１／２画素だけ右にシフト
して表される。タイミング発生器５０によって生成され
た各水平同期パルスは、生成された先の水平同期パルス
からのクロック計数に依存する。これは、位相のそれぞ
れが長さにおいて等しいことを確実にする。各位相が同
じ長さであり、かつ水平同期パルスが新しい位相のオン
セットをトリガするために常に用いられるので、図１１
の波形Ｄ及びＥによって示されるように、水平同期パル
スとビデオのオンセットとの間に一定の時間差（“Ｔ4
＋１”）が存在する。ディスプレイされた画像全体が１
画素だけ右にシフトされるけれども、このシフトは、ほ
とんど見えないし、かつ必要であれば、ＣＲＴ１０に関
連付けられた水平位置制御を用いて修正されうる。
【００３９】好ましい実施例は、二つの位相を有してい
るクロック周波数を生成するけれども、別の実施例では
二つの位相よりも多く生成されうる。しかしながら、そ
れは、本発明によるスペクトル広張(spectra spreadin
g) を生成する位相の数ではなく位相間の変化率（Ｈ
ｚ）なので、そのようにする利点はないであろう。図１
１に示すように、位相・シフトφは、クロック・ドロッ
パーが、ｆc ／Ｎクロック波形において１８０°を表わ
すクロック・ドロッパー出力波形における、パルス、ま
たは期間(time period) を本質的に除去するので、好ま
しい実施例において１８０°である。ディバイダ・ユニ
ット２２が２の代わりに１０で分割されたならば、クロ
ック・ドロッパーによって降下された期間は、ｆc ／１
０クロック波形で、φ＝３６°、等を表わす。
【００４０】Ｎ分割は、φ＝１８０°を生成したフリッ
プフロップ（Ｎ＝２）でインプリメント（実現）される
けれども、実際にはあらゆる大きさの位相・シフトφ＞
０°でよい。図１２を参照すると、１８０°以外のノン
−ゼロ・位相・シフトは、サイドバンドの相対振幅に影
響を及ぼす。それがＮで分割することなく所望の位相・
シフトφをインプリメントするために容易に実現可能で
あるならば、周波数−分割フリップフロップは、そのよ
うな位相変調コンポーネントによって置換することがで
きる。そのような場合には、主発振器４０からの入力矩
形波は、Ｎｆcではなく周波数ｆc を有することができ
る。しかしながら、好ましい関係Δｆ≧０．５Ｎｆc ／
（２Ｍ）から気付くように、それは、位相間の変化率で
あり位相の大きさではなく、それは本発明にとって重要
であり、φ＞０を供給する。
【００４１】フリップフロップでＮ分割をインプリメン
トすることの更なる結果として、図１１の各位相は、５
０％ディーティ・サイクルを有する。しかしながら、二
つの位相は、同じデューティ・サイクルを有することを
要求されず、かつ一般に位相１は、Ｊ％のデューティ・
サイクルを有しうるし、位相２は、Ｋ％のデューティ・
サイクルを有しうる。ここでＪ＋Ｋ＝１００である。再
び、本発明に対して重要なものは、二つの位相間の変化
率でありそれらのデューティ・サイクルではない。
【００４２】図１１を調べると、波形Ｅでは、位相のオ
ンセットからその同じ位相の次の発生のオンセットまで
の期間は、水平周波数ｆhoriz の期間の二倍であるとい
うことが理解される。例えば、ｆhoriz が８２ＫＨｚで
あるならば、位相１のオンセットと位相１の次のオンセ
ット（または位相２のオンセットと位相２の次のオンセ
ット）の間の期間は、おおよそ２４．４μｓである。別
の言い方をすると、位相変化の率ｆr-o-c は、１／２
４．４μｓまたは４１ＫＨｚ、例えば、０．５ｆ horiz
である。図１３に関して見られるように、スペクトル・
サイドバンドは、ｆr-o-c の倍数により、例えば、説明
した例において４１ＫＨｚを表している周波数分離によ
り離間される。明らかに、ｆr-o-c が０．５ｆm よりも
少なくとも大きいかまたはそれに等しいときには、ＥＭ
Ｉ低減は、測定可能なｆm ウィンドウを超えるスペクト
ル・コンポーネントの合成間隔により最適化される。実
用的には、本発明によるＥＭＩ低減は、基準ウィンドウ
ｆm が固定値なので、ＣＲＴモニター及びビデオ・シス
テムがかなり大きなｆhoriz 、例えば、３２ＫＨｚに対
して８０ＫＨｚで動作されるならば、容易になされる。
【００４３】ビデオの一つおきの水平線上の位相を変化
させるよりも、位相は、３つおきまたは４つおきに、ま
たはビデオの線の他の整数おきに変化することができ
る。しかしながら、これは、隣接する同じ位相期間のコ
メンスメントのオンセット間の期間を増大しうるし、言
い換えると、ｆr-o-c が減少され、望ましくない結果を
生ずる。一つの位相変化よりも多くの位相変化がｆ
r-o-c を増大するために単一線内でインプリメントされ
うるが、不運にも合成ビデオ歪みを修正することは、複
雑でかつ挑戦的タスクである。
【００４４】本発明によって達成されるスペクトル広張
は、図１２及び図１３から容易に明らかである。比較の
容易のために、図１２は、図８に示した従来技術のスペ
クトル、具体的には、従来技術の矩形波クロック信号に
関連付けられたかなりＥＭＩ−リッチなスペクトルを複
製する。対象的に、図１３は、本発明によるクロック−
降下クロック信号のフーリェ変換において、ＥＭＩエネ
ルギー−包含スペクトルは、周波数領域に有利に広張さ
れることを示す。図１２及び図１３に示したフーリェ変
換は、ＤＡＴＡ信号へのクロックに適用されるというこ
とが分かる。図１３では、隣接サイドバンドは、０．５
×ｆhoriz の倍数で周波数距離Δｆによって離間され
る。示したように、大きいΔｆ、言い換えると大きいｆ
r-o-c、は、測定可能なＥＭＩ帯域幅制限ｆm を超えて
広張しているより多くのスペクトル・エネルギーを結果
として生ずる。ｆhoriz ≒８２ＫＨｚでかつ二つの位相
が用いられるような好ましい実施例では、Δｆ＝ｆ
r-o-c ≒４１ＫＨｚでありかつ合成ＥＭＩは、標準ＥＭ
Ｉ仕様に合致すべく低減された。それゆえに、本発明
は、ＥＭＩを常に低減することができると同時に、既存
のＥＭＩ仕様に合致すべく十分な低減は、Δｆまたはｆ
r-o-c がｆm より小さくても得ることができる。言い換
えると、Δｆまたはｆr-o-c がｆm に匹敵するときに十
分なＥＭＩ低減が得られる。
【００４５】基準ウィンドウが周波数方向に水平にスウ
ィープ（掃引）するときに（図１において曲がった矢印
で示したように）、測定ウィンドウは、一度にかなり少
ないスペクトル・コンポーネントを捕捉する。更に、図
１３に示すように、各高調波の振幅は、図１２の従来技
術のスペクトル分布において対応している同じ高調波に
関連付けられた振幅よりも小さい。そのフーリェ変換が
図１２及び図１３に示されるクロック信号は、等電圧振
幅、例えば５Ｖピークツーピークを有するものと想定す
る。図１２では、１ｆc に関連付けられるスペクトル・
エネルギーは、ＥＭＩ振幅Ａ１を有する。しかしなが
ら、図１３では、ＥＭＩエネルギーのＡ１クォンタム
は、１ｆc 及び１ｆc ＋ｋ（ｆhoriz ／２）にわたり分
布される。ここで、ｋは、サイドバンド（図１３の各高
調波に対して４つが示される）を表している整数（例え
ば、１、２、３、．．．）である。それゆえに、１ｆc
に関連付けられたＥＭＩエネルギーの最大振幅は、従来
技術の振幅Ａ１よりも小さい、Ａ１’である。隣接スペ
クトルが大きさΔｆ＞０．５ｆm で周波数方向に意図的
に広張しているので、１ｆc に関連付けられた最大測定
スペクトル・エネルギーは、≦Ａ１’である。
【００４６】従来技術の図１２における第３高調波に関
連付けられたスペクトル・エネルギーは、Ａ３であるの
に対して、エネルギーのＡ３クォンタムは、３ｆc 、３
ｆc＋ｋ（ｆhoriz ／２）の周りで図１３において分散
される。それゆえに、図１３では、３ｆc に関連付けら
れた最大ＥＭＩエネルギーは、Ａ３’＜Ａ３であるよう
な、Ａ３’である。同様にして、従来技術の矩形波クロ
ック周波数に対する各高調波に関連付けられたスペクト
ル・エネルギーは、図１３の対応高調波についてｒｍｓ
式(fashion) で分布される。再び結果は、周波数スペク
トルに沿ったＥＭＩ基準ウィンドウのあらゆる位置にお
いて、より少ないＥＭＩエネルギーが捕捉され、それゆ
えにより少ないＥＭＩが存在するということである。よ
り高い高調波もまた存在しうるということが理解される
けれども、説明の容易のために、図１３は、７つの高調
波だけを示す。更に、図１２及び図１３は、理想的クロ
ック信号に対するスペクトルを示す。現実には、実際の
クロック信号は、有限遷移時間を有しかつ、偶数番号の
高調波を含むフーリェ変換を有しうる。しかしながら、
あらゆる偶数高調波に関連付けられたスペクトル・エネ
ルギーは、また、本発明により、周波数にわたり分布さ
れる。ＥＭＩは、図１３に関して説明したものと同じよ
うに、まだ減少される。
【００４７】画素クロック信号は、周波数ｆhoriz ／２
を有している矩形波によって位相変調された。これは、
図１３において、サイドバンド・スペクトルは、ｆ
horiz ／２の整数倍だけ広げられる。好ましい実施例の
インプリメンテーションは、クロック吸込み回路(clock
swallowing circuit)に関して説明された。しかしなが
ら、適応量スペクトル−拡張、ＥＭＩ−低減非周期性
は、同様に他の技術を用いてパネル・クロック信号に導
入されうる。例えば、位相・シフティングは、レジスタ
または遅延線を通して主発振器信号をパスすることによ
って導入されうる。主発振器信号の遅延及び非遅延バー
ジョンは、次いで、適切なクロック・ドロッパー出力信
号を生成するために、例えばマルチプレックス・スイッ
チを用いて、組合せられうる。
【００４８】勿論、好ましい実施例に関して説明された
もの以外のクロック信号における位相変化率は、許容可
能である。重要な要求事項は、図１３の少なくともある
隣接スペクトルが、ＥＭＩ標準参照ウィンドウｆm の半
分より大きい周波数量で分離されるということである。
出願人は、変更されたＴＧＸ−型ビデオ・カード、二つ
のパルス発生器及び２分割回路を用いて本発明を試験し
た。“通常”状態では、第１のパルス発生器は、第２の
パルス発生器に入力された一定の“高”レベルを生成し
た。次いで、第２の発生器は、周波数分割装置回路によ
って１３．５ＭＨｚに二分された２７ＭＨｚクロック信
号を出力した。ＴＧＸカードは、７１．７ＫＨｚ毎に水
平同期信号を生成して、それにより第１の発生器出力
は、３７ｎｓの間低に行き、効果的に一つの２７ＭＨｚ
クロック・パルスである。第２の発生器のゲート入力が
低であるので、その出力は、３７ｎｓの間低にされ、そ
の後その通常クロック出力を再開した。この試験構成
は、一つの２７ＭＨｚクロックを効果的に降下し、φ＝
１８０°により２分割されたところで１３．５ＭＨｚ信
号の位相をシフトした。
【００４９】以下の表１及び表２は、説明した試験イン
プリメンテーションに対して測定されたＥＭＩ試験デー
タのサンプリングを反映する。平均して、ＥＭＩは、お
およそ６ｄＢから８ｄＢで低減された。表１のデータ
は、日本ＶＣＣＩ ＩＩ標準の制限に対して水平極性(h
orizontal polarity) を用いて測定され、表２のデータ
は、再度ＶＣＣＩ ＩＩ制限に対して垂直極性(vertica
l polarity) を用いて測定された。
【００５０】
【表１】 表１：ＥＭＩ測定データ ─────────────────────────────────── 周波数 クロック・ドロッパー クロック・ドロッパー Δ（ｄＢ） (MHz) オフ（ｄＢ） オン（ｄＢ） １３8.３８ −3.１７ −１5.４７ −１2.３ １５3.７６ −0.９５ −8.４６ −7.５ ２１5.２５ −5.２３ −１0.５３ −5.３ ２４6.０１ −１1.７３ −１8.２３ −6.５２９2.１６ −１1.３１ −１8.０１ −6.７
【００５１】
【表２】 表２：ＥＭＩ測定データ ─────────────────────────────────── 周波数 クロック・ドロッパー クロック・ドロッパー Δ（ｄＢ） (MHz) オフ（ｄＢ） オン（ｄＢ） ２６1.７８ −１6.６９ −２2.６９ −6.０
【００５２】クロック・ドロッパーまたはクロック・ス
ワロワー(clock swallower) また他の位相・シフト回路
をインプリメントすることは、既製のコンポーネントを
用いて達成されうるということが理解される。好ましい
実施例では、かなり少ない集積回路チップ領域を必要と
し、かつかなり少ない動作電力を消費する標準論理集積
回路が用いられる。
【００５３】更に、本発明をインプリメントすること
は、低域フィルタ１２０、フェライト１３０、及び／又
は、用いられうるシールディング（遮蔽）１５０に対し
うる仕様の緩和を許容することができる。そのように、
本発明は、システム冷却を損なうことなくＥＭＩを低減
することができる。当業者は、ビデオ・ディスプレイ・
システム以外のアプリケーションにおいてＥＭＩが本発
明により低減されうるということを更に理解する。例え
ば、図１４は、メモリ装置３１０にデータ・バス８０を
介して結合されたデータ３００のソースを示す。データ
は、図５の水平同期信号６０と同じ方法で生成されるの
が好ましい出力クロック６５の関数としてメモリ装置３
１０の中に（またはメモリ装置３０から）クロックされ
る。結果として、メモリ装置がＥＭＩ３０をエミットす
ると同時に、そのようなＥＭＩの大きさは、出力クロッ
ク６５が矩形波である場合よりも低い。
【００５４】図１５では、中央処理装置３２０は、デー
タ・バス８０を介してシステム・データを転送（または
受信）する。そのようなデータは、図５の水平同期信号
６０と同じ方法で生成されるのが好ましい出力システム
・クロック６５の関数として転送される。中央処理装置
３２０がＥＭＩ３０をまだエミットしうると同時に、こ
のＥＭＩの大きさは、出力クロック６５が矩形波である
場合よりも低い。変更及び変形は、特許請求の範囲によ
って画定された本発明の対象及び精神から逸脱すること
なく、開示された実施例に対してなされうる。
【００５５】
【発明の効果】本発明の方法は、画素クロック信号から
導出可能なビデオ・データ信号及び水平同期信号に少な
くとも結合された陰極線管上でビデオをディスプレイす
ることにおいて生成される電磁干渉の放射を低減する方
法であって、画素クロック信号の少なくともあるスペク
トル・コンポーネントを帯域幅ｆm を有しているＥＭＩ
測定ウィンドウの外側に移動すべく画素クロック信号の
フーリェ変換において十分に大きい周波数拡張（Δｆ）
を生成する位相変化率（ｆr-o-c ）でその中に少なくと
も第１の位相及び第２の位相を生成するようにビデオ・
データ信号をタイム−シフトする段階を具備し、帯域幅
ｆm 内にそのまま残っているフーリェ変換の測定可能ス
ペクトル・コンポーネントが低減されるので、ディスプ
レイ性能に十分なインパクトなしでＥＭＩを有効に低減
することができる。
【００５６】本発明の方法は、画素クロック信号から導
出可能なビデオ・データ信号及び水平同期信号に少なく
とも結合された陰極線管上でビデオをディスプレイする
ことにおいて生成される電磁干渉の放射を低減する方法
であって、画素クロック信号の少なくともあるスペクト
ル・コンポーネントを帯域幅ｆm を有しているＥＭＩ測
定ウィンドウの外側に移動すべく画素クロック信号のフ
ーリェ変換において十分に大きい周波数拡張（Δｆ）を
生成する位相変化率（ｆr-o-c ）で少なくとも第１の位
相及び第２の位相をビデオ・データ信号及び水平同期信
号において生成するようにビデオ・データ信号及び水平
同期信号をタイム−シフトする段階を具備し、帯域幅ｆ
m 内にそのまま残っているフーリェ変換の測定可能スペ
クトル・コンポーネントが低減されるので、ディスプレ
イ性能に十分なインパクトなしでＥＭＩを有効に低減す
ることができる。
【００５７】本発明のシステムは、基本周波数ｆc を有
している画素クロック信号から導出可能なビデオ・デー
タ信号及び水平同期信号に少なくとも結合された陰極線
管上でビデオをディスプレイすることにおいて生成され
る電磁干渉の放射の低減のためのシステムであって、画
素クロック信号の少なくともあるスペクトル・コンポー
ネントを帯域幅ｆm を有しているＥＭＩ測定ウィンドウ
の外側に移動すべく画素クロック信号のフーリェ変換に
おいて十分に大きい周波数拡張（Δｆ）を生成する位相
変化率（ｆr-o-c ）で少なくとも第１の位相及び第２の
位相ををビデオ・データ信号に含ませるタイム−シフト
回路素子を備えているので、ディスプレイ性能に十分な
インパクトなしでＥＭＩを有効に低減することができ
る。
【図面の簡単な説明】
【図１】従来技術による、ＥＭＩ低減技術を含むＣＲＴ
ビデオ・ディスプレイ・システムのブロック図である。
【図２】従来技術による、ＣＲＴラスタを示す図であ
る。
【図３】従来技術による、図１のビデオ・データ信号を
示す図である。
【図４】従来技術による、図３のビデオ・データ信号に
関する図１の水平同期信号を示す図である。
【図５】従来技術による、主発振器、水平同期、及びビ
デオ・データ信号間の時間関係を示す図である。
【図６】従来技術による、図１のタイミング発生器クロ
ック信号を示す図である。
【図７】従来技術による、図６のクロック信号に関する
ビデオ・データ信号を示す図である。
【図８】従来技術による、クロック及びビデオ・データ
信号のスペクトル内容の周波数スペクトル表現の図であ
る。
【図９】本発明による、低減されたＥＭＩを伴うＣＲＴ
ビデオ・ディスプレイ・システムのブロック図である。
【図１０】本発明の好ましい実施例において用いられる
クロック・ドロッパー回路の概略図でだる。
【図１１】本発明による、主発振器、クロック・ドロッ
パー、２分割、水平同期、及びビデオ・データ信号間の
時間関係を示す図である。
【図１２】図１の従来技術システムに対するＥＭＩ周波
数スペクトルと図９の本発明に対するものとを比較する
図である。
【図１３】図１の従来技術システムに対するＥＭＩ周波
数スペクトルと図９の本発明に対するものとを比較する
図である。
【図１４】本発明により生成された出力クロックに結合
されたメモリ装置におけるＥＭＩ低減を示す図である。
【図１５】本発明により生成されたシステム出力クロッ
クに結合された中央処理装置におけるＥＭＩ低減を示す
図である。
【符号の説明】
１０ ＣＲＴディスプレイ ３０ ＥＭＩ−エミッション ４０ 主発振器 ５０ タイミング発生器 ６０ グラフィックス発生器 ６０ ＨＳＹＮＣ ７０ ＶＳＹＮＣ ８０ データバス ９０ ビデオ・メモリ １００ Ｄ／Ａ変換器 １１０ ＥＭＩ−低減モジュール １２０ 低域フィルタ １３０ フェライト １４０ システム・グラウンド １５０ 金属遮蔽層 ２００ ディスプレイ発生器
【手続補正書】
【提出日】平成９年４月３０日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】従来技術による、ＥＭＩ低減技術を含むＣＲＴ
ビデオ・ディスプレイ・システムのブロック図である。
【図２】従来技術による、ＣＲＴラスタを示す図であ
る。
【図３】従来技術による、図１のビデオ・データ信号が
ディスプレー上に表示した中間調画像を示す写真であ
る。
【図４】従来技術による、図３のビデオ・データ信号に
関する図１の水平同期信号を示す図である。
【図５】従来技術による、主発振器、水平同期、及びビ
デオ・データ信号間の時間関係を示す図である。
【図６】従来技術による、図１のタイミング発生器クロ
ック信号を示す図である。
【図７】従来技術による、図６のクロック信号に関する
ビデオ・データ信号を示す図である。
【図８】従来技術による、クロック及びビデオ・データ
信号のスペクトル内容の周波数スペクトル表現の図であ
る。
【図９】本発明による、低減されたＥＭＩを伴うＣＲＴ
ビデオ・ディスプレイ・システムのブロック図である。
【図１０】本発明の好ましい実施例において用いられる
クロック・ドロッパー回路の概略図である。
【図１１】本発明による、主発振器、クロック・ドロッ
パー、２分割、水平同期、及びビデオ・データ信号間の
時間関係を示す図である。
【図１２】図１の従来技術システムに対するＥＭＩ周波
数スペクトルと図９の本発明に対するものとを比較する
図である。
【図１３】図１の従来技術システムに対するＥＭＩ周波
数スペクトルと図９の本発明に対するものとを比較する
図である。
【図１４】本発明により生成された出力クロックに結合
されたメモリ装置におけるＥＭＩ低減を示す図である。
【図１５】本発明により生成されたシステム出力クロッ
クに結合された中央処理装置におけるＥＭＩ低減を示す
図である。
【符号の説明】 １０ ＣＲＴディスプレイ ３０ ＥＭＩ−エミッション ４０ 主発振器 ５０ タイミング発生器 ６０ グラフィックス発生器 ６０ ＨＳＹＮＣ ７０ ＶＳＹＮＣ ８０ データバス ９０ ビデオ・メモリ １００ Ｄ／Ａ変換器 １１０ ＥＭＩ−低減モジュール １２０ 低減フィルタ １３０ フェライト １４０ システム・グラウンド １５０ 金属遮蔽層 ２００ ディスプレイ発生器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロナルド エイチ イー アメリカ合衆国 カリフォルニア州 94115 サン フランシスコ ブキャナン ストリート 2077 (72)発明者 マイケル ケイ ロウ アメリカ合衆国 カリフォルニア州 94040 マウンテン ヴィュー オーテガ アベニュー 550−エイ314

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 画素クロック信号から導出可能なビデオ
    ・データ信号及び水平同期信号に少なくとも結合された
    陰極線管上でビデオをディスプレイすることにおいて生
    成される電磁干渉の放射を低減する方法であって、 前記画素クロック信号の少なくともあるスペクトル・コ
    ンポーネントを帯域幅ｆm を有しているＥＭＩ測定ウィ
    ンドウの外側に移動すべく前記画素クロック信号のフー
    リェ変換において十分に大きい周波数拡張（Δｆ）を生
    成する位相変化率（ｆr-o-c ）でその中に少なくとも第
    １の位相及び第２の位相を生成するように前記ビデオ・
    データ信号をタイム−シフトする段階を具備し、 前記帯域幅ｆm 内にそのまま残っている前記フーリェ変
    換の測定可能スペクトル・コンポーネントが低減される
    ことを特徴とする方法。
  2. 【請求項２】 前記水平同期信号並びに前記ビデオ・デ
    ータ信号を同様にタイム−シフトする段階を更に含むこ
    とを特徴とする請求項１に記載の方法。
  3. 【請求項３】 前記タイム−シフトは、周波数Ｎｆc の
    中間クロック信号から前記画素クロック信号を形成する
    ことによって実行され、前記画素クロック信号は、周波
    数ｆc を有しかつＮは、Ｎ≧２の整数であり；クロック
    ・パルスを有している前記画素クロック信号を生成する
    ためにＮで周波数分割しかつ前記中間クロック信号を位
    相変調することは、前記第１の位相及び前記第２の位相
    を含み、前記第２の位相を含んでいる前記クロック・パ
    ルスは、前記第１の位相を含んでいる前記クロック・パ
    ルスに関してφ＞０°で位相・シフトされることを特徴
    とする請求項１に記載の方法。
  4. 【請求項４】 Ｎで周波数分割しかつ位相変調すること
    は、その出力信号が２分割されかつ前記水平同期信号及
    び前記画素データ・クロック信号を生成するために用い
    られるクロック・ドロッパー回路への入力として前記中
    間クロック出力を結合することによって実行されること
    を特徴とする請求項３に記載の方法。
  5. 【請求項５】 前記第１の位相及び前記第２の位相は、
    実質的に等しい期間を有し、かつφが１８０°であるこ
    とを特徴とする請求項３に記載の方法。
  6. 【請求項６】 （ａ）前記ｆr-o-c ＝０．５×ｆhoriz
    ＝Δｆである、水平走査率ｆhoriz を有している陰極線
    管、及び（ｂ）前記ｆm ≒１２０ＫＨｚでありかつ前記
    ｆr-o-c が約４０ＫＨｚを超えるもの、からなるグルー
    プから選択された少なくとも一つの特性を含んでいるこ
    とを特徴とする請求項１に記載の方法。
  7. 【請求項７】 画素クロック信号から導出可能なビデオ
    ・データ信号及び水平同期信号に少なくとも結合された
    陰極線管上でビデオをディスプレイすることにおいて生
    成される電磁干渉の放射を低減する方法であって、 前記画素クロック信号の少なくともあるスペクトル・コ
    ンポーネントを帯域幅ｆm を有しているＥＭＩ測定ウィ
    ンドウの外側に移動すべく前記画素クロック信号のフー
    リェ変換において十分に大きい周波数拡張（Δｆ）を生
    成する位相変化率（ｆr-o-c ）で少なくとも第１の位相
    及び第２の位相を前記ビデオ・データ信号及び前記水平
    同期信号において生成するように前記ビデオ・データ信
    号及び前記水平同期信号をタイム−シフトする段階を具
    備し、 前記帯域幅ｆm 内にそのまま残っている前記フーリェ変
    換の測定可能スペクトル・コンポーネントが低減される
    ことを特徴とする方法。
  8. 【請求項８】 前記タイム−シフトは、周波数Ｎｆc の
    中間クロック信号から前記画素クロック信号を形成する
    ことによって実行され、前記画素クロック信号は、周波
    数ｆc を有しかつＮは、Ｎ≧２の整数であり；クロック
    ・パルスを有している前記画素クロック信号を生成する
    ためにＮで周波数分割しかつ前記中間クロック信号を位
    相変調することは、前記第１の位相及び前記第２の位相
    を含み、０記第２の位相を含んでいる前記クロック・パ
    ルスは、前記第１の位相を含んでいる前記クロック・パ
    ルスに関してφ＞０°で位相・シフトされることを特徴
    とする請求項７に記載の方法。
  9. 【請求項９】 Ｎで周波数分割しかつ位相変調すること
    は、その出力信号が２分割されかつ前記水平同期信号及
    び前記画素データ・クロック信号を生成するために用い
    られるクロック・ドロッパー回路への入力として前記中
    間クロック出力を結合することによって実行されること
    を特徴とする請求項８に記載の方法。
  10. 【請求項１０】 基本周波数ｆc を有している画素クロ
    ック信号から導出可能なビデオ・データ信号及び水平同
    期信号に少なくとも結合された陰極線管上でビデオをデ
    ィスプレイすることにおいて生成される電磁干渉の放射
    の低減のためのシステムであって、 前記画素クロック信号の少なくともあるスペクトル・コ
    ンポーネントを帯域幅ｆm を有しているＥＭＩ測定ウィ
    ンドウの外側に移動すべく前記画素クロック信号のフー
    リェ変換において十分に大きい周波数拡張（Δｆ）を生
    成する位相変化率（ｆr-o-c ）で少なくとも第１の位相
    及び第２の位相をを前記ビデオ・データ信号に含ませる
    タイム−シフト回路素子を備えていることを特徴とする
    システム。
  11. 【請求項１１】 前記タイム−シフト回路素子は、
    （ａ）前記回路素子が前記水平同期信号の中に少なくと
    も前記第１の位相及び前記第２の位相を更に導入し、か
    つ（ｂ）前記回路素子が前記第１の位相及び前記第２の
    位相に実質的に等しい期間を持たせることからなるグル
    ープから選択された少なくとも一つの特性を有し、φ
    は、１８０°であることを特徴とする請求項１０に記載
    のシステム。
  12. 【請求項１２】 前記タイム−シフト回路素子は、 ＮがＮ≧２であるような整数である、周波数Ｎｆc を有
    している主パルス列を出力する主発振器；前記主パルス
    列を受け取るべく結合された第１の入力と、前記水平同
    期信号を受け取るべく結合された第２の入力とを有し、
    かつ周波数Ｎｆc のクロック・ドロッパー出力信号を出
    力するが前記主パルス列の少なくとも一つのパルスが前
    記水平同期信号の期間に匹敵する期間において降下され
    るクロック・ドロッパー回路；前記クロック・ドロッパ
    ー出力信号を受け取り、Ｎで周波数を分割しかつ前記周
    波数ｆc のデータ・クロック信号を出力すべく結合され
    た、Ｎ分割回路；前記Ｎ分割回路からの前記出力信号を
    受け取りかつ前記水平同期信号を出力すべく結合され
    た、タイミング発生器回路；を備えて、 前記水平同期信号は、第１の位相及び第２の位相を含
    み、 前記第２の位相を含んでいる前記クロック・パルスは、
    前記第１の位相を含んでいる前記クロック・パルスに関
    してφ＞０°で位相・シフトされ；前記第１の位相と前
    記第２の位相との間の変化は、前記周波数ｆr-o-c ≒
    ０．５×ｆhoriz で発生し；かつ前記ビデオ・データ信
    号は、前記データ・クロック信号によってクロックされ
    かつ前記第１の位相及び前記第２の位相も含むことを特
    徴とする請求項１０に記載のシステム。
  13. 【請求項１３】 前記タイム−シフトは、周波数Ｎｆc
    の中間クロック信号から前記画素クロック信号を形成す
    ることによって実行され、前記画素クロック信号は、周
    波数ｆc を有しかつＮは、Ｎ≧２の整数であり；前記第
    １の位相及び前記第２の位相を含んでいるクロック・パ
    ルスを有している前記画素クロック信号を生成するため
    にＮで周波数分割しかつ前記中間クロック信号を位相変
    調することを特徴とする請求項１０に記載のシステム。
  14. 【請求項１４】 （ａ）前記中間クロックを受け取るべ
    く結合された第１の入力を有し、かつその出力信号は、
    Ｎで分割された周波数でありかつ前記水平同期信号及び
    前記画素データ・クロック信号を生成するために用いら
    れるクロック・ドロッパー回路を含んでいる前記タイム
    −シフト回路素子、及び（ｂ）その出力信号が前記水平
    同期信号及び前記画素データ・クロック信号を生成する
    ために用いられる２分割フリップフロップを含んでいる
    周波数分割装置、からなるグループら選択される少なく
    とく一つの回路を更に含むことを特徴とする請求項１３
    に記載のシステム。
  15. 【請求項１５】 （ａ）前記陰極線管は、水平走査率ｆ
    horiz を有し、かつ前記ｆr-o-c ＝０．５×ｆhoriz ＝
    Δｆであり、（ｂ）前記陰極線管は、コンピューティン
    グ・システムのビデオ・ディスプレイ・モニターであ
    り、かつ（ｃ）前記ｆm ≒１２０ＫＨｚでありかつ前記
    ｆr-o-c が約４０ＫＨｚを超えるもの、からなるグルー
    プから選択された少なくとも一つの特性を含んでいるこ
    とを特徴とする請求項１０に記載のシステム。
JP9006092A 1996-01-19 1997-01-17 Ｃｒｔディスプレイによって放射された電磁干渉を低減する方法及び装置 Pending JPH1031470A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/588,658 US6020939A (en) 1996-01-19 1996-01-19 Method and apparatus for reducing electromagnetic interference radiated by cathode ray tube displays
US08/588658 1996-01-19

Publications (1)

Publication Number Publication Date
JPH1031470A true JPH1031470A (ja) 1998-02-03

Family

ID=24354758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9006092A Pending JPH1031470A (ja) 1996-01-19 1997-01-17 Ｃｒｔディスプレイによって放射された電磁干渉を低減する方法及び装置

Country Status (3)

Country Link
US (1) US6020939A (ja)
EP (1) EP0785681A3 (ja)
JP (1) JPH1031470A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6958771B2 (en) 2001-11-08 2005-10-25 Seiko Epson Corporation Image processing apparatus working in response to frequency diffused clock as reference input image signals
US7224349B2 (en) 2002-06-18 2007-05-29 Seiko Epson Corporation Electronic apparatus
JP2009300728A (ja) * 2008-06-13 2009-12-24 Panasonic Corp 画像表示装置

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3652553B2 (ja) * 1999-07-27 2005-05-25 エヌイーシー三菱電機ビジュアルシステムズ株式会社 画像表示装置
US6479886B1 (en) * 2000-06-19 2002-11-12 Intel Corporation Integrated circuit package with EMI shield
US6665019B1 (en) * 2000-07-28 2003-12-16 Koninklijke Philips Electronics N.V. Method and apparatus for spread spectrum clocking of digital video
TW477149B (en) * 2000-08-01 2002-02-21 Acer Peripherals Inc Method to resolve the EMI problem of the circuit system in the on-screen display menu
US6873318B1 (en) * 2001-05-23 2005-03-29 National Semiconductor Corporation Method and apparatus for addressing beat patterns in an integrated video display system
US6658043B2 (en) 2001-10-26 2003-12-02 Lexmark International, Inc. Method and apparatus for providing multiple spread spectrum clock generator circuits with overlapping output frequencies
US7073086B2 (en) * 2001-11-27 2006-07-04 Sun Microsystems, Inc. System for controlling a tunable delay by transferring a signal from a first plurality of points along a first propagating circuit to a second plurality of points along a second propagating circuit
US7305020B2 (en) * 2002-02-04 2007-12-04 Vizionware, Inc. Method and system of reducing electromagnetic interference emissions
US20050105591A1 (en) * 2003-02-28 2005-05-19 Xemi, Inc. Noise source synchronization for power spread signals
US7515646B2 (en) 2004-02-05 2009-04-07 Lexmark International, Inc. Method and apparatus for reducing EMI emissions for data signals traveling over a data pathway
DE102005050147B8 (de) * 2005-10-19 2008-01-24 Infineon Technologies Ag Schaltungsanordnung und Verfahren zur Verringerung elektromagnetischer Beeinflussung
US20070206640A1 (en) * 2005-11-10 2007-09-06 X-Emi, Inc. Active signal management in cables and other interconnects
US20080250175A1 (en) * 2007-04-03 2008-10-09 Vizionware, Inc. Cable assembly having an adaptive two-wire bus
US20080250170A1 (en) * 2007-04-03 2008-10-09 Vizionware, Inc. Clock mode detection in an adaptive two-wire bus
US20080250184A1 (en) * 2007-04-03 2008-10-09 Vizionware, Inc. Adaptive two-wire bus
US20080247414A1 (en) * 2007-04-03 2008-10-09 Vizionware, Inc. Clock stretching in an adaptive two-wire bus
US20080246626A1 (en) * 2007-04-03 2008-10-09 Vizionware, Inc. Data transaction direction detection in an adaptive two-wire bus
CN115825597B (zh) * 2021-09-15 2026-03-27 英业达科技有限公司 基于计算机视觉的电磁敏感性测试方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4695808A (en) * 1984-02-27 1987-09-22 Ncr Corporation Varying frequency oscillator for the reduction of radiated emissions of electronic equipment
DE3802863A1 (de) * 1988-02-01 1989-08-10 Vdo Schindling Verfahren zum betrieb einer taktgesteuerten einrichtung und taktgesteuerte einrichtung
DE3823018A1 (de) * 1988-07-07 1990-01-11 Bosch Gmbh Robert Verfahren und vorrichtung zum entstoeren von mikroprozessor-schaltungen
FI83143C (fi) * 1989-09-07 1991-05-27 Telenokia Oy Foerfarande och anordning foer daempning av radiofrekventa stoerningar foerorsakade av klockfrekvenses harmoniska komponenter i digitaliska anordningar.
JP2943005B2 (ja) * 1990-07-20 1999-08-30 松下電器産業株式会社 クロック再生回路
US5107188A (en) * 1991-01-18 1992-04-21 Sun Microsystems, Inc. Method and apparatus for cancellation of Moire interference in color cathode ray tube displays
US5263055A (en) * 1991-11-04 1993-11-16 Motorola, Inc. Apparatus and method for reducing harmonic interference generated by a clock signal
US5659339A (en) * 1994-09-30 1997-08-19 Sun Microsystems, Inc. Method and apparatus for reducing electromagnetic interference radiated by flat panel display systems
US5659399A (en) * 1995-11-30 1997-08-19 Xerox Corporation Method for controlling compact dot growth
US5757338A (en) * 1996-08-21 1998-05-26 Neomagic Corp. EMI reduction for a flat-panel display controller using horizontal-line based spread spectrum

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6958771B2 (en) 2001-11-08 2005-10-25 Seiko Epson Corporation Image processing apparatus working in response to frequency diffused clock as reference input image signals
US7224349B2 (en) 2002-06-18 2007-05-29 Seiko Epson Corporation Electronic apparatus
JP2009300728A (ja) * 2008-06-13 2009-12-24 Panasonic Corp 画像表示装置

Also Published As

Publication number Publication date
EP0785681A2 (en) 1997-07-23
EP0785681A3 (en) 1998-12-09
US6020939A (en) 2000-02-01

Similar Documents

Publication Publication Date Title
US6020939A (en) Method and apparatus for reducing electromagnetic interference radiated by cathode ray tube displays
US5659339A (en) Method and apparatus for reducing electromagnetic interference radiated by flat panel display systems
US6046735A (en) EMI reduction for a flat-panel display controller using horizontal-line-based spread spectrum
US6643317B1 (en) Digital spread spectrum circuit
KR0131586B1 (ko) 이텔레비젼 수상기의 온 스크린 표시장치
EP0528548A2 (en) Universal video output device
CN1386377A (zh) 用于数字视频扩展频谱定时的方法和装置
US7154489B2 (en) Drive control apparatus and drive control method for display panel
WO2011027623A1 (ja) 情報漏洩防止装置および方法
JPS5991375A (ja) 同期発生器により制御されるビデオ試験装置
KR960008098B1 (ko) 음극선관 영상 디스플레이 시스템으로 부터의 전자 간섭 방출을 감소시키기 위한 방법 및 장치
US7443389B1 (en) Pixel clock spread spectrum modulation
EP0237278B1 (en) Measurement of sc/h phase
US6873318B1 (en) Method and apparatus for addressing beat patterns in an integrated video display system
Boitan et al. Electromagnetic vulnerabilities of LCD projectors
US6847176B2 (en) Apparatus and method for removing horizontal moire in cathode-ray tube monitors
JP2002268602A (ja) 駆動装置、駆動方法及び画像形成装置
EP0411917A1 (en) Security of video monitors
KR930005186B1 (ko) 정지화상 전화기의 동기 발생회로
US5521468A (en) Synchronization pulse separation circuit for CRT device
KR100212834B1 (ko) 플라즈마 디스플레이 패널을 채용한 모니터
KR100212835B1 (ko) 플라즈마 디스플레이 패널을 채용한 모니터
Sagar Optimised Architecture Implementation of Bidirectional Scanning in FPGA for Television
JPS628791B2 (ja)
JP3503848B2 (ja) モアレキャンセル回路