JPH10318708A - ピーク検出近接検出器の動的範囲内で信号を中心付けする近接検出方法 - Google Patents

Abstract

(57)【要約】 【課題】 磁界対電圧トランスジューサを有し、且つト
ランスジューサ出力電圧をトランスジューサ信号検出器
の動的範囲内で自動的に中心付けする近接検出器を提供
する。 【解決手段】 ホール電圧増幅器１２は、磁性物の通過
に対応する１つの極性の軌跡を有するアナログ電圧Ｖｓ
ｉｇを生成する。Ｖｓｉｇにおいて最も最近のピークの
正及び負に行く軌跡にそれぞれ等しい基準電圧Ｖ_P2及び
Ｖ_N2が発生される。それぞれ検出器の動的電圧範囲の中
心の上及び下であるＤＣオフセット限界電圧Ｖ_A及びＶ_B
が与えられ、Ｖｓｉｇの中央値ＶｏｓがＶ_Aより大きい
とき増幅器の出力での信号Ｖｓｉｇ全体が負方向にバイ
アスされ、またＶｏｓがＶ_Bより小さいとき信号Ｖｓｉ
ｇ全体をより小さい正の方向に移動させて、ＶｏｓをＶ
_BからＶ_Aまでの範囲内に保つ。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ピークを基準にし
たスレッショルド（ｐｅａｋ−ｒｅｆｅｒｅｎｃｅｄ−
ｔｈｒｅｓｈｈｏｌｄ）（以下「ピーク基準スレッショ
ルド」という。）検出型近接検出器に関し、特にホール
素子及びホール電圧増幅器を含む鉄の歯車の歯のトラン
スジューサに関し、より詳細にはトランスジューサの出
力電圧信号ピークが検出器の動的範囲内で自動的に中心
付けされるトランスジューサに関する。なお、本願は１
９９６年１月１７日付けで出願され係属中の米国特許出
願第０８／５８７，４０６号の一部継続出願である。本
明細書において用いられる用語「磁性物」は、磁化され
た本体、鉄の本体、及び周囲磁界を変化させる傾向を有
する低磁気リラクタンスを有する他の本体に適用される
ものである。

【０００２】

【従来の技術】１９９５年８月１５に発行された米国特
許第５，４４２，２８３号には、ホール信号のピーク基
準スレッショルド検出器を採用した集積回路ホール電圧
近接検出器が記載されている。該集積回路チップは磁石
の磁極に取り付けられている。ピーク基準スレッショル
ド型の信号検出器は、（例えば、通過する歯車の歯の接
近に対応する）ホール電圧の勾配を追跡し、そして（例
えば、２つの歯車の歯間の谷の接近に対応する）反対方
向のそれに続くホール電圧の勾配の開始を示す出力信号
を生成する前に、後に続くピーク電圧を一時的に保持す
る。

【０００３】上記特許においては、ホール電圧保持回路
は、キャパシタと、該キャパシタから又はそれに電荷を
制御可能にリークさせ、２値出力信号における遷移を与
える比較器の間違ったトリップを防止する手段とを含
む。こうして、キャパシタの保持電圧は、歯車の歯の通
過速度が遅くなるにつれ、正確さを保つための損失を増
大させることに至るだれ（ｄｒｏｏｐ）を有し、従っ
て、検出器は正確な検出が可能である歯車の歯の最小速
度を有する。自動車のエンジン室に用いられるキャパシ
タは、典型的には−４０℃から１７０℃の温度範囲にわ
たって動作することが要求される。米国特許第５，４４
２，２８３号に記載された種類のピーク基準スレッショ
ルド検出器がそのように用いられるとき、それに関連し
たピーク保持キャパシタは、スタートアップ（クランク
のスタート）で正しいシリンダ点火回数をミスすること
を防止するため、非常に高い漏れ抵抗値を持たねばなら
ない。そのような高価なキャパシタを用いたとしても、
最初の点火の１回又は２回をミスすることが起こるであ
ろう。

【０００４】従来技術の近接検出器の多くは、通過物の
接近及び近接を示す高い２値出力電圧を生成し、その物
が検出器から遠のくと低い２値電圧を生成する。信号検
出器は、通常、中間信号を基準としたスレッショルド検
出器、又はただ中間信号検出器タイプと呼ばれる場合が
あるタイプのものであり、それにおいては検出器出力電
圧におけるローからハイへの遷移は、通常、トランスジ
ューサ電圧がホール信号の中央値又は平均値に対応する
電圧レベルに対して基準とされる固定の内部スレッショ
ルド電圧まで上昇（又はそれから降下）するときを決定
する比較器によりトリガされる。代替として、上記特許
におけるピーク基準スレッショルド検出器の場合、トラ
ンスジューサ電圧ピークが丁度生じ、且つトランスジュ
ーサ信号電圧がピーク値から所定のスレッショルド電圧
に等しい量だけ降下したとき、検出器出力遷移が生じ
る。

【０００５】固定のスレッショルド電圧を有する近接検
出器は、磁性物の接近を示す、出力信号におけるローか
らハイへ（又はハイからローへ）の２値遷移を生成す
る。実際には、（空隙と時々呼ばれる）最も近い通過距
離は一定のままではない。

【０００６】空隙寸法の変動は、トランスジューサ電圧
が固定のスレッショルドを越える又はそれより低下す
る、物の接近及び遠ざかりの実際の距離におけるシフト
を起こす。これは、通過を検出する精度の不足がカムや
歯車の歯のような通過物の位置検出器としてのそれらの
使用を除外する場合があることを結果として生じる。

【０００７】検出すべき通過物とトランスジューサとの
間の空隙の変化は、検出器の機械的及び電気的特性、並
びに通過物の特性に対して、特に温度の関数として影響
し得る。

【０００８】不正確さの他の原因は、歯車の歯（磁性
物）が歯毎に異なる強磁性特性を有する場合、及び／又
は検出器に対する歯車の歯の間隔（空隙）における波状
の変化が歯車の偏心により生じる場合、ホール電圧の振
幅が変化することから由来する。また、温度変化は、空
隙の寸法における変化と、トランスジューサ及びトラン
スジューサ電圧増幅器の感度における変化とを起こす。
ホール電圧ピークを感知することにより、又は通過物の
接近を示すための電圧スレッショルド基準を用いること
により検出がなされても、トランスジューサ電圧の中央
値振幅における変化は位置検出の精度を低下させる。そ
れは、ホール信号がホール信号検出器の動的範囲内で中
心付けされてないからである。

【０００９】

【発明が解決しようとする課題】本発明の目的は、磁界
対電圧トランスジューサを有し、且つトランスジューサ
出力電圧をトランスジューサ信号検出器の動的範囲内で
自動的に中心付けする近接検出器を提供することにあ
る。本発明の別の目的は、ゼロ速度に下がった状態にお
いて優れた検出精度を与えるため、自動利得制御と、ピ
ーク基準スレッショルド型のキャパシタなしのトランス
ジューサ信号検出器の動的範囲内でトランスジューサ出
力電圧の自動中心付けとを組み合わせることにある。

【００１０】

【課題を解決するための手段】通過する磁性物を検出す
る近接検出方法は、周囲磁界を感知するステップと、当
該磁界に直接関連した振幅を有する電圧Ｖ_Hを発生する
ステップと、Ｖ_Hを増幅器の入力に印加して当該増幅器
の出力において増幅された電圧Ｖｓｉｇを生成するステ
ップとを含む。それにまた、Ｖｓｉｇが印加される信号
検出器が設けられ、該信号検出器はＶｓｉｇにおける１
つの極性の軌跡がその中における所定の点に達する度に
１つの極性の遷移を有する２値の近接検出器出力電圧Ｖ
ｏｕｔを生成する。上記検出器の動的範囲の正及び負の
限界に対応するＤＣオフセット限界電圧Ｖ_A及びＶ_Bの源
が設けられている。増幅器の出力で、Ｖｓｉｇの中央値
電圧ＶｏｓがＶ_Aより大きいとき、信号Ｖｓｉｇの全体
は負の方向に移動され、またＶｓｉｇの中央値Ｖｏｓが
Ｖ_Bより小さいとき、信号Ｖｓｉｇの全体は正の方向に
移動され、そのためＶｏｓを検出器の動的範囲内、即ち
Ｖ_BからＶ_Aまでの間に保つ。

【００１１】中央値電圧Ｖｏｓは、Ｖｓｉｇにおける最
も最近のピークの正に行く軌跡に等しい１つの基準電圧
Ｖ_P2を連続的に発生することにより、そしてＶｓｉｇに
おける最も最近のピークの負に行く軌跡に等しい別の基
準電圧Ｖ_N2を連続的に発生することにより、更に中央値
ＶｏｓをＶ_P2とＶ_N2との間の電圧範囲の中心の約１０％
内で発生することにより生成され得る。

【００１２】なお別の方法においては、信号Ｖｓｉｇの
移動は、ＶｏｓがＶ_Aより大きいとき間隔中にＶｏｕｔ
における少なくとも１つの極性の遷移をカウントし、且
つＶｏｕｔにおける１つの極性の各遷移で１つの所定の
負のバイアス増分だけ負の補償オフセット・バイアス電
圧をＶｓｉｇに加えるためのディジタル信号を発生する
ことにより、またＶｏｓがＶ_Bより小さいとき間隔中に
Ｖｏｕｔにおける少なくとも１つの極性の遷移をカウン
トし、且つＶｏｕｔにおける１つの極性の各遷移で１つ
の所定の正のバイアス増分だけ正の補償オフセット・バ
イアス電圧をＶｓｉｇに加えるためのディジタル信号を
発生することにより達成され得る。

【００１３】本発明の方法はまた、増幅器がディジタル
的に利得制御される増幅器である自動利得制御（ＡＧ
Ｃ）の特徴を含み得る。そして、Ｖｓｉｇにおける少な
くとも１つの極性の軌跡の振幅を所定の目標値Ｖ_TGと比
較するステップと、そのＶｓｉｇが目標値を越える度に
１つの２値レベルから別の２値レベルに変化する２値信
号Ｖｂｉｇを発生するステップと、２値信号Ｖｂｉｇを
ディジタルに利得制御される増幅器に印加するステップ
と、Ｖｂｉｇが１つの２値レベルから別の２値レベルに
変化するとき、ディジタルに利得制御される増幅器の利
得を、Ｖｓｉｇにおけるピーク値を所定の目標値の直ぐ
下に持ってくる方向に１つの所定の利得増分だけ変化さ
せるステップが追加される。最後に、Ｖｓｉｇにおける
１つの極性の軌跡がその中における所定の点に達する度
に１つの極性の遷移を有する２値近接検出器出力電圧Ｖ
ｏｕｔが発生される。

【００１４】本発明において上記のＡＧＣの特徴が含め
られるとき、増幅器の利得を変化させるステップは、Ｖ
ｏｕｔにおける遷移により利得の増分的変化をクロック
するステップを含み、これにより利得を変化し得る速度
が磁性物が通過している速度に直接関連する。これは、
利得の調整をすることができる速度を制限し、且つ近接
検出が行われるＶｓｉｇにおける連続的な軌跡における
上記点での大きな変化に至るであろう利得変化の速度よ
り小さい利得変化の速度を保証するのに有利である。換
言すると、検出器からの２値出力信号Ｖｏｕｔにおける
遷移のタイミングにおける「ジッター」はより少なくな
るであろう。

【００１５】同様に、本発明の自動オフセット調整の特
徴は、Ｖｏｕｔにおける遷移での利得の増分的変化をク
ロックするステップを含んでもよく、これによりオフセ
ット調整速度はＶｏｕｔにおける各遷移で増分的にのみ
変化し、そのため近接検出が行われるＶｓｉｇにおける
連続的な軌跡における上記点での変化は再び小さく保た
れる。その結果は、一層高い近接検出精度と、検出器出
力信号における遷移でのより小さいジッターとである。
信号検出器は、信号がＶｓｉｇにおける所定の点を規定
する所定のスレッショルド電圧値だけ各ピークから引っ
込むまで、少なくとも１つの極性のピークを保持するピ
ーク基準スレッショルド検出器であることが好ましい。
本発明の自動オフセット制御の特徴は、ゼロまで下がっ
た磁性物速度ですら、近接検出器精度において前例のな
い精度に導くホール信号検出器の丁度動的範囲内に最大
限に大きいホール信号を与えることを可能にする。

【００１６】

【発明の実施の形態】図１のホール素子１０は、ホール
電圧増幅器１２の入力に接続された出力を有する。ホー
ル素子１０は、磁石（図示せず）の磁極に取り付けられ
ても良く、そのため鉄の物が接近すると、ホール電圧Ｖ
_H、従って、増幅されたホール電圧Ｖｓｉｇが増大（又
は低減）する。該物が遠ざかると、Ｖ_H及びＶｓｉｇは
低減（又は磁石の磁極の極性に応じて増大）する。代替
として、図１の検出器回路は、それ自身磁化されている
磁性物を検出するのに用いても良く、この場合ホール素
子には磁石が取り付けられる必要がない。

【００１７】磁気抵抗器ブリッジ（図示せず）が、ホー
ル素子の代わりに用いられ得る。そして、それらの出力
がホール電圧増幅器（図示せず）の入力に差動的に接続
された２つのホール素子は、第２の代替磁界対電圧トラ
ンスジューサを表す。増幅されたホール電圧Ｖｓｉｇ
は、図１の近接検出器の中の残りの回路により処理さ
れ、陰影グラフのように通過物の輪郭を表す矩形波近接
検出器出力信号Ｖｏｕｔを生成する。増幅されたホール
電圧Ｖｓｉｇは、第１の比較器１４の正の入力に印加さ
れＡＮＤゲート１５を経由し、また第２の比較器１６の
正の入力に印加される。増幅されたホール電圧Ｖｓｉｇ
は更に、他の第１の比較器２４の負入力に及び他の第２
の比較器２６の正入力に印加される。

【００１８】始動点として、カウンタ１７はゼロ計数に
あり、そして第１の比較器１４の出力がハイに行くと、
カウンタ１７はクロック１８からのクロック・パルスを
カウントし始める。その結果の計数は、ディジタル／ア
ナログ変換器（ＰＤＡＣ１）２０に与えられ、該ディジ
タル／アナログ変換器２０は、常にゼロからＤＣ供給電
圧＋Ｖｒｅｇまでの範囲内のどこかに存在する出力アナ
ログ電圧Ｖ_P1を生成する。どの瞬間でも、Ｖ_P1の振幅は
カウンタ１７からの計数信号の正の１次関数である。電
力が最初に検出器回路に印加されたとき、論理ブロック
（図示せず）は、ＤＣ供給電圧＋Ｖｒｅｇのターン・オ
ン時点を感知し、回路のカウンタをゼロ計数にリセット
する。比較器１４はヒステリシスを有し、そこでシュミ
ット型比較器である。ＤＡＣ２０（ＰＤＡＣ１）の出力
は比較器１４の負入力に接続され、そのため、Ｖｓｉｇ
が（電圧Ｖ_P1）＋（比較器１４の小さいヒステリシス・
スレッショルド電圧）より大きくなるときは常に、比較
器１４の出力はハイに行く。その時点でＶｏｕｔがロー
である場合、ＡＮＤゲート１５の出力はハイに行き、カ
ウンタ１７が使用可能化されカウントする。Ｖｓｉｇが
より正に成長すると、Ｖ_P1は、図２に図示されるよう
に、Ｖｓｉｇを階段状に追跡するようにさせられる。階
段状のＶ_P1の増分の垂直方向の軌跡は、Ｖｒｅｇ／２ⁿ
に等しく、ここでｎはＤＡＣのビット数である。増分の
水平時間Δ_t1は、Ｖｓｉｇの勾配が低減するにつれ増大
する。

【００１９】図２に図示されるように、Ｖｓｉｇのピー
クの正電圧に達すると、カウンタ１７は計数を時点ｔ
_pp1で停止し、Ｖ_P1は時点ｔ_ppkまでこのピーク電圧を保
持する。時点ｔ_ppkで、Ｖｓｉｇは保持された電圧Ｖ_P1
より比較器１６のスレッショルドに等しい量Ｖｈｙｓだ
け落ち、比較器１６の出力はハイに行って一時的にフリ
ップフロップ３３をセットし、そのためＶｏｕｔは図４
に見られるようにローからハイに行く。Ｖｏｕｔはカウ
ンタ１７のリセット入力に遅延回路２９を介して印加さ
れ、時点ｔ_ppk（図５）でカウンタ１７の計数をゼロに
リセットしてリセット信号Ｖ_{Pre set}がハイである限りそ
のリセット状態を保持する。こうして、Ｖ_P1も上記の時
間の間ゼロ・ボルトに留まる。信号Ｖｓｉｇにおけるそ
れ以降の正のパルスで、Ｖ_P1は再びそれ以降の正のパル
スをそのピークまで追跡し始め、その新しいピーク電圧
を保持する。リセット信号（図６）は、時点ｔ_npkでカ
ウンタ２７をリセットし、リセット信号Ｖ_Nresetがハイ
である限り該リセット状態を保持する。

【００２０】図１の近接検出器における下側（Ｎ）回路
部分は、丁度前述した上側（Ｐ）部分の構成を本質的に
映している。下側回路部分は、Ｖｓｉｇにおける正のパ
ルスに関して上側部分がするのと同じ要領でＶｓｉｇに
おける負のパルスを処理する。例えば、図３に図示され
ているように、Ｖｓｉｇのピークの負電圧に達すると、
カウンタ２７はカウントするのを時点ｔ_np1で停止し、
Ｖ_N1はこのピーク電圧を時点ｔ_npkまで保持する。時点
ｔ_npkで、Ｖｓｉｇは保持された電圧Ｖ_N1より比較器２
６のスレッショルドに等しい量Ｖｈｙｓだけ上がり、比
較器２６の出力はハイに行ってフリップフロップ３３を
リセットし、そのためＶｏｕｔは図４に見られるように
ハイからローに行く。

【００２１】前述の図１の近接検出器の一部はピーク基
準スレッショルド検出モードで動作する。このような検
出器は、発明の名称が「ＤＥＴＥＣＴＩＯＮ ＯＦ Ｐ
ＡＳＳＩＮＧ ＭＡＧＮＥＴＩＣ ＡＲＴＩＣＬＥＳ
ＡＴ ＳＰＥＥＤ ＤＯＷＮＴＯ ＺＥＲＯ」である特
許出願Ｓｅｒｉａｌ Ｎｏ．０８／５８７，４０５の主
題である。なお、上記特許出願は本出願と同じ譲受人に
譲受けられ且つ同時に出願された。その特許出願は、近
接検出器回路及び動作をより詳細に記載しており、ここ
に援用されている。

【００２２】図１における回路の残りの部分は、ホール
電圧の自動利得制御回路に関する回路に関連する。カウ
ンタ１７及び２７からの計数信号はまた、ラッチ４２及
び５２をそれぞれ介してＰＤＡＣ２ ４４及びＮＤＡＣ
２ ５４にそれぞれ印加される。Ｐラッチ４２及びＮラ
ッチ５２は、ワンショット発生器４１及び５１のそれぞ
れからの信号Ｖ_Platch（図８）及びＶ_Nlatch（図７）に
より使用可能化される。

【００２３】ワンショット発生器４１及び５１は、信号
Ｖｏｕｔにおけるローからハイへの遷移及びＶｏｕｔに
おけるハイからローへの遷移（図４）のそれぞれにより
トリガされる。ＰＤＡＣ２ ４４及びＮＤＡＣ２ ５４
のそれぞれからの出力信号Ｖ_P2及びＶ_N2は、それらが互
いに且つＶｓｉｇと関連するように図９に示され、Ｖｏ
ｕｔが図１０に同じ尺度で描かれている。ここで要点を
繰り返すと、比較器２４及び２６の出力は、Ｖｓｉｇが
負に行くときのみハイに行く。こうして、Ｖｓｉｇが負
に行きつつあるときのみ、ＡＮＤゲート２５、カウンタ
２７、ＮＤＡＣ１ ３０、Ｎラッチ５２、ＮＤＡＣ２
５４、バッファ５８及びウインドウ比較器５６の信号の
状態に変化がある。回路の上側（Ｐ）及び下側（Ｎ）部
分は、クロック１８及びリセット遅延回路２９を共用す
る。図３を参照すると、このＶｓｉｇの追跡（トラッキ
ング）は、Ｖｏｕｔにおけるローからハイへの遷移が起
こる時点ｔ_ppkで始まる。

【００２４】カウンタ１７及び２７は上方向にのみカウ
ントする。ＤＣ基準電圧＋Ｖｒｅｇ及び接地は、ＮＤＡ
Ｃ１ ３０及びＮＤＡＣ２ ５４に対して、ＰＤＡＣ１
２０及びＰＤＡＣ２ ４４に対するそれらの接続に対
して逆に接続され、従ってカウンタ２７の計数が上に行
くと、ＮＤＡＣ１ ３０の出力Ｖ_N1は図３に見られるよ
うに下に行く。しかし、カウンタ２７が最大計数からカ
ウントダウンする種類のものであるあるならば、ＰＤＡ
Ｃ ２０及び４４のように、ＮＤＡＣ ３０及び５４の
双方はＤＣ基準電圧に対して接続され得る。カウンタ１
７及び２７は、最大計数を越えたとき計数のラッピング
（ｗｒａｐｐｉｎｇ）を防止する反オーバフロー（ａｎ
ｔｉ−ｏｖｅｒｆｌｏｗ）を含む種類のものである。

【００２５】信号Ｖ_P2及びＶ_N2は、バッファ段４８及び
５８を介して固定利得差動増幅器６０の２つの入力に印
加される。該差動増幅器６０の出力信号Ｖ_PPはＶ_P2とＶ
_N2との間の差電圧であり、該差電圧は本質的にＶｓｉｇ
のピーク対ピーク値に等しい。Ｖｓｉｇが成長するにつ
れ、それは図９に見られるようにＶ_PPにより追跡され
る。信号Ｖ_PPは比較器６２の一方の入力に印加される。
基準電圧Ｖ_TGが比較器６２の他方の入力に印加される。
Ｖ_PPがＶ_TGを越えると、比較器６２の出力信号Ｖ_{to obig}
はハイの２値レベルにある。Ｖ_PPがＶ_TGより小さいと、
Ｖ_toobigはローの２値レベルにある。ホール電圧
（Ｖ_H）増幅器１２は、固定利得増幅器段６５と、ディ
ジタル／アナログ変換器Ｇ−ＤＡＣ ６７、２つの抵抗
器７１及び７３及び演算増幅器６９から成るプログラム
可能な利得増幅器と、演算増幅器７５、３つの抵抗器７
７、７９及び８１及びスイッチ８３から成る段階的に調
整可能な利得増幅器と、自動オフセット調整回路を含
む。該自動オフセット調整回路は、電圧分割器に接続さ
れたＤＡＣ １７０、アップダウン・カウンタ１７１、
抵抗器１７２、１７３、１７４及び１７５から成る電圧
分割器回路網、２つのシュミット比較器１７７及び１７
８、抵抗器１８０及び１８１から成る電圧分割器、及び
差動増幅器１８３を含む。

【００２６】カウンタ８５は、最大計数に達した後もラ
ップ（ｗｒａｐ）しないアップカウンタであり、Ｇ−Ｄ
ＡＣ ６７に接続された計数出力を有する。信号Ｖｏｕ
ｔはインバータ８７により反転され、カウンタ８５は該
反転された信号Ｖｏｕｔにおける正の遷移をカウントす
る。Ｇ−ＤＡＣ ６７は、該ＤＡＣへの入力計数がゼロ
であるとき最大抵抗値を有するディジタルにプログラム
可能な抵抗器として内部的に接続されている。Ｇ−ＤＡ
Ｃ ６７に並列の抵抗器７１は、演算増幅器６９の利得
を最低値にセットするゼロ計数において、該演算増幅器
６９に対する全体の入力抵抗値を最高値にセットする。

【００２７】Ｖｓｉｇにおける最初の正及び負の軌跡
が、基準電圧Ｖ_TGより低い信号Ｖ_PP1を発生するとき
（図９）、信号Ｖ_toobigは、ローであり（図１１）、カ
ウンタ８５を反転ＮＯＲゲート８９を介して使用可能化
する。カウンタ８５は、図１２に示されるように該反転
された信号Ｖｏｕｔにおける次の正の遷移で１の計数だ
けカウントアップすることにより応答する。これは利得
増加の単一の増分を生じ、それが図９に図示され、そこ
においては、Ｖ_PP1はＶ_PP2まで成長し、Ｖｓｉｇはｔ₁
からｔ₂までの期間にその振幅が僅かに増加している。
目標基準値Ｖ_TGに対して（Ｖ_PP、従ってＶｓｉｇ）の振
幅をテストし、該目標にまだ達していないとき利得を上
方向に１増分調整するこの処理は、Ｖｓｉｇのピーク対
ピーク振幅を目標値Ｖ_TGにセットするのに必要とする、
Ｖｓｉｇ（及びＶｏｕｔ）においての多くの期間にわた
り継続する。

【００２８】目標値に達し又はそれを越えたとき、Ｖ
_toobigはハイに行き（図１１）、そこで、こうして使用
不能化されているカウンタ８５は図１２に示されるよう
に更にはカウントせず、増幅器の利得は、その後（検出
器がターン・オフされ再び開始するまで）（例えば、図
９における時点ｔ₃とｔ₄との間）固定されたままであ
る。しかしながら、Ｖｓｉｇにおける最初の正及び負の
軌跡が基準電圧Ｖ_TGより高い信号Ｖ_PP1（図９）を発生
するとき、信号Ｖ_toobigは、カウンタ８５を反転ＮＯＲ
ゲート８９を介して使用不能化し且つフリップフロップ
９１のＤ入力をハイに保持するためハイである。

【００２９】カウンタ９３は直列方式カウンタである。
なお、該直列方式カウンタは、該カウンタが反転された
信号Ｖｏｕｔにおける２つ（より一般的には数個）の正
の軌跡をカウントするまで信号がローである１つの出力
を与え、その時点でインバータ８７の出力は、ハイに行
き、フリップフロップ９１のＤ入力でのハイを介して該
フリップフロップのＱ出力へクロックする。フリップフ
ロップ９１を介するハイ信号のこのクロッキングは、非
反転の信号Ｖｏｕｔ（図１０）がローに行くとき起こ
る。Ｖｓｉｇにおける最初の２期間後に、スイッチ８３
は、フィードバック抵抗器８１を接続するよう閉成し、
該フィードバック抵抗器８１は、演算増幅器７５及び抵
抗器７７及び７９から成る増幅器の利得を低減する。例
えば、演算増幅器の利得は、４の係数だけ減少し、従っ
てホール電圧増幅器１２の利得を４の係数だけ減少させ
得る。

【００３０】こうして、トランスジューサ電圧Ｖｓｉｇ
における最初の２つの正パルスの間、Ｖｓｉｇのピーク
対ピーク電圧（Ｖ_PP）が目標基準電圧Ｖ_TGに対して大き
過ぎるかどうかが決定される。該Ｖｓｉｇのピーク対ピ
ーク電圧（Ｖ_PP）が大き過ぎない場合、Ｇカウンタは
（信号Ｖ_toobigにより）使用可能化され、Ｇ−ＤＡＣ６
７の抵抗値は直ちに落ち始め、そのカウント制御可能利
得段の利得は、目標値まで上昇し、その後そこに留ま
る。しかし、トランスジューサ電圧Ｖｓｉｇにおける最
初の２つの正パルスの間に、Ｖｓｉｇのピーク対ピーク
電圧（Ｖ_PP）が目標基準電圧Ｖ_TGに対して大き過ぎると
決定された場合、Ｖｓｉｇにおける２つのパルス後に、
ホール電圧増幅器１２の全体利得は４の係数だけ減少さ
れ、カウント制御可能利得段はＶｓｉｇのピーク対ピー
ク値を目標値まで持っていく。

【００３１】カウンタ９３はラップしない種類の直列方
式のアップカウンタである。それは、カウントアップの
みを行い、消勢されそして再び付勢されるまでリセット
されない。カウンタ９３は、Ｖｓｉｇ（又はＶｏｕｔ）
における１６の軌跡（パルス）のより大きい計数でハイ
に行く第２の直列計数出力を与える。×１６出力は、計
数１６に達するまでローである。１６の計数でのカウン
タ９３の×１６出力からのハイ出力信号はＧカウンタ８
５を使用不能化し、Ｖｓｉｇにおける（例えば、１６）
の期間（例えば、Ｖｓｉｇ及び／又はＶｏｕｔにおける
負に行く軌跡）の回数が利得を調整するためカウンタ８
５によりカウントされ得るかを制限する。代替として、
正に行く軌跡をカウントすることが等しく実効的であろ
う。

【００３２】供給電圧＋Ｖｒｅｇをターン・オンし、そ
して通過する物の検出を開始するのに続く、Ｖｓｉｇに
おけるほんの数個の最初のパルスに対して自動利得調整
を行う目的は、開始での条件に対して最適トランスジュ
ーサ−電圧増幅器利得を得、そして、Ｖｏｕｔにおける
対応する遷移が起こる接近する物の実際距離における増
分的シフトを避けるためその後一定の利得を維持するこ
とである。利得変化が起こるとき、検出接近距離におけ
る連続的で頻繁なシフトはＶｏｕｔの遷移におけるジッ
ターを起こす。前述の実施形態において、ホール電圧増
幅器１２の利得は、（最初の１６個の磁性物の通過に対
応する）Ｖｓｉｇにおける最初の１６個の期間の間に調
整され、その後固定して保持され、その後更なる調整が
なされない迅速な初期利得調整を与える。この特徴は、
利得の全ての調整が燃焼機関のクランク開始の間のみ起
こる燃焼機関点火システムに使用の近接検出器に特に適
している。燃焼機関のそれ以降の負荷（ｌｏａｄｉｎ
ｇ）及び運転の間、Ｖｓｉｇの振幅の変化の結果として
起こるであろう点火タイミングにおけるいずれの変化を
避けることが望ましく、こうして利得調整が丁度スター
ト時に完了する。

【００３３】要約すると、丁度２つの物が通過した後、
信号が大き過ぎるかどうかが決定され、そうであれば、
ホール電圧増幅器１２の利得が大きな係数、即ちこの例
では４の係数だけ減少される。そして、それに続く１６
個の物の通過の間、利得は、トランスジューサ信号Ｖ_H
におけるピーク振幅の最大に基づいて上方向に調整さ
れ、そのため最大ピーク振幅は所定の目標値にある。こ
の目標振幅が丁度ホール電圧増幅器１２の動的範囲の内
側にあり、信号をクリップするのを避け、一方同時に、
大きな信号Ｖｓｉｇに目標値Ｖ_TGの直ぐ下のピークを与
え、正確な検出を強化する。ＤＡＣ ６７は、本質的に
ディジタル制御可能抵抗器として働き、図１３に示され
るように接続された周知の２Ｒ／Ｒ型ＤＡＣを用い得
る。図１３の頂部に示されている３つの抵抗器の各々は
抵抗値Ｒを有し、一方他の４つの抵抗器は２Ｒの抵抗値
を有する。ＤＡＣ ６７の対応する外部リードは、図１
３の全体回路と、図１４におけるブロックで図示された
ＤＡＣ ６７の双方に示されている。

【００３４】リード１６１は接地され、一方リード１６
２及び１６４は、第１のホール電圧増幅器６５の出力及
び演算増幅器６９の入力のそれぞれに接続されている。
４つのスイッチ１５１、１５２、１５３及び１５４は、
電子的スイッチを表し、これらの電子的スイッチに対し
て利得カウンタ（例えば、８５）からの４つのディジッ
ト計数信号Ｄ₀、Ｄ₁、Ｄ₂及びＤ₃が接続される。スイッ
チ１５１、１５２、１５３及び１５４は、入力計数信号
における全ての４つのディジットがハイであり、且つリ
ード１６２とリード１６４との間の抵抗値が最小値にあ
る位置に示されている。抵抗器７１は、演算増幅器の入
力での並列化された組み合わせの最小抵抗値を低下させ
るが、演算増幅器の最大入力抵抗値、即ち最大Ｒ_inを減
少させるのがより重要である。接地されたとき、Ｇ−Ｄ
ＡＣ ６７は、ディジタル制御可能電圧分割器となり、
そして、導体１６２と１６４との間の実効抵抗値は、Ｒ
が十分に大きくそのため端子１６１と１６２との間の抵
抗値がホール電圧増幅器６５の出力インピーダンスより
非常に大きいとき本質的にＧ−ＤＡＣ ６７に対するデ
ィジタル計数の１次関数となる。こうして、増幅器利得
は該計数の１次関数である。

【００３５】自動オフセット調整回路の動作は以下のと
おりである。電圧分割器の抵抗器１８０及び１８１は、
バッファ増幅器４８及び５８の双方の出力間に接続され
ている。抵抗器１８０及び１８１は等しい値を有し、そ
のため電圧分割器の中心での電圧ＶｏｓはＶｓｉｇの保
持されたピーク電圧、即ちＶ_P2とＶ_N2との間の中程であ
る。

【００３６】分割器の抵抗器１７２、１７３、１７４及
び１７５により発生される電圧Ｖ_A及びＶ_BはＶｒｅｇ／
２から等距離にあり、例えば、Ｖｒｅｇが３ボルトであ
るとき、Ｖ_Aは２．０ボルトであり、そしてＶ_Bは１．０
ボルトであり得る。更に、電圧分割器の電圧Ｖ_A及びＶ_B
はそれぞれ、（中間値Ｖｍ）±（ＤＡＣ １７０の１ビ
ット増分電圧Ｖ_Dbに対応する量）であることが好まし
い。これは、ハンティング（ｈｕｎｔｉｎｇ）なしで特
定のＤＡＣ １７０を用いて達成できる最も厳しい公差
を与える。例えば、＋Ｖｒｅｇが３．０ボルトであり、
ＤＡＣ １７０が４ビットＤＡＣであり、且つＶｍがＶ
ｒｅｇ／２である場合、Ｖｓｉｇの中央値は、自動オフ
セット訂正が実行される前に、範囲Ｖｏｓ±０．１８ボ
ルトから偏移することが許される。そして、Ｖ_A及びＶ_B
が分割器の電圧でＶｍ＋Ｖ_Db及びＶｍ−Ｖ_Dbのそれぞれ
にセットされるとき、シュミット比較器１７７及び１７
８のヒステリシスはゼロであり得る。

【００３７】使用可能化されたとき、アップダウン・カ
ウンタ１７１は、クロックされ、Ｖｏｕｔにおける負の
軌跡をカウントする。例えば、ＶｏｓがＶｍ±０．１８
ボルトより大きいとき、シュミット比較器１７７の出力
はハイに行き、アップダウン・カウンタ１７１は下方向
にカウントするため使用可能化され、同様に、Ｖｏｓが
Ｖｍ±０．１８ボルトより小さいとき、シュミット比較
器１７８の出力はハイに行き、アップダウン・カウンタ
１７１は上方向にカウントするため使用可能化される。
こうして、信号Ｖｓｉｇにおける中点電圧Ｖｏｓは範囲
Ｖｍ±０．１８ボルト内に自動的に保たれ、それがＶ_H
における全てのオフセットと、トランスジューサ電圧増
幅器１２の部品により導入された全てのオフセットとを
補償する。代替として、ＤＡＣ １７０の出力での自動
的に調整されたオフセット電圧の範囲が、差動増幅器１
８３におけるヘッドルーム（ｈｅａｄｒｏｏｍ）を最大
にするためＶｒｅｇ／２以外の電圧で中心付けされても
良い。

【００３８】図１５及び図１６の波形は、自動利得制御
なしの自動オフセット特徴の動作を図示する。オフセッ
ト電圧Ｖｏｓは、１ＤＡＣビットの量（ＤＡＣ １７１
におけるＶｄｂボルト）だけ時点ｔ₄で低下し、該時点
ｔ₄は、ピーク基準スレッショルド検出器がアップダウ
ン・カウンタ１７１をクロックする、Ｖｏｕｔにおける
負に行く遷移を生成する時点である。最終的意図は、信
号Ｖｓｉｇを検出器の動的範囲内に中心付けする「オフ
セット」レベルでの信号Ｖｓｉｇをトランスジューサ−
信号検出器の入力に与えることにある。より正確にそう
するため、例えば、非対称信号Ｖｓｉｇを償う（ａｃｃ
ｏｕｎｔ ｆｏｒ）こと、ＶｍをＶｒｅｇ／２から離し
てセットすること、及び／又はＶｏｓをＶ_P2とＶ_N2との
中心から離してセットすることが必要であり得る。正確
な中点からのこれらの偏移は、実際には、電源Ｖｒｅｇ
の中点、又はＶｓｉｇのピーク対ピーク電圧Ｖ_PPの中点
から上記動的範囲の２５％を越えることはない。

【００３９】発明の名称が「ＤＥＴＥＣＴＩＯＮ ＯＦ
ＰＡＳＳＩＮＧ ＭＡＧＮＥＴＩＣ ＡＲＴＩＣＬＥ
Ｓ ＡＴ ＳＰＥＥＤＳ ＤＯＷＮ ＴＯ ＺＥＲＯ」
である上記特許出願に記載されたピーク基準スレッショ
ルド・トランスジューサ−信号検出器のタイプの近接検
出器は中間信号検出タイプのものと有利に併合され得る
ことがコンピュータにより発生されたモデルにより分か
った。

【００４０】そのような検出器は、発明の名称が「ＤＥ
ＴＥＣＴＩＯＮ ＯＦ ＰＡＳＳＩＮＧ ＭＡＧＮＥＴ
ＩＣ ＡＲＴＩＣＬＥＳ ＷＨＩＬＥ ＰＥＲＩＯＤＩ
ＣＡＬＬＹ ＡＤＡＰＴＩＮＧ ＤＥＴＥＣＴＩＯＮ
ＴＨＲＥＳＨＯＬＤＳ ＴＯＣＨＡＮＧＩＮＧ ＡＭＰ
ＬＩＴＵＤＥ ＯＦ ＴＨＥ ＭＡＧＮＥＴＩＣＦＩＥ
ＬＤ」で本出願と同じ譲受人に譲受けられ、１９９６年
１月１７日付けで出願された特許出願Ｓｅｒｉａｌ Ｎ
ｏ．０８／５８７，４０７に記載されている。

【００４１】ピーク基準スレッショルド信号検出器は、
コンピュータ・モデル化シミュレーションにおいて中間
信号検出器と有利に併合され、そのためゼロ速度に下が
って動作可能であるピーク基準スレッショルド信号検出
器は、開始後の短い初期間隔の間ピーク基準スレッショ
ルド・モードで動作できるようになり、その後該検出器
は中間信号−スレッショルドを基準とした検出モードに
自動的に行った。更に、ゼロ速度に下がって動作できる
自動利得制御の特徴には、利得及びＶｓｉｇのレベルを
初期にセットするため勾配を活性化された（ｓｌｏｐｅ
−ａｃｔｉｖａｔｅｄ）検出器が組み込まれた。自動利
得制御は、磁性物の接近及び遠ざかりの検出距離におい
てジッター及び不安定性を起こしがちである更なるステ
ップ関数の利得シフトを避けるためその後に停止され
た。本発明の自動利得制御の方法は、本質的に、その迅
速な利得調整及び非常に低速度でのその低下していない
検出効率の故に、そのような併合された近接検出器にお
けるそのような初期使用に十分に適している。

【００４２】本発明の近接検出器における多くの変形が
ここで明らかであり、その一部は次のとおりである。図
１の近接検出器によるＶｓｉｇの正の傾斜部分のＶ_P1に
よる追跡の間、比較器１４、クロック１８、カウンタ１
７及びＰＤＡＣ１ ２０は、一緒になって、ディジタル
信号、即ち、Ｖｓｉｇを追跡している、カウンタ１７の
出力でのディジタル計数信号の発生器として働く。この
ディジタル信号発生器は、アナログ信号Ｖｓｉｇのディ
ジタイザであり、又はアナログ／ディジタル変換器であ
る。

【００４３】同様に、Ｖ_N1による追跡の間、比較器２
４、クロック１８、カウンタ２７及びＮＤＡＣ１ ３０
は、一緒になって、ディジタル信号、即ち、Ｖｓｉｇの
負に行く軌跡を追跡する、カウンタ２７の出力でのディ
ジタル計数信号を生成するアナログ／ディジタル変換器
として働く。

【００４４】本発明の近接検出器においては、ディジタ
ル／アナログ変換器は、本明細書において示される回路
手段以外の回路手段により形成され得る。例えば、Ｇ−
ＤＡＣ ６７の使用に基づくディジタル利得制御可能増
幅器は、代替として、各々が抵抗器及び２値信号制御可
能スイッチを含む並列接続された分岐のグループがＧ−
ＤＡＣに代替される従来技術のディジタル利得制御され
た増幅器に基づいても良い。比較器１４及び２４のそれ
ぞれからのハイ２値信号に応答してカウントアップ及び
ダウンする唯１つのアップダウン・カウンタ（アップカ
ウンタ１７及び２７の代わりに）を用いることも更に可
能である。この場合、唯１つのＤＡＣ、例えばＰＤＡＣ
１ ２０が、比較器１６及び２６の正及び負の入力のそ
れぞれに接続された出力と用いられ得る。この場合、Ｖ
ｓｉｇにおいて負の軌跡を追跡するとき比較器１６を使
用不能化することが、またＶｓｉｇにおいて正の軌跡を
追跡するとき比較器２６を使用不能化することが必要で
ある。次いで、信号Ｖ_toobigを発生するための、図１の
回路部分は、アップダウン・カウンタ出力をラッチ４２
及び５２の双方に接続し且つこれらのラッチをカウント
アップ及びカウントダウンのそれぞれの間使用可能化す
る、例えば、信号Ｖｏｕｔをラッチ使用可能化信号とし
て用いることにより変更され得る。

【００４５】上記のように、Ｖｓｉｇにおける数個の最
初のパルスのみ対して、自動利得調整を実行する目的
は、Ｖｏｕｔにおける対応する遷移が起こる、接近する
物の実際の距離における増分的シフトを避けることであ
る。点火ディストリビュータのような用途において、エ
ンジンの着火のタイミングは、機関軸出力送出において
小さいが悩ましいジャンプを起こしがちである。しかし
ながら、検出精度が最優先の考慮事項であるとき、利得
の時たまの再調整を可能にするためカウンタ９３（図
１）を周期的、例えば毎分等々、又は所定数の検出され
る物が側を通過した後に、リセットすることは容易に可
能である。

【００４６】勿論、連続的な利得調整は、別の選択であ
り、例えば、図１の検出器において、ＮＯＲゲート８９
を除去し且つＶ_toobig信号を直接接続しカウンタ８５の
使用可能化入力にすることにより達成される。ホール増
幅器の出力電圧Ｖｓｉｇは磁界対電圧トランスジューサ
の出力と見なしても良く、該トランスジューサはホール
素子を含む。上記のＡＧＣは、トランスジューサの一部
と見なし得るディジタル制御されるホール増幅器の利得
を制御することにより実行される。代替として、例え
ば、ホール素子を付勢するため用いられるディジタル制
御される電圧レギュレータを用いることにより、複合ト
ランスジューサのＡＧＣを実行するためホール素子の中
の励起電流をディジタル制御することが可能である。

【図面の簡単な説明】

【図１】本発明の磁性物近接検出器のブロック図を示
す。

【図２】ＰＤＡＣ１からの出力電圧信号の波形に重ね合
わされた、４つの磁性物の通過中のホール（トランスジ
ューサ）電圧信号の波形を示す。

【図３】図１におけるＮＤＡＣ１からの出力電圧信号Ｖ
_N1の部分波形を示し、図２と同じ時間尺度で描かれてい
る。

【図４】図１の近接検出器の出力電圧Ｖｏｕｔの波形を
示し、図２と同じ時間尺度で描かれている。

【図５】図１の近接検出器の中のカウンタ１７に対する
リセット信号の波形を示し、図２と同じ時間尺度で描か
れている。

【図６】図１の近接検出器の中のカウンタ２７に対する
リセット信号の波形を示し、図２と同じ時間尺度で描か
れている。

【図７】図１の近接検出器の中のＮラッチ５２に対する
ラッチ使用可能化信号の波形を示し、図２と同じ時間尺
度で描かれている。

【図８】図１の近接検出器の中のＰラッチ４２に対する
ラッチ使用可能化信号の波形を示し、図２と同じ時間尺
度で描かれている。

【図９】数個の磁性物の通過中のホール（トランスジュ
ーサ）電圧信号の波形と、その上に図１の近接検出器の
中のＰＤＡＣ２及びＮＤＡＣ２からの対応する出力信号
Ｖ_P2及びＶ_N2が重ね合わされた波形とを示す。

【図１０】図１の近接検出器の出力電圧Ｖｏｕｔの対応
する波形を示し、図９と同じ時間尺度で描かれている。

【図１１】図１の近接検出器の中の比較器６２の対応す
る出力信号Ｖ_toobigの波形を示し、図９と同じ時間尺度
で描かれている。

【図１２】図１の近接検出器の利得カウンタ（Ｇ−カウ
ンタ）８５において最初の２ビットからの２値出力電圧
の対応する波形を示し、図９と同じ時間尺度で描かれて
いる。

【図１３】Ｒ／２Ｒディジタル／アナログ変換器（ＤＡ
Ｃ）の回路図を示す。

【図１４】図１におけるＧ−ＤＡＣ ８５として用いら
れ得るような、ディジタルに制御可能なレジスタとして
接続された図面のＤＡＣ ６７のブロック図を示す。

【図１５】数個の磁性物の通過中、ＡＧＣ作用なしの場
合の図１の近接検出器におけるホール（トランスジュー
サ）電圧信号の波形を示し、その上にオフセット・レベ
ル信号Ｖｏｓの対応する波形が重ね合わされている。

【図１６】図１５における波形Ｖｓｉｇ及びＶｏｓと同
じ時間尺度で描かれているＶｏｕｔの波形を示す。

【符号の説明】

１０ ホール素子 １２ ホール電圧増幅器 １４、１６、２４、２６、６２ 比較器 １７、２７ カウンタ １７７、１７８ シュミット比較器 ６７ Ｇ−ＤＡＣ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ラビ・ビッグ アメリカ合衆国ニューハンプシャー州 03304，ボー，ロングビュー・ドライブ 27 (72)発明者 ピー・カール・シェラー アメリカ合衆国ニューハンプシャー州 03867，ロチェスター，テン・ロッド・ロ ード 709 (72)発明者 ジェイ・エム・タウン アメリカ合衆国ニューハンプシャー州 03255，ニューバリー，サウスブルック・ サークル 12 (72)発明者 テリ・エル・トゥ アメリカ合衆国ニューハンプシャー州 03304，ボー，クラフ・ストリート 15

Claims (7)

【特許請求の範囲】
1. 【請求項１】 通過する磁性物の検出のための近接検出
   方法において、 ａ） 周囲磁界を感知し、当該磁界に直接関連する振幅
   を有する電圧Ｖ_Hを発生し、Ｖ_Hを増幅器の入力に印加し
   て当該増幅器の出力に増幅された電圧Ｖｓｉｇを生成す
   るステップと、 ｂ） Ｖｓｉｇを印加される信号検出器を設け、当該検
   出器は、Ｖｓｉｇにおける１つの極性の軌跡がその中の
   所定の点に達する度に１つの極性の遷移を有する２値近
   接検出器出力電圧を生成するステップと、 ｃ） それぞれが前記検出器の動的電圧範囲の中心より
   正及び負であるＤＣオフセット限界電圧Ｖ_A及びＶ_Bの源
   を設けるステップと、 ｄ） 前記増幅器の出力において、Ｖｓｉｇの中央値電
   圧ＶｏｓがＶ_Aより大きいとき、信号Ｖｓｉｇ全体を負
   の方向に移動させ、そしてＶｓｉｇの中央値ＶｏｓがＶ
   _Bより小さいとき、信号Ｖｓｉｇ全体を正の方向に移動
   させ、ＶｏｓをＶ_BからＶ_Aまでの範囲内に保つステップ
   とを備える近接検出方法。
2. 【請求項２】 ａ） Ｖｓｉｇにおいて最も最近のピー
   クの正に行く軌跡に等しい１つの基準電圧Ｖ_P2を連続的
   に発生するステップと、 ｂ） Ｖｓｉｇにおいて最も最近のピークの負に行く軌
   跡に等しい別の基準電圧Ｖ_N2を連続的に発生するステッ
   プと、 ｃ） Ｖ_P2とＶ_N2との間の電圧範囲のほぼ中心である中
   央値電圧Ｖｏｓを発生するステップとを更に備える請求
   項１記載の近接検出方法。
3. 【請求項３】 信号Ｖｓｉｇ全体を移動させる前記のス
   テップは、 ＶｏｓがＶ_Aより大きいとき、間隔中Ｖｏｕｔにおける
   少なくとも１つの極性の遷移をカウントし、且つＶｏｕ
   ｔにおける１つの極性の各遷移で１つの所定の負のバイ
   アス増分だけ負の補償オフセット・バイアス電圧をＶｓ
   ｉｇに加えるためのディジタル信号を発生するステップ
   と、 ＶｏｓがＶ_Bより小さいとき、間隔中Ｖｏｕｔにおける
   少なくとも１つの極性の遷移をカウントし、且つＶｏｕ
   ｔにおける１つの極性の各遷移で１つの所定の正のバイ
   アス増分だけ正の補償オフセット・バイアス電圧をＶｓ
   ｉｇに加えるためのディジタル信号を発生するステップ
   とにより達成される請求項１記載の近接検出方法。
4. 【請求項４】 前記増幅器がディジタルに利得制御され
   た増幅器であり、 ａ） Ｖｓｉｇにおける少なくとも１つの極性の軌跡の
   振幅を所定の目標値Ｖ_TGと比較するステップと、 ｂ） Ｖｓｉｇが前記目標値を越える度に一方の２値レ
   ベルから他方の２値レベルに変化する２値信号Ｖｂｉｇ
   を発生するステップと、 ｃ） 前記２値信号Ｖｂｉｇを前記ディジタルに利得制
   御された増幅器に印加し、且つＶｂｉｇが一方の２値レ
   ベルから他方の２値レベルに変化するとき、Ｖｓｉｇに
   おけるピーク値を前記所定の目標値の直下にもたらす方
   向に１つの所定の利得増分だけ前記ディジタル利得制御
   される増幅器の利得を変化させるステップとを更に備え
   る請求項１記載の近接検出方法。
5. 【請求項５】 前記信号検出器がピークを基準にしたス
   レッショルド信号検出器のタイプであり、そのため、ピ
   ーク値と前記点でのＶｓｉｇとの差が所定のスレッショ
   ルド値に等しい１つの極性の各ピーク軌跡後に、前記信
   号検出器からのＶｏｕｔにおける１つの極性の遷移がＶ
   ｓｉｇにおける前記点で生じる請求項１記載の近接検出
   方法。
6. 【請求項６】 前記増幅器の出力におけるＶｓｉｇの中
   央値Ｖｏｓは、Ｖｓｉｇの正のピークと負のピークとの
   間に中心付けされた最も最近の電圧レベルである請求項
   １記載の近接検出方法。
7. 【請求項７】 前記信号検出器は、前記信号がＶｓｉｇ
   における前記所定の点を規定する所定のスレッショルド
   電圧値だけ各ピークから後退するまで、少なくとも１つ
   の極性のピークを保持するピークを基準にしたスレッシ
   ョルド検出器である請求項１記載の近接検出方法。