JPH10319086A - 半導体チップのバーンインおよびテストのための装置および方法 - Google Patents

半導体チップのバーンインおよびテストのための装置および方法

Info

Publication number
JPH10319086A
JPH10319086A JP10109337A JP10933798A JPH10319086A JP H10319086 A JPH10319086 A JP H10319086A JP 10109337 A JP10109337 A JP 10109337A JP 10933798 A JP10933798 A JP 10933798A JP H10319086 A JPH10319086 A JP H10319086A
Authority
JP
Japan
Prior art keywords
jig
chip
interposer
burn
protrusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10109337A
Other languages
English (en)
Inventor
V Desai Kishoa
キショア・ブイ・デサイ
Furomeku Joseph
ジョセフ・フロメク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH10319086A publication Critical patent/JPH10319086A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Wire Bonding (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

(57)【要約】 【課題】 バーンイン動作およびテストを可能にする装
置に対してフリップチップ・スタイル・チップを一時的
に接続するためのシステムを提供すること。 【解決手段】 本発明は、テスト・ジグまたはバーンイ
ン・ジグ１０と突出部４２を有するチップまたはモジュ
ール４０との間の一時的な接続を行うための装置に関す
る、インタポーザ３０はチップまたはモジュール上の突
出部の位置に対応する位置の凹部３２と、凹部内のメタ
ライゼーション３４とを有し、凹部は突出部の高さより
大きい深さを有する。さらに凹部のうちのそれぞれの凹
部内のメタライゼーションからテスト・ジグまたはバー
ンイン・ジグ上の接点に対応する接点への接続を形成す
るための手段３８と、凹部のうちのそれぞれの凹部の側
面に対して前記突出部を押し付けるための手段２０、５
０とを含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般に半導体集積
回路パッケージの製造に関し、より具体的にはパッケー
ジ化、特にマルチレベル・モジュラ・パッケージ化前の
チップのバーンインおよびテストに関する。
【０００２】
【従来の技術】後でダイシングしてチップまたはダイを
作成する半導体ウェハ上に集積回路を形成するためのス
テップが複雑で多数であるため、その技術が非常に精巧
になり、プロセス条件および許容誤差がつい最近より適
切に制御および規制することができるようになっても、
チップまたはダイの製造歩留まりは滅多に１００％には
ならない。しかし、各プロセス・ステップまたは複数の
プロセス・ステップからなる各グループがコストを発生
するので、製造プロセス内のできるだけ早い時点でプロ
セスから欠陥チップを取り除くことが望ましいと思われ
る。
【０００３】これに対して、比較的早い製造段階でのテ
ストおよび検査はそれ自体が高価であり、チップ・パッ
ケージがより完全なものになるにつれて個々のテストお
よび検査手順のコストはいくらか低下する。また、テス
トのコストは、生産段階、特に早期段階でのテストの完
全性に応じて増加する。というのは、より完全なテスト
を行うには一般にチップに対する接続を増やし、テスト
中に行使する必要があるのに対し、チップに対して都合
よく確実な接続を行うための構造は一般に形成されない
からである。したがって、製造プロセスの早期における
テスト手順の数または完全性が増すと、急速に収穫逓減
が発生し、欠陥が発生する（または潜在的に検出可能
な）点を超えるチップの追加処理の費用と、早期生産段
階でのより完全かつ頻繁なテストのコストとの兼ね合い
が依然として残ることになる。最適化した場合でも、欠
陥チップの追加処理のコストと、実際に行われるテスト
に基づく製造歩留まりの低下は、集積回路の製造コスト
の重要な部分である。
【０００４】当然のことながら、チップまたはウェハの
小規模バッチでは、使用可能なレベルのプロセス・パラ
メータ規制を超える小さいプロセス変動によって、製造
歩留まりが変動し、その結果、行うテストの数、完全
性、製造中の時点について定量的な最適化が行えなくな
る。一般に、テスト戦略が想定されるが、製造歩留まり
を低減するかまたは損なうことが後で判明した欠陥のタ
イプを考慮してその戦略を改良するために、完成したチ
ップ・パッケージのバッチ数にわたってその有効性が評
価される。この手法の結果、単一チップ・パッケージの
場合にはチップ・パッケージが完成する前に製造中の様
々な時点で破局的な欠陥のスクリーニングのみを行うと
いう戦略になる。
【０００５】しかし、近年では、パフォーマンスの強化
や製造時の経済性のために、いわゆる集積回路の多層モ
ジュラ（ＭＬＭ）パッケージ化という設計になり、単一
パッケージは潜在的に無制限の複数のチップ（互換性の
ない複数の技術によって形成可能なもの）と、後でまと
めて結合してＭＬＭを形成する単層の表面上に形成され
たチップと単層内のバイアとを相互接続するための複雑
な回路とを含む。
【０００６】後で欠陥があることが判明したチップの交
換を含み、このようなモジュラ・パッケージについては
ある程度の再加工が可能であるが、このような再加工は
それ自体のコストとプロセスの複雑性を発生する。さら
に、個々のチップの製造歩留まりが高い場合でも、パッ
ケージに含まれるチップの数によって、所与のモジュー
ル内で１つまたは複数のチップを交換しなければならな
い可能性が増すことになる。再加工自体はチップの損傷
や、交換したチップのはんだボイドなどのその他の損傷
を発生する可能性があり、追加の再加工手順が必要にな
る恐れもある。このため、「確実なダイ」（ＫＧＤ）と
いう概念は、パッケージの完成前の全機能テストによっ
て処理または再加工コストを潜在的に回避することによ
り、高度集積回路パッケージの全体的な製造コストの低
減を生む可能性がある。
【０００７】集積回路の初期動作期間中に製造歩留まり
の何らかの変化が発生するという事実によって、もう１
つの複雑性が発生する。すなわち、最初に動作させたと
きに正しく機能するかどうかに基づく「確実なダイ」の
定義は、再加工回避による潜在的な恩恵を得るには十分
ではない可能性がある。一般に完成したパッケージは
「バーンイン」動作期間および追加テストにかけて、実
際の動作特性を決定し、そのパッケージが確実に機能可
能であって動作マージンの範囲内であるかどうかを予測
する。バーンインおよび全機能テストを行って、集積回
路パッケージの完成前に「確実なダイ」を決定する場合
に経済的に好都合になるように十分な数のケースがあれ
ば、再加工を回避できると思われる。
【０００８】リード・フレームを使用してチップへの接
続を取り付けて形成する設計では、パッケージ組立ての
前にチップのバーンインおよびテストに向かって何らか
の努力が試行されている。しかし、ＭＬＭでは、いわゆ
る「フリップチップ」取付け配置の方が好ましい。「フ
リップチップ」取付けは、はんだバンプまたはいわゆる
Ｃ４（被制御崩壊チップ接続controlled collapse chip
connections）予備形成品などの予備形成品をチップの
主要表面上の接続パッドに取り付けることと、基板とチ
ップとの間に確実なはんだ接続を形成する熱処理により
基板の接続パッドの鏡像アレイ（たとえば、他のチッ
プ、ＭＬＭ、キャリア、ボードなど）に取り付けるため
にチップと取り付けた予備形成品とを逆転させることを
含む。現在までは、このような構造では、テスト装置へ
のはんだ取付けまたは本来はパッケージをはんだ付けす
るパッドに対する圧縮接続が必要であった。いずれの場
合も、はんだバンプまたは予備形成品のある程度の変形
が必然的に発生し（おそらく、バーンイン動作またはテ
スト中の高いチップ温度によって悪化する）、一般に後
でチップを組み立てて、パッケージ構造にはんだ付けし
たときにこのような変形のためにはんだボイドおよびそ
の他の接続欠陥が発生する。
【０００９】さらに、いわゆるボール・グリッド・アレ
イ（ＢＧＡ）チップ・キャリアの使用によりチップに一
時的に接続することは、通例のことである。ＢＧＡは、
その両側にめっき領域を有する基板である。一方の側の
めっき領域は、はんだ付け、圧縮、またはその他の配置
によるチップの取付け用に配列されている。もう一方の
側のめっき領域は、一時的接触を行うためあるいはテス
ト装置またはバーンイン装置にはんだ付けするための接
触ボールの取付け用として設けられている。ＢＧＡの両
側のめっき領域間の接続は、めっきスルーホール（ＰＴ
Ｈ）によって接続される。
【００１０】はんだバンプまたははんだ予備形成品（以
下まとめて「突出部」と呼ぶこともある）を有するフリ
ップチップの場合、スルーホールは、圧縮によって比較
的確実な接続を行うためにＰＴＨの環状エッジに沿って
バンプまたは予備形成品を受け入れるように機能する。
しかし、このような環に沿った接触面積が減少している
ので、はんだバンプまたは予備形成品の変形が悪化する
可能性がある。しかし、ＢＧＡが非常に高精度の構成要
素であり、非常に高価で、摩耗および損傷を受けやす
く、一般に使用可能な寿命が短いという事実は、より経
済的に重要なことである。
【００１１】現在までは、バーンイン動作および全機能
テストに必要な長期の接続期間をサポートしながらフリ
ップチップ・スタイル・チップ上の接触パッドの非常に
近接した間隔に対応するような、はんだ付けまたは圧縮
接続に代わる方法は一切提案されていない。同様に、フ
リップチップに接続しながらボール・グリッド・アレイ
の使用可能な寿命を延長するための配置も一切提案され
ていない。
【００１２】
【発明が解決しようとする課題】したがって、本発明の
一目的は、バーンイン動作およびテストを可能にする装
置に対してフリップチップ・スタイル・チップを一時的
に接続するためのシステムを提供することにある。
【００１３】本発明の他の目的は、それに対する一時的
な電気接続を行いながら、はんだバンプおよび予備形成
品の損傷および変形を回避するための配置を提供するこ
とにある。
【００１４】本発明の他の目的は、チップと一時接続装
置との間の圧縮力を回避するための配置を提供すること
にある。
【００１５】本発明の他の目的は、ボール・グリッド・
アレイの摩耗および損傷を防止しながら、ボール・グリ
ッド・アレイに対してフリップチップ上で確実に接続す
るための配置を提供することにある。
【００１６】
【課題を解決するための手段】本発明の上記その他の目
的を達成するために、チップ上の突出部の位置に対応す
る位置の凹部と、突出部の高さより大きい深さを有する
凹部内のメタライゼーションとを有するインタポーザ
と、メタライゼーションからテストまたはバーンイン・
ジグ上の接点に対応する接点への接続と、凹部の側面に
対して突出部を押し付けるための配置とを含む、テスト
・ジグまたはバーンイン・ジグと突出部を有するチップ
との間の一時的な接続を行うための装置を提供する。
【００１７】本発明の他の態様により、突出部が凹部の
底面を圧迫せず、インタポーザ上の接点がテスト・ジグ
またはバーンイン・ジグ上の接点を圧迫せずに、バケッ
ト式インタポーザ内の凹部が突出部を受け入れるよう
に、バケット式インタポーザとテスト・ジグまたはバー
ンイン・ジグによってチップを組み立てるステップと、
少なくともチップとインタポーザとの間にせん断力を加
えるステップとを含む、チップ上の突出部への一時的な
接続を行うための方法を提供する。
【００１８】
【発明の実施の形態】次に、添付図面、特に図１を参照
すると、同図には、本発明の好ましい形式の分解断面図
が示されている。分解図の一番下のレベルから見ると、
ボール・グリッド・アレイ（ＢＧＡ）チップ・キャリア
１０が示されている。図示のＢＧＡは、当技術分野では
既知であり、本発明で使用可能な、このような構造の例
である。ＢＧＡは、その構造が本発明の実施に関連する
限り、基板１２と、めっきスルーホール（ＰＴＨ）１４
と、対応するＰＴＨまでの所望の長さの接続１６’を含
むことができるめっきパッド１６とを含む。ＢＧＡの下
側のめっきパッドは、ボールまたははんだ予備形成品１
８のグリッド・アレイを取り付けるために機能し、それ
により、前述のようにバーンインまたは機能テスト用の
装置に対して一時的またはその後の永続的接続が行われ
る。一般にこのような構造は、同じく本発明が使用可能
な他のタイプのテスト・コネクタ・パッドおよびジグに
共通するものになる。
【００１９】ただし、後述するように、ＢＧＡ上のボー
ルまたははんだ予備形成品１８はチップ４０上のはんだ
バンプまたは予備形成品４２よりかなり大きいことに留
意されたい。事実、ボールまたは予備形成品のサイズの
差は、図１に示すものよりかなり大きくなる可能性があ
る。通常、ボール・グリッド・アレイ上のボールまたは
予備形成品１８は直径が約２５〜３０ミルになるのに対
し、チップ４０上のはんだバンプまたは予備形成品４２
はチップの設計規則に従ってサイズが決められ、現行設
計では直径が約１〜２ミル程度になる可能性がある。今
後の設計では、はんだバンプまたは予備形成品４２のサ
イズがより小さくなることが予想される。同じ理由によ
り、チップ４０上のはんだバンプまたは予備形成品４２
のピッチとＢＧＡ１０上のボール１８のピッチはほぼ同
じであると示されているが、実際にはそれぞれのピッチ
が同じように異なる可能性がある。このような差に対応
し、ボール１８とはんだバンプ４２との間の電力および
信号接続の位置の差にも対応するため、導体１６’はか
なり長いものにすることができ、おそらく曲がりくねっ
た形式にすることができる。
【００２０】本発明によれば、少なくともＢＧＡの両端
に補強材２０を取り付けるかまたは補強材２０と一体形
成することにより、ＢＧＡが変更される。この目的には
エポキシおよびシアノアクリレート接着剤などの接着剤
が適当であるが、接着剤は本発明の実施にとって重要な
ものではない。同様に、補強材の材料も本発明の実施に
とってまったく重要なものではないが、基板１０と同様
の熱膨張係数を有する材料が好ましい。ＢＧＡの両端に
加え、必要に応じて、周辺部の追加部分にも同様の補強
材を形成するかまたは付着させることができる。
【００２１】補強材には、本発明による配置を組み立て
るときに圧力板５０に対して非常に弱い力を加えるだけ
でよいリテーナ・スプリング２２が設けられている。具
体的には、（重大な圧縮力を回避しようとする）本発明
の実施にとって重要な圧縮力は、矢印５８が示す方向に
圧力板５０を押し込む小さい横力が発生するように、好
ましくは補強材２０内に形成するかまたは前記インタポ
ーザ上に形成する（あるいはその逆）ことにより、単に
圧力板５０のＬ字形端部５２上の傾斜トング５４をＢＧ
Ａに対して位置する溝２４に押し込むように機能するだ
けである。これと同じ単純な機能を達成するための他の
配置は、上記の代替態様を考慮すれば、当業者には明ら
かになるだろう。いずれもある程度の不規則性を呈する
可能性のあるチップ４０の上面および端面全体に残りの
圧縮力を均等に分配するために、圧力板５０の内部には
弾性エラストマ・ライニング５６が設けられている。
【００２２】本発明は、比較的剛性である可能性がある
が前述のように傾斜トング５４と溝２４によって発生さ
れる横力によってわずかに変形しうる弾性材料からなる
ことが好ましいインタポーザ３０をさらに提供する。変
形性の量は、その中に凹部３２を形成する際の精度また
はチップ上のはんだバンプまたは予備形成品４２の位置
の精度に匹敵するものでなければならず、その材料がわ
ずかな弾性しか示さない場合でも、インタポーザ３０は
高精度のものである必要はなく、低コストで製作するこ
とができる。
【００２３】インタポーザ３０（凹部を考慮して以下バ
ケット式インタポーザと呼ぶこともある）の凹部３２
は、「ティアドロップ」形であることが好ましく、一般
に円形であるが、周辺部の狭い領域を有し、３６に示さ
れ、図３の平面図または断面図（３−３）により適切に
示されているように、２つの角度付き壁面を形成するこ
とが好ましい。狭い部分または角度付き壁面３６は金属
３４でめっきされ、この金属はめっきスルーホールを通
って下部表面上に運ばれ、連続接続状態でパッド３８を
形成する。組み立てると、パッド３８はＢＧＡ１０のパ
ッド１６とかみ合って、パッド１６への電気接続を形成
する。凹部３２の上部は、図示のように、たとえば３
２’で面取りされ、凹部またはバケット３２内にはんだ
バンプまたは予備形成品４２をより容易くガイドするこ
とが好ましい。
【００２４】ただし、このようなパッドは同じ平面形状
のものであり、互いに対して比較的大きい支え面を有
し、さらにそれらの間の圧縮力の影響をほとんど受けな
いので、ＢＧＡチップ・キャリアの損傷または摩耗はか
なり低減されることに留意されたい。ＢＧＡチップ・キ
ャリアの摩耗は、導電潤滑剤によるか、あるいはパッド
１６の場合より比較的柔らかい金属（たとえば、銀また
は金）または合金をパッド３８に使用するかあるいはそ
の上にめっきすることにより、さらに低減することがで
きる。しかも、いずれか一方の組または両方の組のパッ
ドに対して、金属または合金による再生可能なめっきを
使用することができる。
【００２５】いずれの場合も、単純な熱処理および冷却
を行ったときに少なくとも１種類の金属の樹枝状結晶が
メタライゼーション中に形成されるように、限られた相
互溶解度を有する金属の混合物（たとえば、銅および
錫）を使用することが有利であり好ましい。樹枝状結晶
とは、本質的には、温度の変化につれて強制的に溶解状
態から取り出され、その結果、接触表面上に存在する可
能性のある酸化物を貫通しがちな金属表面に対して粗い
テクスチャを形成する金属の細長い結晶である。したが
って、金属パッド内に樹枝状結晶を設けると、その接続
が実質的に自浄式になり、そのように行われた一時的な
接続の信頼性が改善される。
【００２６】次に図２をより詳細に参照すると、同図に
は、ボール・グリッド・アレイ・チップ・キャリアを備
えたＣ４はんだ予備形成品の例を含む、フリップチップ
の組立てが示されている。組立て順序は本発明の実施に
とって特に重要ではないが、変更したボール・グリッド
・アレイ１０、２０とともにインタポーザ３０を組み立
てることが好ましい（本発明により補強材２０をＢＧＡ
１０に前もって追加することまたは形成することが想定
されている）。というのは、補強材２０はＢＧＡ上にイ
ンタポーザ３０を配置するためのガイドになる。パッド
１６と３８の位置合せは、補強材２０のこのガイド機能
によって達成されることが好ましい。さらに、インタポ
ーザ３０は補強材２０よりわずかに厚いことが好まし
く、その理由については以下に詳述する。
【００２７】このように厚さが増しているため、補強材
より上にインタポーザのエッジがわずかに直立し、ＢＧ
Ａに対してインタポーザ３０が正しく配置されているこ
とがそこから明らかになる。さらに、インタポーザ３０
はいくらか弾性であることが好ましいので、より剛性の
ＢＧＡとともに組み立てると、それに対してチップを組
み立てる際の補助になりそうなサポートおよび寸法安定
性が得られることになる。しかも、インタポーザ３０は
その上に取り付けるべきチップと同様の寸法であること
が好ましいので、比較的大きいＢＧＡまたはインタポー
ザ３０の直立エッジはどちらもチップとの組立てを容易
にするかまたはガイドすることができる。
【００２８】次に、その上にはんだバンプまたは予備形
成品を備えた露出フリップチップは、インタポーザ３０
によって組み立てることができる。前述のように、凹部
またはバケット３２は面取りされ、このプロセスが容易
になり、組立てがいくらか自動調整式になる。フリップ
チップ４０がインタポーザ上に置かれると、それは弾性
材料でライニングされた圧力板５０によって覆われてチ
ップの寸法不規則性を補正する。さらに、圧力板５０の
表面に対してスプリング２２の自由端を配置してＢＧＡ
１０と圧力板５０との間に非常にわずかな圧縮力を加え
ることにより、組立体は１つのユニットとしてまとめて
固定される。
【００２９】残りの構成要素とともに圧力板を組み立て
ると、傾斜トング５４が溝２４に入る。スプリング２２
のわずかな圧縮力は、溝２４のエッジに対して傾斜トン
グ５４の傾斜表面を押し付ける。この支え面は、わずか
な圧縮力を矢印５８の方向のわずかなせん断力に変換
し、これが圧力板５０のＬ字形構成５２によってチップ
４０のエッジに伝達される。圧力板５０のＬ字形構成５
２は、弾性ライニング５６によってチップのみとかみ合
い、インタポーザ３０とはかみ合わないことが好まし
い。
【００３０】同じ理由により（たとえば、好ましいこと
に補強材２０に比べてインタポーザ３０の方が厚いこと
により）、インタポーザ３０の反対側エッジは補強材の
エッジ２６によって横方向にサポートされる。前述のよ
うにスプリング２２と傾斜トング５４と溝２４とによっ
てこのように発生された小さい横力は、チップ４０とイ
ンタポーザ３０との間の小さいせん断力に分解され、こ
れはインタポーザ３０上のティアドロップ形凹部または
バケット３２の狭い部分または角度付き表面３６上の導
電材料４３に対してはんだバンプまたは予備形成品４２
を配置するように機能する。
【００３１】ただし、この点については、はんだバンプ
または予備形成品４２が凹部またはバケット３２の底面
に到達せず（たとえば、インタポーザのバケットまたは
凹部はんだバンプまたは予備形成品の高さより大きい深
さになっている）、したがって、下部表面がいかなる接
触によっても損傷または変形の影響を受けないことに留
意されたい。したがって、チップを基板にはんだ付けす
るときのはんだバンプまたは予備形成品の変形によって
後ではんだボイドが発生するという問題が回避される。
これに対して、確実な電気接触が行えるように、はんだ
バンプまたは予備形成品４２の位置決めの変動はインタ
ポーザ３０の弾性によって吸収されるが、発生したはん
だバンプまたは予備形成品の変形は、チップ上のはんだ
バンプまたは予備形成品の理想的な位置決めからの変動
を矯正する傾向がある。
【００３２】しかも、フリップチップへの取付けによる
摩耗または損傷は、高価なボール・グリッド・アレイま
たはその他のタイプのチップ・キャリア１０ではなく、
安価なインタポーザ３０によって完全に支えられる。フ
リップチップは常にチップ・キャリアに直接接触せず、
精密かつ高価なＢＧＡとともにインタポーザを組み立て
るかまたは挿入するたびにインタポーザ上で多くのチッ
プ挿入を行うことができる。
【００３３】さらに、組み立てたチップ、圧力板、イン
タポーザ、ボール・グリッド・アレイがチップ自体と実
質的に同様のトポロジおよび形状寸法であるが寸法が実
質的に増加したモジュール６０を形成することが分かる
だろう。したがって、追加のバケット式インタポーザ３
０’の使用によりＢＧＡ１０にチップ４０を取り付けて
両方のチップ・キャリアの摩耗および損傷を回避するた
めに、好ましくは前述の本発明の原理を応用することに
より、モジュール６０は一時的に他のボール・グリッド
・アレイまたはキャリア１０’上に取り付けることがで
きるはずである。好ましくは、追加の圧力板５０’はア
パチャになり、チップ４０上の圧縮力を回避するために
ボール・グリッド・アレイ１０の補強材２０のみとかみ
合うだろう。このようなボール・グリッド・アレイまた
は他のチップ・キャリアはいくつでも使用することがで
き、２つまたはそれ以上のチップ・キャリアを使用する
と、接続ピッチの単一の大きい変化の結果として発生し
うる様々なレベルでの複数ピッチの接続と接続の複雑さ
に対応するという利点が得られる。さらに、２つまたは
それ以上のチップ・キャリアを使用すると、テスト・ジ
グまたはバーンイン・ジグ上の接続に対するチップ上の
信号および電力接続の各種パターンおよび位置への適応
を単純化するために使用可能な追加の接続層が得られ
る。
【００３４】上記の説明を考慮すると、フリップチップ
上のはんだバンプまたは予備形成品の側面とかみ合うた
めの凹部を有するインタポーザ３０を使用するととも
に、組立品をまとめて固定するために必要な程度の小さ
い圧縮力から小さい横力を発生するための備えを設ける
ことにより、はんだバンプまたは予備形成品のひずみ、
変形、損傷が回避され、したがって、はんだボイドとい
う問題が解消され、事実、理想的な位置に向かってその
配置の変動を矯正する傾向があるということが分かる。
インタポーザ内の凹部の狭い部分または角度付き表面の
２つの側面上のはんだ予備形成品の接触により、バーン
インおよび全機能テストをサポートするための安全かつ
確実な一時電気接続が得られ、より永続的な接続を形成
する必要性が回避され、ＢＧＡへの熱伝達すら改善され
る可能性がある。フリップチップのはんだバンプまたは
予備形成品との接触が回避されることと、インタポーザ
３０上のチップ挿入の回数に比べてＢＧＡ上のインタポ
ーザ３０の挿入の回数が低減される可能性とにより、高
価なＢＧＡの損傷および摩耗は大幅に低減される。
【００３５】単一の好ましい実施例に関して本発明を説
明してきたが、当業者であれば、特許請求の範囲の精神
および範囲の範囲内で変更とともに本発明を実施できる
ことが分かるだろう。
【００３６】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００３７】（１）テスト・ジグまたはバーンイン・ジ
グと突出部を有するチップまたはモジュールとの間の一
時的な接続を行うための装置において、前記チップまた
はモジュール上の前記突出部の位置に対応する位置に存
在し、前記突出部の高さより大きい深さを有する凹部
と、前記凹部内のメタライゼーションとを有するインタ
ポーザと、前記凹部のうちのそれぞれの凹部内の前記メ
タライゼーションから前記テスト・ジグまたはバーンイ
ン・ジグ上の接点に対応する接点への接続を形成するた
めの手段と、前記凹部のうちのそれぞれの凹部の側面に
対して前記突出部を押し付けるための手段とを含む装
置。 （２）前記凹部がティアドロップ形になっている、上記
（１）に記載の装置。 （３）前記凹部が、互いに向かって角度が付いた２つの
側面を有する、上記（２）に記載の装置。 （４）前記凹部のうちの１つの上部エッジが面取りされ
ている、上記（１）に記載の装置。 （５）前記凹部のうちの前記それぞれの凹部の前記側面
に対して前記突出部を押し付けるための前記手段が、前
記インタポーザおよび前記テスト・ジグまたはバーンイ
ン・ジグのうちの１つに対して一定の位置に位置する溝
と、圧力板上の傾斜トングと、前記傾斜トングを前記溝
に押し付けるための手段とを含む、上記（１）に記載の
装置。 （６）前記凹部のうちの前記それぞれの凹部の前記側面
に対して前記突出部を押し付けるための前記手段が、前
記テスト・ジグまたはバーンイン・ジグに対して一定の
位置に位置する溝と、前記チップとかみ合うような形状
になっている部分を有する圧力板上の傾斜トングと、前
記インタポーザの側面とかみ合うように前記テスト・ジ
グまたはバーンイン・ジグ上に位置する手段と、前記傾
斜トングを前記溝に押し付けるための手段とを含む、上
記（１）に記載の装置。 （７）前記テスト・ジグまたはバーンイン・ジグがボー
ル・グリッド・アレイである、上記（１）に記載の装
置。 （８）前記接続を形成するための手段が、前記テスト・
ジグまたはバーンイン・ジグの前記接点に比べて柔らか
い金属または合金を含む、上記（１）に記載の装置。 （９）前記凹部内の前記メタライゼーションと、接続を
形成するための前記手段との少なくとも一方が、樹枝状
結晶により形成された自浄式テクスチャを有する、上記
（１）に記載の装置。 （１０）前記インタポーザが、前記凹部のうちのそれぞ
れの凹部の側面に対して前記突出部を押し付けるための
前記手段に応答して、前記突出部の位置の精度に等しい
量だけ変形するのに十分な弾性を有する、上記（１）に
記載の装置。 （１１）チップまたはモジュール上の突出部への一時的
な接続を行うための方法において、前記突出部が凹部の
底面を圧迫せず、インタポーザ上の接点がテスト・ジグ
またはバーンイン・ジグ上の接点を圧迫せずに、バケッ
ト式インタポーザ内の前記凹部が前記突出部を受け入れ
るように、前記バケット式インタポーザと前記テスト・
ジグまたはバーンイン・ジグによって前記チップまたは
モジュールを組み立てるステップと、少なくとも前記イ
ンタポーザと前記チップまたはモジュールとの間にせん
断力を加えるステップとを含む方法。 （１２）せん断力を加える前記ステップが、傾斜トング
を溝に挿入するステップと、前記チップの少なくとも１
つのエッジとかみ合う圧力板に圧縮力を加え、前記傾斜
トングを前記溝に押し込むステップとをさらに含む、上
記（１１）に記載の方法。 （１３）前記せん断力によって前記突出部のうちのそれ
ぞれの突出部に対して前記インタポーザを変形させるス
テップをさらに含む、上記（１１）に記載の方法。
【図面の簡単な説明】
【図１】本発明の好ましい形式の分解断面図である。
【図２】図１に示し、フリップチップとともに組み立て
られた本発明の好ましい形式の断面図である。
【図３】図２の断面３−３に沿って切り取られた、本発
明によるインタポーザのアパチャの図である。
【符号の説明】
１０ ボール・グリッド・アレイ（ＢＧＡ）チップ・キ
ャリア １２ 基板 １４ めっきスルーホール（ＰＴＨ） １６ めっきパッド １６’ 接続、導体 １８ ボールまたははんだ予備形成品 ２０ 補強材 ２２ リテーナ・スプリング ２４ 溝 ３０ インタポーザ ３２ 凹部 ３２’ 面取り ３４ 金属 ３６ 角度付き壁面 ３８ パッド ４０ チップ ４２ はんだバンプまたは予備形成品 ５０ 圧力板 ５２ Ｌ字形端部 ５４ 傾斜トング ５６ 弾性エラストマ・ライニング
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/66 Ｈ０１Ｌ 21/66 Ｄ Ｈ 23/32 23/32 Ａ (72)発明者 ジョセフ・フロメク アメリカ合衆国13760 ニューヨーク州エ ンドウェル ノートン・アヴェニュー 316

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】テスト・ジグまたはバーンイン・ジグと突
    出部を有するチップまたはモジュールとの間の一時的な
    接続を行うための装置において、 前記チップまたはモジュール上の前記突出部の位置に対
    応する位置に存在し、前記突出部の高さより大きい深さ
    を有する凹部と、前記凹部内のメタライゼーションとを
    有するインタポーザと、 前記凹部のうちのそれぞれの凹部内の前記メタライゼー
    ションから前記テスト・ジグまたはバーンイン・ジグ上
    の接点に対応する接点への接続を形成するための手段
    と、 前記凹部のうちのそれぞれの凹部の側面に対して前記突
    出部を押し付けるための手段とを含む装置。
  2. 【請求項２】前記凹部がティアドロップ形になってい
    る、請求項１に記載の装置。
  3. 【請求項３】前記凹部が、互いに向かって角度が付いた
    ２つの側面を有する、請求項２に記載の装置。
  4. 【請求項４】前記凹部のうちの１つの上部エッジが面取
    りされている、請求項１に記載の装置。
  5. 【請求項５】前記凹部のうちの前記それぞれの凹部の前
    記側面に対して前記突出部を押し付けるための前記手段
    が、 前記インタポーザおよび前記テスト・ジグまたはバーン
    イン・ジグのうちの１つに対して一定の位置に位置する
    溝と、 圧力板上の傾斜トングと、 前記傾斜トングを前記溝に押し付けるための手段とを含
    む、請求項１に記載の装置。
  6. 【請求項６】前記凹部のうちの前記それぞれの凹部の前
    記側面に対して前記突出部を押し付けるための前記手段
    が、 前記テスト・ジグまたはバーンイン・ジグに対して一定
    の位置に位置する溝と、 前記チップとかみ合うような形状になっている部分を有
    する圧力板上の傾斜トングと、 前記インタポーザの側面とかみ合うように前記テスト・
    ジグまたはバーンイン・ジグ上に位置する手段と、 前記傾斜トングを前記溝に押し付けるための手段とを含
    む、請求項１に記載の装置。
  7. 【請求項７】前記テスト・ジグまたはバーンイン・ジグ
    がボール・グリッド・アレイである、請求項１に記載の
    装置。
  8. 【請求項８】前記接続を形成するための手段が、前記テ
    スト・ジグまたはバーンイン・ジグの前記接点に比べて
    柔らかい金属または合金を含む、請求項１に記載の装
    置。
  9. 【請求項９】前記凹部内の前記メタライゼーションと、
    接続を形成するための前記手段との少なくとも一方が、
    樹枝状結晶により形成された自浄式テクスチャを有す
    る、請求項１に記載の装置。
  10. 【請求項１０】前記インタポーザが、前記凹部のうちの
    それぞれの凹部の側面に対して前記突出部を押し付ける
    ための前記手段に応答して、前記突出部の位置の精度に
    等しい量だけ変形するのに十分な弾性を有する、請求項
    １に記載の装置。
  11. 【請求項１１】チップまたはモジュール上の突出部への
    一時的な接続を行うための方法において、 前記突出部が凹部の底面を圧迫せず、インタポーザ上の
    接点がテスト・ジグまたはバーンイン・ジグ上の接点を
    圧迫せずに、バケット式インタポーザ内の前記凹部が前
    記突出部を受け入れるように、前記バケット式インタポ
    ーザと前記テスト・ジグまたはバーンイン・ジグによっ
    て前記チップまたはモジュールを組み立てるステップ
    と、 少なくとも前記インタポーザと前記チップまたはモジュ
    ールとの間にせん断力を加えるステップとを含む方法。
  12. 【請求項１２】せん断力を加える前記ステップが、 傾斜トングを溝に挿入するステップと、 前記チップの少なくとも１つのエッジとかみ合う圧力板
    に圧縮力を加え、前記傾斜トングを前記溝に押し込むス
    テップとをさらに含む、請求項１１に記載の方法。
  13. 【請求項１３】前記せん断力によって前記突出部のうち
    のそれぞれの突出部に対して前記インタポーザを変形さ
    せるステップをさらに含む、請求項１１に記載の方法。
JP10109337A 1997-05-07 1998-04-20 半導体チップのバーンインおよびテストのための装置および方法 Pending JPH10319086A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/852,770 US5880590A (en) 1997-05-07 1997-05-07 Apparatus and method for burn-in and testing of devices with solder bumps or preforms
US08/852770 1997-05-07

Publications (1)

Publication Number Publication Date
JPH10319086A true JPH10319086A (ja) 1998-12-04

Family

ID=25314165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10109337A Pending JPH10319086A (ja) 1997-05-07 1998-04-20 半導体チップのバーンインおよびテストのための装置および方法

Country Status (2)

Country Link
US (1) US5880590A (ja)
JP (1) JPH10319086A (ja)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5759047A (en) * 1996-05-24 1998-06-02 International Business Machines Corporation Flexible circuitized interposer with apertured member and method for making same
US5949246A (en) * 1997-01-28 1999-09-07 International Business Machines Test head for applying signals in a burn-in test of an integrated circuit
US6137299A (en) * 1997-06-27 2000-10-24 International Business Machines Corporation Method and apparatus for testing integrated circuit chips
US6002267A (en) * 1997-07-23 1999-12-14 International Business Machines Corp. In-line voltage plane tests for multi-chip modules
US5985682A (en) * 1997-08-25 1999-11-16 Motorola, Inc. Method for testing a bumped semiconductor die
US6249135B1 (en) * 1997-09-19 2001-06-19 Fujitsu Limited Method and apparatus for passive optical characterization of semiconductor substrates subjected to high energy (MEV) ion implantation using high-injection surface photovoltage
US6620731B1 (en) * 1997-12-18 2003-09-16 Micron Technology, Inc. Method for fabricating semiconductor components and interconnects with contacts on opposing sides
US6200143B1 (en) 1998-01-09 2001-03-13 Tessera, Inc. Low insertion force connector for microelectronic elements
US6107812A (en) * 1998-03-05 2000-08-22 International Business Machines Corporation Apparatus and method for testing integrated circuit components of a multi-component card
US6144213A (en) * 1998-05-05 2000-11-07 Agilent Technologies Ball grid array probing technique
US6208156B1 (en) * 1998-09-03 2001-03-27 Micron Technology, Inc. Test carrier for packaging semiconductor components having contact balls and calibration carrier for calibrating semiconductor test systems
TW392970U (en) * 1998-12-24 2000-06-01 Hon Hai Prec Ind Co Ltd Electrical connector
US6369595B1 (en) 1999-01-21 2002-04-09 Micron Technology, Inc. CSP BGA test socket with insert and method
US6426642B1 (en) 1999-02-16 2002-07-30 Micron Technology, Inc. Insert for seating a microelectronic device having a protrusion and a plurality of raised-contacts
JP3526788B2 (ja) * 1999-07-01 2004-05-17 沖電気工業株式会社 半導体装置の製造方法
TW432752B (en) * 1999-07-15 2001-05-01 Urex Prec Inc Modular integrated circuit socket
US6337576B1 (en) 1999-07-19 2002-01-08 Alpine Microsystems, Inc. Wafer-level burn-in
US6560735B1 (en) * 1999-08-03 2003-05-06 Agere Systems Inc Methods and apparatus for testing integrated circuits
US6383005B2 (en) * 1999-12-07 2002-05-07 Urex Precision, Inc. Integrated circuit socket with contact pad
US6413102B2 (en) * 1999-12-22 2002-07-02 Micron Technology, Inc. Center bond flip chip semiconductor carrier and a method of making and using it
US7138653B1 (en) * 2000-06-08 2006-11-21 Micron Technology, Inc. Structures for stabilizing semiconductor devices relative to test substrates and methods for fabricating the stabilizers
US6723927B1 (en) * 2000-08-24 2004-04-20 High Connection Density, Inc. High-reliability interposer for low cost and high reliability applications
US6638831B1 (en) 2000-08-31 2003-10-28 Micron Technology, Inc. Use of a reference fiducial on a semiconductor package to monitor and control a singulation method
US6347946B1 (en) * 2000-11-08 2002-02-19 Intel Corporation Pin grid array socket
US6835002B2 (en) * 2001-03-05 2004-12-28 Trey Enterprises Corp. Apparatus and method for aligning fiber arrays
US6433565B1 (en) * 2001-05-01 2002-08-13 Lsi Logic Corporation Test fixture for flip chip ball grid array circuits
US6667561B2 (en) * 2002-03-13 2003-12-23 Globespanvirata, Incorporated Integrated circuit capable of operating in multiple orientations
US6839965B2 (en) * 2003-02-06 2005-01-11 R-Tec Corporation Method of manufacturing a resistor connector
US6866519B2 (en) * 2003-07-10 2005-03-15 Wei-Fang Fan Adaptable resilient pin assembly for BGA based IC encapsulation
US7566960B1 (en) * 2003-10-31 2009-07-28 Xilinx, Inc. Interposing structure
CA2563716A1 (en) * 2004-04-23 2005-11-10 Cirque Corporation An improved method for scrolling and edge motion on a touchpad
KR100602442B1 (ko) * 2004-05-18 2006-07-19 삼성전자주식회사 매개 기판을 갖는 볼 그리드 어레이 패키지용 테스트 소켓
JP4646574B2 (ja) * 2004-08-30 2011-03-09 株式会社日立製作所 データ処理システム
US7501839B2 (en) * 2005-04-21 2009-03-10 Endicott Interconnect Technologies, Inc. Interposer and test assembly for testing electronic devices
US7292055B2 (en) * 2005-04-21 2007-11-06 Endicott Interconnect Technologies, Inc. Interposer for use with test apparatus
JP4860990B2 (ja) * 2005-11-29 2012-01-25 キヤノン株式会社 回路接続構造およびプリント回路板
US7486525B2 (en) * 2006-08-04 2009-02-03 International Business Machines Corporation Temporary chip attach carrier
WO2010141295A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed flexible circuit
US9196980B2 (en) * 2009-06-02 2015-11-24 Hsio Technologies, Llc High performance surface mount electrical interconnect with external biased normal force loading
US8405229B2 (en) * 2009-11-30 2013-03-26 Endicott Interconnect Technologies, Inc. Electronic package including high density interposer and circuitized substrate assembly utilizing same
US8245392B2 (en) * 2009-12-01 2012-08-21 Endicott Interconnect Technologies, Inc. Method of making high density interposer and electronic package utilizing same
US10159154B2 (en) 2010-06-03 2018-12-18 Hsio Technologies, Llc Fusion bonded liquid crystal polymer circuit structure
KR101182584B1 (ko) * 2010-11-16 2012-09-18 삼성전자주식회사 Ｌｅｄ 패키지의 제조 장치 및 제조 방법
US9761520B2 (en) 2012-07-10 2017-09-12 Hsio Technologies, Llc Method of making an electrical connector having electrodeposited terminals
US10506722B2 (en) 2013-07-11 2019-12-10 Hsio Technologies, Llc Fusion bonded liquid crystal polymer electrical circuit structure
US10667410B2 (en) 2013-07-11 2020-05-26 Hsio Technologies, Llc Method of making a fusion bonded circuit structure
US9478881B2 (en) * 2015-03-09 2016-10-25 Intel Corporation Snap connector for socket assembly and associated techniques and configurations
US9755335B2 (en) 2015-03-18 2017-09-05 Hsio Technologies, Llc Low profile electrical interconnect with fusion bonded contact retention and solder wick reduction
US11227841B2 (en) * 2018-06-28 2022-01-18 Intel Corporation Stiffener build-up layer package

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4251772A (en) * 1978-12-26 1981-02-17 Pacific Western Systems Inc. Probe head for an automatic semiconductive wafer prober
US4950980A (en) * 1988-07-29 1990-08-21 Pfaff Wayne Test socket for electronic device packages
US5440240A (en) * 1991-06-04 1995-08-08 Micron Technology, Inc. Z-axis interconnect for discrete die burn-in for nonpackaged die
CA2034700A1 (en) * 1990-01-23 1991-07-24 Masanori Nishiguchi Substrate for packaging a semiconductor device
US5118027A (en) * 1991-04-24 1992-06-02 International Business Machines Corporation Method of aligning and mounting solder balls to a substrate
US5367253A (en) * 1991-06-04 1994-11-22 Micron Semiconductor, Inc. Clamped carrier for testing of semiconductor dies
US5495179A (en) * 1991-06-04 1996-02-27 Micron Technology, Inc. Carrier having interchangeable substrate used for testing of semiconductor dies
US5424652A (en) * 1992-06-10 1995-06-13 Micron Technology, Inc. Method and apparatus for testing an unpackaged semiconductor die
US5523696A (en) * 1993-06-14 1996-06-04 International Business Machines Corp. Method and apparatus for testing integrated circuit chips
US5475317A (en) * 1993-12-23 1995-12-12 Epi Technologies, Inc. Singulated bare die tester and method of performing forced temperature electrical tests and burn-in
US5400220A (en) * 1994-05-18 1995-03-21 Dell Usa, L.P. Mechanical printed circuit board and ball grid array interconnect apparatus
US5459287A (en) * 1994-05-18 1995-10-17 Dell Usa, L.P. Socketed printed circuit board BGA connection apparatus and associated methods
JP2620525B2 (ja) * 1994-09-08 1997-06-18 山一電機株式会社 球面形バンプとの接触構造
US5519331A (en) * 1994-11-10 1996-05-21 Lsi Logic Corporation Removable biasing board for automated testing of integrated circuits

Also Published As

Publication number Publication date
US5880590A (en) 1999-03-09

Similar Documents

Publication Publication Date Title
JPH10319086A (ja) 半導体チップのバーンインおよびテストのための装置および方法
US7501839B2 (en) Interposer and test assembly for testing electronic devices
US7176043B2 (en) Microelectronic packages and methods therefor
KR100408948B1 (ko) 전자부품을 회로기판에 장착하는 방법
US7196907B2 (en) Elasto-plastic sockets for Land or Ball Grid Array packages and subsystem assembly
US6224396B1 (en) Compliant, surface-mountable interposer
US7292055B2 (en) Interposer for use with test apparatus
US5414298A (en) Semiconductor chip assemblies and components with pressure contact
JP5271088B2 (ja) 超ファインピッチ配線で積層された超小型電子アセンブリとその製造方法
US20080185705A1 (en) Microelectronic packages and methods therefor
JPH11233216A (ja) テスト用ｉｃソケット
JP2003520454A (ja) フレキシブルなコンプライアンス相互連結アセンブリ
JPH0845985A (ja) 取り外し可能なフリップチップパッケージを用いた直接チップ接続
US20010040464A1 (en) Electric contact device for testing semiconductor device
US6365977B1 (en) Insulating interposer between two electronic components and process thereof
US7838987B2 (en) Electronic device, standoff member, and method of manufacturing electronic device
US8148805B2 (en) Forming compliant contact pads for semiconductor packages
US6724081B2 (en) Electronic assembly
JPH0595195A (ja) 熱移動板と集積回路チツプ又はこのような板を含む他の電気構成要素組立物
US20060105594A1 (en) Method for package burn-in testing
WO1999021227A1 (en) Connector assembly for accommodating bga-style components
KR100630013B1 (ko) 전자 구성 요소 어셈블리
JPH0829454A (ja) 半導体チップのテストカード及び半導体チップの試験方法
KR200229128Y1 (ko) 표면실장형 아이씨이 소켓
JPH09246459A (ja) マウント用基板およびそれを用いた半導体装置ならびに半導体チップの評価方法および評価装置