JPH10320230A - エミュレータ - Google Patents
エミュレータInfo
- Publication number
- JPH10320230A JPH10320230A JP9130196A JP13019697A JPH10320230A JP H10320230 A JPH10320230 A JP H10320230A JP 9130196 A JP9130196 A JP 9130196A JP 13019697 A JP13019697 A JP 13019697A JP H10320230 A JPH10320230 A JP H10320230A
- Authority
- JP
- Japan
- Prior art keywords
- emulator
- control circuit
- clock
- synchronous communication
- support unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【課題】マイコンについて開発したプログラムが意図し
た通りの動作を行っているか否かを評価するために使用
するエミュレータに関し、同期通信用クロックのパルス
幅がＡＣ規格上のパルス幅よりも短い場合であっても、
デバッグサポートユニットとエミュレータ制御回路との
間のデータ送受を正常に行うことができるようにする。 【解決手段】同期通信用クロックＣＬＫ−Ａを逓倍した
ものをエミュレータ制御回路２１に供給すべき動作クロ
ックＣＬＫ−Ｃとする。
た通りの動作を行っているか否かを評価するために使用
するエミュレータに関し、同期通信用クロックのパルス
幅がＡＣ規格上のパルス幅よりも短い場合であっても、
デバッグサポートユニットとエミュレータ制御回路との
間のデータ送受を正常に行うことができるようにする。 【解決手段】同期通信用クロックＣＬＫ−Ａを逓倍した
ものをエミュレータ制御回路２１に供給すべき動作クロ
ックＣＬＫ−Ｃとする。
Description
【０００１】
【発明の属する技術分野】本発明は、マイクロコンピュ
ータ（以下、マイコンという）について開発したプログ
ラムが意図した通りの動作を行っているか否かを評価す
るために使用するエミュレータに関する。
ータ（以下、マイコンという）について開発したプログ
ラムが意図した通りの動作を行っているか否かを評価す
るために使用するエミュレータに関する。
【０００２】これまで、アドレスバス及びデータバスを
パッケージの外部に出した評価用の特別なマイコンを使
用して、バス情報をコンパレータで監視するタイプのエ
ミュレータが主流を占めてきたが、このようなエミュレ
ータでは、近年のマイコンの高速動作に追従できなくな
ってきている。
パッケージの外部に出した評価用の特別なマイコンを使
用して、バス情報をコンパレータで監視するタイプのエ
ミュレータが主流を占めてきたが、このようなエミュレ
ータでは、近年のマイコンの高速動作に追従できなくな
ってきている。
【０００３】そこで、近年、エミュレータの機能の一部
をマイコンの中にデバッグサポートユニットとして内蔵
させ、このデバッグサポートユニットの操作を同期通信
バスを通じて行うタイプのエミュレータが開発・提供さ
れている。
をマイコンの中にデバッグサポートユニットとして内蔵
させ、このデバッグサポートユニットの操作を同期通信
バスを通じて行うタイプのエミュレータが開発・提供さ
れている。
【０００４】
【従来の技術】図２は、このタイプのエミュレータをユ
ーザシステムと共に示すブロック回路図であり、図２
中、１はユーザシステム、２はユーザシステム１に搭載
されたマイコンである。
ーザシステムと共に示すブロック回路図であり、図２
中、１はユーザシステム、２はユーザシステム１に搭載
されたマイコンである。
【０００５】また、３はマイコン２に内蔵され、同期通
信用クロックＣＬＫ−Ａの発生、マイコン２のステータ
ス情報の通知、エミュレータからのオペレーションの受
信・実行、実行アドレスデータ／トレースデータのステ
ータスの通知、ブレークアドレス情報の受信・設定など
を行うデバッグサポートユニットである。
信用クロックＣＬＫ−Ａの発生、マイコン２のステータ
ス情報の通知、エミュレータからのオペレーションの受
信・実行、実行アドレスデータ／トレースデータのステ
ータスの通知、ブレークアドレス情報の受信・設定など
を行うデバッグサポートユニットである。
【０００６】また、４はエミュレータ、５はデバッグサ
ポートユニット３から送信されるデバッグ情報の取り込
みや、ブレークアドレス情報のデバッグサポートユニッ
ト３への送信などを行うエミュレータ制御回路である。
ポートユニット３から送信されるデバッグ情報の取り込
みや、ブレークアドレス情報のデバッグサポートユニッ
ト３への送信などを行うエミュレータ制御回路である。
【０００７】なお、ＳＴＡＴＵＳはステータス情報、Ｄ
ＡＴＡはデータ、ＣＴＲＬはコントロール信号、ＣＬＫ
−Ｂはエミュレータ制御回路５の動作クロックである。
ＡＴＡはデータ、ＣＴＲＬはコントロール信号、ＣＬＫ
−Ｂはエミュレータ制御回路５の動作クロックである。
【０００８】即ち、エミュレータ制御回路５は、デバッ
グサポートユニット３から供給されるデータの取り込み
を同期通信用クロックＣＬＫ−Ａに同期して行い、デー
タ処理を動作クロックＣＬＫ−Ｂに同期して行うことに
なる。
グサポートユニット３から供給されるデータの取り込み
を同期通信用クロックＣＬＫ−Ａに同期して行い、デー
タ処理を動作クロックＣＬＫ−Ｂに同期して行うことに
なる。
【０００９】なお、エミュレータ制御回路５に供給すべ
き動作クロックＣＬＫ−Ｂとしては、マイコン２に供給
される動作クロックが共用されるか、マイコン２に供給
される動作クロックとは別個独立に生成される動作クロ
ックが使用される。
き動作クロックＣＬＫ−Ｂとしては、マイコン２に供給
される動作クロックが共用されるか、マイコン２に供給
される動作クロックとは別個独立に生成される動作クロ
ックが使用される。
【００１０】
【発明が解決しようとする課題】前述のように、エミュ
レータ制御回路５においては、同期通信用クロックＣＬ
Ｋ−Ａに同期してデータの取り込みが行われ、動作クロ
ックＣＬＫ−Ｂに同期してデータ処理が行われる。
レータ制御回路５においては、同期通信用クロックＣＬ
Ｋ−Ａに同期してデータの取り込みが行われ、動作クロ
ックＣＬＫ−Ｂに同期してデータ処理が行われる。
【００１１】したがって、デバッグサポートユニット３
とエミュレータ制御回路５との間で送受される信号は、
図３にＡＣ規格例を示すように、仕様として厳格に決定
されたＡＣ規格に基づいて転送されなければならない。
とエミュレータ制御回路５との間で送受される信号は、
図３にＡＣ規格例を示すように、仕様として厳格に決定
されたＡＣ規格に基づいて転送されなければならない。
【００１２】ところが、生産性の向上や省電力タイプの
マイコンを生産するために微細化を図ると、例えば、図
４に示すように、同期通信用クロックＣＬＫ−Ａのパル
ス幅がＡＣ規格上のパルス幅よりも短くなり、ＡＣ規格
上のデータ保持時間を確保できず、エミュレータ制御回
路５でのデータ処理がデータ保持時間内に終了せず、デ
バッグサポートユニット３とエミュレータ制御回路５と
の間のデータ送受を正常に行うことができなくなってし
まう場合がある。
マイコンを生産するために微細化を図ると、例えば、図
４に示すように、同期通信用クロックＣＬＫ−Ａのパル
ス幅がＡＣ規格上のパルス幅よりも短くなり、ＡＣ規格
上のデータ保持時間を確保できず、エミュレータ制御回
路５でのデータ処理がデータ保持時間内に終了せず、デ
バッグサポートユニット３とエミュレータ制御回路５と
の間のデータ送受を正常に行うことができなくなってし
まう場合がある。
【００１３】これまで、この問題に対応するために、Ａ
Ｃ規格調整用のバッファの増減などを行うことによりマ
イコンの設計を一部やり直すか、エミュレータを再設計
することが行われていた。
Ｃ規格調整用のバッファの増減などを行うことによりマ
イコンの設計を一部やり直すか、エミュレータを再設計
することが行われていた。
【００１４】本発明は、かかる点に鑑み、同期通信用ク
ロックのパルス幅がＡＣ規格上のパルス幅よりも短い場
合であっても、デバッグサポートユニットとエミュレー
タ制御回路との間のデータ送受を正常に行うことができ
るようにし、マイコンの設計の一部やり直しや、エミュ
レータの再設計という事態を避けることができるように
したエミュレータを提供することを目的とする。
ロックのパルス幅がＡＣ規格上のパルス幅よりも短い場
合であっても、デバッグサポートユニットとエミュレー
タ制御回路との間のデータ送受を正常に行うことができ
るようにし、マイコンの設計の一部やり直しや、エミュ
レータの再設計という事態を避けることができるように
したエミュレータを提供することを目的とする。
【００１５】
【課題を解決するための手段】本発明は、マイコンに内
蔵されたデバッグサポートユニットとの間のデータ送受
をデバッグサポートユニットから供給される同期通信用
クロックに同期して行うエミュレータ制御回路を備える
エミュレータにおいて、同期通信用クロックを逓倍して
エミュレータ制御回路に動作クロックを供給するクロッ
ク逓倍回路を備えるというものである。
蔵されたデバッグサポートユニットとの間のデータ送受
をデバッグサポートユニットから供給される同期通信用
クロックに同期して行うエミュレータ制御回路を備える
エミュレータにおいて、同期通信用クロックを逓倍して
エミュレータ制御回路に動作クロックを供給するクロッ
ク逓倍回路を備えるというものである。
【００１６】本発明においては、エミュレータ制御回路
に供給される動作クロックは、同期通信用クロックを逓
倍したものとされるので、同期通信用クロックのパルス
幅がＡＣ規格上のパルス幅より短い場合には、それに対
応して、エミュレータ制御回路に供給すべき動作クロッ
クのパルス幅も短くなる。
に供給される動作クロックは、同期通信用クロックを逓
倍したものとされるので、同期通信用クロックのパルス
幅がＡＣ規格上のパルス幅より短い場合には、それに対
応して、エミュレータ制御回路に供給すべき動作クロッ
クのパルス幅も短くなる。
【００１７】したがって、同期通信用クロックのパルス
幅がＡＣ規格上のパルス幅よりも短く、データ保持時間
がＡＣ規格上のデータ保持時間よりも短い場合であって
も、エミュレータ制御回路でのデータ処理を実際のデー
タ保持時間内に行うことができ、デバッグサポートユニ
ットとエミュレータ制御回路との間のデータ送受を正常
に行うことができる。
幅がＡＣ規格上のパルス幅よりも短く、データ保持時間
がＡＣ規格上のデータ保持時間よりも短い場合であって
も、エミュレータ制御回路でのデータ処理を実際のデー
タ保持時間内に行うことができ、デバッグサポートユニ
ットとエミュレータ制御回路との間のデータ送受を正常
に行うことができる。
【００１８】
【発明の実施の形態】図１は本発明の一実施形態をユー
ザシステム等と共に示すブロック回路図であり、図１
中、１０はユーザシステム、１１はユーザシステム１０
に搭載されたマイコンである。
ザシステム等と共に示すブロック回路図であり、図１
中、１０はユーザシステム、１１はユーザシステム１０
に搭載されたマイコンである。
【００１９】また、１２はマイコン１１に内蔵され、同
期通信用クロックＣＬＫ−Ａの発生、マイコン１１のス
テータス情報の通知、エミュレータからのオペレーショ
ンの受信・実行、実行アドレスデータ／トレースデータ
のステータスの通知、ブレークアドレス情報の受信・設
定などを行うデバッグサポートユニットである。
期通信用クロックＣＬＫ−Ａの発生、マイコン１１のス
テータス情報の通知、エミュレータからのオペレーショ
ンの受信・実行、実行アドレスデータ／トレースデータ
のステータスの通知、ブレークアドレス情報の受信・設
定などを行うデバッグサポートユニットである。
【００２０】また、１３、１４はデバッグサポートユニ
ット１２と外部回路との接続を図るためのコネクタ、１
５はバッファボード、１６、１７は同期通信用クロック
ＣＬＫ−Ａを伝送する同期通信用クロック線、１８、１
９は同期通信バスである。
ット１２と外部回路との接続を図るためのコネクタ、１
５はバッファボード、１６、１７は同期通信用クロック
ＣＬＫ−Ａを伝送する同期通信用クロック線、１８、１
９は同期通信バスである。
【００２１】また、２０はエミュレータ、２１はデバッ
グサポートユニット１２から送信されるデバッグ情報の
取り込みや、ブレークアドレス情報のデバッグサポート
ユニット１２への送信などを行うエミュレータ制御回路
である。
グサポートユニット１２から送信されるデバッグ情報の
取り込みや、ブレークアドレス情報のデバッグサポート
ユニット１２への送信などを行うエミュレータ制御回路
である。
【００２２】また、２２は同期通信用クロックＣＬＫ−
Ａを逓倍してエミュレータ制御回路２１に対して動作ク
ロックＣＬＫ−Ｃを供給するクロック逓倍回路、２３は
メモリ、２４はＩ／Ｏ回路、２５はホストコンピュー
タ、２６はエミュレータ２０とホストコンピュータ２５
とを接続する通信回線である。
Ａを逓倍してエミュレータ制御回路２１に対して動作ク
ロックＣＬＫ−Ｃを供給するクロック逓倍回路、２３は
メモリ、２４はＩ／Ｏ回路、２５はホストコンピュー
タ、２６はエミュレータ２０とホストコンピュータ２５
とを接続する通信回線である。
【００２３】このように構成された本発明の一実施形態
においては、エミュレータ制御回路２１は、デバッグサ
ポートユニット１２から供給されるデータの取り込みを
同期通信用クロックＣＬＫ−Ａに同期して行い、データ
処理を動作クロックＣＬＫ−Ｃに同期して行うことにな
る。
においては、エミュレータ制御回路２１は、デバッグサ
ポートユニット１２から供給されるデータの取り込みを
同期通信用クロックＣＬＫ−Ａに同期して行い、データ
処理を動作クロックＣＬＫ−Ｃに同期して行うことにな
る。
【００２４】ここに、エミュレータ制御回路２１に供給
される動作クロックＣＬＫ−Ｃは、同期通信用クロック
ＣＬＫ−Ａを逓倍したものとされているので、同期通信
用クロックＣＬＫ−Ａのパルス幅がＡＣ規格上のパルス
幅より短い場合には、それに対応して、動作クロックＣ
ＬＫ−Ｃのパルス幅も短くなる。
される動作クロックＣＬＫ−Ｃは、同期通信用クロック
ＣＬＫ−Ａを逓倍したものとされているので、同期通信
用クロックＣＬＫ−Ａのパルス幅がＡＣ規格上のパルス
幅より短い場合には、それに対応して、動作クロックＣ
ＬＫ−Ｃのパルス幅も短くなる。
【００２５】したがって、同期通信用クロックＣＬＫ−
Ａのパルス幅がＡＣ規格上のパルス幅よりも短く、デー
タ保持時間がＡＣ規格上のデータ保持時間よりも短い場
合であっても、エミュレータ制御回路２１でのデータ処
理を実際のデータ保持時間内に行うことができ、デバッ
グサポートユニット１２とエミュレータ制御回路２１と
の間のデータ送受を正常に行うことができ、マイコン１
１の設計の一部やり直しや、エミュレータ２０の再設計
という事態を避けることができる。
Ａのパルス幅がＡＣ規格上のパルス幅よりも短く、デー
タ保持時間がＡＣ規格上のデータ保持時間よりも短い場
合であっても、エミュレータ制御回路２１でのデータ処
理を実際のデータ保持時間内に行うことができ、デバッ
グサポートユニット１２とエミュレータ制御回路２１と
の間のデータ送受を正常に行うことができ、マイコン１
１の設計の一部やり直しや、エミュレータ２０の再設計
という事態を避けることができる。
【００２６】
【発明の効果】以上のように、本発明（請求項１記載の
エミュレータ）によれば、同期通信用クロックを逓倍し
てエミュレータ制御回路に動作クロックを供給するクロ
ック逓倍回路を備えるとしたので、同期通信用クロック
のパルス幅がＡＣ規格上のパルス幅よりも短い場合であ
っても、デバッグサポートユニットとエミュレータ制御
回路との間のデータ送受を正常に行うことができ、マイ
コンの設計の一部やり直しや、エミュレータの再設計と
いう事態を避けることができる。
エミュレータ）によれば、同期通信用クロックを逓倍し
てエミュレータ制御回路に動作クロックを供給するクロ
ック逓倍回路を備えるとしたので、同期通信用クロック
のパルス幅がＡＣ規格上のパルス幅よりも短い場合であ
っても、デバッグサポートユニットとエミュレータ制御
回路との間のデータ送受を正常に行うことができ、マイ
コンの設計の一部やり直しや、エミュレータの再設計と
いう事態を避けることができる。
【図１】本発明の一実施形態をユーザシステム等と共に
示すブロック回路図である。
示すブロック回路図である。
【図２】従来のエミュレータをユーザシステムと共に示
すブロック回路図である。
すブロック回路図である。
【図３】デバッグサポートユニットとエミュレータ制御
回路との間のＡＣ規格例を示すタイミングチャートであ
る。
回路との間のＡＣ規格例を示すタイミングチャートであ
る。
【図４】図２に示す従来のエミュレータが有する問題点
を説明するためのタイミングチャートである。
を説明するためのタイミングチャートである。
ＣＬＫ−Ａ 同期通信用クロック ＣＬＫ−Ｂ エミュレータ制御回路の動作クロック ＣＬＫ−Ｃ エミュレータ制御回路の動作クロック
Claims (1)
- 【請求項１】マイクロコンピュータに内蔵されたデバッ
グサポートユニットとの間のデータ送受を前記デバッグ
サポートユニットから供給される同期通信用クロックに
同期して行うエミュレータ制御回路を備えるエミュレー
タにおいて、 前記同期通信用クロックを逓倍して前記エミュレータ制
御回路に動作クロックを供給するクロック逓倍回路を備
えていることを特徴とするエミュレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9130196A JPH10320230A (ja) | 1997-05-21 | 1997-05-21 | エミュレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9130196A JPH10320230A (ja) | 1997-05-21 | 1997-05-21 | エミュレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10320230A true JPH10320230A (ja) | 1998-12-04 |
Family
ID=15028392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9130196A Withdrawn JPH10320230A (ja) | 1997-05-21 | 1997-05-21 | エミュレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10320230A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002063473A1 (fr) * | 2001-02-02 | 2002-08-15 | Hitachi, Ltd | Procede de developpement d'un systeme de traitement de donnees et tableau d'evaluation |
-
1997
- 1997-05-21 JP JP9130196A patent/JPH10320230A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002063473A1 (fr) * | 2001-02-02 | 2002-08-15 | Hitachi, Ltd | Procede de developpement d'un systeme de traitement de donnees et tableau d'evaluation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7100086B1 (en) | Microcomputer, electronic equipment and debugging system | |
| US10509595B2 (en) | System and method for communication in a semiconductor device | |
| JPH0690699B2 (ja) | 割込インタフェース回路 | |
| PL163268B1 (en) | Functional board of a computer | |
| EP4323880B1 (en) | I2c bus architecture using shared clock and dedicated data lines | |
| JP2000122765A (ja) | ユニバ―サルシリアルバス送信システム | |
| CN111414325B (zh) | 一种Avalon总线转Axi4总线的方法 | |
| CN109901664B (zh) | 提供时钟信号的方法、装置、系统、设备及可读存储介质 | |
| US20020023195A1 (en) | Switching mechanism and disk array apparatus having the switching mechanism | |
| JP2002342260A (ja) | Ｕｓｂ送信制御回路およびその制御方法 | |
| US6263305B1 (en) | Software development supporting system and ROM emulation apparatus | |
| US6553506B1 (en) | Information processing device and electronic equipment | |
| JPH10320230A (ja) | エミュレータ | |
| EP1058189B1 (en) | Microcomputer with debugging system | |
| US7584381B2 (en) | Semiconductor integrated circuit device, debug system, microcomputer, and electronic apparatus | |
| CN100395745C (zh) | 计算机系统以及外围装置的控制系统 | |
| CN115114201B (zh) | 一种fsi控制器和包括其的bmc芯片 | |
| US6463551B1 (en) | Debug circuit and microcomputer incorporating debug circuit | |
| KR100801759B1 (ko) | 슬레이브의 디버깅 방법 및 시스템 | |
| US20050240706A1 (en) | Peripheral device control system | |
| EP0779582A1 (en) | Data processor having bus controller | |
| US5974477A (en) | Image forming apparatus capable of receiving data in high speed in accordance with high speed data transmission interface | |
| JP4466372B2 (ja) | マイクロプロセッサのモニタ回路により伝送されるメッセージの時間的相関 | |
| CN112214426A (zh) | 基于vnx的高速数据记录模块、数据记录和分析方法 | |
| US6453373B1 (en) | Method and apparatus for differential strobing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040803 |