JPH10320284A - 計算機システムおよび特定主記憶の参照更新プログラムを記録した媒体 - Google Patents
計算機システムおよび特定主記憶の参照更新プログラムを記録した媒体Info
- Publication number
- JPH10320284A JPH10320284A JP9335491A JP33549197A JPH10320284A JP H10320284 A JPH10320284 A JP H10320284A JP 9335491 A JP9335491 A JP 9335491A JP 33549197 A JP33549197 A JP 33549197A JP H10320284 A JPH10320284 A JP H10320284A
- Authority
- JP
- Japan
- Prior art keywords
- virtual
- main storage
- storage area
- real address
- address conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Memory System (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
照、更新を汎用レジスタの拡張を伴わず実現する。 【解決手段】 システムの立上げ時にリザーブ手段9C
で仮想アドレス空間に専用仮想領域9A,9Bを予めリ
ザーブしておき、判別手段9Dで参照更新の対象となる
主記憶領域が所定バイト以上あるか否かを判別し、番号
設定手段9Eで所定のバイト以上あるときは専用仮想領
域8A,8Bに対応して専用に設けられた仮想−実アド
レス変換テーブル9A,9Bに要求された特定の主記憶
領域のブロック番号を設定し、参照更新指示手段9Gで
リザーブした専用仮想領域8A,8Bの仮想アドレスに
より仮想記憶機構12を用いて仮想−実アドレス変換テ
ーブル9A,9Bに設定したブロック番号を読み出して
特定の主記憶領域の参照更新を指示する。
Description
用し、汎用アドレスによるアドレス表現が不可能な位置
に配置されている特定の主記憶領域の参照、更新を汎用
レジスタの拡張を伴わずに実現するようにした計算機シ
ステムおよび参照更新プログラムを記録した媒体に関す
る。
サイズの上限は2GB(ギガバイト)である。しかし、
計算機システムの大規模化に伴い、装備される実記憶サ
イズも日増しに拡張されており、将来的には、2GB
(ギガバイト)以上の実記憶を装備した計算機が要求さ
れることは明らかである。ところが、現状では、実アド
レス2GB(ギガバイト)以上に配置されたと特定の主
記憶領域へのアクセス手段は提供されていない。したが
って、2GB(ギガバイト)以上の実記憶を装備した計
算機の開発が要望されている。
テムとしては、例えば図7に示すようなものがある。図
7において、101はCPUであり、CPU101には
端末102、ディスク装置よりなる外部記憶装置103
および主記憶装置104がそれぞれ接続されている。こ
こで、主記憶装置104の主記憶領域105のサイズ
は、2GB(ギガバイト)になっている。
設定され、主記憶装置104の主記憶領域105の参
照、更新は、仮想アドレス空間107に設けられる仮想
アドレスを汎用レジスタ106に設定することにより行
う。また、特定の主記憶領域105の参照、更新は、汎
用レジスタ106に主記憶装置104の実アドレスを設
定することで行う。
定サイズ(4096バイト)の複数のブロック108を
有し、仮想アドレス空間107も同じ固定サイズ(40
96バイト)の複数のブロック109を有し、仮想アド
レスと実アドレスの対応付けは、固定サイズのブロック
単位で行われる。主記憶装置104内には仮想アドレス
を実アドレスに変換するために、実記憶管理スーパバイ
ザ110、仮想−実アドレス変換テーブル111を有す
る仮想記憶機構112が設けられている。
105の参照、更新を仮想アドレス空間107の仮想ア
ドレスを汎用レジスタ106に設定することで行う。こ
の仮想アドレスと実アドレスの対応付けは、実記憶管理
スーパバイザ110が仮想記憶機構112を利用して行
っており、一般のプログラムは参照、更新する主記憶領
域105の実アドレスを意識する必要はない。
レスを実アドレスに変換するために、仮想−実アドレス
変換テーブル111が用いられる。仮想アドレスと実ア
ドレスの対応付けは、固定サイズのブロック単位で行わ
れており、仮想−実アドレス変換テーブル111には実
領域のブロック番号を指定するようになっている。とこ
ろが、実記憶管理スーパバイザ110では、仮想アドレ
スと実アドレスの対応付けを行う過程において、仮想ア
ドレスによる主記憶領域105の参照、更新を行うこと
ができない場合がある。例えば、 ・仮想アドレスに対応付けられる実アドレス領域のクリ
ア ・仮想アドレスに対応付けられる実アドレス領域のペー
ジ交換、あるいはページスチール などの処理は、仮想アドレスと実アドレスの対応付けを
行う以前に遂行されなければならない。この場合、仮想
記憶機構112を使用せずに、汎用レジスタ106にア
クセス対象となる主記憶領域105の実アドレスを設定
し、直接主記憶領域105にアクセスしていた。
照、更新を実現するため、汎用レジスタ106にアクセ
ス対象となる主記憶領域105の実アドレスを格納した
後、CPU101に当該主記憶領域105の参照、更新
命令を実行させていた。
仮想記憶機構を有する計算機システムにあっては、汎用
レジスタによるアドレス表現には限界があるため、実記
憶管理スーパバイザが特定の主記憶領域を参照、更新す
る場合には、主記憶サイズの拡張に伴い、汎用レジスタ
によるアドレス表現が不可能(すなわち、実アドレスに
よるアクセスが不可能である)な領域が生じる。
ト)から形成されており、ビット1〜ビット31(計3
1ビット)で基底アドレスが生成される場合には、2G
B(ギガバイト)以上に配置された特定の主記憶領域の
参照、更新ができなくなるといった問題が生じる。本発
明は、このような従来の問題点に鑑みてなされたもので
あって、汎用レジスタによるアドレス表現が不可能な位
置に配置されている特定の主記憶領域の参照、更新を、
汎用レジスタの拡張を伴わずに、実現することができる
計算機システムおよび参照更新プログラムを記録した媒
体を提供することを目的とする。
に、本発明は、図1に示すように構成する。請求項1の
発明は、主記憶領域の参照更新を汎用レジスタに仮想ア
ドレスを設定して行うとともに汎用レジスタに実アドレ
スを設定して特定の主記憶領域を参照更新する計算機シ
ステムにおいて、システムの立上げ時に仮想アドレス空
間に専用仮想領域8A,8Bを予めリザーブしておくリ
ザーブ手段9Cと、参照更新の対象となる主記憶領域が
所定バイト以上あるか否かを判別する判別手段9Dと、
所定のバイト以上あるときは前記専用仮想領域8A,8
Bに対応して専用に設けられた仮想−実アドレス変換テ
ーブル9A,9Bに要求された特定の主記憶領域のブロ
ック番号を設定する番号設定手段9Eと、前記リザーブ
手段9Cでリザーブした専用仮想領域8A,8Bの仮想
アドレスにより仮想記憶機構12を用いて前記仮想−実
アドレス変換テーブル9A,9Bに設定したブロック番
号を読み出して特定の主記憶領域の参照更新を指示する
参照更新指示手段9Gと、を備える。
により予めリザーブされる専用仮想領域8A,8Bが所
定の固定サイズを有し、参照用と更新用とにより構成さ
れる。請求項3の発明は、前記専用仮想領域8A,8B
に対応して専用に設けられる仮想−実アドレス変換テー
ブル9A,9Bは、所定バイトまでのブロック番号を格
納できるサイズを有し、参照用と更新用とにより構成さ
れる。
変換テーブル9A,9Bにブロック番号を設定した後に
仮想−実アドレス変換モードを有効に設定し、特定の主
記憶領域の参照更新後に仮想−実アドレス変換モードを
無効に設定するモード設定手段を設けた。請求項5の発
明は、主記憶領域の参照更新を汎用レジスタに仮想アド
レスを設定して行うとともに汎用レジスタに実アドレス
を設定して特定の主記憶領域を参照更新するための参照
更新プログラムを記録した媒体において、システムの立
上げ時に仮想アドレス空間に専用仮想領域8A,8Bを
予めリザーブしておく手段9Cと、参照更新の対象とな
る主記憶領域が所定バイト以上あるか否かを判別する手
段9Rと、所定のバイト以上あるときは前記専用仮想領
域8A,8Bに対応して専用に設けられた仮想−実アド
レス変換テーブル9A,9Bに要求された特定の主記憶
領域のブロック番号を設定する手段9Eと、前記リザー
ブ手段9Cでリザーブした専用仮想領域8A,8Bの仮
想アドレスにより仮想記憶機構12を用いて前記仮想−
実アドレス変換テーブル9A,9Bに設定したブロック
番号を読み出して特定の主記憶領域の参照更新を指示す
る手段9Gと、を備える。
記録した媒体において、前記リザーブを行う手段9Cに
より予めリザーブされる専用仮想領域8A,8Bは、所
定の固定サイズを有し、参照用と更新用とにより構成さ
れる。請求項7の発明は、参照更新プログラムを記録し
た媒体において、前記専用仮想領域8A,8Bに対応し
て専用に設けられる仮想−実アドレス変換テーブル9
A,9Bは、所定バイトまでのブロック番号を格納でき
るサイズを有し、参照用と更新用とにより構成される。
記録した媒体において、前記仮想−実アドレス変換テー
ブル9A,9Bにブロック番号を設定した後に仮想−実
アドレス変換モードを有効に設定し、特定の主記憶領域
の参照更新後に仮想−実アドレス変換モードを無効に設
定するモード設定手段を設けた。このような構成を備え
た本発明によれば、主記憶領域のサイズが所定バイト以
上になっても専用の仮想領域8A,8Bに対応した専用
に仮想−実アドレス変換テーブル9A,9Bを設け、仮
想記憶機構12を利用して、汎用レジスタによるアドレ
ス表現が不可能な位置に配置されている特定の主記憶領
域の参照、更新を、汎用レジスタの拡張を伴わずに、実
現することが可能になる。
による、実ページ割り当て時のページクリア、実メモリ
を効率的に割り当てるために行われるページスワップ、
ページスチールなどの従来処理を安価に実現することが
できる。また、汎用レジスタによるアクセス不可となる
主記憶領域を、専用の仮想−実アドレス変換テーブルに
て一括管理することにより、複数の汎用レジスタでのア
クセスと比較して、システムの信頼性は高いものとな
る。
領域を別目的で使用する場合にも、本発明を応用でき
る。例えば、主記憶領域を分割し、主記憶として利用す
る以外に、一時データセット、あるいはデバイスキャッ
シュなどに利用することも考えられる。この場合、本発
明によれば、各々に対して専用に仮想−実アドレス変換
テーブルを作成するだけですむので、(ハードウェアか
らアプリケーションプログラムまで含めた)システム全
体を考えると、安価で、信頼性の高いものとすることが
できる。
ブロック図である。図2において、1は仮想記憶機構を
有する計算機システムのCPUであり、CPU1には端
末2、外部記憶装置3および主記憶装置4がそれぞれ接
続されている。CPU1には汎用レジスタ5が設けら
れ、一般のプログラムにおいて主記憶装置4の主記憶領
域6の参照、更新を汎用レジスタ5に仮想アドレスを設
定することで行う。
ト)以下のときは、従来例で説明したように、汎用レジ
スタ5に実アドレスを設定して、特定の主記憶領域6の
参照、更新を行うが、主記憶領域6のサイズが2GB
(ギガバイト)を越えるときは、汎用アドレス5による
アドレス表現が不可能な領域が生じ、実アドレスによる
アクセスが不可能である。この場合には、汎用レジスタ
5には実アドレスを設定しないで、後述するように仮想
記憶機構などを用いる。
置を用い、主記憶装置4内に空領域を作りたい場合に
は、主記憶装置4のデータを外部記憶装置3内に退避さ
せるようにして主記憶装置4の有効利用を図る。計算機
システムの大規模化に伴い、主記憶領域6も拡張されて
おり、ここでは、2GB(ギガバイト)を越えるサイズ
の主記憶領域6を用いる。これに対して、仮想アドレス
空間のサイズ拡張の必要性は小さい。多重仮想アドレス
空間などを利用し、複数の仮想アドレス空間7,7Aを
使用すれば対応できる。
示す図である。図3において、仮想アドレス空間7は、
複数のブロック8により構成され、ブロック8は固定サ
イズ(4096バイト)を有する。仮想アドレス空間7
のブロック8は、主記憶領域6の各ブロックに対応して
いる。主記憶領域6の各ブロックも同じ固定サイズ(4
096バイト)を有し、仮想アドレスは実アドレスに対
応している。
ドレス空間7に専用仮想領域8A,8Bがそれぞれ予め
リザーブされる。専用仮想領域8A,8Bは、同じ固定
サイズ(4096バイト)のブロックからそれぞれ構成
される。一方の専用仮想領域8Aは、特定の主記憶領域
6の参照用のものであり、他方の専用仮想領域8Bは所
定の主記憶領域6の更新用のものであり、それぞれ特定
の仮想アドレスを有する。
新プログラム9が格納され、参照更新プログラム9は汎
用アドレス5によるアドレス表現が不可能な位置に配置
されている特定の主記憶領域6の参照、更新を実現する
ために設けられ、専用仮想領域8A,8Bに対応した専
用の仮想−実アドレス変換テーブル9A,9Bを有す
る。
る。図4において、主記憶装置4内にはユーザプログラ
ム10、実記憶管理スーパバイザ11、仮想記憶機構1
2、参照更新プログラム9などが設けられ、また、主記
憶領域6が設けられている。ユーザプログラム10は、
仮想アドレスに対応付けられる実アドレス領域のクリ
ア、仮想アドレスに対応付けられる実アドレス領域のペ
ージ交換、あるいはページスチールなどの処理で計算機
システムの運用中に特定の主記憶領域6の参照、更新を
要求する。この参照、更新の要求を受けて、仮想−実ア
ドレス変換テーブル9A,9B内には特定の主記憶領域
6の実ブロック番号が格納される。
実記憶管理スーパバイザ11が仮想記憶機構12を利用
して行っており、仮想アドレス空間7に予めリザーブさ
れた専用仮想領域8A,8Bの特定のアドレスを用いて
仮想記憶機構12により仮想−実アドレス変換テーブル
9A,9Bに格納された実ブロック番号を読み出す。仮
想−実アドレス変換テーブル9A,9Bは、仮想アドレ
ス空間7の専用仮想領域8A,8Bに対応して専用に設
けられており、参照用と更新用の2つのテーブルにより
構成されている。
新可能な主記憶領域6の上限は、仮想−実アドレス変換
テーブル9A,9Bにおけるブロック番号格納域サイズ
と、仮想−実領域対応ブロックの固定サイズにより決定
される。例えば、 ・仮想−実領域対応ブロック番号格納域サイズ:28ビ
ット ・仮想−実領域対応ブロックの固定サイズ :409
6バイト の場合を考える。仮想−実アドレス変換テーブル9A,
9Bは、最大256MB(メガバイト)までのブロック
番号を格納できる。これに、1ブロックあたりの固定サ
イズを乗じた結果が、仮想アドレスにより参照、更新可
能な主記憶領域6の上限である。この場合には、仮想ア
ドレスにより、1TB(テラバイト)までの主記憶領域
6が参照、更新可能となる。
9A,9Bは、図4(B)に示すように、28ビットで
構成され、256MB×4096=1,048,576
MB、すなわち約1TB(テラバイト)までの主記憶領
域6の参照、更新が可能となる。参照更新プログラム9
は、リザーブ手段としてのリザーブ部9C、判別手段と
しての判別部9D、番号設定手段としての番号設定部9
E、モード設定手段としてのモード設定部9Fおよび参
照更新指示手段としての参照更新指示部9Gを有する。
仮想アドレス空間7に専用仮想領域8A,8Bを予めリ
ザーブしておく。判別部9Dは参照更新の対象となる主
記憶領域6が所定バイト、例えば2GB以上あるか否か
を判別する。番号設定部9Eは所定のバイト、例えば2
GB以上あるときは専用仮想領域8A,8Bに対応して
専用に設けられた仮想−実アドレス変換テーブル9A,
9Bに要求された所定の主記憶領域6のブロック番号を
設定する。
換テーブル9A,9Bにブロック番号を設定した後に仮
想−実アドレス変換モードを有効に設定し、特定の主記
憶領域の参照、更新後に仮想−実アドレス変換モードを
無効に設定する。参照更新指示部9Gは、リザーブ部9
Cでリザーブした専用仮想領域8A,8Bの仮想アドレ
スにより仮想記憶機構12を用いて仮想−実アドレス変
換テーブル9A,9Bに設定したブロック番号を読み出
して特定の主記憶領域6の参照、更新を指示する。この
特定の主記憶領域の参照、更新の指示により、CPU1
は特定の主記憶領域6の参照、更新を実行する。
において、主記憶領域6は、4096バイトの固定サイ
ズの複数のブロック6Aにより構成され、各ブロック6
Aは仮想アドレス空間7の各ブロック8に対応してい
る。仮想アドレスと実アドレスの対応付けは、固定サイ
ズのブロック単位で行われる。この主記憶領域6は、2
MB(メガバイト)以上のサイズを有し、1TB(テラ
バイト)まで拡張することができる。汎用レジスタ5に
よるアドレス表現が不可能な2MB(メガバイト)以上
の特定の主記憶領域6Bを参照、更新することができ
る。
新、参照を説明するフローチャートである。図6におい
て、まず、ステップS1で専用仮想領域8A,8Bを仮
想アドレス空間7にリザーブする。すなわち、リザーブ
部9Cにより、計算機システムの立ち上げ時に、仮想ア
ドレス空間7に、参照用の専用仮想領域8Aと更新用の
専用仮想領域8Bを予めリザーブしておく。
は4096バイトの固定サイズの専用仮想領域8A,8
Bがそれぞれリザーブされる。専用仮想領域8A,8B
にそれぞれ特定の仮想アドレスを有し、この仮想アドレ
スは特定の主記憶領域6Bの実アドレスに変換するため
のものである。次に、ステップS2で参照、更新の対象
となる主記憶領域6は所定のサイズ以上であるか否かを
判別する。すなわち、ユーザプログラム10が特定の主
記憶領域8Bの参照、更新の要求を有するとき、判別部
9Dは主記憶領域6のサイズが例えば2GB(ギガバイ
ト)を越えるか否かを判別する。
特定の主記憶領域6Bの参照、更新の要求を行うことが
あるが、これは次のような場合に生じる。すなわち、実
記憶管理スーパバイザ11では、仮想アドレスと実アド
レスの対応付けを行う過程において、仮想アドレスによ
る主記憶領域6の参照、更新を行うことができない場合
がある。
ア ・仮想アドレスに対応付けられる実アドレス領域のペー
ジ交換、あるいはページスチール などの処理は、仮想アドレスと実アドレスの対応付けを
行う以前に遂行されなければならない。この場合、直接
特定の主記憶領域6Bにアクセスする必要がある。
ト)を越えるときは、ステップS5に進み、2GB(ギ
ガバイト)以下のときは、ステップS3に進んで、従来
と同様な処理を行う。主記憶領域6が2GB(ギガバイ
ト)以下のときは、汎用レジスタ5による主記憶領域6
のアドレス表現が可能であるため、汎用レジスタ5に特
定の主記憶領域の実アドレスを設定する。そして、ステ
ップS4でCPU1により特定の主記憶領域の参照、更
新を実行していた。
ト)を越えるときは、仮想−実アドレス変換テーブル9
A,9Bにブロック番号を設定する。すなわち、番号設
定部9Eにより、専用仮想領域8A,8Bに対応した専
用の仮想−実アドレス変換テーブル9A,9Bにユーザ
プログラム10が要求する実ブロック番号を設定する。
参照のときは、参照用の仮想−実アドレス変換テーブル
9Aに実ブロック番号を設定し、更新のときは更新用の
仮想−実アドレス変換テーブル9B実ブロック番号を設
定する。
より、仮想−実アドレス変換テーブル9A,9Bに実ブ
ロック番号を設定した後に、仮想−実アドレス変換モー
ドを有効にする。次に、ステップS7で特定の主記憶領
域6Bの参照、更新を指示し、CPU1で実行する。仮
想−実アドレス変換モードを有効にした状態において、
仮想アドレス空間7の専用仮想領域8A,8Bの特定の
アドレスをアクセスすると、この仮想アドレスと実アド
レスの対応付けは実記憶管理スーパバイザ11が仮想記
憶機構12を利用して行っており、仮想記憶機構12
は、仮想−実アドレス変換テーブル9A,9B内に設定
された実ブロック番号を読み出す。
1に特定の主記憶領域6Bの参照、更新を指示し、CP
U1は特定の主記憶領域6Bの参照、更新を実行する。
次にステップS8で仮想−実アドレス変換モードをモー
ド設定部9Fにより無効に設定する。このように、専用
の仮想−実アドレステーブル9A,9Bを設けて、仮想
記憶機構12を利用して、汎用レジスタ5によるアドレ
ス表現が不可能な位置に配置されている特定の主記憶領
域6Bの参照、更新を、汎用レジスタ5の拡張を伴わず
に、実現することが可能になる。
11による、実ページ割当て時のページクリア、実メモ
リを効率的に割り当てるために行われるページスワッ
プ、ページスチールなどの従来処理を安価に実現するこ
とができる。また、汎用レジスタ5によるアクセス不可
となる主記憶領域6を、専用の仮想−実アドレス変換テ
ーブルにて一括管理することにより、複数の汎用レジス
タでのアクセスと比較して、システムの信頼性は高いも
のとなる。
憶領域6を別目的で使用する場合にも、本発明を応用で
きる。例えば、主記憶領域6を分割し、主記憶として利
用する以外に、一時データセット、あるいはデバイスキ
ャッシュなどに利用することも考えられる。この場合、
本発明によれば、各々に対して専用の仮想−実アドレス
変換テーブルを作成するだけですむので、(ハードウェ
アからアプリケーションプログラムまで含めた)システ
ム全体を考えると、安価で、信頼性の高いものとするこ
とができる。
ば、主記憶領域の大きさが所定バイト以上になったと
き、仮想アドレス空間に専用仮想領域をリザーブしてお
き、専用の仮想−実アドレス変換テーブルを設けて要求
されたブロック番号を設定し、専用仮想領域の仮想アド
レスで仮想記憶機構を用いて特定の主記憶領域を参照、
更新するため、汎用レジスタによるアドレス表現が不可
能な位置に配置されている特定の主記憶領域を汎用レジ
スタの拡張を伴わずに、参照、更新することができる。
その結果、コストを低減することができ、計算機システ
ムの信頼性を高めることができる。
換テーブルの構成例を示す図
Claims (8)
- 【請求項1】主記憶領域の参照更新を汎用レジスタに仮
想アドレスを設定して行うとともに汎用レジスタに実ア
ドレスを設定して特定の主記憶領域を参照更新する計算
機システムにおいて、 システムの立上げ時に仮想アドレス空間に専用仮想領域
を予めリザーブしておくリザーブ手段と、 参照更新の対象となる主記憶領域が所定バイト以上ある
か否かを判別する判別手段と、 所定のバイト以上あるときは前記専用仮想領域に対応し
て専用に設けられた仮想−実アドレス変換テーブルに要
求された特定の主記憶領域のブロック番号を設定する番
号設定手段と、 前記リザーブ手段でリザーブした専用仮想領域の仮想ア
ドレスにより仮想記憶機構を用いて前記仮想−実アドレ
ス変換テーブルに設定したブロック番号を読み出して特
定の主記憶領域の参照更新を指示する参照更新指示手段
と、を備えたことを特徴とする計算機システム。 - 【請求項2】請求項1記載の計算機システムにおいて、 前記リザーブ手段により予めリザーブされる専用仮想領
域は、所定の固定サイズを有し、参照用と更新用とによ
り構成されることを特徴とする計算機システム。 - 【請求項3】請求項1記載の計算機システムにおいて、 前記専用仮想領域に対応して専用に設けられる仮想−実
アドレス変換テーブルは、所定バイトまでのブロック番
号を格納できるサイズを有し、参照用と更新用とにより
構成されることを特徴とする計算機システム。 - 【請求項4】請求項1〜3記載の計算機システムにおい
て、 前記仮想−実アドレス変換テーブルにブロック番号を設
定した後に仮想−実アドレス変換モードを有効に設定
し、特定の主記憶領域の参照更新後に仮想−実アドレス
変換モードを無効に設定するモード設定手段を設けたこ
とを特徴とする計算機システム。 - 【請求項5】主記憶領域の参照更新を汎用レジスタに仮
想アドレスを設定して行うとともに汎用レジスタに実ア
ドレスを設定して特定の主記憶領域を参照更新するため
の参照更新プログラムを記録した媒体において、 システムの立上げ時に仮想アドレス空間に専用仮想領域
を予めリザーブしておく手段と、 参照更新の対象となる主記憶領域が所定バイト以上ある
か否かを判別する手段と、 所定のバイト以上あるときは前記専用仮想領域に対応し
て専用に設けられた仮想−実アドレス変換テーブルに要
求された特定の主記憶領域のブロック番号を設定する手
段と、 前記リザーブ手段でリザーブした専用仮想領域の仮想ア
ドレスにより仮想記憶機構を用いて前記仮想−実アドレ
ス変換テーブルに設定したブロック番号を読み出して特
定の主記憶領域の参照更新を指示する手段と、を備えた
ことを特徴とする参照更新プログラムを記録した媒体。 - 【請求項6】請求項5記載の参照更新プログラムを記録
した媒体において、 前記リザーブを行う手段により予めリザーブされる専用
仮想領域は、所定の固定サイズを有し、参照用と更新用
とにより構成されることを特徴とする参照更新プログラ
ムを記録した媒体。 - 【請求項7】請求項5記載の参照更新プログラムを記録
した媒体において、 前記専用仮想領域に対応して専用に設けられる仮想−実
アドレス変換テーブルは、所定バイトまでのブロック番
号を格納できるサイズを有し、参照用と更新用とにより
構成されることを特徴とする参照更新プログラムを記録
した媒体。 - 【請求項8】請求項5〜7記載の参照更新プログラムを
記録した媒体において、 前記仮想−実アドレス変換テーブルにブロック番号を設
定した後に仮想−実アドレス変換モードを有効に設定
し、特定の主記憶領域の参照更新後に仮想−実アドレス
変換モードを無効に設定するモード設定手段を設けたこ
とを特徴とする参照更新プログラムを記録した媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33549197A JP3827112B2 (ja) | 1997-03-17 | 1997-12-05 | 計算機システムおよび特定主記憶の参照更新プログラムを記録した媒体 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6278397 | 1997-03-17 | ||
| JP9-62783 | 1997-03-17 | ||
| JP33549197A JP3827112B2 (ja) | 1997-03-17 | 1997-12-05 | 計算機システムおよび特定主記憶の参照更新プログラムを記録した媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10320284A true JPH10320284A (ja) | 1998-12-04 |
| JP3827112B2 JP3827112B2 (ja) | 2006-09-27 |
Family
ID=26403843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33549197A Expired - Fee Related JP3827112B2 (ja) | 1997-03-17 | 1997-12-05 | 計算機システムおよび特定主記憶の参照更新プログラムを記録した媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3827112B2 (ja) |
-
1997
- 1997-12-05 JP JP33549197A patent/JP3827112B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3827112B2 (ja) | 2006-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE45577E1 (en) | Method of writing to a flash memory including data blocks and log blocks | |
| US6938144B2 (en) | Address conversion unit for memory device | |
| US6968424B1 (en) | Method and system for transparent compressed memory paging in a computer system | |
| US6327639B1 (en) | Method and apparatus for storing location identification information within non-volatile memory devices | |
| US8612666B2 (en) | Method and system for managing a NAND flash memory by paging segments of a logical to physical address map to a non-volatile memory | |
| US5946714A (en) | Semiconductor storage device utilizing address management tables and table state maps for managing data storage and retrieval | |
| US11237980B2 (en) | File page table management technology | |
| US5765201A (en) | Changing page size in storage media of computer system | |
| US20040085849A1 (en) | Flash memory, and flash memory access method and apparatus | |
| GB2291990A (en) | Flash-memory management system | |
| US20080244166A1 (en) | System and method for configuration and management of flash memory | |
| TWI273431B (en) | Apparatus for the plurality of hosts to share a collection of memory sectors, and method and program storage device for managing memory sectors used by a host | |
| US7287117B2 (en) | Flash memory and mapping control apparatus and method for flash memory | |
| EP1522928A2 (en) | Priority-based flash memory control apparatus for XIP in serial flash memory, memory management method using the same, and flash memory chip thereof | |
| US6574706B2 (en) | Managing unvirtualized data pages in real storage | |
| JP2006216036A (ja) | フラッシュメモリを含んだデータ貯蔵装置及びそれのマージ方法 | |
| US20110276776A1 (en) | Addressing for Huge Direct-Mapped Object Systems | |
| US20010044880A1 (en) | Method and apparatus for addressing main memory contents including a directory-structure in a computer system | |
| JPH0312339B2 (ja) | ||
| EP0370175A2 (en) | Method and system for storing data in and retrieving data | |
| JP7558745B2 (ja) | メモリシステム及び情報処理システム | |
| CN116244221A (zh) | 一种读命令的缓存命中检测方法、装置及电子设备 | |
| JP3808058B2 (ja) | 複数のホストが圧縮データを記憶するメモリ・セクタの集合を共用できるようにするための装置 | |
| JP2024077215A (ja) | メモリシステムおよび制御方法 | |
| JPH0115903B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060329 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060404 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060522 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060606 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060629 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130714 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |