JPH0115903B2 - - Google Patents

Info

Publication number
JPH0115903B2
JPH0115903B2 JP54065443A JP6544379A JPH0115903B2 JP H0115903 B2 JPH0115903 B2 JP H0115903B2 JP 54065443 A JP54065443 A JP 54065443A JP 6544379 A JP6544379 A JP 6544379A JP H0115903 B2 JPH0115903 B2 JP H0115903B2
Authority
JP
Japan
Prior art keywords
disk
block
data
cache memory
cache
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54065443A
Other languages
English (en)
Other versions
JPS55157053A (en
Inventor
Takehisa Tokunaga
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP6544379A priority Critical patent/JPS55157053A/ja
Publication of JPS55157053A publication Critical patent/JPS55157053A/ja
Publication of JPH0115903B2 publication Critical patent/JPH0115903B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Memory System Of A Hierarchy Structure (AREA)

Description

【発明の詳細な説明】 本発明は情報処理装置内のデイスクサブシステ
ムにおけるデイスクキヤツシユ書込み制御方式に
関する。
中応処理装置(以下CPU)の処理速度は近年
著しく向上しているが、デイスク装置は機械的動
作を伴うため、アクセス時間はあまり改善されて
いない。この結果、デイスクの入出力時間が情報
処理システムの性能を押える一つの要因となつて
いる。そこで、高速小容量のキヤツシユメモリを
設けて一部のデイスクデータをキヤツシユメモリ
に入れ平均的なデイスクアクセス時間を短縮する
デイスクキヤツシユ装置が考えられている。
従来のデイスクキヤツシユ装置においては、デ
イスク装置への書込みデータの処理として次の二
通りの方式が一般に採られている。
第1の方法はCPU等の上位装置から与えられ
た書込データをキヤツシユメモリに書き込んだ時
点で上位装置に書込み動作終了信号を戻し、その
のち、書き換えられたデータをデイスクに書き込
む方式である。この方式では、外部から見た書込
時間が短くなると言う利点はあるが、書込み動作
終了信号を戻したのち、ハードウエアの故障等に
よりデイスク装置へのデータ書込みができなくな
つたときの障害処理が極めて困難である。何故な
らば、書込み動作終了信号を受けた中央処理シス
テムのソフトウエアはその時点で書込み動作が正
常に終了したか否かを判断し、正常ならば処理を
先に進めてしまうのが一般的だからである。一た
ん正常と判断された書込み動作のエラーを後で処
理できるようにするにはオペレーテイングシステ
ム(OS)や障害処理用のソフトウエアを全面的
に作り直さねばならなくなり、デイスクキヤツシ
ユの適用が限定される。
第2の方式では、書込みデータをキヤツシユメ
モリに書き込むとともにデイスク装置にも書き、
デイスク装置への書込み動作が終了した時点で書
込み動作終了信号を上位装置に戻す方法である。
この方法によれば障害処理はデイスクキヤツシユ
メモリのない場合と同様にできる半面、書込み時
間はデイスクキヤツシユメモリのないときと変ら
ず、デイスクキヤツシユメモリの効果が半減す
る。
本発明の目的は上述の欠点を除去しデイスクに
対する中央処理システムの障害処理ソフトウエア
を変更することなく、デイスク装置に対するみか
け上の書込み時間を短縮することのできるデイス
クキヤツシユ書込み制御方式を提供することにあ
る。
本発明の装置は、デイスクに記録されたデータ
と同じデータの一部を記憶するキヤツシユメモリ
を備え上位装置から与えられる前記デイスクに対
する書込みデータを上記キヤツシユメモリに書込
んだ時点で書込み終了信号を前記上位装置に通知
し、前記キヤツシユメモリに書込まれたデータを
前記デイスクには書込まないように制御すること
により構成されている。
次に本発明について図面を参照して詳細に説明
する。本発明の適用される第1図の情報処理シス
テムはチヤネルを含むCPU3000、デイスク
装置2000およびデイスク制御装置を含むデイ
スクキヤツシユ装置1000から構成されてい
る。なお、デイスクキヤツシユ装置1000はチ
ヤネルやデイスク制御装置と必らずしも独立して
いる必要はなく、これらの装置に組込むことも可
能である。デイスクキヤツシユ装置1000はデ
イスクキヤツシユ制御装置400およびキヤツシ
ユメモリ500を有しており、キヤツシユメモリ
500にはデイスク装置2000からのデータの
一部が格納されている。デイスクキヤツシユ制御
装置400はCPU3000から与えられるデイ
スク装置2000内のデータの読出し書込みその
他の指令を解読し、アクセスされたデータがキヤ
ツシユメモリ500にある場合にはキヤツシユメ
モリ500にアクセスし、アクセスされたデータ
がキヤツシユメモリ500にない場合にはデイス
ク装置2000に対してアクセスを行いまた必要
に応じてキヤツシユメモリ500の更新を行う。
第2図は本発明の一実施例を示す図である。第
2図において、デイスクキヤツシユ装置1000
は、信号線410を介してCPU3000と制御
情報を受渡し信号線420を介してデイスク装置
と制御情報を受渡すデイスクキヤツシユ制御装置
400と、CPU3000からアクセスされるデ
イスクデータのアドレスが格納されるアドレスレ
ジスタ100と、使用済みフアイルの上限アドレ
スが格納される上限アドレスレジスタ200と、
デイスクのデータブロツクを入れるデータ部、デ
ータブロツクのデイスク上のアドレスを入れるア
ドレス部、データブロツクに有効なデータが入つ
ているときに論理“1”になるVビツト部および
データブロツクが一時フアイルモードで使用され
ているときに論理“1”になるWビツト部からな
るキヤツシユメモリ500と、レジスタ100お
よび200の内容と信号線710で選択されたキ
ヤツシユメモリブロツクのアドレス部、Vビツト
およびWビツトとを入力としアクセスされたデイ
スクブロツクがキヤツシユメモリに入つているか
否かの判定、キヤツシユの空きブロツクの選択お
よび使用済みブロツクの選択等を行うためにデイ
スクキヤツシユ制御装置400により使用される
比較器700と、CPU側、デイスク側およびキ
ヤツシユメモリのデータ部に接続されるデータバ
ス550,560および570とから構成されて
いる。
デイスクフアイルは大きく分けると永久フアイ
ルと一時フアイルとに分類できる。永久フアイル
はデイスク媒体にデータの記録されていることが
必須であるが、一時フアイルは短期間デイスク媒
体にデータの格納エリアが割り付けられるフアイ
ルで、使い終るとその割付けられたデイスクエリ
アも解放される。また、一時フアイルはその性質
上データがデイスクに書かれることは必須でな
い。本発明では、この2種類のフアイルに対し、
異なる制御方式を採用するのが一つの特徴であ
る。すなわち、アクセスされるデータが一時フア
イルか永久フアイルかを区別して制御を行うため
に制御装置400の中にモードレジスタ401が
設けられている。一時フアイルか永久フアイルか
の情報はデイスクに対する入出力指令やチヤネル
プログラムの中で指定してもよいし、これとは別
の制御指令により指定してもよい。
また、予め一時フアイルモードで使用するフア
イルのデイスク上のアドレス範囲を登録しておき
このアドレス範囲に含まれているデータは一時フ
アイルモードであると判定してもよい。制御装置
400はこれらの手段で判定したモードを読書指
令実行ごとにモードレジスタ401にセツトし、
このモードに応じて制御を行う。すなわち、永久
フアイルモード時には第1のモード情報が、ま
た、一時フアイルモード時には第2のモード情報
がそれぞれレジスタ401にセツトされる。
一時フアイルで使用されているキヤツシユブロ
ツクは後述するようにCPUから解放指令が与え
られるまでキヤツシユメモリに保存されるためキ
ヤツシユメモリが一時フアイルモードのブロツク
で占有される可能性がある。そこで、これを防ぐ
ため、制御装置400の中に、一時フアイルモー
ドで使用されているキヤツシユブロツク(Wビツ
トが“1”のブロツク)の数を計数するWブロツ
クカウンタ402と、予めこの上限値を入れてお
くためのWブロツク上限レジスタ403が設けら
れており、上限値の範囲内で一時フアイルブロツ
クの割当が行われる。
次に第2図を参照して本発明のデイスクキヤツ
シユ装置の動作を説明する。
以下説明を簡単にするためデイスク上のデータ
はセクタと呼ばれる固定長のレコードで記録され
ており、データアドレスはボリユーム番号とボリ
ユーム内セクタ番号で表わされるものとし、また
1回のアクセスで1セクタのみ読み書きされるも
のとする。
なお、キヤツシユメモリ500の1ブロツクは
セクタの2n倍の大きさと仮定する。まず、CPU
よりデイスクに対して永久フアイルモードの読出
し指令が出されたときについて説明する。デイス
クキヤツシユ制御装置400はCPUから与えら
れたデータアドレスをアドレスレジスタ100に
格納する。データアドレスは装置番号101、ブ
ロツク番号102およびブロツク内セクタ番号1
04に分解され、制御装置400は比較器700
により、レジスタ100のブロツクアドレス10
1と102とキヤツシユメモリのブロツクのアド
レス部を1ブロツクずつ比較する。ブロツク選択
線710はキヤツシユメモリの最初のブロツクか
ら始め、比較結果が一致するまで1ブロツクずつ
進めて行く。もし比較が一致すれば(この場合、
そのVビツトは必ず論理“1”であることが保証
されている)そのキヤツシユメモリブロツクのデ
ータ部にアクセスされたブロツクが格納されてい
ることを示し、そのデータ部の中からセクタアド
レス104の内容で指定されるセクタをバス55
0および560を介してCPUに送り、入出力動
作終了信号を信号線410を介してCPUに伝え
る。
もし比較の一致するものがないときは、デイス
ク装置に対しレジスタ100のブロツクアドレス
101,102のブロツクを読み出す指令を信号
線420を介して伝え、データバス570を介し
て読み出したそのブロツクをキヤツシユメモリ5
00の予め選択されたブロツクに転送しアドレス
部を新らしいアドレス101,102に書換えV
ビツトを1にする。また同時に指定されたセクタ
をデータ部からCPUに送る。これに先立ちキヤ
ツシユメモリの置換ブロツクの選択を行う必要が
あるが、このために制御装置400は比較器70
0を使いVビツトもWビツトも論理“0”である
ブロツクを探し見つかればそれを置換ブロツクと
する。もしこのようなブロツクが見つからないと
きは、Wビツトが論理“0”であるブロツクの中
から参照頻度の低い適当なブロツクを選択する。
通常この選択では、候補ブロツクの中、最後にア
クセスされた時点が最も古いもの(LRU)、また
は最も昔に参照されたもの(FIFO)などが選択
される。ここで重要なことは、Wビツトが論理
“1”であるブロツクは置換の対象とならないこ
とであり、後述するように、これにより一時フア
イルモード使われているブロツクはそのフアイル
が使い終るまでキヤツシユメモリに保存される。
また、Vビツトは、この置換ブロツクの選択を行
なうときのみ参照される。
次に永久フアイルモードの書込指令の場合に
は、書込セクタデータはバス560および570
を介してデイスク装置に書き込まれる。また読出
し指令のときと同様に書込みデータのセクタアド
レスがアドレスレジスタ100に格納され、比較
器700を介して、このセクタを含むブロツクが
キヤツシユ上にあるか否かが判定され、もしキヤ
ツシユ上にある場合(この場合、そのブロツクの
対応するVビツトは必ず論理“1”であることが
保証されている)には、このキヤツシユメモリブ
ロツクに対してもセクタデータがバス560およ
び550を介して書き込まれる。
CPUに対する入出力動作終了信号はキヤツシ
ユメモリとデイスク装置との両者に書込みが完了
した時点に信号線410を介して伝えられる。
また、キヤツシユメモリ500上に、書込みセ
クタが存在しないときは、データはデイスク装置
に書き込まれるのみで、キヤツシユメモリ500
の更新は行われない。
このようにして、永久フアイルの場合は、デイ
スクキヤツシユにより書込時間は短縮されないが
デイスク上に常にデータが記憶されており、デイ
スクへの書込み障害が起きたときにはその時点で
CPUが認識でき、従つて必要な障害処理をデイ
スクキヤツシユがないときと同様に行うことがで
きる。
次に書込み指令が一時フアイルモードで出力さ
れた場合には、上述と同様にセクタアドレスがア
ドレスレジスタ100に格納されて、キヤツシユ
メモリ500にアクセスされたブロツクがあるか
否かが判定され、もしキヤツシユメモリ500上
にアクセスされたブロツクが存在すれば(この場
合、そのブロツクの対応するVビツトは必ず論理
“1”であることが保証されている)、そのキヤツ
シユメモリ500のブロツクにセクタをバス56
0および550を介して書込む。このとき、永久
フアイルモードと異なりキヤツシユメモリ500
への書込終了時点で入出力動作終了信号がCPU
に伝えられ、デイスク装置に対する書込み動作は
行われない。
もし、アドレスされたブロツクがキヤツシユメ
モリ500上に存在しない場合、制御装置400
は、まず、Wブロツクカウンタ402がWブロツ
クレジスタ403にセツトされている上限値を越
えていないか調べる。もし越えていなければ、比
較器700を用いて、Wビツトが論理“0”のブ
ロツク中から適当なブロツクを一つ選択する。そ
れとともに選択されたブロツクのWビツトを論理
“1”にセツトしてWブロツクカウンタ402に
値“1”を加え、アドレス部にレジスタ100の
ブロツクアドレス101および102を格納し、
データ部にバス560および550を介してデー
タを書込むとともにそのVビツトを論理“1”に
セツトする。この書込みの終了時点で入出力動作
終了信号がCPUに伝えられ、デイスク装置に対
する書込み動作は行われない。
もし、Wブロツクカウンタ402の値が上限値
403を越えていればキヤツシユブロツクの割当
は行われず、書込みデータはバス560および5
70を介してデイスクにのみ書込まれ、デイスク
への書込終了時点で入出力動作終了信号がCPU
へ戻される。
次に一時フアイルモードで読出し指令が出力さ
れた場合には、アドレスされたセクタがキヤツシ
ユメモリ500にあれば(この場合、その対応す
るVビツトは必ず論理“1”であることが保証さ
れている)永久フアイルモードと同様キヤツシユ
ブロツクから必要なセクタが読出されてCPUに
与えられて入出力動作の終了となる。
もしアドレスされたセクタがキヤツシユメモリ
上にないときには制御装置400はデイスクから
そのセクタを読出しバス570および560を介
してCPUへ送出する。このとき、永久フアイル
モードと異なり、キヤツシユメモリの更新は行わ
れない。
一時フアイルは先にデイスクへの書込みがあ
り、そのあとで読出し動作が行われる。そこで、
上記の制御方式により、データの書込み時点でブ
ロツクがキヤツシユメモリに割つけられて行き、
キヤツシユメモリに割つけられなかつたブロツク
のみデイスクに書かれ、この割つけはフアイル使
用期間中、固定されていることになる。
次にフアイルの使用の終了時点で、キヤツシユ
メモリに割りつけられたブロツクを解放する手段
について説明する。
ある一時フアイルの使用が終了すると、CPU
はその一時フアイルが使用していたデイスクアド
レスの領域を指定して制御装置400にキヤツシ
ユメモリ解放指令を出力する。制御装置400は
この指令を受けて指定されたブロツクアドレスの
下限および上限をそれぞれアドレスレジスタ10
0および上限アドレスレジスタ200にセツト
し、比較器700を使用して、キヤツシユメモリ
500のブロツクのうちアドレスがレジスタ10
0および200で指定された範囲にあるものを一
つずつ探し出し、該当するブロツクのVビツトお
よびWビツトを論理“0”にし、Wブロツクカウ
ンタ402から値“1”を減算する。すべてのキ
ヤツシユブロツクについてこの動作を繰返すと、
指定された一時フアイルで使われていたキヤツシ
ユブロツクはすべて解放され、次に与えられる新
たな割当て要求に対して使用可能となる。
本発明に用いる一時フアイルモードの特徴は、
キヤツシユメモリに割りつけられたブロツクはキ
ヤツシユメモリのみに書かれることであり、これ
により入出力動作終了信号がCPUに戻されたあ
とでデイスクに対しても書込みを行う方式に比べ
て本発明においては制御が簡単になり、デイスク
エラー等が発生してデイスクへ書けなくなつたと
きの、CPUへのエラーの事後通知の問題がない。
もし、キヤツシユメモリの故障等でキヤツシユ
メモリへの書込みができなければ、入出力動作終
了信号を受け取つた時点でCPUに通知されるの
で、デイスクキヤツシユがないときと同様にエラ
ー処理を行えばよく、永久フアイルモードと同様
障害処理ソフトウエアも変更する必要がない。
以上の説明では、キヤツシユメモリとデイスク
データのマツピングはフルアソシアテイブ(デイ
スクデータブロツクをキヤツシユメモリのどのブ
ロツクにも割つけることができる方法)を仮定し
たが、デイスクデータブロツクおよびキヤツシユ
メモリブロツクをセツトと呼ばれる単位にグルー
プ化し、同じセツト内でマツピングを行う方法
(セツトアソシアテイブ)としてもよい。
なお、CPUの主メモリをアクセスできるプロ
グラム制御の入出力処理装置をCPUとは別に設
け、チヤネルプログラムの準備、入出力命令の実
行等の入出力処理を従来のCPUに代わつてこの
処理装置に行わせる機能分担システム構成方式が
知られている。このようなシステムでは、前記実
施例の各種レジスタや制御情報を入出力処理装置
のローカルメモリまたはCPUの主メモリに格納
し、デイスクキヤツシユ制御装置400の各種制
御を入出力処理装置に行わせることができる。
本発明には、一時フアイルのデータのうちキヤ
ツシユメモリに書かれた部分はデイスク上には記
録しないようにすることにより、キヤツシユの制
御が簡単になり、障害処理ソフトウエアを変更す
ることなく、デイスクに対する書込時間を短縮で
きるという効果がある。
【図面の簡単な説明】
第1図は本発明の適用される情報処理システム
を示す図および第2図は本発明の一実施例を示す
図である。 第1図および第2図において、400……デイ
スクキヤツシユ制御装置、500……キヤツシユ
メモリ、100……アドレスレジスタ、200…
…上限アドレスレジスタ、700……比較器、5
50,560,570……データ・バス、300
0……中央処理装置、2000……デイスク装
置。

Claims (1)

  1. 【特許請求の範囲】 1 デイスクに記録されたデータの一部の写しを
    記憶するキヤツシユメモリと、外部から与えられ
    る第1または第2のモード情報を記憶するモード
    情報記憶手段とを備え、 前記モード情報記憶手段に前記第1のモード情
    報が記憶されている場合には少なくとも前記デイ
    スクに上位装置からの書込みデータを書き込んだ
    あと該上位装置に書込み終了信号を通知し、 前記モード情報記憶手段に前記第2のモード情
    報が記憶されている場合には前記キヤツシユメモ
    リに前記上位装置からの書込みデータを書き込ん
    だあと前記上位装置に前記書込み終了信号を通知
    するとともに前記デイスクには書き込まないこと
    を特徴とするデイスクキヤツシユ書込み制御方
    式。
JP6544379A 1979-05-25 1979-05-25 Disc cash write-in control system Granted JPS55157053A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6544379A JPS55157053A (en) 1979-05-25 1979-05-25 Disc cash write-in control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6544379A JPS55157053A (en) 1979-05-25 1979-05-25 Disc cash write-in control system

Publications (2)

Publication Number Publication Date
JPS55157053A JPS55157053A (en) 1980-12-06
JPH0115903B2 true JPH0115903B2 (ja) 1989-03-22

Family

ID=13287274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6544379A Granted JPS55157053A (en) 1979-05-25 1979-05-25 Disc cash write-in control system

Country Status (1)

Country Link
JP (1) JPS55157053A (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2826857B2 (ja) * 1989-12-13 1998-11-18 株式会社日立製作所 キャッシュ制御方法および制御装置
JP3409859B2 (ja) 1991-01-31 2003-05-26 株式会社日立製作所 制御装置の制御方法
US6874101B2 (en) 1991-01-31 2005-03-29 Hitachi, Ltd. Storage unit subsystem
JP2913917B2 (ja) * 1991-08-20 1999-06-28 株式会社日立製作所 記憶装置および記憶装置システム
JP3641872B2 (ja) 1996-04-08 2005-04-27 株式会社日立製作所 記憶装置システム
US8326899B2 (en) 2005-11-09 2012-12-04 Ca, Inc. Method and system for improving write performance in a supplemental directory
US8321486B2 (en) 2005-11-09 2012-11-27 Ca, Inc. Method and system for configuring a supplemental directory
US8458176B2 (en) 2005-11-09 2013-06-04 Ca, Inc. Method and system for providing a directory overlay
JP4563314B2 (ja) * 2005-12-14 2010-10-13 富士通株式会社 ストレージシステム制御装置、ストレージシステム制御プログラム、ストレージシステム制御方法
US10346095B2 (en) * 2012-08-31 2019-07-09 Sandisk Technologies, Llc Systems, methods, and interfaces for adaptive cache persistence

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5543685A (en) * 1978-09-22 1980-03-27 Fujitsu Ltd High-speed writing system

Also Published As

Publication number Publication date
JPS55157053A (en) 1980-12-06

Similar Documents

Publication Publication Date Title
JP2635023B2 (ja) フアイルデータ用ラベル書き込み方法
US4466059A (en) Method and apparatus for limiting data occupancy in a cache
US5335334A (en) Data processing apparatus having a real memory region with a corresponding fixed memory protection key value and method for allocating memories therefor
JPS5876957A (ja) 記憶階層制御方法
JPS6238731B2 (ja)
JPS5821353B2 (ja) チヤネル対メモリ書込み装置
JPS5823376A (ja) 記憶システム
JPH0526217B2 (ja)
US6336164B1 (en) Method and system for preventing deadlock in a log structured array
US5293622A (en) Computer system with input/output cache
JPH0115903B2 (ja)
US6209057B1 (en) Storage device having data buffer
US11366614B2 (en) Storage system
DE102005051265B4 (de) Verfahren und System zum Zugreifen auf Daten in einem Computer
JPS6331809B2 (ja)
JP3827112B2 (ja) 計算機システムおよび特定主記憶の参照更新プログラムを記録した媒体
JP2502406B2 (ja) 記憶制御方式およびデ―タ処理装置
JPS59231665A (ja) デイスク制御装置
JPS61112260A (ja) 多重階層記憶システムにおけるスワツプ制御装置
JPH05250263A (ja) 仮想プロセッサ方式及び不揮発化記憶方式
JPH0156411B2 (ja)
JPS63197254A (ja) 仮想記憶制御装置
JPH09114598A (ja) ディスクキャッシュ装置
JPS59111558A (ja) デイスクキヤツシユ装置
JPS61235960A (ja) キヤツシユメモリの制御方法