JPH10320919A - ディジタル信号処理方法およびディジタル信号再生装置 - Google Patents

ディジタル信号処理方法およびディジタル信号再生装置

Info

Publication number
JPH10320919A
JPH10320919A JP13018497A JP13018497A JPH10320919A JP H10320919 A JPH10320919 A JP H10320919A JP 13018497 A JP13018497 A JP 13018497A JP 13018497 A JP13018497 A JP 13018497A JP H10320919 A JPH10320919 A JP H10320919A
Authority
JP
Japan
Prior art keywords
signal
identification
phase
circuit
supplied
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13018497A
Other languages
English (en)
Inventor
Tadaaki Yoshinaka
忠昭 吉中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP13018497A priority Critical patent/JPH10320919A/ja
Publication of JPH10320919A publication Critical patent/JPH10320919A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

(57)【要約】 【課題】ノイズの影響によるエラーの発生を小さくして
高精度の2値識別を行う。 【解決手段】等化器10で再生信号Saからナイキスト
等化信号Seqを得る。信号Seqをディジタルの信号Sf
に変換しEPR4等化信号SEPRを得て識別回路60に
供給し、EEPR4等化信号SEEPRを得て識別回路80
に供給する。コンパレータ11で信号Seqから2値化信
号Sbを得る。同期化回路12で、所定位相か1クロッ
ク遅れのいずれかである同期化信号Ssを生成し、微分
回路50で信号Ssの立ち上がり及び立ち下がりを示す
信号UT,DTを生成し、回路60,80と周期検出回
路70に供給する。回路60で信号SEPRから2値化信
号TEPRを生成し、回路70で信号UT,DTに基づき
波形パターンを判別する。この波形パターンを利用し回
路80で信号SEEPRから2値識別信号Sgを得る。符号
間干渉を含んだ波形が持つ情報を利用して高精度の識別
を行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明はディジタル信号処
理方法およびディジタル信号再生装置に関する。詳しく
は、ディジタル信号が記録された記録媒体を再生して得
られる再生信号の仮識別を行い変化点の位相を正しい位
相かあるいは所定量だけ遅れた位相のいずれかに限定
し、得られた変化点の位相に基づき例えば再生信号を処
理して得たEPR4等化信号を識別して、識別結果から
着目する識別変化点の前後の変化点の位相が確定する。
さらに、EPR4等化信号を識別して得られた信号の周
期が検出されて、検出された周期から波形パターンが限
定され、この波形パターンと例えば再生信号を処理して
得たEEPR4等化信号とに基づいて、高精度の2値化
識別信号を得るものである。
【0002】
【従来の技術】従来、磁気記録再生装置や光ディスク装
置では、ディジタル信号が記録された記録媒体を再生し
て得られる再生信号の2値識別に関して様々な方法が提
案されている。
【0003】例えば積分検出と呼ばれる方法では、図1
6に示すように再生信号Saがコサインイコライザ等で
構成される積分等化器10に供給される。この積分等化
器10では、再生信号Saがナイキスト条件と呼ばれる
条件を満たし図17に示すような特性を有するように処
理されて符号間干渉が抑圧される。この積分等化器10
で等化処理を行なうことにより得られたナイキスト等化
信号Seqはコンパレータ11に供給される。このナイキ
スト等化信号Seqのアイパターンを図18に示す。ま
た、記録信号WSが図19Aに示すものであるときに
は、ナイキスト等化信号Seqは図19Bに示すものとさ
れる。
【0004】コンパレータ11では、ナイキスト等化信
号Seqの信号レベルが正極側か負極側であるかが判別さ
れて図19Cに示すように2値化信号Sbが生成され
る。この2値化信号Sbは同期化回路12とPLL(Phas
e Locked Loop)回路を用いて構成されたクロック発生回
路20の位相比較器21に供給される。
【0005】クロック発生回路20の位相比較器21に
は、電圧制御発振器(VCO)22からクロック信号C
LKが供給されており、2値化信号Sbとクロック信号
CLKの位相が比較されて、位相差を示す誤差信号PD
が積分器23を介して電圧制御発振器22に供給され
る。このため、電圧制御発振器22では、誤差信号PD
に基づきクロック信号CLKの周波数が制御されて、ク
ロック信号CLKは例えば図19Dに示すように立ち下
がりエッジの位相が2値化信号Sbのエッジと等しくさ
れる。このようにしてクロック発生回路20で生成され
た2値化信号Sbと位相が等しいクロック信号CLK
は、同期化回路12に供給される。
【0006】同期化回路12では、このクロック信号C
LKに基づいて2値化信号Sbがラッチされて、図19
Eに示すようにクロック信号CLKの立ち上がりエッジ
に同期した2値識別信号Scが生成される。
【0007】この積分検出方法で2値識別するために振
幅等化を行うと、低域が強調されたノイズ成分を有する
ものとされて、低域ノイズによってエラーが発生する場
合がある。このため、低域成分をあまり必要としない2
値識別方法として振幅検出とよばれる方法も用いられ
る。
【0008】振幅検出方法では、図20に示すように再
生信号Saが積分等化器10に供給される。この積分等
化器10および後述するコンパレータやクロック発生回
路は積分検出方式と同様であり説明は省略する。
【0009】積分等化器10で得られたナイキスト等化
信号Seqは、コンパレータ11とPR(1,-1)等化器30
に供給される。PR(1,-1)等化器30は、「1−D(現
在の信号から1クロック前の信号を引くこと)」の特性
を有するフィルタであり、このPR(1,-1)等化器30に
よって信号eqの符号間干渉が抑圧される。符号間干渉が
抑圧された信号である信号S(1-D)は、図21に示すよ
うな高域が強調された特性を有するものである。PR
(1,-1)等化器30で得られた信号S(1-D)は、コンパレ
ータ31の非反転入力端子およびコンパレータ32の反
転入力端子に供給される。この信号S(1-D)は、3値の
信号でありアイパターンを図22に示す。また記録信号
WSが図23Aに示すものであるときには、信号S(1-
D)は図23Bに示すものとされる。
【0010】コンパレータ31の反転入力端子は、抵抗
器33と抵抗器34の接続点と接続されており、正電源
電圧+Vと負電源電圧−Vを抵抗器33,34,35で
分圧して得たしきい値電圧Vthuが供給される。同様
に、コンパレータ32の非反転入力端子は、抵抗器34
と抵抗器35の接続点と接続されており、正電源電圧+
Vと負電源電圧−Vを抵抗器33,34,35で分圧し
て得たしきい値電圧Vthlが供給される。
【0011】このため、コンパレータ31では信号S(1
-D)としきい値電圧Vthuが比較されて、図23Cに示す
ように信号S(1-D)がしきい値電圧Vthuよりも大きいこ
とを示す信号CUが生成される。この信号CUはJKフリ
ップフロップ36のJ入力端子に供給される。同様に、
コンパレータ32では信号S(1-D)としきい値電圧Vthl
が比較されて、図23Dに示すように信号S(1-D)がし
きい値電圧Vthlよりも小さいことを示す信号CLが生成
される。この信号CLはJKフリップフロップ36のK
入力端子に供給される。
【0012】JKフリップフロップ36には、クロック
発生回路20から図23Eに示すクロック信号CLKが
供給されており、このクロック信号CLKのタイミング
でJKフリップフロップ36のJ入力端子およびK入力
端子の信号レベルに応じた信号が生成されて図23Fに
示す2値識別信号Sdとして出力される。
【0013】
【発明が解決しようとする課題】ところで、このような
積分検出方法では、低域成分が多く必要とされることか
ら、直流成分を再生することができない磁気記録再生系
では低域が過度に強調されてクロストーク等の低域ノイ
ズが問題となってしまう。
【0014】また、振幅検出方法では、再生信号Saを
積分等化器10およびPR(1,-1)等化器30で処理して
得られた信号S(1-D)は3値信号であることから、信号
S(1-D)がレベル変動を生ずると、正しく3値の識別を
行うことができない。このため、高速応答が可能なAG
C(Automatic Gain Controller)等を設けて、レベル変
動を防止することが行われているが、高精度な2値識別
信号を得ることができない。
【0015】さらに、再生信号の等化にパーシャル・レ
スポンス方式を用い、データの検出に最尤復号方式であ
るビタビ復号を用いたPRML(Partial Responce Maxi
mumLikelihood)と呼ばれる識別方法が実用化されてい
る。しかし、この方法ではパーシャル・レスポンス等化
し、その符号間干渉を考慮しながら、過去に遡って最も
確からしい符号列を得るものであり、構成が複雑である
と共に、フィードバック系の処理を含むことからデータ
を高速で復号する場合には適していない。
【0016】そこでこの発明では、簡単な構成で高精度
の識別を行うことができるディジタル信号処理方法およ
びディジタル信号再生装置を提供するものである。
【0017】
【課題を解決するための手段】この発明に係るディジタ
ル信号処理方法は、ディジタル信号が記録された記録媒
体を再生して得られる再生信号の仮識別を行い変化点の
位相を所定の範囲に限定し、得られた変化点の位相に基
づき異なった等化基準に等化された信号を識別し、この
識別結果から着目する識別変化点の前後の変化点の位相
を確定し、より符号間干渉の増加するパーシャルレスポ
ンス等化された信号の取り得る波形パターンを限定し、
この波形パターンに基づいて2値化識別信号を得るもの
である。
【0018】またディジタル信号再生装置は、ディジタ
ル信号が記録された記録媒体を再生して得られる再生信
号の仮識別を行い変化点の位相を所定の範囲に限定する
第1の識別手段と、再生信号を符号間干渉の増加する等
化基準に等化する第1の等化手段と、第1の等化手段で
得られた信号を第1の識別手段の識別結果に基づき第1
の識別手段とは異なる等化基準に等化する第2の識別手
段と、第1の識別手段の識別結果に基づき第2の識別手
段の識別結果の周期を検出する周期検出手段と、第1の
等化手段で得られた信号を符号間干渉の増加する等化基
準に等化する第2の等化手段と、第1の識別手段の識別
結果と周期検出手段で限定された周期に基づいて波形パ
ターンを限定し、この波形パターンと第2の等化手段で
得られた信号に基づいて2値化識別信号を得る第3の識
別手段とを有するものである。
【0019】この発明においては、ディジタル信号が記
録された記録媒体を再生して得られる再生信号の仮識別
が行われて変化点の位相が正しい位相かあるいは所定量
だけ遅れた位相のいずれかに限定される。得られた変化
点の位相に基づき例えば再生信号を処理して得たEPR
4等化信号を識別して、識別結果から着目する識別変化
点の前後の変化点の位相が確定され、さらに、EPR4
等化信号を識別して得られた信号の周期が検出される。
検出された周期から波形パターンが限定され、この波形
パターンと例えば再生信号を処理して得たEEPR4等
化信号とに基づいて2値識別が行われる。
【0020】
【発明の実施の形態】この発明では、まずレベル変動の
影響を受けにくい積分系の等化基準による仮識別を行
い、記録信号の変化点(1→0および0→1)の位相を
所定位相に対して2クロック以内に限定、すなわち識別
された信号は所定の位相かあるいは1クロック遅れた位
相のいずれか2つの位相とされる。
【0021】また、積分系の等化基準による仮識別を行
うことにより得られた等化信号をディジタルの信号に変
換し、このディジタルの信号を用いて所定の演算を行
い、例えばEPR4(Extended Partial Responce 4)と
EEPR4(Extended EPR4)の等化基準に等化された信
号が生成される。
【0022】ここで、EPR4波形のピーク位相は、上
述の記録信号の変化点を示しており、ピーク位相は積分
系の等化基準による識別によって2つの位相に絞られて
いることから、いすれの位相がピーク位相に近いかを検
出してピーク位相の識別が行われる。
【0023】さらに、得られた結果を基にEEPR4の
等化基準に等化された信号の識別が行われて、識別され
たピーク位相によって生ずる符号間干渉を考慮して最終
の識別結果を得るものである。
【0024】次に、図を用いてこの発明に係るディジタ
ル信号処理方法およびディジタル信号再生装置について
詳細に説明する。
【0025】図1は、ディジタル信号再生装置の要部の
構成を示している。記録媒体を再生して得られた再生信
号Saは、従来と同様にコサインイコライザ等で構成さ
れる積分等化器10に供給され、ナイキスト条件を満た
すような特性を有するように処理されて符号間干渉が抑
圧される。この積分等化器10で等化処理を行なうこと
により得られたナイキスト等化信号Seqは、コンパレー
タ11およびA/D変換器40に供給される。
【0026】第1の識別手段を構成するコンパレータ1
1では、ナイキスト等化信号Seqの信号レベルが正極側
か負極側であるかが判別されて2値化信号Sbが生成さ
れる。この2値化信号Sbは同期化回路12とPLL回
路を用いて構成されたクロック発生回路20に供給され
る。なお、第1の識別手段は、コンパレータ11や後述
する同期化回路12、微分回路50等で構成される。
【0027】クロック発生回路20は、上述したように
位相比較部21と電圧制御発振器22と積分器23を用
いて構成されており、位相比較部21で2値化信号Sb
と電圧制御発振器22から供給されたクロック信号CL
Kとの位相が比較されて位相差を示す誤差信号PDが生
成される。この誤差信号PDが積分器23を介して電圧
制御発振器22に供給されて、電圧制御発振器22で発
生されるクロック信号CLKと2値化信号Sbの位相が
等しくなるようにクロック信号CLKの周波数が制御さ
れる。クロック発生回路20で生成されたクロック信号
CLKは同期化回路12や後述するA/D変換器40、
(1+D)フィルタ42,46、(1−D2)フィルタ
44、微分回路50、識別回路60,80および周期検
出回路70に供給される。
【0028】同期化回路12では、クロック信号CLK
に基づいて2値化信号Sbがラッチされ、同期化信号Ss
として微分回路50に出力される。
【0029】A/D変換器40では、クロック信号CL
Kに基づいてナイキスト等化信号Seqがディジタルの信
号Sfとされて(1+D)フィルタ42に供給される。
【0030】第1の等化手段を構成する(1+D)フィ
ルタ42は(1+D)の特性、すなわち現在の信号と1
クロック前の信号を加算した特性を有しており、ディジ
タルの信号SfからPR1等化信号SPR1が得られる。こ
のPR1等化信号SPR1は式(1)に基づいて算出され
る。なお、式(1)および以下に示す式において「n」
はサンプル点(クロック)を示している。 SPR1(n)=Sf(n)+Sf(n−1) ・・・ (1) このようにして得られたPR1等化信号SPR1は、(1
−D2)フィルタ44に供給される。この第1の等化手
段は、(1+D)フィルタ42や次に述べる(1−
2)フィルタ44で構成される。
【0031】(1−D2)フィルタ44は(1−D2)の
特性、すなわち現在の信号から2クロック前の信号を減
算した特性を有しており、PR1等化信号SPR1からE
PR4等化信号SEPRが得られる。このPR1等化信号
SPR1は式(2)に基づいて算出される。 SEPR(n)=SPR1(n)−SPR1(n−2) ・・・ (2) このEPR4等化信号SEPRは、第2の等化手段である
(1+D)フィルタ46と第2の識別手段である識別回
路60に供給される。
【0032】(1+D)フィルタ46は(1+D)の特
性を有しており、EPR4等化信号SEPRからEEPR
4等化信号SEEPRが得られる。このEEPR4等化信号
SEEPRは式(3)に基づいて算出される。 SEEPR(n)=SEPR(n)+SEPR(n−1) ・・・ (3) このEEPR4等化信号SEEPRは識別回路80に供給さ
れる。
【0033】微分回路50は図2に示す構成とされてお
り、同期化信号Ssは遅延器51とANDゲート52に
供給されると共に、インバータ53で論理反転されてA
NDゲート55に供給される。遅延器51では同期化信
号Ssが1クロック遅延される。この1クロック遅延さ
れた同期化信号Ssは、遅延信号ScdとしてANDゲー
ト55に供給されると共に、インバータ54で論理反転
されてANDゲート52に供給される。このため、AN
Dゲート52からは、同期化信号Ssの立ち上がりから
1クロック分だけ信号レベルがハイレベル「H」とされ
る信号UTが生成される。また、ANDゲート55から
は、同期化信号Ssの立ち下がりから1クロック分だけ
信号レベルがハイレベル「H」とされる信号DTが生成
される。この信号UT,DTは、識別回路60と周期検
出回路70および識別回路80に供給される。
【0034】識別回路60は図3に示す構成とされてお
り、(1−D2)フィルタ44から供給されたEPR4
等化信号SEPRは、遅延器61と減算器62に供給され
る。減算器62では、EPR4等化信号SEPRから遅延
器61で1クロック遅延されたEPR4等化信号SEPR
が減算される。このため、減算器62からは、EPR4
等化信号SEPRがPR(1,−1)の特性に等化された
信号が等化信号SEPR(1-D)として出力される。この等化
信号SEPR(1-D)は遅延器63に供給される。
【0035】遅延器63には、後述するORゲート65
から積分検出識別信号GTが供給されており、積分検出
識別信号GTに基づくタイミングで等化信号SEPR(1-D)
の符号がラッチされて、符号信号MFとして符号判定部
64に供給される。この符号判定部64には、微分回路
50で得られた信号DTが供給されており、信号DTに
基づいて符号信号MFの符号が反転される。この符号判
定部64で処理された符号信号MFは、選択信号CHC
として信号選択部68に供給される。
【0036】微分回路50で得られた信号UT,DT
は、ORゲート65に供給される。ORゲート65で得
られた積分検出識別信号GTは、上述の遅延器63に供
給されると共に遅延器66を介して信号GTAとして信
号選択部68に供給される。さらに、積分検出識別信号
GTが遅延器66,67を介して信号GTBとして信号
選択部68に供給される。
【0037】このため、信号選択部68では選択信号C
HCに基づいて信号GTAあるいはGTBのいずれかが
選択されて2値化信号TEPRとして出力される。この2
値化信号TEPRは、周期検出手段である周期検出回路7
0に供給される。
【0038】この周期検出回路70は、図4に示す構成
とされている。図4において、識別回路60から供給さ
れた2値化信号TEPRは、直列接続された2n個の遅延
器71-1〜71-2nの一方の端部側の遅延器71-1、お
よび直列接続された2n個の遅延器74-1〜74-2nの
一方の端部側の遅延器74-1に供給される。
【0039】この遅延器71-1〜71-(n-1),71-(n+
1)〜71-2nの出力は、ROMテーブル部73に接続さ
れる。また信号UTは、直列接続されたn個の遅延器7
2-1〜72-nの一方の端部側の遅延器72-1に供給さ
れ、最終段の遅延器72-nの出力がROMテーブル部7
3に接続される。ここで、遅延器71,72の数は記録
信号の変調方式に基づいて設定されるものであり、例え
ばRLL(1、7)符号の場合には9クロック以上の符
号はないことからn=8に設定される。
【0040】ROMテーブル部73では、遅延器72-n
から出力された信号UTnに基づき遅延器71-1〜71-
2nの出力T1-1〜T1-2nが検出されて、この検出が行わ
れたタイミングの前後の2値化信号T1のピーク位相の
周期に応じた周期信号FDUが生成される。この周期信
号FDUは識別回路80に供給される。
【0041】同様に、遅延器74-1〜74-2n、信号D
Tが供給された遅延器75-1〜75-n、ROMテーブル
部76によって、遅延器75-nから出力された信号DT
nに基づいて遅延器74-1〜74-2nの出力T4-1〜T4-2
nが検出されて、この検出が行われたタイミングの前後
の2値化信号T4のピーク位相の周期に応じた周期信号
FDDがROMテーブル部76から出力される。この周
期信号FDDも識別回路80に供給される。
【0042】次に第3の識別手段である識別回路80の
構成を図5に示す。この識別回路80では、(1+D)
フィルタ46から供給されたEEPR4等化信号SEEPR
を用いて式(4)の演算を行うものとし、得られた演算
結果Mを示す信号MDを用いて最終の2値識別信号Sg
を得るものである。 M=(P-3−P0)+(P-2−P1) ・・・ (4) なお、「P1」は後述する遅延器82に入力されるEE
PR4等化信号SEEPRのの波形値であり、「P0」は遅
延器82から出力される信号の波形値を示し、「P- 2
は遅延器84から出力される信号の波形値、「P-3」は
遅延器85から出力される信号の波形値を示している。
【0043】図5において、(1+D)フィルタ46か
ら供給されたEEPR4等化信号SEEPRは、タイミング
調整部81に供給される。このタイミング調整部81で
は、n段目の遅延器72-nの出力信号UTnおよびn段
目の遅延器75-nの出力信号DTnに基づいて生成され
た周期信号FDUおよびFDDとEEPR4等化信号S
EEPRのタイミングを合わせるためのものである。このタ
イミング調整部81でタイミングが調整されたEEPR
4等化信号SEEPRは、直列接続された4個の遅延器82
〜85の一方の端部側の遅延器82に供給されると共に
減算器87に供給される。遅延器82の出力信号STD82
は、減算器86に供給されると共に遅延器84の出力信
号STD84は減算器87に供給される。また遅延器85の
出力信号STD85は減算器86に供給される。
【0044】減算器86では、出力信号STD85から出力
信号STD82が減算されて、演算結果を示す信号PAが加
算器88に供給される。また減算器87では、出力信号
STD84からEEPR4等化信号SEEPRが減算されて、演
算結果を示す信号PBが加算器88に供給される。加算
器88では信号PAと信号PBが加算されて、式(4)
の演算結果Mを示す信号MDが生成されてROMテーブ
ル部89とROMテーブル部93に供給される。
【0045】ROMテーブル部89には、周期検出回路
70から周期信号FDUが供給されており、信号MDと
周期信号FDUに基づいて得られる最終評価値の符号を
示す選択信号CHUが信号選択部92に供給される。
【0046】信号選択部92には、微分回路50からタ
イミング調整部90を介して供給された信号UTが供給
されると共に、遅延器91で1クロック遅延された信号
UTdが供給される。このタイミング調整部90は、後
述するように遅延器82の出力信号STD82を基準として
信号MDが生成されて、この信号MDに基づき2値識別
が行われることから、信号MDと信号UTのタイミング
を合わせるものである。なお、このタイミング調整部9
0では信号DTのタイミングも調整される。
【0047】信号選択部92では、ROMテーブル部8
9からの選択信号CHUに基づいてタイミングの調整さ
れた信号UT、あるいは信号UTが1クロック遅延され
た信号UTdのいずれかの信号が選択されて、出力信号
OTUとしてJKフリップフロップ96に供給される。
【0048】また、ROMテーブル部93には、周期検
出回路70から周期信号FDDが供給されており、信号
MDと周期信号FDDに基づいて得られる最終評価値の
符号を示す選択信号CHDが信号選択部95に供給され
る。
【0049】信号選択部95には、微分回路50から供
給された信号DTが供給されると共に、遅延器94で1
クロック遅延された信号UTdが供給される。この信号
選択部95では、ROMテーブル部93からの選択信号
CHDに基づいて信号DTあるいは、1クロック遅延さ
れた信号DTdのいずれかの信号が選択されて出力信号
OTDとしてJKフリップフロップ96に供給される。
JKフリップフロップ96では、供給された出力信号O
TU,OTDに基づきQ出力端子から最終の2値識別信
号Sgが出力される。
【0050】次に図6〜図15を使用してディジタル信
号処理装置の動作を説明する。記録信号WSが図6Aに
示すものであるときには、積分等化器10から図6Bに
示すナイキスト等化信号Seqが出力される。コンパレー
タ11では、ナイキスト等化信号Seqの信号レベルが正
極側か負極側であるかが判別されて、図6Cに示すよう
に2値化信号Sbが生成される。クロック発生回路20
では、この2値化信号Sbに基づき、図6Dに示すよう
に2値化信号Sbのエッジとクロック信号CLKの立ち
上がりエッジの位相が等しくなるようクロック信号CL
Kの周波数が制御される。
【0051】同期化回路12では、このクロック信号C
LKに基づいて2値化信号Sbがラッチされて、図6E
に示すように、クロック信号CLKの立ち上がりエッジ
に同期した同期化信号Ssが生成される。
【0052】このため、同期化信号Ssでは、再生信号
Saにノイズ等が含まれても、同期化信号Ssの位相が実
線あるいは破線のいずれかとされて、位相の変動が1ク
ロック以内に収められる。このため、微分回路50から
出力される信号UT,DTも図6F,Gに示すように、
位相の変動が1クロック以内とされる。
【0053】ナイキスト等化信号SeqをA/D変換器4
0や(1+D)フィルタ42および(1−D2)フィル
タ44で処理して得られたEPR4等化信号SEPRは、
PR1等化信号SPR1とその2クロック前のPR1等化
信号SPR1との差分であることから、このPR1等化信
号SPR1とその2クロック前のPR1等化信号SPR1に基
づいて図7に示すようにEPR4等化信号SEPRが生成
される。なお、図7では信号レベルを規格化して示して
いる。
【0054】図7において、図7AはPR1等化信号S
PR1(n)を示しており、図7Bは2クロック前の信号
であるPR1等化信号SPR1(n−2)を示している。
この2クロック前のPR1等化信号SPR1(n−2)は
PR1等化信号SPR1(n)から減算されるものである
ことから、図7Bに示す2クロック前のPR1等化信号
SPR1(n−2)では符号を反転した状態で示してい
る。
【0055】このPR1等化信号SPR1(n)とPR1
等化信号SPR1(n−2)から図7C〜図7Gに示すよ
うにEPR4等化信号SEPRが生成される。なお、図7
Cは記録信号が「1T(Tはビット間隔)」の場合を示
しており、図7Dは「2T」、図7Eは「3T」、図7
Fは「4T」、図7Gは「5T」の場合を示している。
このように、「4T」以降は「1,2,1」の後に
「0」が挿入されて「−1,−2,−1」で終了され
る。
【0056】ここでEPR4等化信号SEPRのピーク値
は、記録信号WSの変化点(1→0および0→1)の位
相を示すものであり、得られたEPR4等化信号SEPR
のピーク値の検出が識別回路60で行われる。
【0057】図3に示す識別回路60では、EPR4等
化信号SEPRがPR(1,−1)の特性に等化されて等
化信号SEPR(1-D)とされる。また、ORゲート65から
得られる積分検出識別信号GTに基づいて等化信号SEP
R(1-D)の符号が判別される。ここで、記録信号WSが図
8Aに示すように4T−4Tである場合、EPR4等化
信号SEPRは図8Bを示すものとされるので、所定の位
相かあるいは1クロック遅れた位相のいずれか2つの位
相を示す積分検出識別信号GTに基づいて判別を行うこ
とにより、ピーク位相は位置Aあるいは位置Bに限定さ
れる。
【0058】さらに、この位置Aあるいは位置Bでのレ
ベル「P0」と、その前のサンプル点のレベル「P-1」
の比較したときに、式(5)を満たすときには、この位
置がピーク位相であり、式(6)を満たすときにはこの
位置よりも1クロック前の位置がピーク位相と判別され
る。 P0−P-1>0 ・・・(5) P0−P-1<0 ・・・(6) このピーク位相の判別は、識別回路60では等化信号S
EPR(1-D)の符号を判別することで行われる。
【0059】遅延器63では、積分検出識別信号GTに
基づいて等化信号SEPR(1-D)の符号がラッチされて符号
を示す符号信号MFが符号判定部64に供給される。こ
の等化信号SEPR(1-D)の符号は、例えば図9Aに示すよ
うに時点taで符号が「+」から「−」に変更され、時
点tbで「−」から「+」に変更されるものとする。ま
た図9B、図9C、図9Dはそれぞれ信号UT、信号D
T、および積分検出識別信号GTを示している。
【0060】この場合、時点t1では等化信号SEPR(1-
D)の符号が「+」であることから、符号信号MFの信号
レベルは、例えばハイレベル「H」とされる。その後、
時点t5では等化信号SEPR(1-D)の符号が「−」となる
ことから、符号信号MFの信号レベルは、ローレベル
「L」とされる。
【0061】符号判定部64では、図9Eに示す符号信
号MFが次のクロックでラッチされると共に、信号DT
がハイレベル「H」とされたときには、符号信号MFが
反転される。このため、図9Fに示すように選択信号C
HCは、時点t2から時点t6までハイレベル「H」とさ
れると共に、信号DTが時点t5〜t6の期間中ハイレベ
ル「H」とされることから符号信号MFの論理レベルが
反転されて、時点t6からもハイレベル「H」とされ
る。
【0062】信号選択部68では、選択信号CHCの信
号レベルがローレベル「L」のときには、位相が遅れて
いると判別されて、図9Hに示す信号GTBよりも1ク
ロック位相が早い図9Gに示す信号GTAが選択され
る。また、選択信号CHCの信号レベルがハイレベル
「H」のときには、位相が正しいものと判別されて信号
GTBが選択される。
【0063】ここで、選択信号CHCはハイレベル
「H」であることから位相が正しいものと判別されて信
号GTBが選択され、2値化信号TEPRは時点t3〜t
4、t7〜t8の期間中ハイレベル「H」とされる。
【0064】位相が遅れている場合には、図9B〜Dお
よび図9G,Hの信号は、位相が正しい場合よりも1ク
ロック遅延して図10B〜Dおよび図10G,Hに示す
ようにの信号ハイレベル「H」とされる。なお、図10
B〜Dおよび図10G,Hにおいて、破線は位相が正し
い場合を示している。このため、図10Eに示す符号信
号MFは時点t2での等化信号SEPR(1-D)の符号を示す
ものとされてローレベル「L」とされ、時点t6でハイ
レベル「H」とされる。このため、図10Fに示す選択
信号CHCは、時点t3からローレベル「L」とされる
と共に、時点t7では符号信号MFの論理レベルが反転
されてローレベル「L」とされる。
【0065】このため、信号選択部68では、位相が遅
れていると判別されて、図10Hに示す信号GTBより
も1クロック位相が早い図10Gに示す信号GTAが2
値化信号TEPRとして選択されて、位相が正しい場合と
等しく時点t3〜t4、t7〜t8の期間中、2値化信号
TEPRはハイレベル「H」とされる。
【0066】次に、2値化信号TEPRが供給される周期
検出回路70の動作を説明する。2値化信号TEPRは、
上述したように直列接続された2n個の遅延器71-1〜
71-2nの一方の端部側の遅延器71-1に供給される。
この2値化信号TEPRは順次遅延器71-1から遅延器7
1-2nに向けて転送されると共に、信号UTも直列接続
されたn個の遅延器72-1〜72-nの一方の端部側の遅
延器72-1に供給されて、遅延器72-nに向けて転送さ
れる。
【0067】ここで、遅延器71-1〜71-(n-1)および
遅延器71-(n+1)〜71-2nの出力と、遅延器72-1の
出力がROMテーブル部73に供給されていることか
ら、例えば信号UTがハイレベル「H」とされたとき、
すなわち記録信号WSの立ち上がり時に、遅延器71-1
〜71-(n-1),71-(n+1)〜71-2nの出力を判別する
ことで、このタイミングの前後の2値化信号TEPRのピ
ーク位相の周期を検出することができ、検出された周期
に応じてROMテーブル部73から周期信号FDUが出
力される。この周期信号FDUは識別回路80に供給さ
れる。
【0068】同様に、信号DTがハイレベル「H」とさ
れたとき、すなわち記録信号WSの立ち下がり時に、遅
延器74-1〜74-(n-1),74-(n+1)〜74-2nの出力
を判別することで、このタイミングの前後の2値化信号
TEPRのピーク位相の周期を検出することができ、検出
された周期に応じてROMテーブル部73から周期信号
FDDが出力される。この周期信号FDDは識別回路8
0に供給される。
【0069】識別回路80には、EEPR4等化信号S
EEPRが供給される。このEEPR4等化信号SEEPRは、
(1+D)フィルタ46によって図11に示すようにE
PR4等化信号SEPRから得ることができる。なお、図
11においても信号レベルを規格化して示している。
【0070】図11において、図11AはEPR4等化
信号SEPR(n)を示しており、図11Bは1クロック
前の信号であるEPR4等化信号SEPR(n−1)を示
している。このEPR4等化信号SEPR(n)とEPR
4等化信号SEPR(n−1)を加算することにより、図
11C〜図11Gに示すようにEEPR4等化信号SEE
PRが生成される。なお、図11Cは記録信号が「1T
(Tはビット間隔)」の場合を示しており、図11Dは
「2T」、図11Eは「3T」、図11Fは「4T」、
図11Gは「5T」の場合を示している。このように、
「5T」以降は「1,3,3,1」の後に「0」が挿入
されて「−1,−3,−3,−1」で終了される。
【0071】ここで、EEPR4等化信号SEEPRのピー
クを求めれば、所望の変化点の識別を行うことが出来る
が、図11E〜図11Gに示すようにピークがサンプル
点に存在しないので、例えば後ろの「3」,「−3」を
識別するものとする。また、2Tの場合、記録信号WS
が図12Aに示すように、前後の周期が「2T」である
ときには、図12Bで示すように後ろの「2(−2)」
を識別するものとし、図12Cに示すように「2T」の
後の周期が「3T以上」であるときには図12Dに示す
ように「3(−3)」を識別するものとし、図12Eに
示すように「2T」の前の周期が「3T以上」であると
きには、図12Fに示すように「2(−2)」を識別す
るものとされる。なお、括弧内の値は「2T」の立ち下
がりの場合を示している。また、図11では、記録信号
が「1T」の場合も示したが、記録信号の変調方式がR
LL(1、7)符号であるときには、最短周期は「2
T」以上であることから「1T」は存在しない。
【0072】着目する識別点は、積分検出によって正し
い位相あるいは1クロック遅れた位相に限定されている
と共に、EPR4等化信号SEPRで符号間干渉が限定さ
れていることから、この積分検出で得られた位相とEP
R4識別で得られた位相に基づくEEPR4等化信号S
EEPRの波形パターンは2つに限定される。例えば、周期
信号FDUに基づき、EPR4識別で得られた位相の間
隔が図13Aに示すように「12T」であると共に積分
検出で得られる位相が前後「6T」の位置である場合に
は、積分検出で得られる位相が正しい位相か1クロック
遅れた位相に限定されているので、この前後「6T」の
位置が正しい位相であるときには図13Bに示すように
「6T−6T」、前後「6T」の位置が1クロック遅れ
た位相であるときには図13Cに示すように「5T−7
T」の波形パターンとされる。このため、EPPR4等
化信号SEEPRがいずれの波形パターンに近いかを判別す
ることで、所望の位相の識別が行われる。なお、図13
では積分検出で得られる位相が記録信号WSの立ち上が
りの場合を示している。
【0073】ここで、識別回路80では、タイミングの
調整されたEEPR4等化信号SEEPRが供給された遅延
器82〜85の出力を用いて減算器86,87と加算器
88により式(7)に示す演算処理が行われて評価値M
が算出される。 M=(P-3−P0)+(P-2−P1) ・・・(7)
【0074】この式(7)において、「P0」は積分検
出で識別された位相の波形レベルを示しており、遅延器
82の出力信号STD82が「P0」に相当する。「P-2」
は積分検出で識別された位相に対して2クロック前の波
形レベルを示し、「P-3」は3クロック前の波形レベル
を示しており、それぞれ遅延器84,85の出力信号S
TD84,STD85が相当する。また「P1」は1クロック後
の波形レベルを示しており、遅延器82に入力されるE
EPR4等化信号SEEPRが相当する。
【0075】評価値Mは、EEPR4等化信号SEEPRの
波形パターンが図13Bに示すものである場合には「M
=−3」、波形パターンが図13Cに示すものである場
合には「M=3」とされる。
【0076】このため、評価値Mを示す信号MDの符号
を判別し、符号が負であるときには積分検出で識別され
た位相(記録信号WSの立ち上がりを示す位相)が正し
い位相であり、符号が正であるときには1クロック遅れ
た位相であることを識別することができる。
【0077】ところで、図14Aに示すように、EPR
4識別で得られた位相の間隔が「6T」であるとき、積
分検出で得られる位相が正しい位相で前後「3T」の位
置である場合には、図14Bに示すように「3T−3
T」、前後「6T」の位置が1クロック遅れた位相であ
るときには図14Cに示すように「2T−4T」の波形
Tパターンとされる。
【0078】この場合、評価値Mは、EEPR4等化信
号SEEPRの波形パターンが図14Bに示すものである場
合には「M=−6」、波形パターンが図14Cに示すも
のである場合には「M=0」とされてオフセットを有す
ることから、積分検出で識別された位相が正しい位相か
1クロック遅れた位相であるかの識別を正しく行うこと
ができない。このため、積分検出で得られる位相の前後
の周期に応じて、評価値Mに補正値CPが加算されて最
終評価値Dが求められる。例えば図14に示す場合には
評価値Mに補正値CP=3が加算されて、EEPR4等
化信号SEEPRの波形パターンが図14Bに示すものであ
る場合には「D=−3」、波形パターンが図14Cに示
すものである場合には「D=3」とされて、最終評価値
Dの符号に基づき、図14Bが正しい位相であり、図1
4Cは1クロック遅れた位相であることを識別すること
ができる。
【0079】図15は、積分検出で得られる位相の前後
の周期に応じて最終評価値Dを求めるための式を示して
おり、周期に応じて評価値Mに補正値が加算される。
【0080】ところで、評価値Mに固定値を加算する場
合には、最終評価値Dに基づく位相の識別が再生信号S
aの振幅変動の影響を受けてしまう場合が考えられる。
そこで、式(8)あるいは式(9)で補正値COAある
いは補正値COBを算出し、この補正値COAあるいは
補正値COBに係数を乗算して得られた値を補正値MC
として評価値Mに加算することにより最終評価値Dが求
められ、この最終評価値Dの符号から、再生信号Saの
振幅変動の影響を受けることなく位相の識別を行うこと
ができる。 COA=P-2+P-1+P0 ・・・(8) COB=P-1 ・・・(9)
【0081】例えば、図13Bの場合には補正値COA
の値は「+6」とされる。このため、「3T−3T」の
場合の補正値「3」となるように補正値COAに「1/
2」が乗算される。
【0082】このように、波形パターンに応じて最終評
価値Dを求め、この最終評価値Dの符号を示す選択信号
CHUの生成はROMデーブル部89で行われる。
【0083】このROMテーブル部89で得られた選択
信号CHUは信号選択部92に供給される。この信号選
択部92では、選択信号CHUに基づき最終評価値Dの
符号が正の場合には、積分検出で識別された位相が正し
いものであることから遅延器91からの信号UTdが選
択されて出力信号OTUとされる。また、符号が負の場
合には、積分検出で識別された位相よりも1クロック前
の位相が正しいものであることから遅延器91を介さず
タイミング調整部90から供給された信号UTが選択さ
れて出力信号OTUとされる。この出力信号OTUはJ
Kフリップフロップ96のJ入力端子に供給される。
【0084】また、ROMテーブル部93では記録信号
WSの立ち下がりの位相についての識別が同様にして行
われ、信号MDと周期信号FDDに基づき波形パターン
に応じて最終評価値が求められ、符号を示す選択信号C
HDの生成が行われる。なお、この場合には、負のピー
クを検出することから図15に示す補正値は符号を反転
して用いられる。
【0085】信号選択部95では、選択信号CHDに基
づき最終評価値の符号が負の場合には、積分検出で識別
された位相が正しいものであることから遅延器94から
の信号DTdが選択されて出力信号OTDとされる。ま
た、符号が正の場合には、積分検出で識別された位相よ
りも1クロック前の位相が正しいものであることから遅
延器94を介さず供給された信号DTが選択されて出力
信号OTDとされる。この出力信号OTDはJKフリッ
プフロップ96のK入力端子に供給される。
【0086】このため、JKフリップフロップ96のQ
出力端子からは、出力信号OTUおよび出力信号OTD
に基づいて生成された正しい位相の2値識別信号Sgが
出力される。
【0087】このように上述の実施の形態によれば、E
PR4やEEPR4のように符号間干渉の大きいパーシ
ャルレスポンス等化信号にビタビ復号を適用する場合の
ように、ビタビ復号特有の複雑な回路が必要とされず、
比較的簡単な回路で高速に識別を行うことができる。ま
た、レベル変動に影響されす、しかも符号間干渉を含ん
だ波形が持つ情報を利用して識別を行うことができるの
で、精度の高い識別を行うことができる。
【0088】なお、上述の実施の形態ではRLL(1、
7)符号に適用した場合について述べたが、RLL
(2、7)符号のように最小周期が3Tになる符号や、
NRZI符号のように最小周期がTとなるものについて
も容易に適用することができることは勿論である。
【0089】
【発明の効果】この発明によれば、ディジタル信号が記
録された記録媒体を再生して得られる再生信号の仮識別
が行われて変化点の位相が限定される。この変化点の位
相に基づき例えば再生信号を処理して得たEPR4等化
信号を識別して、識別結果から着目する識別変化点の前
後の変化点の位相が確定される。さらに、EPR4等化
信号を識別して得られた信号の周期が検出されて、検出
された周期から限定された波形パターンと例えば再生信
号を処理して得たEEPR4等化信号とに基づいて2値
識別が行われる。
【0090】このように、符号間干渉を含んだ波形が持
つ多くの情報から識別を行うことができるので、精度の
高い識別を行うことができる。また構成も比較的簡単と
することができる。
【図面の簡単な説明】
【図1】この発明に係るディジタル信号再生装置の要部
の構成を示す図である。
【図2】微分回路50の構成を示す図である。
【図3】識別回路60の構成を示す図である。
【図4】周期検出回路70の構成を示す図である。
【図5】識別回路80の構成を示す図である。
【図6】微分回路50の動作を説明するための図であ
る。
【図7】EPR4等化信号の生成を示す図である。
【図8】識別回路60の動作を説明するための図であ
る。
【図9】識別回路60の動作を説明するための図であ
る。
【図10】識別回路60の動作を説明するための図であ
る。
【図11】EEPR4等化信号の生成を示す図である。
【図12】識別回路80の動作を説明するための図であ
る。
【図13】識別回路80の動作を説明するための図であ
る。
【図14】識別回路80の動作を説明するための図であ
る。
【図15】最終評価値Dの算出動作を説明するための図
である。
【図16】積分検出方法を用いたディジタル信号再生装
置の要部の構成を示す図である。
【図17】ナイキスト等化信号Seqの周波数特性を示す
図である。
【図18】ナイキスト等化信号Seqのアイパターンを示
す図である。
【図19】積分検出方法を用いたディジタル信号再生装
置の動作を説明するための図である。
【図20】振幅検出方法を用いたディジタル信号再生装
置の要部の構成を示す図である。
【図21】信号S(1-D)の周波数特性を示す図である。
【図22】信号S(1-D)のアイパターンを示す図であ
る。
【図23】振幅検出方法を用いたディジタル信号再生装
置の動作を説明するための図である。
【符号の説明】
10・・・積分等化器、11・・・コンパレータ、12
・・・同期化回路、20・・・クロック発生回路、40
・・・A/D変換器、42,46・・・(1+D)フィ
ルタ、44・・・(1−D2)フィルタ、 50・・・
微分回路、60,80・・・識別回路、70・・・周期
検出回路、64・・・符号判定部、68,92,95・
・・信号選択部、73,76,89,93・・・ROM
テーブル部

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 ディジタル信号が記録された記録媒体を
    再生して得られる再生信号の仮識別を行い変化点の位相
    を所定の範囲に限定し、 得られた上記変化点の位相に基づき異なった等化基準に
    等化された信号を識別し、 この識別結果から着目する識別変化点の前後の変化点の
    位相を確定し、 より符号間干渉の増加するパーシャルレスポンス等化さ
    れた信号の取り得る波形パターンを限定し、 この波形パターンに基づいて2値化識別信号を得ること
    を特徴とするディジタル信号処理方法。
  2. 【請求項2】 ディジタル信号が記録された記録媒体を
    再生して得られる再生信号の仮識別を行い変化点の位相
    を所定の範囲に限定する第1の識別手段と、 上記再生信号を符号間干渉の増加する等化基準に等化す
    る第1の等化手段と、 上記第1の等化手段で得られた信号を上記第1の識別手
    段の識別結果に基づき上記第1の識別手段とは異なる等
    化基準に等化する第2の識別手段と、 上記第1の識別手段の識別結果に基づき上記第2の識別
    手段の識別結果の周期を検出する周期検出手段と、 上記第1の等化手段で得られた信号を符号間干渉の増加
    する等化基準に等化する第2の等化手段と、 上記第1の識別手段の識別結果と上記周期検出手段で限
    定された周期に基づいて波形パターンを限定し、この波
    形パターンと上記第2の等化手段で得られた信号に基づ
    いて2値化識別信号を得る第3の識別手段とを有するこ
    とを特徴とするディジタル信号再生装置。
  3. 【請求項3】 上記第3の識別手段では、波形パターン
    のオフセット分を補正して、上記第2の等化手段で得ら
    れた信号とに基づいて2値化識別信号を得ることを特徴
    とする請求項2記載のディジタル信号再生装置。
JP13018497A 1997-05-20 1997-05-20 ディジタル信号処理方法およびディジタル信号再生装置 Pending JPH10320919A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13018497A JPH10320919A (ja) 1997-05-20 1997-05-20 ディジタル信号処理方法およびディジタル信号再生装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13018497A JPH10320919A (ja) 1997-05-20 1997-05-20 ディジタル信号処理方法およびディジタル信号再生装置

Publications (1)

Publication Number Publication Date
JPH10320919A true JPH10320919A (ja) 1998-12-04

Family

ID=15028090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13018497A Pending JPH10320919A (ja) 1997-05-20 1997-05-20 ディジタル信号処理方法およびディジタル信号再生装置

Country Status (1)

Country Link
JP (1) JPH10320919A (ja)

Similar Documents

Publication Publication Date Title
US5265125A (en) Signal detection apparatus for detecting digital information from PCM signal
US6445662B1 (en) Reproducing apparatus
JP3366389B2 (ja) 伝送媒体からデジタル信号を入力する可変イコライザ手段を含む入力装置
US6836456B2 (en) Information reproducing apparatus
US6690635B2 (en) Reproducing apparatus
CN100435231C (zh) 自适应均衡电路和自适应均衡方法
US6876616B2 (en) Digital signal reproducing apparatus
JP3395734B2 (ja) 再生装置
US6654413B2 (en) Phase synchronization method for extended partial response, and phase synchronization circuit and read channel circuit using this method
WO2005027122A1 (ja) 位相誤差検出回路及び同期クロック抽出回路
JPH10320919A (ja) ディジタル信号処理方法およびディジタル信号再生装置
JP4078774B2 (ja) Pll回路およびこれを用いた記録情報再生装置
US5920533A (en) Clock signal extraction system for high density recording apparatus
JP3395716B2 (ja) ディジタル信号再生装置
JP3994987B2 (ja) 再生装置
JP3818032B2 (ja) 記録情報再生装置
JP4433437B2 (ja) 再生装置
JPH10320917A (ja) ディジタル信号処理方法およびディジタル信号再生装置
JP3818031B2 (ja) 記録情報再生装置
JP3428525B2 (ja) 記録情報再生装置
CN100456379C (zh) 射频信号数字部分响应非对称补偿
JP2002260346A (ja) 再生装置
JP2001006287A (ja) ディジタル信号再生装置
JP3119556B2 (ja) 等化識別装置及び等化識別方法
JP4063010B2 (ja) 再生装置