JPH1032162A - レジスト用反射防止膜及びこれを用いたレジストパターン形成方法 - Google Patents

Abstract

(57)【要約】 【課題】 フォトリソグラフィ技術による線幅０．３５
μｍ以下の微細加工において、線幅のばらつき等を著し
く低減し、加工精度を高めることができるレジスト用反
射防止膜を得る。 【解決手段】 レジスト用反射防止膜として、水素濃度
が２５％以下の非晶質カーボン膜を用いる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、フォトリソグラフ
ィでレジスト膜を選択的に露光しパターニングする際、
レジスト膜の下地層として用いるレジスト用反射防止膜
及びこれを用いたレジストパターン形成方法に関するも
のである。

【０００２】

【従来の技術】ＬＳＩ（大規模集積回路）において集積
度を向上させるためには、半導体素子の構成要素及び配
線等を微細化する必要がある。このような微細化を行う
ためには、フォトリソグラフィにおける加工線幅及び加
工精度を向上させ、分解能を高める必要がある。このよ
うな分解能の向上のためには、レジスト膜を露光する光
を短波長化する必要があり、例えば紫外線光のｇ線から
ｉ線（３６５ｎｍ）へと照射光の短波長化が検討されて
いる。さらには、ＫｒＦエキシマレーザー光（２４８ｎ
ｍ）、ＡｒＦエキシマレーザー光（１９３ｎｍ）を照射
光として用いることが検討されている。

【０００３】ところで、このようなフォトリソグラフィ
法によりパターニングするものとして薄膜トランジスタ
のゲート電極があるが、このゲート電極は、シリコン半
導体、タングステンシリサイド等の高融点金属シリサイ
ド、タングステン等の高融点金属などから形成される場
合が多い。これらの材料は、紫外線領域で高い反射率を
有するため、紫外光を用いて露光すると、ゲート電極と
なる薄膜の表面で紫外光が反射し、この反射光によって
もレジスト膜が感光する。このため、加工線幅に大きな
ばらつきを生じ、加工精度が低下するという問題があっ
た。

【０００４】図９は、このような反射光によるレジスト
膜の感光を説明するための断面図である。基板１の上に
は、素子分離用のシリコン酸化膜２が形成されており、
シリコン酸化膜２の間には、ゲート酸化膜３が形成され
ている。シリコン酸化膜２及びゲート酸化膜３の上に、
多結晶シリコン膜とタングステンシリサイド膜の積層構
造からなるゲート電極層４が形成されている。このゲー
ト電極層４の上にレジスト膜５が設けられている。

【０００５】レジスト膜５の上方にはパターニングマス
ク６が設けられており、パターニングマスク６の孔６ａ
を通り、例えばｉ線などの紫外光が照射され、レジスト
膜５が選択的に露光される。このとき、上述のようにゲ
ート電極層４は紫外光等を高い反射率で反射するので、
ゲート電極層４の表面で紫外光が反射し、紫外光が照射
されるべきでない領域５ａにも紫外光が照射され、この
結果ゲート線幅が細くなったり、線幅にばらつきが生じ
る。

【０００６】このような問題を解決する方法として、ゲ
ート電極層の上に反射防止膜を設け、露光の際の反射を
防止する方法が提案されている。このような反射防止膜
として、特開平６−３４２７４４号公報及び特開平６−
６９１２３号公報などでは、非晶質カーボン膜を用いる
ことが提案されている。

【０００７】

【発明が解決しようとする課題】上記公報においては、
非晶質カーボン膜をスパッタリング法により形成してい
るが、これらの方法で形成された非晶質カーボン膜は、
反射防止効果を有するものの、未だ不十分であった。レ
ジスト用反射防止膜として非晶質カーボン膜を用いるこ
とは検討されているが、どのような非晶質カーボン膜が
レジスト用反射膜として適したものであるかについて詳
細には知られていなかった。

【０００８】本発明の目的は、フォトリソグラフィ技術
による線幅０．３５μｍ以下の微細加工において線幅の
ばらつき等を著しく低減し、加工精度を高めることがで
きる非晶質カーボン膜からなるレジスト用反射防止膜及
びこれを用いたレジストパターン形成方法を提供するこ
とにある。

【０００９】

【課題を解決するための手段】本発明のレジスト用反射
防止膜は、水素濃度が２５％以下の非晶質カーボンから
構成されることを特徴としている。本発明において、水
素濃度は好ましくは２３％以下であり、さらに好ましく
は２１％以下である。水素濃度をこのような範囲内とす
ることにより、レジストパターン形成における線幅のば
らつき等を著しく低減し加工精度を高めることができ
る。

【００１０】本発明において、水素濃度の％は、原子％
を示しており、例えば２次イオン質量分析（ＳＩＭＳ）
により測定することができる。本発明において、ｉ線を
用いて露光する場合には、非晶質カーボン膜の膜厚は５
０〜７５ｎｍの範囲内であることが好ましい。このよう
な膜厚の範囲内とすることにより、より加工精度の高い
レジストパターンを形成することができる。

【００１１】本発明のレジストパターン形成方法は、基
板上方に設けられた薄膜をパターニングするため該薄膜
の上方に設けたレジスト膜の一部の領域を露光してレジ
ストパターンを形成する方法であり、薄膜の上に上記本
発明のレジスト用反射膜を形成する工程と、レジスト用
反射膜の上にレジスト膜を形成する工程と、レジスト膜
の一部の領域を露光する工程とを備えている。

【００１２】上記レジスト用反射防止膜となる非晶質カ
ーボン膜は、例えばプラズマＣＶＤ法により形成するこ
とができ、基板に負の自己バイアス電圧が生じるように
基板または基板ホルダーに高周波電圧を印加しながら形
成することにより上記水素濃度範囲の非晶質カーボン膜
を形成することができる。プラズマＣＶＤ法としては、
特にＥＣＲプラズマＣＶＤ法が好ましい。自己バイアス
電圧としては、約−５０Ｖ以下であることが好ましく、
さらに好ましくは約−８０Ｖ以下である。一般に、基板
に発生する自己バイアスが低いほど、水素濃度の低い非
晶質カーボン膜を形成することができる。

【００１３】また、本発明において、非晶質カーボン膜
の水素濃度は、膜厚方向において、所定の範囲の水素濃
度であればよく、例えば膜厚方向に水素濃度分布が変化
していてもよい。従って、膜厚方向に水素濃度の傾斜構
造が存在していてもよい。なお、このような場合、水素
濃度が低い方が反射防止の効果が高いので、水素濃度は
基板側よりもレジスト膜側で低いことが好ましい。

【００１４】本発明のレジスト用反射防止膜は、ｉ線な
どの短波長の光の反射を防止し、例えば線幅０．３５μ
ｍ以下の微細加工における線幅のばらつき及び線幅の細
り等を著しく低減し、フォトリソグラフィ技術における
加工精度を著しく高めることができる。

【００１５】

【発明の実施の形態】図２〜図４は、本発明のレジスト
パターン形成方法に従う一実施例を説明するための断面
図であり、ＭＯＳＦＥＴのゲート電極をパターニングす
るパターン形成方法を示している。図２（ａ）に示すよ
うに、シリコン基板１１の上に、素子分離用のシリコン
酸化膜１２が形成されている。シリコン酸化膜１２は、
選択酸化法により特定の領域にのみ形成されており、膜
厚が４００ｎｍとなるように形成されている。

【００１６】次に、トランジスタが形成される活性領域
に、ゲート酸化膜１３が形成されている。ゲート酸化膜
１３は８００℃のドライ酸化法により、厚み７ｎｍとな
るように形成されている。シリコン酸化膜２及びゲート
酸化膜３の上には、膜厚１００ｎｍの多結晶シリコン膜
１４ａと、膜厚１００ｎｍのタングステンシリサイド膜
１４ｂが、減圧ＣＶＤ法により形成されている。この多
結晶シリコン膜１４ａとタングステンシリサイド膜１４
ｂの複合膜から、ゲート電極層が形成される。

【００１７】次に、タングステンシリサイド膜１４ｂの
上に、シリコン酸化膜１５を膜厚１５０ｎｍとなるよう
に減圧ＣＶＤ法により形成する。このシリコン酸化膜１
５は、その下層のゲート電極層をドライエッチングによ
り加工する際、パターニングマスクとなる。

【００１８】次に、反射防止膜となる非晶質カーボン膜
１６を、シリコン酸化膜１５の上に形成する。本実施例
においては、非晶質カーボン膜１６を、後述するＥＣＲ
プラズマＣＶＤ法により形成している。また、ＥＣＲプ
ラズマＣＶＤ法で形成する際、基板に発生する自己バイ
アスを０Ｖから−１５０Ｖの範囲で変化させ、また膜厚
を０ｎｍから１００ｎｍの範囲で変化させて形成させて
いる。

【００１９】次に、非晶質カーボン膜１６の上に、ネガ
レジスト膜１７を厚さ１０００ｎｍとなるように塗布
し、レジスト膜１７を形成する。次に、図２（ｂ）に示
すように、レジスト膜１７の上方にマスク１８を配置
し、ｉ線露光装置を用いて、ｉ線をレジスト膜１７に照
射し露光する。マスク１８の孔１８ａを通り、ｉ線がレ
ジスト膜１７に選択的に照射される。これによりレジス
ト膜１７の非露光領域１７ａとそれ以外の露光領域が形
成される。

【００２０】次に、図３（ｃ）に示すように、レジスト
膜の非露光領域１７ａのみを残すように、他の領域のレ
ジスト膜を除去する。次に、レジスト膜の非露光領域１
７ａをマスクとして、ドライエッチング法により、非晶
質カーボン膜１６、シリコン酸化膜１５、ゲート電極層
である多結晶シリコン膜１４ａとタングステンシリサイ
ド膜１４ｂを順次エッチング加工する。これにより、図
３（ｄ）に示すように、レジスト膜の非露光領域１７ａ
に対応する領域以外の部分が除去される。これによりゲ
ート酸化膜１３の上にゲート電極層１４ｃ、シリコン酸
化膜１５ａ、非晶質カーボン膜１６ａ、レジスト膜１７
ａがパターニングされる。次に、酸素プラズマ雰囲気に
さらすことにより、レジスト膜１７ａ及び非晶質カーボ
ン膜１６ａを除去し、図４（ｅ）に示すように、チャネ
ル領域の上にゲート電極１４ｃが形成された状態とな
る。

【００２１】図５は、上記実施例において非晶質カーボ
ン膜を形成するために用いるＥＣＲプラズマＣＶＤ装置
の一例を示す概略断面図である。以下、このＥＣＲプラ
ズマ装置について説明する。

【００２２】図５を参照して、真空チャンバ１０８の内
部には、プラズマ発生室１０４と、基板１１３が設置さ
れる反応室が設けられている。プラズマ発生室１０４に
は、導波管１０２の一端が取り付けられており、導波管
１０２の他端には、マイクロ波供給手段１０１が設けら
れている。マイクロ波供給手段１０１で発生したマイク
ロ波は、導波管１０２及びマイクロ波導入窓１０３を通
って、プラズマ発生室１０４に導かれる。プラズマ発生
室１０４には、プラズマ発生室１０４内にアルゴン（Ａ
ｒ）ガス等の放電ガスを導入させるための放電ガス導入
管１０５が設けられている。また、プラズマ発生室１０
４の周囲には、プラズマを反応室に導くためのプラズマ
磁界発生装置１０６が設けられている。

【００２３】真空チャンバ１０８内の反応室には、ドラ
ム状の基板ホルダー１１２が、図５の紙面に垂直な回転
軸のまわりを回転自在となるように設置されており、該
基板ホルダー１１２には、図示省略するモーターが連結
されている。基板ホルダー１１２の外周面には、複数
（本実施例では２４個）の基板１１３が等しい間隔で装
着されている。基板ホルダー１１２には、高周波電源１
１０が接続されている。

【００２４】基板ホルダー１１２の周囲には、金属製の
筒状のシールドカバー１１４が基板ホルダー１１２から
約５ｍｍの距離隔てて設けられている。このシールドカ
バー１１４は、接地電極に接続されている。このシール
ドカバー１１４は、被膜を形成するときに、基板ホルダ
ー１１２に印加される高周波（ＲＦ）電圧によって被膜
形成箇所以外の基板ホルダー１１２と真空チャンバ１０
８との間の放電が発生するのを防止するために設けられ
ている。

【００２５】シールドカバー１１４には、開口部１１５
が形成されている。この開口部１１５を通って、プラズ
マ発生室１０４から引き出されたプラズマが、基板ホル
ダー１１２に装着された基板１１３に放射されるように
なっている。真空チャンバ１０８内には、反応ガス導入
管１１６が設けられている。この反応ガス導入管１１６
の先端は、開口部１１５の上方に位置する。

【００２６】図６は、この反応ガス導入管１１６の先端
部分近傍を示す平面図である。図６を参照して、反応ガ
ス導入管１１６は、外部から真空チャンバ内にＣＨ₄ ガ
スを導入するガス導入部１１６ａと、このガス導入部１
１６ａに対し垂直方向に接続されたガス放出部１１６ｂ
とから構成されている。ガス放出部１１６ｂは、基板ホ
ルダー１１２の回転方向Ａに対して垂直方向に配置さ
れ、かつ開口部１１５の上方の回転方向の上流側に位置
するように設けられている。ガス放出部１１６ｂには、
下方に向けて約４５度の方向に複数の孔１１７が形成さ
れている。本実施例では、８個の孔１１７が形成されて
いる。孔１１７の間隔は、中央から両側に向かうに従い
徐々に狭くなるように形成されている。このような間隔
で孔１１７を形成することにより、ガス導入部１１６ａ
から導入されたＣＨ₄ ガスがそれぞれ孔１１７からほぼ
均等に放出される。

【００２７】上記のＥＣＲプラズマＣＶＤ装置を用い
て、図２に示す非晶質カーボン膜１６を以下のようにし
て形成する。まず、真空チャンバ１０８内を１０^-5〜１
０^-7Ｔｏｒｒに排気して、基板ホルダー１１２を約１０
ｒｐｍの速度で回転させる。次に、放電ガス導入管１０
５からＡｒガスを５．７×１０^-4Ｔｏｒｒで供給すると
ともに、マイクロ波供給手段１０１から２．４５ＧＨ
ｚ、１００Ｗのマイクロ波を供給して、プラズマ発生室
１０４内に形成されたＡｒプラズマを基板１１３の表面
に放射する。これと同時に、反応ガス管１１６からＣＨ
₄ ガスを１．３×１０^-3Ｔｏｒｒで供給しながら、高周
波電源１１０から１３．５６ＭＨｚのＲＦ電力を基板ホ
ルダー１１２に印加する。

【００２８】基板ホルダー１１２に印加させるＲＦ電力
を、基板に発生する自己バイアス電圧（基板バイアス電
圧）が−５０Ｖ、−１００Ｖ、−１５０Ｖとなるように
変化させて非晶質カーボン膜を形成する。また、比較と
して、基板ホルダー１１２にＲＦ電力を印加せずに、す
なわち基板バイアス電圧が０Ｖとなるようにして非晶質
カーボン膜を形成する。非晶質カーボン膜の膜厚は６０
ｎｍとなるように形成する。

【００２９】図７は、以上のようにして、基板バイアス
電圧を０Ｖ、−５０Ｖ、−１００Ｖ、−１５０Ｖとして
形成した場合の非晶質カーボン膜中の水素濃度を示す図
である。ここで、水素濃度はＳＩＭＳにより測定してい
る。図７に示すように、基板バイアスが０Ｖの場合に
は、膜中の水素濃度は３０％である。基板バイアス電圧
を−５０Ｖ、−１００Ｖ、−１５０Ｖとすると、膜中の
水素濃度はそれぞれ２３％、２０％、１５％となってい
る。従って、ＥＣＲプラズマＣＶＤ装置において、基板
バイアス電圧を変化させることにより、非晶質カーボン
膜中の水素濃度をコントロールすることができる。本実
施例の条件では、基板バイアス電圧を約−５０Ｖ以下に
することにより、水素濃度が２５％以下の非晶質カーボ
ン膜を形成できることがわかる。

【００３０】図８は、基板バイアス電圧−５０Ｖ、−１
００Ｖ、−１５０Ｖのそれぞれの条件で、非晶質カーボ
ン膜の膜厚を０〜１００ｎｍに変化させて形成させたと
きの、ゲート線幅（ゲート長）のばらつきを示す図であ
る。すなわち、図４（ｅ）に示すゲート電極１４ｃの幅
αのばらつきを示している。なお、ゲート線幅は０．３
５μｍとしている。図８から明らかなように、基板バイ
アス電圧が低いほどゲート線幅のばらつきが小さくなっ
ている。また、非晶質カーボン膜の膜厚が６０ｎｍのと
きに最も小さなばらつきとなっている。従って、非晶質
カーボン膜の膜厚５０〜７５ｎｍの範囲で相対的に小さ
なばらつきとなることがわかる。なお、反射防止膜を用
いずに、ゲート電極層の上に直接レジスト膜を設けた場
合、ゲート線幅０．３５μｍに対し、ゲート線幅のばら
つきは０．１０μｍである。従って、ゲート線幅のばら
つきは２８．５％となる。

【００３１】図１は、非晶質カーボン膜中の水素濃度と
ゲート線幅のばらつきとの関係を示す図である。なお、
ここでは非晶質カーボン膜の膜厚を６０ｎｍとしてい
る。図１から明らかなように、水素濃度が低くなるにつ
れて、ゲート線幅のばらつきが低下しており、水素濃度
が２５％以下になると急激にゲート線幅のばらつきが小
さくなることがわかる。従って、水素濃度を２５％以下
とすることにより、反射防止効果に優れた非晶質カーボ
ン膜とすることができる。

【００３２】上記のようにして基板バイアス電圧を−５
０Ｖ、−１００Ｖ、−１５０Ｖと変化させて形成した非
晶質カーボン膜（膜厚６０ｎｍ）のｉ線（波長３６５ｎ
ｍ）に対する複素屈折率の実数部（屈折率）ｎ、及び虚
数部（消衰係数）ｋを、表１に示す。

【００３３】

【表１】

【００３４】表１に示す屈折率ｎ及び消衰係数ｋから
も、本実施例の非晶質カーボン膜がｉ線に対し優れた反
射防止効果を示すことがわかる。上記実施例では、波長
が３６５ｎｍのｉ線を用いて露光し、レジストパターン
を形成しているが、本発明のレジスト用反射防止膜は、
３６５ｎｍ以下の短波長領域においても光吸収効果を得
ることができるものである。従って、波長が２４８ｎｍ
のＫｒＦエキシマレーザー、波長が１９３ｎｍのＡｒＦ
エキシマレーザーを用いてレジストパターンを形成する
場合においても、上記実施例と同様、線幅のばらつき等
を低減することができる。

【００３５】また、上記実施例では、ゲート電極がタン
グステンシリサイド膜と多結晶シリコン膜の積層膜から
構成された例を示したが、本発明はこれに限定されるも
のではなく、例えば電極材料が多結晶シリコン膜の単一
層で形成された場合や、タングステン及びチタンシリサ
イドなど他の電極材料が用いられた場合にも同様の効果
を得ることができるものである。

【００３６】また、上記実施例では、ゲート電極層と反
射防止膜との間にシリコン酸化膜を形成する例を示した
が、本発明はこれに限定されるものではなく、ゲート電
極層と反射防止膜の間にシリコン酸化膜を形成しない場
合にも適用することができ、同様の効果を得ることがで
きる。

【００３７】

【発明の効果】本発明のレジスト用反射防止膜を用いる
ことにより、例えばｉ線、ＫｒＦエキシマレーザー、Ａ
ｒＦエキシマレーザーなどの短波長の光を用いた、線幅
０．３５μｍ以下の微細加工において、線幅のばらつき
等を著しく低減し、加工精度の高いレジストパターンを
形成することができる。

【図面の簡単な説明】

【図１】非晶質カーボン膜中の水素濃度とゲート線幅ば
らつきとの関係を示す図。

【図２】本発明に従う実施例のレジスト用反射膜を用い
てレジストパターンを形成しゲート電極をパターニング
する工程を示す断面図。

【図３】本発明に従う実施例のレジスト用反射膜を用い
てレジストパターンを形成しゲート電極をパターニング
する工程を示す断面図。

【図４】本発明に従う実施例のレジスト用反射膜を用い
てレジストパターンを形成しゲート電極をパターニング
する工程を示す断面図。

【図５】ＥＣＲプラズマＣＶＤ装置を示す概略構成図。

【図６】図５に示すＥＣＲプラズマＣＶＤ装置の開口部
近傍を示す平面図。

【図７】基板に発生する自己バイアス電圧（基板バイア
ス電圧）と非晶質カーボン膜中の水素濃度との関係を示
す図。

【図８】非晶質カーボン膜の膜厚及び基板バイアス電圧
とゲート線幅のばらつきとの関係を示す図。

【図９】レジストパターン形成の際の反射光によるパタ
ーン形状の異常を説明するための断面図。

【符号の説明】

１１…基板 １２…シリコン酸化膜 １３…ゲート酸化膜 １４ａ…多結晶シリコン膜 １４ｂ…タングステンシリサイド膜 １４ｃ…ゲート電極 １５…シリコン酸化膜 １６…非晶質カーボン膜（反射防止膜） １７…レジスト膜 １８…マスク

───────────────────────────────────────────────────── フロントページの続き (72)発明者 秋月 誠 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 植田 慶一 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内

Claims (7)

【特許請求の範囲】
1. 【請求項１】 水素濃度が２５％以下の非晶質カーボン
   膜から構成されたことを特徴とするレジスト用反射防止
   膜。
2. 【請求項２】 前記非晶質カーボン膜の膜厚が５０〜７
   ５ｎｍの範囲内である請求項１に記載のレジスト用反射
   防止膜。
3. 【請求項３】 前記レジスト用反射防止膜がｉ線を用い
   てレジストをパターニングするときに用いられる反射防
   止膜である請求項１または２に記載のレジスト用反射防
   止膜。
4. 【請求項４】 基板上方に設けられた薄膜をパターニン
   グするため該薄膜の上方に設けたレジスト膜の一部の領
   域を露光してレジストパターンを形成する方法であっ
   て、 前記薄膜上に請求項１〜３のいずれか１項に記載のレジ
   スト用反射防止膜を形成する工程と、 前記レジスト用反射防止膜の上に前記レジスト膜を形成
   する工程と、 前記レジスト膜の一部の領域を露光する工程とを備える
   レジストパターン形成方法。
5. 【請求項５】 前記レジスト用反射防止膜となる非晶質
   カーボン膜をプラズマＣＶＤ法により前記基板に負の自
   己バイアス電圧が生じるように高周波電圧を印加しなが
   ら形成する請求項４に記載のレジストパターン形成方
   法。
6. 【請求項６】 前記プラズマＣＶＤ法がＥＣＲプラズマ
   ＣＶＤ法である請求項５に記載のレジストパターン形成
   方法。
7. 【請求項７】 前記自己バイアス電圧が約−５０Ｖ以下
   である請求項５または６に記載のレジストパターン形成
   方法。