JPS6352445A

JPS6352445A - 半導体装置

Info

Publication number: JPS6352445A
Application number: JP61195351A
Authority: JP
Inventors: Tamotsu Tanaka; 扶田中; Toshihiko Sato; 俊彦佐藤; Ken Okuya; 謙奥谷
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1986-08-22
Filing date: 1986-08-22
Publication date: 1988-03-05

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は半導体装置、特にその電碩構造ンこ関し、特に
、当該素子のバンプ電色の放熱特性を向上させる技術に
関する。

〔従来の技術〕

半導体素子（半導体ペレット）の′な極構造の一例に、
例えば、アルミニウム（Ａｎよりなる内部電極配線上部
に、例えばＳ　ｉｏ２膜よりなるデバイス表面保護膜を
被覆し、次いで、電唖部の当該保護膜をホトレジスト技
術で除去して、電極用窓をあけ、該窓から露出した内部
電極配線部分をポンディングパッドとして、該パッド上
に、Ｃｒ−Ｃｕ−Ａｕよりなる多／９金属層により構成
された電極下地層を形成し、該下地層を介して５ｂ−ｐ
ｂを用いて半球状の突起１！極（バンプ）を形成したも
のがある。

従来の電極構造は、表面保護膜を部分的に除去して、そ
こに、ポンディングパッドを形成しているので、被数形
成された各パッド間洗あっては当該保腹膜は分離されて
おり、また、これら各パッド上にそれぞれ電極下地層を
介してバンプを形成するので、そのパッド上に、当該電
極下地層を構成する金属膜を例えば蒸着により積層する
に、そのバンプを形成する部分のみを残して他はエツチ
ング除去しである。

かかる電極構造を有する半導体素子を、いわゆるＣＣＢ
　（コンドロールド・コラップスφポンディング）方式
により接合したものの一例として、本出願人に係る発明
者らの提案になる５ｉｏｎＳｉ方式によるマルチチップ
モジュールがある。このマルチチップモジュール構造の
一例は、シリコン単結晶基板から成り、論理回路やメモ
リ回路機能が形成された半導体素子（チップ）を、複数
、シリコン単結晶半導体製ウェハに所定の配線を施した
配線基板に、上記ＣＣＢ接続により接合し、当該配線基
板（マザーチップ）の上記チップ（子チップ）の接合さ
れた反対面を、パッケージベースに接合し、当該マザー
チップと外部接続端子（リードフレーム）とをボンディ
ングワイヤによりワイヤボンディングしてなる主要構造
を有するものがある。

なお、上記した電極構造（フリップチップによる電極構
造）について述べた文献の例としては、１９８０年１月
１５日（株）工業調査会発行ｒＩＣ化実装技術」ｐ８１
があげられる。

また、上記マルチチップモジュールについて述べた特許
の例として、特願昭６０−２６１１４８号があげられる
。

〔発明が解決しようとする問題点〕

上記のごときマルチチップモジー−ルにあっては、複数
の論理回路（ロジック回路）素子やメモリ回路素子を搭
載しており、その放熱性が問題となり、特Ｋ、ロジック
回路素子の高速化に伴ない、熱抵抗を低減させる必要が
ある。

前記突起電極（バンプ）は、複数、チップ表面に形成さ
れるが、上記放熱性を考慮して、信号用。

電源用バンプのほかに放熱を目的とした放熱用ダミーバ
ンプが設けられているが、従来の電極構造にあっては当
該放熱用ダミーバンプも信号、１！源用バンプと同一構
造に作られている。しかし、本発明者の検討によれば、
当該放熱用ダミーバンプの電極下地層にあっては、信号
、を源用バンプのごとく電気的に分離する必要がないと
いう条件を利用する余地がある。

本発明は、ＣＣＢ接続による放熱特性の良い電極構造を
提供することを目的とする。

不発明は、また、上記のごとき電極によるマルチチップ
モジュールの放熱特性を向上させる技術を提供すること
を目的とする。

本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。

〔問題点を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。

放熱用ダミーバンブが設けられた領域において、電極下
地層の最内層を、エツチングにより分離せずにそのまま
全面に布設するようにした。

一方、当該領域において、表面保獲膜を形成せずに、上
記のごとく全面に布設された最内層と内部電極配線とを
直接接合される構造とした。

〔作用〕

これにより、最内層（金属層）の面積が拡大し、それだ
け伝熱面積が増大し、放熱性が良好になった。

また、熱抵抗の大きかったデバイス表面保獲膜を取り去
ったので、最内層金属と内部電極配線金属との間の熱伝
導となり、熱抵抗を低減することに成功した。

〔実施例〕

次に、本発明を、図面に示す実施例に基づいて説明する
。

本発明による電極構造を適用した半導体装置の一例構成
断面図を第５図に示す。第５図にて、１はマザーチップ
、２は子チップである。

マザーチップ１には、子チップ２が複数接合されている
。子チップ２は、例えばシリコン単結晶基板から成り、
周知の技術によってこのチップ内には多数の回路素子が
形成され、１つの回路機能が与えられている。回路素子
の具体例は、例えばＭＯＳ）ランジスタから成り、これ
らの回路素子によって、例えば論理回路およびメモリの
回路機能が形成されている。

マザーチップｌは同様の構成よりなるウェハに配線を施
したものである。

第３図に、マザーチップ１に子チップ２を接合して成る
様子の一例を斜視図にて示しである。

マザーチップ１の中央には論理回路機能を有する子チッ
プ２人が、その外側にはメモリ回路機能を有する子チッ
プ２Ｂがそれぞれ配設されている。

子チップ２人表面には第４図に示すように多数のバンプ
３が形成されており、その中央に放熱用ダミーバンプ３
Ａが、その外側に信号、１！源用パンダ３Ｂがそれぞれ
形成されている。

第１図は本発明の実施例を示す要部断面図で、上記した
第４図に示す放熱用ダミーバンプ３Ａが設げられた領域
における本発明電極構造の一実施例を示す。

第１図に示すように、内部電極配線４上に、デバイス表
面保護膜５を被覆する。

内部電極配線４は、例えばＡＪ膜により形成されている
。この内部電極配線の形成は、周知の技術により行なう
ことができ、例えば拡散済みウエノ・全面に蒸着法ある
いはスパッタ法により′ｒ１ｉ極配線用金属膜を付着し
、これを選択的に除去して内部配線パターンを形成する
エツチング法により行なうことができる。

デバイス表面保護膜５は、例えばＳ　ｉｏｓ膜やガラス
膜やＳｉ３Ｎ４膜などの絶縁膜により構成され、電極部
を構成する部分にホトレジスト技術などにより電体用窓
をあける。

次いで、下層（最内層）６がＣｒ層で、中間層７がＣｕ
層で、上層８がＡｕ層より成る電極下地層９を形成する
。

その際に、従来では、それぞれの電極用窓において分離
して電価下地層を形成するのであるが、本発明では、第
１図に示すように、最内もの０１層６を連設し、内部電
極配線４およびデバイス表面保藤膜５上に全面に布設す
るようにする。これは、Ｃｒ層のエツチングを省略する
ことにより可能である。

Ａｕ層８上には、半球状の５ｂ−ｐｂによるバンプ３Ａ
を形成する。

本発明では、最内層の０１層６が連なっており、当該バ
ンプ３Ａが形成される電極下地層９がデバイス表面保護
膜５により分離されていないので、各バンプ３Ａは電気
的に分離されていないが、前述のごとく、放熱用ダミー
バンプでは電気的な分離を必要としない。

第２図は、本発明の他の実施例を示す要部断面図で、こ
の実施例では放熱用ダミーバンプ３Ａが設げられた領域
におけるデバイス表面保護膜を取去っている。

電極下地層９を構成する最内層６を第１図に示す実施例
と同様に電極下地層９間疋おいて分離せず連設している
。

第２図にて、第１図と共通する符号を示すので、その説
明を省略するが、第２図にて、】０はＡＡ内部［罹配線
４と同様の内部配線で、この実施例は多２に構成された
内部’！１：　（Ｎ配線を示す。また、第２図にて、１
１は絶縁膜で例えば酸化膜により構成され、さらに、第
２図にて、１２はデバイスを示す。

このようにして、子テップ２やマザーチップ１で例示さ
れる半導体素子に、上記のごとき電極構造を構成し、こ
れらを、例えばバンダーリフロー法により接合する。

子チップ２を接合したマザーチップ１の裏面を、第５図
に示すように、パッケージペース１３に接合する。

パッケージペース１３は、例えばＳｉＣ基板により構成
される。

マサ−チップ１とリードフレーム１４とをボンディング
ワイヤ１５により、ワイヤボンディングする。

リードフレーム１４は、例えばＮｉ−Ｆｅ系合金などの
金属により構成される。

ボンディングワイヤ１５は、例えばＡ、ｅ線により構成
される。

リードフレーム１４は、パッケージペース１４と、該ペ
ース１３上に接合材料１６により立設されたポツティン
グ枠体１７との間に挾持されている。

当該枠体１７により区画された領域内忙シリコーンゲル
１８をボッティングする。

本発明に使用されるシリコーン（系）ゲル１８としては
、従来エレクトロニクスあるいはオプティカルファイバ
ー用シリコーンコーディング剤として市販されていたも
のを使用でき、例えばシリコーンゲルはＩＣメモリのソ
フトエラ一対策用として用いられていた。

本発明はこれを封止材料として使用せんとするものであ
る。

ゲルは、その加熱硬化前はリキッド状態であり、１液タ
イプ、２液タイプがあり、例えば主剤と硬化剤とからな
る２液タイプの場合、これらを混合すると反応硬化（架
橋反応）し、硬化物を得る。

硬化システムとしては次の反応式で示す様に、縮合型、
付加型、紫外線硬化型がある。

縮合型Ｃａｔ：５ｎ−Ｔｉ系触媒Ｒ：例えばアルキル基（以下同じ）付加型 −Ｓ　ｉ　− 紫外線硬化型）　　　　　　　　　　ｌ５ｉ−ＣＨ−ＣＨｔ＋ＣＨｓ　　Ｓｉ　　＋−・ＯＲ硬
化物を得るＫ、加熱（ベーク）するとゴム化が進む。

本発明に使用されるシリコーン系ゲルはシリコーンゴム
やシリコーンオイルと異なり架橋密度の低いものである
。

例えば架橋密度の大小からみるとゴムが架橋密度が一番
犬で、その下がゲル、さらに、その下がオイルというこ
とになる。

架橋密度は一般に針入度計を用いて測定され、針入度計
についてはＪ　Ｉ　ＳＫ２８０８に規定され、それに使
用される針についてはＡ　Ｓ　Ｔ　Ｍ　Ｄ　１３２１に
規格がある。

針入度からみて、一般に、ゲルは４０〜２００ｎの範囲
、オイルは４０ｍ以下であり、ゲルの硬化反応の促進に
よりゴム化が起こり、ゴムと称されているものは一般に
針入度２００＋ｘ以上である。

本発明に使用されろシリコーン系ゲルには前記の如く、
市販のものが使用され、例えば信越化学工業社製ＫＪＲ
９０１０，Ｘ−３５−１００，東しシリコーン社製ＪＣ
Ｒ６１１０などが使用できろ。

上記Ｘ−３５−１００（Ａ（主剤）、Ｂ（硬化剤）２液
タイプ、針入度１００〕の硬化反応機構は白金付加型で
、２液低温高温用ゲルで一７５〜２５０Ｃの温度範囲で
使用できる。

枠体１７にキャップ２０を取付けする。

枠体１７は、例えばムライト材より成る。

キャップ１９は、例えばセラミックより成る。

パッケージベース１３には放熱フィン２０を取付けする
。

本発明によれば電極下地層９の最内層のＣｒ層６を全面
に布設するようにしたので、最内層のＣｒ層６０面積が
拡大し、それだけ、伝熱面積が増大し、放熱性が良好に
なった。すなわち、デバイス１３からの熱は内部電極配
線４を経て、当該Ｃｒ層６に伝わり、該Ｃｒ　、％　６
で横方向へ熱を放散し易くなる。従来、各放熱用ダミ−
バンプ３Ａ間は熱伝導性の悪いデバイス表面保護膜５が
介在していたが、該膜Ｓ上にもＣｒ層６が積）されてい
るので、このデバイス表面保６、膜５からも熱が伝わる
ことができる。

第２図に示す実施例では、この熱抵抗の大なるデバイス
表面保護膜５が存在しないので、金属Ｃ「層６とへ２金
属内部電甑配線４との間の熱伝導となり、熱抵抗をより
一層低減することができた。

特に、本発明を高速化されたロジック回路素子２人に適
用すると有効である。

以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。

例えば上記実施例では電極下地層を三層構造で構成した
例を示したが、二層以上の多層金属層であれば他の態様
でもよい。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体素子の１砺形
成技術について説明したがそれに限定されるものではな
く、各Ｓｔｔ子部品、装置におけるｔ極形成技術などに
適用できる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとうりであ
る。

本発明によれば放熱特性に優れた１閥構造を提供するこ
とができた。

【図面の簡単な説明】

第１図は本発明の実施例を示す要部断面図、第２図は本
発明の他の実施例を示す要部断面図、第３図は本発明の
実施例を示す要部斜視図、第４図は本発明の詳細な説明
する説明図、第５図は本発明の実施例を示す半導体装置
の碑成断面図である。１・・・マザーチップ、２・・・子チップ、３・・・バ
ンプ（突起電極）、３Ａ・・・放熱用ダミーバンプ、３
Ｂ・・・信号、電源用バンプ、４・・・内部電極配線、
５・・・デバイス表面保獲膜、６・・・最内層、７・・
・中間層、８・・・上層、９・・・１枢下地層、１０・
・・内ｓ’ｉ色配線、１１・・・絶縁膜、１２・・・デ
バイス、１３・・・パッケージペース、１４・・・リー
ドフレーム、１５・・・ポンティングワイヤ、１６・・
・接合材料、１７・・・ボッティング枠体、１８・・・
シリコーンゲル、１９・・・かヤノプ、２０・・・放熱
フィン。代理人　弁理士　　小　川　勝　男　−′・−１、第　
　３　　図

Claims

【特許請求の範囲】１、内部電極配線上に多層金属層よりなる電極下地層を
介して複数の突設した突起電極中放熱用ダミー突起電極
間において、前記電極下地層の最内層金属層を、分離せ
ずに連設して成ることを特徴とする半導体装置。２、最内層金属層が、内部電極配線のパッド部および当
該内部電極上に形成され、かつ、各放熱用ダミー突起電
極を分離している表面保護膜の上部に全面に形成されて
成る特許請求の範囲第１項記載の半導体装置。３、最内層金属層が、各放熱用ダミー突起電極間を分離
している表面保護膜を取除いた内部電極配線上に形成さ
れて成る特許請求の範囲第１項記載の半導体装置。