JPH10321721A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH10321721A JPH10321721A JP13071697A JP13071697A JPH10321721A JP H10321721 A JPH10321721 A JP H10321721A JP 13071697 A JP13071697 A JP 13071697A JP 13071697 A JP13071697 A JP 13071697A JP H10321721 A JPH10321721 A JP H10321721A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- contact hole
- wiring
- semiconductor device
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 配線層間を接続するメタルプラグのコンタク
ト接触面積を十分確保して接触抵抗の増大を防止し、さ
らにプラグロスをなくして配線層の平坦化を図った半導
体装置を提供する。 【解決手段】 第１配線層１上に層間絶縁膜２を介して
第２配線層３を有し、これらの第１および第２配線層間
に形成したコンタクトホール５内に充填した金属材料か
らなるメタルプラグ７により前記第１および第２配線層
同士を電気的に接続する多層配線構造を備えた半導体装
置において、前記コンタクトホール５を第２配線層３の
上面まで形成し、メタルプラグ７側面と第２配線層３と
を電気的に接続させた。
ト接触面積を十分確保して接触抵抗の増大を防止し、さ
らにプラグロスをなくして配線層の平坦化を図った半導
体装置を提供する。 【解決手段】 第１配線層１上に層間絶縁膜２を介して
第２配線層３を有し、これらの第１および第２配線層間
に形成したコンタクトホール５内に充填した金属材料か
らなるメタルプラグ７により前記第１および第２配線層
同士を電気的に接続する多層配線構造を備えた半導体装
置において、前記コンタクトホール５を第２配線層３の
上面まで形成し、メタルプラグ７側面と第２配線層３と
を電気的に接続させた。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に関する。より詳しくは、多層配線構造の半
導体装置における配線層間の電気的接続のためのコンタ
クトホールに関するものである。
の製造方法に関する。より詳しくは、多層配線構造の半
導体装置における配線層間の電気的接続のためのコンタ
クトホールに関するものである。
【０００２】
【従来の技術】半導体デバイスの高集積化に伴って配線
技術は益々微細化および多層化の方向に進み、半導体集
積回路の製造プロセスにおける多層配線技術の占める重
要性はますます大きくなっている。例えば、トランジス
ターのサイズが縮小されると、トランジスターに接続さ
れる第１配線幅も縮小され、同時に配線間ピッチは狭く
なる。さらに第１配線に接続される第２配線も縮小され
た狭い配線幅でなおかつ狭い配線ピッチの第１配線に合
せるように、高度の配線パターン合せ技術を用いて製造
しなければならない。このように半導体装置の製造工程
はますます厳しい装置管理およびプロセス管理が必要に
なっている。
技術は益々微細化および多層化の方向に進み、半導体集
積回路の製造プロセスにおける多層配線技術の占める重
要性はますます大きくなっている。例えば、トランジス
ターのサイズが縮小されると、トランジスターに接続さ
れる第１配線幅も縮小され、同時に配線間ピッチは狭く
なる。さらに第１配線に接続される第２配線も縮小され
た狭い配線幅でなおかつ狭い配線ピッチの第１配線に合
せるように、高度の配線パターン合せ技術を用いて製造
しなければならない。このように半導体装置の製造工程
はますます厳しい装置管理およびプロセス管理が必要に
なっている。
【０００３】図１１は従来の半導体装置の製造プロセス
を順番に示す要部断面図であり、図１２はそのフローチ
ャートである。
を順番に示す要部断面図であり、図１２はそのフローチ
ャートである。
【０００４】図１１（Ａ）のように、素子分離領域やト
ランジスター（図示しない）が形成された半導体ウェー
ハ１００上に第１配線パターン１０１が形成される。こ
の第１配線パターン１０１上に酸化膜からなる層間絶縁
膜１０２が形成され平坦化処理される（図１２ステップ
Ｓ１）。この層間絶縁膜１０２上にレジスト１０３が塗
布されコンタクトホールのパターニングが行なわれる
（ステップＳ２）。このレジスト１０３をマスクとして
層間絶縁膜１０２がエッチングされる。
ランジスター（図示しない）が形成された半導体ウェー
ハ１００上に第１配線パターン１０１が形成される。こ
の第１配線パターン１０１上に酸化膜からなる層間絶縁
膜１０２が形成され平坦化処理される（図１２ステップ
Ｓ１）。この層間絶縁膜１０２上にレジスト１０３が塗
布されコンタクトホールのパターニングが行なわれる
（ステップＳ２）。このレジスト１０３をマスクとして
層間絶縁膜１０２がエッチングされる。
【０００５】層間絶縁膜１０２のエッチングにより、図
１１（Ｂ）に示すように、層間絶縁膜１０２にコンタク
トホール１０４が形成される（ステップＳ３）。この後
レジスト１０３が除去される（ステップＳ４）。このコ
ンタクトホール１０４には、窒化チタン（ＴｉＮ）の薄
膜等からなるメタルプラグ密着層（図示しない）がスパ
ッタ法やメタルＣＶＤ法等により形成される。
１１（Ｂ）に示すように、層間絶縁膜１０２にコンタク
トホール１０４が形成される（ステップＳ３）。この後
レジスト１０３が除去される（ステップＳ４）。このコ
ンタクトホール１０４には、窒化チタン（ＴｉＮ）の薄
膜等からなるメタルプラグ密着層（図示しない）がスパ
ッタ法やメタルＣＶＤ法等により形成される。
【０００６】次に、図１１（Ｃ）に示すように、メタル
ＣＶＤ法により例えばタングステン（Ｗ）からなるブラ
ンケットメタル１０５を形成し、コンタクトホール１０
４内をメタルで充填する（ステップＳ５）。
ＣＶＤ法により例えばタングステン（Ｗ）からなるブラ
ンケットメタル１０５を形成し、コンタクトホール１０
４内をメタルで充填する（ステップＳ５）。
【０００７】次に、図１１（Ｄ）に示すように、層間絶
縁膜１０２上の不要なブランケットメタル１０５をエッ
チバックしてコンタクトホール１０４内にのみメタルを
残してメタルプラグ１０６を形成する（ステップＳ
６）。このとき、層間絶縁膜１０２上のブランケットメ
タルを完全に除去するため、オーバーエッチングを行な
うため、コンタクトホール１０４内のメタルプラグ１０
６に対し凹み１０９（プラグロスｂ）が生じる。
縁膜１０２上の不要なブランケットメタル１０５をエッ
チバックしてコンタクトホール１０４内にのみメタルを
残してメタルプラグ１０６を形成する（ステップＳ
６）。このとき、層間絶縁膜１０２上のブランケットメ
タルを完全に除去するため、オーバーエッチングを行な
うため、コンタクトホール１０４内のメタルプラグ１０
６に対し凹み１０９（プラグロスｂ）が生じる。
【０００８】次に、チタン（Ｔｉ）層（図示しない）お
よびＴｉＮ層（図示しない）を形成し、その後、図１１
（Ｅ）に示すように、アルミ合金、例えばＡｌ−Ｓｉ，
Ａｌ−Ｃｕ，Ａｌ−Ｓｉ−Ｃｕ等、からなる第２配線層
１０７（積層膜）をスパッタ法により連続的に形成する
（ステップＳ７）。
よびＴｉＮ層（図示しない）を形成し、その後、図１１
（Ｅ）に示すように、アルミ合金、例えばＡｌ−Ｓｉ，
Ａｌ−Ｃｕ，Ａｌ−Ｓｉ−Ｃｕ等、からなる第２配線層
１０７（積層膜）をスパッタ法により連続的に形成する
（ステップＳ７）。
【０００９】続いて、この第２配線層１０７をパターニ
ングしてフォトリソグラフィ技術によりエッチングし、
第２配線パターンを形成する。このようにして、第１配
線パターン上にメタルプラグ１０６を介して電気的に導
通する第２配線パターンが形成される。
ングしてフォトリソグラフィ技術によりエッチングし、
第２配線パターンを形成する。このようにして、第１配
線パターン上にメタルプラグ１０６を介して電気的に導
通する第２配線パターンが形成される。
【００１０】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体装置においては、特にデバイスの縮小化に伴
い以下のような問題が発生する。
来の半導体装置においては、特にデバイスの縮小化に伴
い以下のような問題が発生する。
【００１１】まず第１にメタルプラグと配線層との接触
面におけるコンタクト抵抗の増大である。従来のメタル
プラグ１０６と第２配線層１０７（図１１）との間の接
触面は、図１０に示すように、円形の開口面１０８であ
る。したがって、その接触面積Ｓ１は、Ｓ１＝πＤ2／
４ となる。したがって、例えばコンタクトの開口径が
０．５μｍから０．４μｍへ０．１μｍ縮小されると、
コンタクト抵抗は１．６５倍に増大する。また、コンタ
クト径が小さくなればなるほどフォトリソグラフィ時の
コンタクトサイズのばらつきが大きくなり、コンタクト
抵抗がばらついて安定した特性が得られなくなる。
面におけるコンタクト抵抗の増大である。従来のメタル
プラグ１０６と第２配線層１０７（図１１）との間の接
触面は、図１０に示すように、円形の開口面１０８であ
る。したがって、その接触面積Ｓ１は、Ｓ１＝πＤ2／
４ となる。したがって、例えばコンタクトの開口径が
０．５μｍから０．４μｍへ０．１μｍ縮小されると、
コンタクト抵抗は１．６５倍に増大する。また、コンタ
クト径が小さくなればなるほどフォトリソグラフィ時の
コンタクトサイズのばらつきが大きくなり、コンタクト
抵抗がばらついて安定した特性が得られなくなる。
【００１２】第２の問題は、メタルプラグを形成する際
にブランケットメタルのエッチバックのとき、オーバー
エッチのためプラグが凹んでプラグロスｂ（図１１
（Ｄ））を生じることである。このプラグロスｂのため
に、図１１（Ｅ）に示すように、第２配線層１０７をス
パッタで形成したときにプラグロス部分での膜厚が不足
して被覆性能（カバレージ）が悪化する。
にブランケットメタルのエッチバックのとき、オーバー
エッチのためプラグが凹んでプラグロスｂ（図１１
（Ｄ））を生じることである。このプラグロスｂのため
に、図１１（Ｅ）に示すように、第２配線層１０７をス
パッタで形成したときにプラグロス部分での膜厚が不足
して被覆性能（カバレージ）が悪化する。
【００１３】図１３（Ａ）は、プラグロスの部分のアス
ペクト比に対するサイドカバレージ率Ｃを示す。アスペ
クト比は、図１３（Ｂ）に示すように、メタルプラグ１
０６の凹み１０９の径をａ，深さ（プラグロス）をｂと
すると、アスペクト比＝ｂ／ａで表わされる。また、サ
イドカバレージ率Ｃは、第２配線層１０７の膜厚をＴ
ｈ、プラグロス部分の側面の膜厚をＴｓとすると、Ｃ＝
Ｔｓ／Ｔｈで表わされる。図１３（Ａ）に示すように、
アスペクト比が０．４以上になると、被覆率Ｃは急激に
低下し、０．５以上では２０％以下まで大きく低下す
る。このようなプラグロスはカバレージの悪化ととも
に、上層の層間膜やさらにその上の配線パターンの平坦
性を低下させる。
ペクト比に対するサイドカバレージ率Ｃを示す。アスペ
クト比は、図１３（Ｂ）に示すように、メタルプラグ１
０６の凹み１０９の径をａ，深さ（プラグロス）をｂと
すると、アスペクト比＝ｂ／ａで表わされる。また、サ
イドカバレージ率Ｃは、第２配線層１０７の膜厚をＴ
ｈ、プラグロス部分の側面の膜厚をＴｓとすると、Ｃ＝
Ｔｓ／Ｔｈで表わされる。図１３（Ａ）に示すように、
アスペクト比が０．４以上になると、被覆率Ｃは急激に
低下し、０．５以上では２０％以下まで大きく低下す
る。このようなプラグロスはカバレージの悪化ととも
に、上層の層間膜やさらにその上の配線パターンの平坦
性を低下させる。
【００１４】本発明は上記従来技術を考慮してなされた
ものであって、配線層間を接続するメタルプラグのコン
タクト接触面積を十分確保して接触抵抗の増大を防止
し、さらにプラグロスをなくして配線層の平坦化を図っ
た半導体装置およびその製造方法の提供を目的とする。
ものであって、配線層間を接続するメタルプラグのコン
タクト接触面積を十分確保して接触抵抗の増大を防止
し、さらにプラグロスをなくして配線層の平坦化を図っ
た半導体装置およびその製造方法の提供を目的とする。
【００１５】
【課題を解決するための手段】前記目的を達成するた
め、本発明では、第１配線層上に層間絶縁膜を介して第
２配線層を有し、これらの第１および第２配線層間に形
成したコンタクトホール内に充填した金属材料からなる
メタルプラグにより前記第１および第２配線層同士を電
気的に接続する多層配線構造を備えた半導体装置におい
て、前記コンタクトホールを第２配線層の上面まで形成
し、メタルプラグ側面と第２配線層とを電気的に接続さ
せたことを特徴とする半導体装置を提供する。
め、本発明では、第１配線層上に層間絶縁膜を介して第
２配線層を有し、これらの第１および第２配線層間に形
成したコンタクトホール内に充填した金属材料からなる
メタルプラグにより前記第１および第２配線層同士を電
気的に接続する多層配線構造を備えた半導体装置におい
て、前記コンタクトホールを第２配線層の上面まで形成
し、メタルプラグ側面と第２配線層とを電気的に接続さ
せたことを特徴とする半導体装置を提供する。
【００１６】この構成によれば、上層の第２配線層の上
面までメタルプラグが形成されるため、第２配線層とメ
タルプラグとの接触面は、メタルプラグの側面になる。
したがって、図９に示すように、メタルプラグの径をＤ
とし、第２配線層の膜厚をＴｈとすると、接触面積Ｓ２
は、Ｓ２＝πＤ・Ｔｈとなる。一方、前述の図１０で説
明したように、従来のメタルプラグのコンタクト接触面
積Ｓ１については、Ｓ１＝πＤ2／４ となる。したがっ
て、Ｓ１＜Ｓ２が成立つのは、 Ｄ／４＜Ｔｈ （１） の場合となる。すなわち、コンタクト径の１／４より第
２配線層の膜厚が厚い場合に、従来構造よりも接触面積
が大きくなり接触抵抗の低下が図られる。
面までメタルプラグが形成されるため、第２配線層とメ
タルプラグとの接触面は、メタルプラグの側面になる。
したがって、図９に示すように、メタルプラグの径をＤ
とし、第２配線層の膜厚をＴｈとすると、接触面積Ｓ２
は、Ｓ２＝πＤ・Ｔｈとなる。一方、前述の図１０で説
明したように、従来のメタルプラグのコンタクト接触面
積Ｓ１については、Ｓ１＝πＤ2／４ となる。したがっ
て、Ｓ１＜Ｓ２が成立つのは、 Ｄ／４＜Ｔｈ （１） の場合となる。すなわち、コンタクト径の１／４より第
２配線層の膜厚が厚い場合に、従来構造よりも接触面積
が大きくなり接触抵抗の低下が図られる。
【００１７】近年のメタルプラグ接続による多層配線の
一般的な設計値をみると、コンタクトサイズは１μｍ以
下で通常０．５μｍ前後あるいはさらに小さくなってい
る。また、第２配線層についても、その膜厚は０．５〜
１．０μｍ程度であるため、上記式（１）は十分に成立
つ。
一般的な設計値をみると、コンタクトサイズは１μｍ以
下で通常０．５μｍ前後あるいはさらに小さくなってい
る。また、第２配線層についても、その膜厚は０．５〜
１．０μｍ程度であるため、上記式（１）は十分に成立
つ。
【００１８】また、本発明構造では、第２配線上にブラ
ンケットメタルを形成するため、メタルプラグ形成のた
めのエッチバックのときにオーバーエッチをほとんどし
なくてすみ、したがって従来のようなプラグロスが生ず
ることはなく、平坦性が向上する。
ンケットメタルを形成するため、メタルプラグ形成のた
めのエッチバックのときにオーバーエッチをほとんどし
なくてすみ、したがって従来のようなプラグロスが生ず
ることはなく、平坦性が向上する。
【００１９】
【発明の実施の形態】好ましい実施の形態においては、
３層以上の配線層構造を有し、２層間を接続する上記本
発明のメタルプラグ上層にさらにその上層の配線層と接
続する本発明のメタルプラグを形成したことを特徴とし
ている。
３層以上の配線層構造を有し、２層間を接続する上記本
発明のメタルプラグ上層にさらにその上層の配線層と接
続する本発明のメタルプラグを形成したことを特徴とし
ている。
【００２０】この構成により、多層配線構造において、
下層から順次本発明構造のメタルプラグを形成してその
側壁で各配線層と接触させることにより、３層あるいは
それ以上の配線構造において、接触抵抗の低下とともに
カバレージの向上および平坦性の確保が図られる。
下層から順次本発明構造のメタルプラグを形成してその
側壁で各配線層と接触させることにより、３層あるいは
それ以上の配線構造において、接触抵抗の低下とともに
カバレージの向上および平坦性の確保が図られる。
【００２１】本発明の半導体装置を製造するための方法
は、第１配線層上に層間絶縁膜を形成後、第２配線層を
成膜し、次に、第２配線層上にコンタクトホールのレジ
ストパターニングを行ない、次に、第２配線層にコンタ
クトホールを開口し、次に、この第２配線層のコンタク
トホールに連続するコンタクトホールを前記層間絶縁膜
に開口し、次に、これらの第２配線層および層間絶縁膜
に連続して形成されたコンタクトホールに金属材料を充
填して第２配線層の上面までメタルプラグを形成するこ
とを特徴としている。
は、第１配線層上に層間絶縁膜を形成後、第２配線層を
成膜し、次に、第２配線層上にコンタクトホールのレジ
ストパターニングを行ない、次に、第２配線層にコンタ
クトホールを開口し、次に、この第２配線層のコンタク
トホールに連続するコンタクトホールを前記層間絶縁膜
に開口し、次に、これらの第２配線層および層間絶縁膜
に連続して形成されたコンタクトホールに金属材料を充
填して第２配線層の上面までメタルプラグを形成するこ
とを特徴としている。
【００２２】この構成においては、層間絶縁膜形成後、
コンタクトホール開口前に第２配線層を形成し、この第
２配線層から先にコンタクトホールを開口することによ
り、前述の側面が第２配線層に接触するメタルプラグが
効率的に形成される。
コンタクトホール開口前に第２配線層を形成し、この第
２配線層から先にコンタクトホールを開口することによ
り、前述の側面が第２配線層に接触するメタルプラグが
効率的に形成される。
【００２３】好ましい実施の形態においては、第２配線
層にコンタクトホールを開口した後レジストを除去し、
この開口した第２配線層をマスクとして前記層間絶縁膜
にコンタクトホールを開口することを特徴としている。
層にコンタクトホールを開口した後レジストを除去し、
この開口した第２配線層をマスクとして前記層間絶縁膜
にコンタクトホールを開口することを特徴としている。
【００２４】この構成では、第２配線層上のレジスト
は、第２配線層を開口した後除去され、その下層の絶縁
膜は、この第２配線層の開口パターンをマスクとしてエ
ッチングされる。したがって、位置合せが自己整合的に
行なわれ、多層構造における位置合せや平坦性およびカ
バレージが向上する。
は、第２配線層を開口した後除去され、その下層の絶縁
膜は、この第２配線層の開口パターンをマスクとしてエ
ッチングされる。したがって、位置合せが自己整合的に
行なわれ、多層構造における位置合せや平坦性およびカ
バレージが向上する。
【００２５】別の好ましい実施の形態においては、第２
配線層にコンタクトホールを形成した後、この第２配線
層上のレジストパターンを残したまま、このレジストパ
ターンをマスクとして前記層間絶縁膜のコンタクトホー
ルを形成することを特徴としている。
配線層にコンタクトホールを形成した後、この第２配線
層上のレジストパターンを残したまま、このレジストパ
ターンをマスクとして前記層間絶縁膜のコンタクトホー
ルを形成することを特徴としている。
【００２６】この構成によれば、同じレジストパターン
により連続的にコンタクトホールが形成されるため、位
置合せや平坦性およびカバレージの向上とともにエッチ
ング条件が設定しやすくなる。
により連続的にコンタクトホールが形成されるため、位
置合せや平坦性およびカバレージの向上とともにエッチ
ング条件が設定しやすくなる。
【００２７】
【実施例】図１（Ａ）〜（Ｄ）および図２（Ｅ）〜
（Ｇ）は、本発明の実施例に係る半導体装置の製造プロ
セスを順番に示す要部断面図であり、図３および図４
は、図２（Ｆ）（Ｇ）の上面図である。また、図５は、
この製造プロセスのフローチャートである。
（Ｇ）は、本発明の実施例に係る半導体装置の製造プロ
セスを順番に示す要部断面図であり、図３および図４
は、図２（Ｆ）（Ｇ）の上面図である。また、図５は、
この製造プロセスのフローチャートである。
【００２８】まず図１（Ａ）に示すように、通常の方法
により形成した素子分離領域やトランジスタ領域（図示
しない）を有する半導体ウェーハ１０上に第１配線層１
を形成する。この第１配線層１上に酸化膜からなる層間
絶縁膜２を形成してその平坦化処理を行なう（図５ステ
ップＳ１１）。
により形成した素子分離領域やトランジスタ領域（図示
しない）を有する半導体ウェーハ１０上に第１配線層１
を形成する。この第１配線層１上に酸化膜からなる層間
絶縁膜２を形成してその平坦化処理を行なう（図５ステ
ップＳ１１）。
【００２９】次にこの層間絶縁膜２上に第２配線層３を
形成する（ステップＳ１２）。この第２配線層３の成膜
条件は、マルチチャンバー型ＤＣマグネトロンスパッタ
ー装置を用い、下層側からＴｉ１００ｎｍ／ＴｉＮ２０
ｎｍ／Ｔｉ１０ｎｍ／Ａｌ−０．５％Ｃｕ５００ｎｍ／
ＴｉＮ２０ｎｍとし、トータル膜厚６５０ｎｍとした。
また、スパッターの成膜温度は２００℃とし被覆形状が
もっとも安定になる条件を設定した。
形成する（ステップＳ１２）。この第２配線層３の成膜
条件は、マルチチャンバー型ＤＣマグネトロンスパッタ
ー装置を用い、下層側からＴｉ１００ｎｍ／ＴｉＮ２０
ｎｍ／Ｔｉ１０ｎｍ／Ａｌ−０．５％Ｃｕ５００ｎｍ／
ＴｉＮ２０ｎｍとし、トータル膜厚６５０ｎｍとした。
また、スパッターの成膜温度は２００℃とし被覆形状が
もっとも安定になる条件を設定した。
【００３０】次に、図１（Ｂ）に示すように、第２配線
層３上にコンタクトホールのパターン形成のためのレジ
スト４を通常のスピンコート法により塗布し、フォトリ
ソグラフィ技術によりコンタクトホールのパターニング
を行なった（ステップＳ１３）。ここで、レジスト厚さ
は０．９μｍとし、コンタクトホール開口パターン幅は
０．５μｍとした。
層３上にコンタクトホールのパターン形成のためのレジ
スト４を通常のスピンコート法により塗布し、フォトリ
ソグラフィ技術によりコンタクトホールのパターニング
を行なった（ステップＳ１３）。ここで、レジスト厚さ
は０．９μｍとし、コンタクトホール開口パターン幅は
０．５μｍとした。
【００３１】次に、図１（Ｃ）に示すように、ＥＣＲプ
ラズマ型メタルエッチング装置を用いて、第２配線層３
が完全にエッチングされるまで開口してコンタクトホー
ル５を形成した（ステップＳ１４）。この後、レジスト
４を酸素アッシング装置で除去し（ステップＳ１５）、
さらに有機洗浄剤によりウェーハの清浄化処理を施し
た。メタルエッチングの条件は、一般的に用いられるＢ
Ｃｌ3 ／Ｃｌ2 ／Ａｒのガス系を用いて条件の最適化を
行なった。
ラズマ型メタルエッチング装置を用いて、第２配線層３
が完全にエッチングされるまで開口してコンタクトホー
ル５を形成した（ステップＳ１４）。この後、レジスト
４を酸素アッシング装置で除去し（ステップＳ１５）、
さらに有機洗浄剤によりウェーハの清浄化処理を施し
た。メタルエッチングの条件は、一般的に用いられるＢ
Ｃｌ3 ／Ｃｌ2 ／Ａｒのガス系を用いて条件の最適化を
行なった。
【００３２】次に、図１（Ｄ）に示すように、コンタク
トホール５が開口された第２配線層３をマスクとして、
平行平板型酸化膜エッチング装置を用いて、層間絶縁膜
２にコンタクトホール５を第２配線層３に連続して開口
した（ステップＳ１６）。このときの酸化膜エッチング
条件は、対Ａｌ合金膜（第２配線層）との選択比を１０
以上確保するように、ＣＦ4 またはＣＨＦ3 またはＣ4
Ｆ8 系のガスを用いて条件を最適化した。
トホール５が開口された第２配線層３をマスクとして、
平行平板型酸化膜エッチング装置を用いて、層間絶縁膜
２にコンタクトホール５を第２配線層３に連続して開口
した（ステップＳ１６）。このときの酸化膜エッチング
条件は、対Ａｌ合金膜（第２配線層）との選択比を１０
以上確保するように、ＣＦ4 またはＣＨＦ3 またはＣ4
Ｆ8 系のガスを用いて条件を最適化した。
【００３３】次に、メタルプラグの密着層としてＴｉＮ
２０ｎｍの薄膜（図示しない）を低圧遠隔スパッター法
により形成した後、図２（Ｅ）に示すように、メタルＣ
ＶＤ法により、ブランケットタングステン（ＢＬＫ−
Ｗ）を７００ｎｍ形成し開口５をタングステン（Ｗ）で
充填した（ステップＳ１７）。
２０ｎｍの薄膜（図示しない）を低圧遠隔スパッター法
により形成した後、図２（Ｅ）に示すように、メタルＣ
ＶＤ法により、ブランケットタングステン（ＢＬＫ−
Ｗ）を７００ｎｍ形成し開口５をタングステン（Ｗ）で
充填した（ステップＳ１７）。
【００３４】次に、図２（Ｆ）に示すように、上層の不
要なＢＬＫ−Ｗをメタルエッチング装置によりウェーハ
全面にわたってエッチバックし、コンタクトホールにの
みＷを残しメタルプラグ７を形成した（ステップＳ１
８）。このとき、Ｗのエッチバックで第２配線層３の表
面が表われたときにエッチングを停止すれば、メタル同
士のエッチングでありオーバーエッチの必要がないた
め、第２配線層３の上面とメタルプラグ７の上面は同一
面となる。このとき、図３に示すように、メタルプラグ
７は第２配線層３の表面に表われている。
要なＢＬＫ−Ｗをメタルエッチング装置によりウェーハ
全面にわたってエッチバックし、コンタクトホールにの
みＷを残しメタルプラグ７を形成した（ステップＳ１
８）。このとき、Ｗのエッチバックで第２配線層３の表
面が表われたときにエッチングを停止すれば、メタル同
士のエッチングでありオーバーエッチの必要がないた
め、第２配線層３の上面とメタルプラグ７の上面は同一
面となる。このとき、図３に示すように、メタルプラグ
７は第２配線層３の表面に表われている。
【００３５】次に、図２（Ｇ）および図４に示すよう
に、第２配線層３をパターニングしてエッチングを行な
い第２配線パターン８を形成した（ステップＳ１９）。
このようにして、第２配線層の上面まで開口するコンタ
クトホールにメタルプラグを充填し、その上面を完全な
平坦面にするとともにメタルプラグの側面で第２配線層
と接続するコンタクト構造が得られる。
に、第２配線層３をパターニングしてエッチングを行な
い第２配線パターン８を形成した（ステップＳ１９）。
このようにして、第２配線層の上面まで開口するコンタ
クトホールにメタルプラグを充填し、その上面を完全な
平坦面にするとともにメタルプラグの側面で第２配線層
と接続するコンタクト構造が得られる。
【００３６】図６（Ａ）〜（Ｃ）および図７（Ｄ）〜
（Ｇ）は、本発明の半導体装置製造プロセスの別の実施
例を順番に示す要部断面図であり、図８はそのフローチ
ャートである。この実施例では、第２配線層３にコンタ
クトホールを開口し（ステップＳ１４）、その後、その
レジストを残したまま層間絶縁膜２にコンガクトホール
を開口するものである（ステップＳ１６）。すなわち、
前述の図５のフローチャートでステップＳ１５とステッ
プＳ１６を入れ替えたものであり、層間絶縁膜にコンタ
クトホール開口後にレジストを除去している。この方法
によれば、第２配線層をメタルマスクにする必要がない
ため、酸化膜エッチング時の対Ａｌエッチング選択比は
５以上でよいことになり、エッチング条件が設定しやす
くなる。なお、この実施例では、レジストマスクでＡｌ
合金のエッチングと酸化膜のエッチングを連続して行な
うため、対エッチング耐性のため１．５μｍ以上の厚さ
のレジスト塗布が必要である。
（Ｇ）は、本発明の半導体装置製造プロセスの別の実施
例を順番に示す要部断面図であり、図８はそのフローチ
ャートである。この実施例では、第２配線層３にコンタ
クトホールを開口し（ステップＳ１４）、その後、その
レジストを残したまま層間絶縁膜２にコンガクトホール
を開口するものである（ステップＳ１６）。すなわち、
前述の図５のフローチャートでステップＳ１５とステッ
プＳ１６を入れ替えたものであり、層間絶縁膜にコンタ
クトホール開口後にレジストを除去している。この方法
によれば、第２配線層をメタルマスクにする必要がない
ため、酸化膜エッチング時の対Ａｌエッチング選択比は
５以上でよいことになり、エッチング条件が設定しやす
くなる。なお、この実施例では、レジストマスクでＡｌ
合金のエッチングと酸化膜のエッチングを連続して行な
うため、対エッチング耐性のため１．５μｍ以上の厚さ
のレジスト塗布が必要である。
【００３７】さらに別の実施例として、前記図５または
図８のフローチャートの実施例において、第２配線層形
成ステップＳ１２の後、コンタクトパターニングステッ
プＳ１３の前に、第２配線層のパターニングおよびエッ
チングステップＳ１９を行なってもよい。
図８のフローチャートの実施例において、第２配線層形
成ステップＳ１２の後、コンタクトパターニングステッ
プＳ１３の前に、第２配線層のパターニングおよびエッ
チングステップＳ１９を行なってもよい。
【００３８】
【発明の効果】以上説明したように、本発明において
は、メタルプラグを上層配線の上面まで形成してメタル
プラグの側面で上層配線と接続させるため、接触面積の
増大を図ることができ、近年の多層配線構造の半導体デ
バイスの縮小化に伴うコンタクトホールの接触面積の縮
小を防ぎ接触抵抗を低減して安定した特性のデバイスを
得ることができる。
は、メタルプラグを上層配線の上面まで形成してメタル
プラグの側面で上層配線と接続させるため、接触面積の
増大を図ることができ、近年の多層配線構造の半導体デ
バイスの縮小化に伴うコンタクトホールの接触面積の縮
小を防ぎ接触抵抗を低減して安定した特性のデバイスを
得ることができる。
【００３９】また、メタル配線内にメタルプラグをエッ
チバックで形成する際に、メタルプラグのオーバーエッ
チが不要となるため、プラグロスが形成されることはな
く、完全な平坦面が得られ、カバレージの向上および接
続の信頼性が高められる。
チバックで形成する際に、メタルプラグのオーバーエッ
チが不要となるため、プラグロスが形成されることはな
く、完全な平坦面が得られ、カバレージの向上および接
続の信頼性が高められる。
【図１】 （Ａ）〜（Ｄ）は本発明の実施例に係る半導
体装置の製造プロセスを順番に示す要部断面図。
体装置の製造プロセスを順番に示す要部断面図。
【図２】 （Ｅ）〜（Ｇ）は図１のプロセスに続くプロ
セスを順番に示す要部断面図。
セスを順番に示す要部断面図。
【図３】 図２（Ｆ）の上面図。
【図４】 図２（Ｇ）の上面図。
【図５】 図１および図２の製造プロセスのフローチャ
ート。
ート。
【図６】 （Ａ）〜（Ｃ）は本発明の別の実施例に係る
半導体装置の製造プロセスを順番に示す要部断面図。
半導体装置の製造プロセスを順番に示す要部断面図。
【図７】 （Ｄ）〜（Ｇ）は図６のプロセスに続くプロ
セスを順番に示す要部断面図。
セスを順番に示す要部断面図。
【図８】 図６および図７の製造プロセスのフローチャ
ート。
ート。
【図９】 本発明のメタルプラグの接触面積の説明図。
【図１０】 従来のメタルプラグの接触面積の説明図。
【図１１】 従来の半導体装置の製造プロセスを順番に
示す要部断面図。
示す要部断面図。
【図１２】 図１１の製造プロセスのフローチャート。
【図１３】 従来のメタルプラグのサイドカバレージの
説明図。
説明図。
１：第１配線層、２：層間絶縁膜、３：第２配線層、
４：レジスト、５：コンタクトホール、６：ブランケッ
トタングステン、７：メタルプラグ、８：第２配線パタ
ーン。
４：レジスト、５：コンタクトホール、６：ブランケッ
トタングステン、７：メタルプラグ、８：第２配線パタ
ーン。
Claims (5)
- 【請求項１】第１配線層上に層間絶縁膜を介して第２配
線層を有し、これらの第１および第２配線層間に形成し
たコンタクトホール内に充填した金属材料からなるメタ
ルプラグにより前記第１および第２配線層同士を電気的
に接続する多層配線構造を備えた半導体装置において、 前記コンタクトホールを第２配線層の上面まで形成し、 メタルプラグ側面と第２配線層とを電気的に接続させた
ことを特徴とする半導体装置。 - 【請求項２】３層以上の配線層構造を有し、２層間を接
続する請求項１に記載のメタルプラグ上層にさらにその
上層の配線層と接続する請求項１に記載のメタルプラグ
を形成したことを特徴とする請求項１に記載の半導体装
置。 - 【請求項３】第１配線層上に層間絶縁膜を形成後、第２
配線層を成膜し、 次に、第２配線層上にコンタクトホールのレジストパタ
ーニングを行ない、 次に、第２配線層にコンタクトホールを開口し、 次に、この第２配線層のコンタクトホールに連続するコ
ンタクトホールを前記層間絶縁膜に開口し、 次に、これらの第２配線層および層間絶縁膜に連続して
形成されたコンタクトホールに金属材料を充填して第２
配線層の上面までメタルプラグを形成することを特徴と
する半導体装置の製造方法。 - 【請求項４】第２配線層にコンタクトホールを開口した
後レジストを除去し、この開口した第２配線層をマスク
として前記層間絶縁膜にコンタクトホールを開口するこ
とを特徴とする請求項３に記載の半導体装置の製造方
法。 - 【請求項５】第２配線層にコンタクトホールを形成した
後、この第２配線層上のレジストパターンを残したま
ま、このレジストパターンをマスクとして前記層間絶縁
膜のコンタクトホールを形成することを特徴とする請求
項３に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13071697A JPH10321721A (ja) | 1997-05-21 | 1997-05-21 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13071697A JPH10321721A (ja) | 1997-05-21 | 1997-05-21 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10321721A true JPH10321721A (ja) | 1998-12-04 |
Family
ID=15040925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13071697A Pending JPH10321721A (ja) | 1997-05-21 | 1997-05-21 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10321721A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006191036A (ja) * | 2004-12-30 | 2006-07-20 | Magnachip Semiconductor Ltd | 半導体素子及びその形成方法 |
-
1997
- 1997-05-21 JP JP13071697A patent/JPH10321721A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006191036A (ja) * | 2004-12-30 | 2006-07-20 | Magnachip Semiconductor Ltd | 半導体素子及びその形成方法 |
| US8310026B2 (en) | 2004-12-30 | 2012-11-13 | Magnachip Semiconductor, Ltd. | Semiconductor device and method for fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2727909B2 (ja) | 金属配線の形成方法 | |
| US6406994B1 (en) | Triple-layered low dielectric constant dielectric dual damascene approach | |
| JPH1187502A (ja) | 半導体装置の製造方法 | |
| JPH11135626A (ja) | 半導体装置の製造方法 | |
| JP2000101023A (ja) | 半導体装置及びその製造方法 | |
| JPH0823028A (ja) | 多層配線を有する半導体素子及びその製造方法 | |
| JP3941156B2 (ja) | 半導体装置の製造方法 | |
| JP3651112B2 (ja) | 配線形成方法 | |
| JP3520697B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0637190A (ja) | 半導体装置およびその製造方法 | |
| JPH10209276A (ja) | 配線形成方法 | |
| JP3606272B2 (ja) | 配線構造の形成方法 | |
| JP4207113B2 (ja) | 配線構造の形成方法 | |
| JP2001044280A (ja) | 多層配線構造及びその製造方法 | |
| JPH11330079A (ja) | 銅メタライゼ―ションを行うためのｐｏフロ―方法 | |
| JP2000208620A (ja) | 半導体装置の製造方法 | |
| JPH10173051A (ja) | 配線形成方法 | |
| JP3099813B2 (ja) | 半導体装置の製造方法 | |
| JP4162944B2 (ja) | 半導体装置の製造方法 | |
| JPH10223753A (ja) | 半導体集積回路装置の製造方法および半導体集積回路装置 | |
| JPH11168072A (ja) | 半導体装置の製造方法 | |
| JPH07221110A (ja) | 半導体装置の配線構造とその製造方法 | |
| JP4379245B2 (ja) | 半導体装置の製造方法 | |
| JPH08181213A (ja) | 半導体装置の製造方法 | |
| JP2001284353A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20040916 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20040921 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050128 |