JPH10321907A - Light-emitting semiconductor element and its manufacture - Google Patents
Light-emitting semiconductor element and its manufactureInfo
- Publication number
- JPH10321907A JPH10321907A JP12517297A JP12517297A JPH10321907A JP H10321907 A JPH10321907 A JP H10321907A JP 12517297 A JP12517297 A JP 12517297A JP 12517297 A JP12517297 A JP 12517297A JP H10321907 A JPH10321907 A JP H10321907A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- laminated
- semiconductor substrate
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 145
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000000758 substrate Substances 0.000 claims abstract description 75
- 229910052594 sapphire Inorganic materials 0.000 claims abstract description 44
- 239000010980 sapphire Substances 0.000 claims abstract description 44
- 229910002601 GaN Inorganic materials 0.000 claims abstract description 36
- 150000001875 compounds Chemical class 0.000 claims abstract description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 14
- 239000010703 silicon Substances 0.000 claims abstract description 14
- -1 gallium nitride group compound Chemical class 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 10
- 239000013078 crystal Substances 0.000 claims description 19
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 13
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 238000010030 laminating Methods 0.000 claims description 3
- 229910002704 AlGaN Inorganic materials 0.000 abstract description 6
- 238000009792 diffusion process Methods 0.000 abstract description 6
- 239000000463 material Substances 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 229910018404 Al2 O3 Inorganic materials 0.000 abstract 1
- 238000005253 cladding Methods 0.000 description 9
- 239000007789 gas Substances 0.000 description 8
- 238000003776 cleavage reaction Methods 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 230000007017 scission Effects 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 3
- 229910021478 group 5 element Inorganic materials 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- AXAZMDOAUQTMOW-UHFFFAOYSA-N dimethylzinc Chemical compound C[Zn]C AXAZMDOAUQTMOW-UHFFFAOYSA-N 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 2
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- MHYQBXJRURFKIN-UHFFFAOYSA-N C1(C=CC=C1)[Mg] Chemical compound C1(C=CC=C1)[Mg] MHYQBXJRURFKIN-UHFFFAOYSA-N 0.000 description 1
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 240000002329 Inga feuillei Species 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明はチッ化ガリウム系化
合物半導体層が積層される発光ダイオードやレーザダイ
オードなどの半導体発光素子およびその製法に関する。
さらに詳しくは、両電極をチップの上下両面から取り出
しやすくすると共に、ウェハからのチップ化を劈開によ
り行うことも可能で取り扱いやすい構造の半導体発光素
子およびその製法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor light emitting device such as a light emitting diode or a laser diode on which a gallium nitride-based compound semiconductor layer is laminated, and a method for producing the same.
More particularly, the present invention relates to a semiconductor light-emitting device having a structure in which both electrodes can be easily taken out from both upper and lower surfaces of a chip and which can be formed into chips from a wafer by cleavage and which is easy to handle, and a method of manufacturing the same.
【０００２】[0002]
【従来の技術】従来、たとえば青色系の光を発光する半
導体発光素子は、図４に示されるような構造になってい
る。すなわち、サファイア基板２１上にたとえばＧａＮ
からなる低温バッファ層および高温でエピタキシャル成
長されたｎ形のＧａＮ層からなるｎ形層（クラッド層）
２３と、バンドギャップエネルギーがクラッド層のそれ
よりも小さく発光波長を定める材料、たとえばＩｎＧａ
Ｎ系（ＩｎとＧａの比率が種々変わり得ることを意味す
る、以下同じ）化合物半導体からなる活性層（発光層）
２４と、ｐ形のＧａＮからなるｐ形層（クラッド層）２
５とからなり、その表面にｐ側電極２８が設けられ、積
層された半導体層の一部がエッチングされて露出するｎ
形層２３の表面にｎ側電極２９が設けられることにより
形成されている。なお、ｎ形層２３およびｐ形層２５は
キャリアの閉じ込め効果を向上させるため、活性層２３
側にＡｌＧａＮ系（ＡｌとＧａの比率が種々変わり得る
ことを意味する、以下同じ）化合物半導体層が用いられ
ることが多い。2. Description of the Related Art Conventionally, a semiconductor light emitting device which emits blue light, for example, has a structure as shown in FIG. That is, for example, GaN on the sapphire substrate 21
Layer (cladding layer) composed of a low-temperature buffer layer composed of GaN and an n-type GaN layer epitaxially grown at a high temperature
23 and a material whose band gap energy is smaller than that of the cladding layer and determines the emission wavelength, for example, InGa
Active layer (light-emitting layer) made of N-based (meaning that the ratio of In to Ga can be varied, the same applies hereinafter) compound semiconductor
24 and a p-type layer (cladding layer) 2 made of p-type GaN
5, a p-side electrode 28 is provided on the surface thereof, and a part of the stacked semiconductor layers is etched and exposed.
It is formed by providing an n-side electrode 29 on the surface of the shape layer 23. Note that the n-type layer 23 and the p-type layer 25 are formed on the active layer 23 to improve the effect of confining carriers.
On the side, an AlGaN-based (which means that the ratio of Al to Ga can be variously changed, the same applies hereinafter) compound semiconductor layer is often used.
【０００３】[0003]
【発明が解決しようとする課題】前述のように、従来の
チッ化ガリウム系化合物半導体を用いた青色系の半導体
発光素子は、格子整合の関係で絶縁性のサファイア基板
上にクラッド層や活性層などの半導体層が積層されてい
る。そのため、ｎ側およびｐ側の両電極を半導体層が積
層される一方側の面に設けなければならず、リードなど
に発光素子（以下、ＬＥＤという）チップをダイボンデ
ィングする場合、電極の両方ともをワイヤボンディング
しなければならず、組立工数が増加すると共に、ワイヤ
ボンディングに伴う信頼性の低下という問題がある。As described above, a conventional blue semiconductor light emitting device using a gallium nitride compound semiconductor has a cladding layer and an active layer formed on an insulating sapphire substrate due to lattice matching. And other semiconductor layers. Therefore, both n-side and p-side electrodes must be provided on one surface on which the semiconductor layer is laminated, and when a light emitting element (hereinafter, referred to as LED) chip is die-bonded to a lead or the like, both electrodes are provided. Must be wire-bonded, thus increasing the number of assembling steps and reducing reliability due to wire bonding.
【０００４】さらに、半導体層を積層したウェハから各
チップに切断分離する場合、非常に加工のしにくいサフ
ァイア基板を切断しなければならない。そのため、きれ
いに切断することができなかったり、切断するのに多く
の時間を必要として歩留りの低下や工数増によりコスト
アップになるという問題がある。Furthermore, when cutting and separating each chip from a wafer on which semiconductor layers are stacked, it is necessary to cut a sapphire substrate which is extremely difficult to process. For this reason, there is a problem that it is not possible to cut cleanly, or it takes a lot of time to cut, and the cost is increased due to a decrease in yield and an increase in man-hours.
【０００５】本発明はこのような問題を解決するために
なされたもので、簡単な製造工程でチッ化ガリウム系化
合物半導体を用いたＬＥＤチップの上下の両面に２つの
電極を形成し得る半導体発光素子およびその製法を提供
すること目的とする。The present invention has been made in order to solve such a problem, and a semiconductor light emitting device capable of forming two electrodes on both upper and lower surfaces of an LED chip using a gallium nitride compound semiconductor in a simple manufacturing process. An object is to provide an element and a method for producing the element.
【０００６】本発明の他の目的は、チッ化ガリウム系化
合物半導体を用いながら、ウェハから各チップへの切断
分離を容易に行うことができ、劈開もすることができる
半導体発光素子およびその製法を提供することにある。Another object of the present invention is to provide a semiconductor light emitting device which can be easily cut and separated from a wafer into chips while using a gallium nitride compound semiconductor and can be cleaved, and a method of manufacturing the same. To provide.
【０００７】[0007]
【課題を解決するための手段】本発明による半導体発光
素子は、半導体基板と、該半導体基板上に設けられるサ
ファイア層と、該サファイア層上に積層され、チッ化ガ
リウム系化合物半導体からなり発光層形成部を構成する
第１導電形層および第２導電形層を含む半導体積層部
と、前記半導体積層部の第１導電形層および第２導電形
層にそれぞれ電気的に接続して設けられる第１および第
２の電極とからなっている。A semiconductor light-emitting device according to the present invention comprises a semiconductor substrate, a sapphire layer provided on the semiconductor substrate, and a light-emitting layer formed on the sapphire layer and comprising a gallium nitride compound semiconductor. A semiconductor lamination portion including a first conductivity type layer and a second conductivity type layer forming a formation portion; and a semiconductor lamination portion provided to be electrically connected to the first conductivity type layer and the second conductivity type layer of the semiconductor lamination portion, respectively. It consists of a first and a second electrode.
【０００８】ここにチッ化ガリウム系化合物半導体と
は、III 族元素のＧａとＶ族元素のＮとの化合物または
III 族元素のＧａの一部がＡｌ、Ｉｎなどの他のIII 族
元素と置換したものおよび／またはＶ族元素のＮの一部
がＰ、Ａｓなどの他のＶ族元素と置換した化合物からな
る半導体をいう。Here, the gallium nitride compound semiconductor is a compound of a group III element Ga and a group V element N or
Compounds in which part of the group III element Ga is replaced by another group III element such as Al or In and / or compound in which part of the group V element N is replaced by another group V element such as P or As. Semiconductor.
【０００９】前記サファイア層にコンタクト孔が設けら
れ、該コンタクト孔を介して前記サファイア層上に積層
される最下層の半導体層と前記半導体基板とが電気的に
接続されて、前記半導体積層部の表面側および前記半導
体基板の裏面にそれぞれ第１および第２の電極が設けら
れることにより、ダイボンディングをするだけで一方の
電極を１つのリードに接続することができる。A contact hole is provided in the sapphire layer, and a lowermost semiconductor layer laminated on the sapphire layer and the semiconductor substrate are electrically connected to each other through the contact hole to form the semiconductor laminated portion. Since the first and second electrodes are provided on the front surface side and the back surface of the semiconductor substrate, one electrode can be connected to one lead only by die bonding.
【００１０】前記半導体積層部の第１導電形層に電気的
に接続して第１の電極が設けられると共に、該半導体積
層部の一部がエッチングされて露出する第２導電形層お
よびさらなるエッチングにより露出する前記半導体基板
が連結されるように金属膜が設けられ、かつ、該半導体
基板の裏面に第２の電極が設けられてもチップの上下両
面に２つの電極を設けることができる。[0010] A first electrode is provided electrically connected to the first conductivity type layer of the semiconductor laminated portion, and a second conductive type layer in which a part of the semiconductor laminated portion is etched and exposed, and further etching is performed. Even if a metal film is provided so as to connect the semiconductor substrate exposed by the above and a second electrode is provided on the back surface of the semiconductor substrate, two electrodes can be provided on both upper and lower surfaces of the chip.
【００１１】前記半導体基板がシリコン基板であれば、
取り扱いやすい基板上にチッ化ガリウム系化合物半導体
からなる半導体発光素子を形成することができる。If the semiconductor substrate is a silicon substrate,
A semiconductor light-emitting element made of a gallium nitride-based compound semiconductor can be formed over a substrate that is easy to handle.
【００１２】本発明の半導体発光素子の製法は、（ａ）
半導体基板上にＡｌ2 Ｏ3 単結晶層を成長する工程、
（ｂ）該Ａｌ2 Ｏ3 単結晶層上に第１導電形層および第
２導電形層を含み発光層形成部を構成するチッ化ガリウ
ム系化合物半導体層を積層する工程、および（ｃ）前記
第１導電形層および第２導電形層にそれぞれ電気的に接
続して第１および第２の電極を形成する工程を有してい
る。The method for producing a semiconductor light emitting device of the present invention comprises the steps of (a)
Growing an Al 2 O 3 single crystal layer on a semiconductor substrate,
(B) laminating a gallium nitride-based compound semiconductor layer comprising a first conductivity type layer and a second conductivity type layer and constituting a light emitting layer forming portion on the Al 2 O 3 single crystal layer; and (c) Forming a first and a second electrode by electrically connecting to the first conductivity type layer and the second conductivity type layer, respectively;
【００１３】前記Ａｌ2 Ｏ3 単結晶層を成長した後、該
Ａｌ2 Ｏ3 単結晶層にコンタクト孔を形成してから前記
チッ化ガリウム系化合物半導体層を積層することによ
り、または前記（ｂ）工程の後、該工程により積層した
チッ化ガリウム系化合物半導体層の一部をエッチングし
て第２導電形層を露出させ、該露出する第２導電形層の
一部およびその下のサファイア層をエッチングして前記
半導体基板の一部を露出させ、該エッチングおよび前記
エッチングにより露出する前記第２導電形層および前記
半導体基板の両方に接続するように金属膜を設けること
により、発光層形成部の第２導電形層と半導体基板とを
電気的に接続することができ、チップの上下両面に両電
極をそれぞれ設けることができる。[0013] After growing the Al 2 O 3 single crystal layer, by laminating the gallium nitride based compound semiconductor layer after forming the Al 2 O 3 single crystal layer in the contact hole, or the (b After the step, a part of the gallium nitride-based compound semiconductor layer laminated in the step is etched to expose the second conductivity type layer, and a part of the exposed second conductivity type layer and a sapphire layer thereunder are exposed. Is etched to expose a part of the semiconductor substrate, and a metal film is provided so as to be connected to both the etching and the second conductivity type layer and the semiconductor substrate exposed by the etching. And the semiconductor substrate can be electrically connected to each other, and both electrodes can be provided on both upper and lower surfaces of the chip.
【００１４】[0014]
【発明の実施の形態】つぎに、図面を参照しながら本発
明の半導体発光素子およびその製法について説明をす
る。Next, a semiconductor light emitting device of the present invention and a method of manufacturing the same will be described with reference to the drawings.
【００１５】本発明の半導体発光素子は、図１にその一
実施形態の断面説明図が示されるように、たとえばｎ形
のシリコン基板１の上に０.５〜１μｍ程度の厚さに形
成されたＡｌ2 Ｏ3 単結晶からなるサファイア層２が設
けられ、その上にチッ化ガリウム系化合物半導体からな
り発光層形成部１０を構成するｎ形層３、活性層４、お
よびｐ形層５が順次積層されている。このチッ化ガリウ
ム系化合物半導体層が積層される前にサファイア層２の
一部にコンタクト孔２ａが形成されており、チッ化ガリ
ウム系化合物半導体層が積層される際に、コンタクト孔
２ａが設けられている部分はその孔の中に半導体層が堆
積され、図１に示されるように、ｎ形層３とｎ形の半導
体基板１とが電気的に接続されている。そして、積層さ
れた半導体層の表面に電流拡散層７を介してｐ側電極８
が、半導体基板１の裏面にｎ側電極９がそれぞれ設けら
れている。The semiconductor light emitting device of the present invention is formed, for example, on an n-type silicon substrate 1 to a thickness of about 0.5 to 1 μm as shown in FIG. A sapphire layer 2 made of Al 2 O 3 single crystal is provided, on which an n-type layer 3, an active layer 4, and a p-type layer 5 made of a gallium nitride-based compound semiconductor and constituting a light emitting layer forming section 10 are formed. They are sequentially stacked. Before the gallium nitride-based compound semiconductor layer is laminated, a contact hole 2a is formed in a part of the sapphire layer 2, and when the gallium nitride-based compound semiconductor layer is laminated, the contact hole 2a is provided. The semiconductor layer is deposited in the hole at the portion where the n-type layer 3 and the n-type semiconductor substrate 1 are electrically connected as shown in FIG. Then, the p-side electrode 8 is provided on the surface of the stacked semiconductor layer via the current diffusion layer 7.
However, an n-side electrode 9 is provided on the back surface of the semiconductor substrate 1.
【００１６】サファイア層２は、たとえば信学技報（Ｅ
Ｄ９６−４２、１９９６年、５月）にも開示されている
ように、金属をスパッタさせながら基板に付着するとき
に酸化させることにより金属酸化物の単結晶を成長させ
る技術を使用して形成するもので、アルミニウムをター
ゲットとしてスパッタさせ、スパッタしたＡｌが付着す
る基板の表面付近を酸素リッチにしておくことにより、
シリコン基板１の表面に付着する際に酸化アルミニウム
となってＡｌ2 Ｏ3 単結晶層がシリコン基板１上に成長
する。この際、ターゲットのＡｌは酸化しないように、
酸化源ができるだけターゲットに届かないようにするこ
とが、優れた単結晶層を成長させるのに重要である。Ａ
ｌ2 Ｏ3 単結晶とシリコン基板とは格子定数が異なる
が、このような方法によりＡｌ2 Ｏ3 単結晶を成長させ
ることにより、格子歪みの少ないきれいな結晶構造のサ
ファイア層２を成長することができる。このサファイア
層２は、チッ化ガリウム系化合物半導体層をエピタキシ
ャル成長するためのもので、数十ｎｍ程度の厚さあれば
チッ化ガリウム系化合物半導体層をきれいな結晶構造で
成長することができるが、０.５〜１μｍ程度の厚さに
形成されていてもよい。このサファイア層２には部分的
にコンタクト孔２ａが形成されており、半導体基板１が
露出している。The sapphire layer 2 is formed, for example, in the IEICE Technical Report (E)
D96-42, May 1996), using a technique of growing a single crystal of a metal oxide by oxidizing a metal while attaching it to a substrate while sputtering the metal. By sputtering with aluminum as a target, and oxygen-rich near the surface of the substrate to which the sputtered Al adheres,
When it adheres to the surface of the silicon substrate 1, it becomes aluminum oxide and an Al 2 O 3 single crystal layer grows on the silicon substrate 1. At this time, Al of the target is not oxidized,
It is important to keep the oxidizing source from reaching the target as much as possible to grow a good single crystal layer. A
Although the l 2 O 3 single crystal and the silicon substrate have different lattice constants, growing the Al 2 O 3 single crystal by such a method makes it possible to grow the sapphire layer 2 having a clean crystal structure with less lattice distortion. it can. The sapphire layer 2 is for epitaxially growing a gallium nitride compound semiconductor layer. If the thickness is about several tens of nm, the gallium nitride compound semiconductor layer can be grown with a clean crystal structure. It may be formed to a thickness of about 0.5 to 1 μm. A contact hole 2a is partially formed in the sapphire layer 2, and the semiconductor substrate 1 is exposed.
【００１７】サファイア層２上に積層される半導体層
は、たとえばｎ形のＧａＮからなる低温バッファ層が
０.０１〜０.２μｍ程度とｎ形のＧａＮおよび／または
ＡｌＧａＮ系化合物半導体からなるｎ形層（クラッド
層）３が１〜５μｍ程度堆積されている。さらに、バン
ドギャップエネルギーがクラッド層のそれよりも小さく
なる材料、たとえばＩｎＧａＮ系化合物半導体（たとえ
ばＩｎの混晶比率が０.０５）からなる活性層４が０.０
５〜０.３μｍ程度形成され、さらにｐ形のＡｌＧａＮ
系化合物半導体層およびＧａＮ層からなるｐ形層（クラ
ッド層）５が０.２〜１μｍ程度それぞれ順次積層され
ている。これらの半導体層は単結晶化されたサファイア
層２上に堆積されるため、エピタキシャル成長される。
前述のコンタクト孔２ａが形成された部分は半導体基板
１上に堆積されるため、完全な格子整合をとることがで
きないが、このコンタクト孔２ａをたとえばチップの周
囲部分に設けておくことにより、チップの周囲では発光
特性が低下しても問題がなく支障を来さない。The semiconductor layer laminated on the sapphire layer 2 has a low-temperature buffer layer of, for example, n-type GaN of about 0.01 to 0.2 μm and an n-type of GaN and / or AlGaN-based compound semiconductor. A layer (cladding layer) 3 is deposited on the order of 1 to 5 μm. Further, the active layer 4 made of a material whose band gap energy is smaller than that of the cladding layer, for example, an InGaN-based compound semiconductor (for example, a mixed crystal ratio of In is 0.05) is 0.0.
AlGaN of about 5 to 0.3 μm and p-type
A p-type layer (cladding layer) 5 composed of a system compound semiconductor layer and a GaN layer is sequentially laminated on the order of 0.2 to 1 μm. Since these semiconductor layers are deposited on the single-crystallized sapphire layer 2, they are epitaxially grown.
Since the portion where the contact hole 2a is formed is deposited on the semiconductor substrate 1, perfect lattice matching cannot be achieved. However, if the contact hole 2a is provided in a peripheral portion of the chip, for example, There is no problem even if the luminous characteristics are reduced around the device.
【００１８】この積層された半導体層の表面には、たと
えばＮｉとＡｕの合金層からなる電流拡散層７が２〜１
００ｎｍ程度の厚さに設けられ、その表面にＴｉとＡｕ
の積層構造からなるｐ側電極８が設けられ、半導体基板
１の裏面にＡｕからなるｎ側電極９が形成されている。
ウェハの状態でこれらの積層構造が形成された後に、通
常の方法で劈開することにより、図１に示されるような
構造のＬＥＤチップが得られる。On the surface of the laminated semiconductor layer, a current diffusion layer 7 made of, for example, an alloy layer of Ni and Au
It is provided with a thickness of about 00 nm, and Ti and Au
The n-side electrode 9 made of Au is formed on the back surface of the semiconductor substrate 1.
After these laminated structures are formed in the state of a wafer, the resultant structure is cleaved by an ordinary method to obtain an LED chip having a structure as shown in FIG.
【００１９】つぎに、図１に示される半導体発光素子の
製法について説明をする。Next, a method for manufacturing the semiconductor light emitting device shown in FIG. 1 will be described.
【００２０】まず、たとえば図２に示されるようなスッ
パタ装置の真空チャンバ１１内の基板載置台１２に半導
体結晶層からなるシリコン基板１を取り付け、基板載置
台１２と対向する位置に設けられるターゲット保持台１
３にＡｌからなるターゲット２０を固定する。ターゲッ
ト２０の周囲は、その正面に直径が２０ｍｍ程度の開口
部１４ａが設けられたカバー１４が設けられ、スパッタ
させる金属は開口部１４ａを介して通過させながら、タ
ーゲット２０が酸素雰囲気に晒されて酸化しないように
されている。このターゲット保持台１３には、電極棒１
５が接触して設けられ、真空チャンバー１１内でプラズ
マ放電をさせられるように、電極棒１５とアース間に電
極棒１５側が負となるように電源１６が設けられてい
る。真空チャンバー１１の一側壁には、ガス導入用の管
１７が設けられ、ＡｒとＯ2 が真空チャンバー１１内に
供給され、真空チャンバー１１の他の側壁にはガス排出
口１８が設けられている。この状態で、ＡｒガスとＯ2
ガスとを導入して、基板温度を６００〜８００℃にして
放電させ、Ａｌ2 Ｏ3 単結晶層を０.５〜１μｍ程度の
厚さエピタキシャル成長する。なお、１９ａ、１９ｂは
磁界をターゲット表面に発生させるためのソレノイドコ
イルである。First, a silicon substrate 1 made of a semiconductor crystal layer is mounted on a substrate mounting table 12 in a vacuum chamber 11 of a sputtering apparatus as shown in FIG. 2, for example, and a target holder provided at a position facing the substrate mounting table 12 is mounted. Stand 1
3. A target 20 made of Al is fixed to 3. A cover 14 having an opening 14a having a diameter of about 20 mm is provided in front of the target 20. The target 20 is exposed to an oxygen atmosphere while passing metal to be sputtered through the opening 14a. It is not oxidized. The electrode rod 1 is placed on the target holder 13.
A power source 16 is provided between the electrode bar 15 and the ground so that the electrode bar 15 side is negative so that plasma discharge can be performed in the vacuum chamber 11. A gas introduction pipe 17 is provided on one side wall of the vacuum chamber 11, Ar and O 2 are supplied into the vacuum chamber 11, and a gas outlet 18 is provided on the other side wall of the vacuum chamber 11. . In this state, Ar gas and O 2
A gas is introduced, the substrate temperature is set to 600 to 800 ° C., and discharge is performed, and an Al 2 O 3 single crystal layer is epitaxially grown to a thickness of about 0.5 to 1 μm. 19a and 19b are solenoid coils for generating a magnetic field on the target surface.
【００２１】つぎに、シリコン基板１をスパッタ装置か
ら取り出し、マスキングをしてドライエッチング装置に
入れて塩素ガスなどによる反応性イオンエッチングによ
りサファイア層２をエッチングして半導体基板１を露出
させる。このサファイア層２のエッチングはサファイア
層２上に積層される半導体層と半導体基板１とを電気的
に接続するもので、部分的に形成されておればよいが、
たとえばチップの周囲に相当する部分に形成することに
より、発光層形成部の発光特性に余り影響を与えること
なく半導体層の接続をすることができると共に、ウェハ
からチップに分離する際に、分離部分にサファイア層が
なくなるため、チップ化の際にとくに都合がよい。Next, the silicon substrate 1 is taken out of the sputtering apparatus, masked, put into a dry etching apparatus, and the sapphire layer 2 is etched by reactive ion etching with a chlorine gas or the like to expose the semiconductor substrate 1. The etching of the sapphire layer 2 electrically connects the semiconductor layer laminated on the sapphire layer 2 to the semiconductor substrate 1 and may be partially formed.
For example, by forming the semiconductor device in a portion corresponding to the periphery of the chip, the semiconductor layer can be connected without significantly affecting the light emission characteristics of the light emitting layer forming portion. Since there is no sapphire layer, it is particularly convenient when forming chips.
【００２２】つぎに、シリコン基板１をそのサファイア
層２が上面になるように有機金属化学気相成長（ＭＯＣ
ＶＤ）装置に入れて、キャリアガスのＨ2 と共にトリメ
チリガリウム（ＴＭＧ）、アンモニア（ＮＨ3 ）などの
反応ガスおよびｎ形にする場合のドーパントガスとして
のＳｉＨ4 などを供給して、まず、シリコン基板１上の
サファイア層２上に、基板温度がたとえば４００〜６０
０℃程度の低温で、ｎ形のＧａＮ層からなる低温バッフ
ァ層を０.０１〜０.２μｍ程度程度成膜する。ついで、
基板温度がたとえば６００〜１２００℃程度の高温で前
述の反応ガスに、トリメチルアルミニウム（以下、ＴＭ
Ａという）を導入してｎ形のＡｌＧａＮ系化合物半導体
層からなるｎ形層（クラッド層）３を１〜５μｍ程度エ
ピタキシャル成長する。ついで、ドーパントガスおよび
反応ガスとしてのＴＭＡを止め、トリメチルインジウム
（ＴＭＩｎ）を追加して、ＩｎＧａＮ系化合物半導体か
らなる活性層４を０.０５〜０.３μｍ程度形成する。そ
の後、ドーパントガスをシクロペンタジエニルマグネシ
ウム（Ｃｐ2 Ｍｇ）またはジメチル亜鉛（ＤＭＺｎ）に
して、ｎ形層と同様にｐ形層（クラッド層）５を０.２
〜１μｍ程度形成する。Next, the silicon substrate 1 is placed on a metalorganic chemical vapor deposition (MOC) with its sapphire layer 2 facing upward.
VD), supplying a reactive gas such as trimethyl gallium (TMG) and ammonia (NH 3 ) together with H 2 as a carrier gas and SiH 4 as a dopant gas when forming into n-type. The substrate temperature is, for example, 400 to 60 on the sapphire layer 2 on the silicon substrate 1.
At a low temperature of about 0 ° C., a low-temperature buffer layer made of an n-type GaN layer is formed to a thickness of about 0.01 to 0.2 μm. Then
When the substrate temperature is as high as, for example, about 600 to 1200 ° C., trimethyl aluminum (hereinafter referred to as TM)
A) is introduced to epitaxially grow an n-type layer (cladding layer) 3 made of an n-type AlGaN-based compound semiconductor layer by about 1 to 5 μm. Next, TMA as a dopant gas and a reaction gas is stopped, and trimethylindium (TMIn) is added to form an active layer 4 made of an InGaN-based compound semiconductor in a thickness of about 0.05 to 0.3 μm. Thereafter, the dopant gas is changed to cyclopentadienylmagnesium (Cp 2 Mg) or dimethylzinc (DMZn), and the p-type layer (cladding layer) 5 is set to 0.2 in the same manner as the n-type layer.
〜1 μm.
【００２３】その後、たとえばＮｉおよびＡｕを蒸着し
てシンターすることにより電流拡散層７を２〜１００ｎ
ｍ程度形成する。ついで、電流拡散層７の表面にＴｉお
よびＡｕを蒸着などにより積層してパターニングするこ
とによりｐ側電極８を形成し、シリコン基板１の裏面に
Ａｕを蒸着などにより設けてｎ側電極９を形成する。つ
いで、ウェハを劈開して各チップに切断分離することに
より、図１に示されるＬＥＤチップが得られる。Thereafter, for example, Ni and Au are vapor-deposited and sintered to form a current diffusion layer 7 of 2 to 100 n.
m. Next, a p-side electrode 8 is formed by stacking and patterning Ti and Au on the surface of the current diffusion layer 7 by vapor deposition or the like, and an n-side electrode 9 is formed by providing Au on the back surface of the silicon substrate 1 by vapor deposition or the like. I do. Next, the wafer is cleaved and cut into chips to obtain the LED chips shown in FIG.
【００２４】本発明の半導体発光素子およびその製法に
よれば、半導体基板上にサファイア層が設けられ、その
上にチッ化ガリウム系化合物半導体層がエピタキシャル
成長されているため、青色系の発光に適した発光層形成
部が設けられながら、その基板に半導体基板を用いるこ
とができる。半導体基板と積層される半導体層との間の
サファイア層は非常に薄く、エッチングによるコンタク
ト孔の形成が容易に行われ、サファイア層を挟む半導体
層と半導体基板との電気的接続を簡単に得ることができ
る。その結果、ＬＥＤチップの上下両面にｐ側電極およ
びｎ側電極をそれぞれ設けることができる。また、サフ
ァイア層が非常に薄いため、ウェハからチップへの切断
分離も非常に容易に行うこともでき、半導体基板の方位
に沿った劈開をすることもできる。コンタクト孔がこの
チップの周囲に設けられておれば、一層容易に劈開など
の切断を行うことができる。According to the semiconductor light emitting device and the method of manufacturing the same of the present invention, a sapphire layer is provided on a semiconductor substrate, and a gallium nitride compound semiconductor layer is epitaxially grown on the sapphire layer. A semiconductor substrate can be used as the substrate while the light emitting layer forming portion is provided. The sapphire layer between the semiconductor substrate and the semiconductor layer to be laminated is extremely thin, so that a contact hole can be easily formed by etching, and the electrical connection between the semiconductor layer sandwiching the sapphire layer and the semiconductor substrate can be easily obtained. Can be. As a result, a p-side electrode and an n-side electrode can be provided on both upper and lower surfaces of the LED chip. In addition, since the sapphire layer is very thin, cutting and separation from the wafer to the chip can be performed very easily, and cleavage along the direction of the semiconductor substrate can be performed. If a contact hole is provided around this chip, cutting such as cleavage can be performed more easily.
【００２５】前述の例では、シリコン基板１上に成長し
たサファイア層２にコンタクト孔を設けてその上にチッ
化ガリウム系化合物半導体層を積層したが、サファイア
層２がない部分で格子整合が取れないという問題を解消
するために、図３に同様のチップの断面説明図が示され
るように、サファイア層２にはエッチング孔を形成しな
いで、全面にチッ化ガリウム系化合物半導体層を積層し
て半導体層の積層が終った後に、従来と同様にその積層
された半導体層の一部をエッチングしてｎ形層３を露出
させ、さらにその露出したｎ形層３の一部およびその下
のサファイア層２をエッチングして半導体基板１を露出
させ、その露出したｎ形層３と半導体基板１との両方に
跨るようにＴｉなどの金属膜９ａを設けることにより電
気的に接続してもよい。このような構造にしても、サフ
ァイア層２が非常に薄いため、簡単にエッチングされて
ｎ形層３と半導体基板１とを簡単に接続することがで
き、半導体基板１の裏面にｎ側電極９を設けることがで
きる。しかも、ｎ形層３の露出もただ接続するだけでよ
いため、従来のように電極を設ける必要から大きくエッ
チングする必要がなく、発光層形成部１０を縮小するこ
とがない。In the above-described example, a contact hole is provided in the sapphire layer 2 grown on the silicon substrate 1 and the gallium nitride-based compound semiconductor layer is laminated thereon, but lattice matching can be achieved in a portion where the sapphire layer 2 is not provided. In order to solve the problem that no sapphire layer is present, as shown in a cross-sectional explanatory view of a similar chip, a gallium nitride-based compound semiconductor layer is laminated on the entire surface without forming an etching hole in the sapphire layer 2. After the stacking of the semiconductor layers is completed, a part of the stacked semiconductor layers is etched to expose the n-type layer 3 in the same manner as in the related art, and a part of the exposed n-type layer 3 and the sapphire under the same are further etched. Even if the semiconductor substrate 1 is exposed by etching the layer 2 and a metal film 9a such as Ti is provided so as to straddle both the exposed n-type layer 3 and the semiconductor substrate 1, the semiconductor substrate 1 is electrically connected. There. Even with such a structure, since the sapphire layer 2 is very thin, the sapphire layer 2 can be easily etched and the n-type layer 3 and the semiconductor substrate 1 can be easily connected. Can be provided. In addition, since the exposure of the n-type layer 3 is merely required to be connected, there is no need to perform large etching because of the necessity of providing an electrode as in the related art, and the light emitting layer forming portion 10 is not reduced in size.
【００２６】前述の各例では、いずれもｎ側電極９を半
導体基板１の裏面に設けたが、従来のチッ化ガリウム系
化合物半導体を用いるＬＥＤチップと同様に積層される
半導体層側にｐ側およびｎ側の両電極を設けることもで
きる。この場合でも、ウェハからチップへの切断分離が
非常に容易になるという利点がある。In each of the above-described examples, the n-side electrode 9 is provided on the back surface of the semiconductor substrate 1, but the p-side electrode 9 is provided on the semiconductor layer side to be laminated in the same manner as a conventional LED chip using a gallium nitride compound semiconductor. And both n-side electrodes can be provided. Even in this case, there is an advantage that the cutting separation from the wafer to the chip becomes very easy.
【００２７】さらに、前述の各例では、発光ダイオード
の例であったが、発光ダイオードに限らずレーザダイオ
ードでも同様である。レーザダイオードの場合劈開する
ことにより、共振器の反射面を鏡面に形成しやすいため
とくに効果がある。また、レーザダイオードの場合、発
光層形成部の他にもさらにコンタクト層などの他の半導
体層が積層される場合がある。また、発光ダイオードの
場合でも電流拡散層など他の半導体層が積層される場合
があるが、他の半導体層が積層されても同様である。さ
らに前述の各例では、発光層形成部がダブルヘテロ接合
構造の例であったが、ｐｎ接合構造でも同様である。ま
た、半導体基板としてシリコン基板を用いたが、ＧａＡ
ｓなど他の化合物半導体基板を用いることもできる。Further, in each of the above-described examples, the example is a light-emitting diode. However, the present invention is not limited to a light-emitting diode, but the same applies to a laser diode. In the case of a laser diode, cleavage is particularly effective because the reflection surface of the resonator can be easily formed into a mirror surface. In the case of a laser diode, another semiconductor layer such as a contact layer may be further stacked in addition to the light emitting layer forming portion. Further, in the case of a light emitting diode, another semiconductor layer such as a current diffusion layer may be stacked, but the same is true even when another semiconductor layer is stacked. Further, in each of the above-described examples, the light emitting layer forming portion has the double hetero junction structure, but the same applies to the pn junction structure. Although a silicon substrate was used as the semiconductor substrate, GaAs was used.
Other compound semiconductor substrates such as s can also be used.
【００２８】[0028]
【発明の効果】本発明によれば、チッ化ガリウム系化合
物半導体層を半導体基板上に積層することができるた
め、電極を基板の裏面に取り出しやすくなる。そのた
め、ＬＥＤチップの組立作業が容易となり、非常に使用
勝手のよい青色系の半導体発光素子が得られる。According to the present invention, since a gallium nitride-based compound semiconductor layer can be laminated on a semiconductor substrate, electrodes can be easily taken out on the back surface of the substrate. Therefore, the assembling work of the LED chip becomes easy, and a blue semiconductor light-emitting element that is very easy to use can be obtained.
【００２９】さらに、基板に半導体基板を使用している
ため、ウェハからのチップ化が容易になると共に、劈開
をすることもできるため、レーザダイオードの製作にと
くに都合がよい。Further, since a semiconductor substrate is used as the substrate, it is easy to form a chip from a wafer and it is also possible to cleave the semiconductor substrate, which is particularly convenient for manufacturing a laser diode.
【図１】本発明の半導体発光素子の一実施形態のチップ
の断面説明図である。FIG. 1 is an explanatory sectional view of a chip of an embodiment of a semiconductor light emitting device of the present invention.
【図２】本発明のサファイア層を成長させる装置の概略
説明図である。FIG. 2 is a schematic explanatory view of an apparatus for growing a sapphire layer according to the present invention.
【図３】本発明の半導体発光素子の他の形態のチップの
断面説明図である。FIG. 3 is an explanatory sectional view of a chip in another embodiment of the semiconductor light emitting device of the present invention.
【図４】従来の半導体発光素子の一例の斜視説明図であ
る。FIG. 4 is an explanatory perspective view of an example of a conventional semiconductor light emitting device.
１ 半導体基板 ２ サファイア層 ２ａ コンタクト孔 ３ ｎ形層 ４ 活性層 ５ ｐ形層 ８ ｐ側電極 ９ ｎ側電極 ９ａ 金属膜 １０ 発光層形成部 Reference Signs List 1 semiconductor substrate 2 sapphire layer 2a contact hole 3 n-type layer 4 active layer 5 p-type layer 8 p-side electrode 9 n-side electrode 9a metal film 10 light emitting layer forming portion
───────────────────────────────────────────────────── フロントページの続き (72)発明者 園部 雅之 京都市右京区西院溝崎町21番地 ローム株 式会社内 (72)発明者 伊藤 範和 京都市右京区西院溝崎町21番地 ローム株 式会社内 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Masayuki Sonobe 21st Ryoin Mizozakicho, Ukyo-ku, Kyoto City (72) Inventor Noriwa Ito 21st Rohm Co., Ltd., Saiin-Mizozakicho, Ukyo-ku, Kyoto
Claims (8)
れるサファイア層と、該サファイア層上に積層され、チ
ッ化ガリウム系化合物半導体からなり発光層形成部を構
成する第１導電形層および第２導電形層を含む半導体積
層部と、前記半導体積層部の第１導電形層および第２導
電形層にそれぞれ電気的に接続して設けられる第１およ
び第２の電極とからなる半導体発光素子。1. A semiconductor substrate, a sapphire layer provided on the semiconductor substrate, and a first conductive layer and a first conductive type layer laminated on the sapphire layer and formed of a gallium nitride compound semiconductor and forming a light emitting layer forming portion. A semiconductor light emitting device comprising: a semiconductor laminated portion including a two-conductivity-type layer; and first and second electrodes provided to be electrically connected to the first and second conductivity-type layers of the semiconductor laminated portion, respectively. .
られ、該コンタクト孔を介して前記サファイア層上に積
層される最下層の半導体層と前記半導体基板とが電気的
に接続されて、前記半導体積層部の表面側および前記半
導体基板の裏面にそれぞれ第１および第２の電極が設け
られてなる請求項１記載の半導体発光素子。2. A semiconductor device, comprising: a contact hole provided in the sapphire layer; and a lowermost semiconductor layer laminated on the sapphire layer and the semiconductor substrate being electrically connected to each other through the contact hole. 2. The semiconductor light emitting device according to claim 1, wherein a first electrode and a second electrode are provided on a front surface side of the portion and a back surface of the semiconductor substrate, respectively.
的に接続して第１の電極が設けられると共に、該半導体
積層部の一部がエッチングされて露出する第２導電形層
およびさらなるエッチングにより露出する前記半導体基
板が連結されるように金属膜が設けられ、かつ、該半導
体基板の裏面に第２の電極が設けられてなる請求項１記
載の半導体発光素子。3. A second conductive type layer which is electrically connected to a first conductive type layer of the semiconductor laminated portion, a first electrode is provided, and a part of the semiconductor laminated portion is etched and exposed. 2. The semiconductor light emitting device according to claim 1, wherein a metal film is provided so as to connect the semiconductor substrate exposed by further etching, and a second electrode is provided on a back surface of the semiconductor substrate.
求項１、２または３記載の半導体発光素子。4. The semiconductor light emitting device according to claim 1, wherein said semiconductor substrate is a silicon substrate.
層を成長する工程、（ｂ）該Ａｌ2 Ｏ3 単結晶層上に第
１導電形層および第２導電形層を含み発光層形成部を構
成するチッ化ガリウム系化合物半導体層を積層する工
程、および（ｃ）前記第１導電形層および第２導電形層
にそれぞれ電気的に接続して第１および第２の電極を形
成する工程を有する半導体発光素子の製法。5. A step of (a) growing an Al 2 O 3 single crystal layer on a semiconductor substrate, and (b) including a first conductivity type layer and a second conductivity type layer on the Al 2 O 3 single crystal layer. Laminating a gallium nitride-based compound semiconductor layer constituting the light emitting layer forming portion; and (c) first and second electrodes electrically connected to the first conductivity type layer and the second conductivity type layer, respectively. A method for manufacturing a semiconductor light emitting device, comprising:
該Ａｌ2 Ｏ3 単結晶層にコンタクト孔を形成してから前
記チッ化ガリウム系化合物半導体層を積層し、前記積層
される半導体層の表面側および前記半導体基板の裏面に
前記第１および第２の電極を形成する請求項５記載の半
導体発光素子の製法。6. After growing the Al 2 O 3 single crystal layer,
After forming a contact hole in the Al 2 O 3 single crystal layer, the gallium nitride-based compound semiconductor layer is laminated, and the first and second gallium nitride compound semiconductor layers are formed on the front side of the laminated semiconductor layer and the back side of the semiconductor substrate. 6. The method for manufacturing a semiconductor light emitting device according to claim 5, wherein said electrode is formed.
したチッ化ガリウム系化合物半導体層の一部をエッチン
グして第２導電形層を露出させ、前記積層される半導体
層の表面側の第１導電形層および前記エッチングにより
露出する第２導電形層にそれぞれ電気的に接続して第１
および第２の電極を形成する請求項５記載の半導体発光
素子の製法。7. After the step (b), a part of the gallium nitride-based compound semiconductor layer laminated in the step is etched to expose a second conductivity type layer, and a surface side of the laminated semiconductor layer is formed. Electrically connected to the first conductivity type layer and the second conductivity type layer exposed by the etching, respectively.
6. The method for manufacturing a semiconductor light emitting device according to claim 5, wherein a second electrode is formed.
形層の一部およびその下の前記サファイア層をエッチン
グして前記半導体基板の一部を露出させ、該エッチング
および前記エッチングにより露出する前記第２導電形層
および前記半導体基板の両方に接続するように金属膜を
設け、前記半導体基板の裏面に前記第２の電極を形成す
る請求項７記載の半導体発光素子の製法。8. A part of the second conductivity type layer exposed by the etching and the sapphire layer thereunder are etched to expose a part of the semiconductor substrate, and the second part exposed by the etching and the etching is formed. The method according to claim 7, wherein a metal film is provided so as to be connected to both the conductivity type layer and the semiconductor substrate, and the second electrode is formed on a back surface of the semiconductor substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12517297A JP3713124B2 (en) | 1997-05-15 | 1997-05-15 | Semiconductor light emitting device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12517297A JP3713124B2 (en) | 1997-05-15 | 1997-05-15 | Semiconductor light emitting device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10321907A true JPH10321907A (en) | 1998-12-04 |
| JP3713124B2 JP3713124B2 (en) | 2005-11-02 |
Family
ID=14903680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12517297A Expired - Fee Related JP3713124B2 (en) | 1997-05-15 | 1997-05-15 | Semiconductor light emitting device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3713124B2 (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100522765B1 (en) * | 2001-07-03 | 2005-10-19 | 주식회사 컴텍스 | Manufacturing method of base for semiconductor device using material of GaN series |
| KR100619420B1 (en) * | 2005-01-20 | 2006-09-11 | 엘지전자 주식회사 | Light emitting diode for flip chip bonding |
| KR100721643B1 (en) * | 1999-04-15 | 2007-05-23 | 스미토모덴키고교가부시키가이샤 | Semiconductor light emitting device |
| WO2011086476A1 (en) * | 2010-01-15 | 2011-07-21 | Koninklijke Philips Electronics N.V. | Semiconductor light emitting device with layer compensating for the thermal expansion of the substrate |
| US8040450B2 (en) | 1995-12-20 | 2011-10-18 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal electro-optic device |
| JPWO2010001607A1 (en) * | 2008-07-03 | 2011-12-15 | パナソニック株式会社 | Nitride semiconductor device |
| JP2013135104A (en) * | 2011-12-27 | 2013-07-08 | Sanken Electric Co Ltd | Semiconductor light-emitting device |
| US9214605B2 (en) | 2013-03-22 | 2015-12-15 | Kabushiki Kaisha Toshiba | Nitride semiconductor light emitting device |
| CN114447162A (en) * | 2022-01-17 | 2022-05-06 | 安徽格恩半导体有限公司 | Method for manufacturing LED chip without etching and LED chip |
-
1997
- 1997-05-15 JP JP12517297A patent/JP3713124B2/en not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8040450B2 (en) | 1995-12-20 | 2011-10-18 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal electro-optic device |
| KR100721643B1 (en) * | 1999-04-15 | 2007-05-23 | 스미토모덴키고교가부시키가이샤 | Semiconductor light emitting device |
| KR100522765B1 (en) * | 2001-07-03 | 2005-10-19 | 주식회사 컴텍스 | Manufacturing method of base for semiconductor device using material of GaN series |
| KR100619420B1 (en) * | 2005-01-20 | 2006-09-11 | 엘지전자 주식회사 | Light emitting diode for flip chip bonding |
| JPWO2010001607A1 (en) * | 2008-07-03 | 2011-12-15 | パナソニック株式会社 | Nitride semiconductor device |
| WO2011086476A1 (en) * | 2010-01-15 | 2011-07-21 | Koninklijke Philips Electronics N.V. | Semiconductor light emitting device with layer compensating for the thermal expansion of the substrate |
| CN102714256A (en) * | 2010-01-15 | 2012-10-03 | 皇家飞利浦电子股份有限公司 | Semiconductor light emitting device with layer compensating for the thermal expansion of the substrate |
| JP2013135104A (en) * | 2011-12-27 | 2013-07-08 | Sanken Electric Co Ltd | Semiconductor light-emitting device |
| US9214605B2 (en) | 2013-03-22 | 2015-12-15 | Kabushiki Kaisha Toshiba | Nitride semiconductor light emitting device |
| CN114447162A (en) * | 2022-01-17 | 2022-05-06 | 安徽格恩半导体有限公司 | Method for manufacturing LED chip without etching and LED chip |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3713124B2 (en) | 2005-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6156584A (en) | Method of manufacturing a semiconductor light emitting device | |
| EP2863444B1 (en) | Vertical structure LEDs | |
| RU2491683C2 (en) | Contact for semiconductor light-emitting device | |
| JP3974667B2 (en) | Manufacturing method of semiconductor light emitting device | |
| JP2010080817A (en) | Light-emitting element | |
| JPH114020A (en) | Semiconductor light emitting element, method of manufacturing the same, and semiconductor light emitting device | |
| JPH08330631A (en) | Light-emitting semiconductor element and its manufacture | |
| JP4119501B2 (en) | Semiconductor light emitting device | |
| JP2009123754A (en) | LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE MANUFACTURING METHOD | |
| KR20080015794A (en) | イ ｎＧａＡｌＮ light emitting device and manufacturing method thereof | |
| JPH08255926A (en) | Semiconductor light emitting element and fabrication thereof | |
| US7884381B2 (en) | Light emitting device and method for fabricating the same including a back surface electrode with an Au alloy | |
| US20100065870A1 (en) | Light emitting device | |
| JPH10209496A (en) | Semiconductor light emitting device | |
| JP3713124B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
| CN102569332A (en) | Light emitting element | |
| JP3706448B2 (en) | Semiconductor light emitting device | |
| JPH08255929A (en) | Fabrication of semiconductor light emitting element | |
| JPH0864912A (en) | Semiconductor light emitting element and its manufacture | |
| KR101231118B1 (en) | Supporting substrates for semiconductor light emitting device and high-performance vertical structured semiconductor light emitting devices using supporting substrates | |
| JPH0864913A (en) | Semiconductor light emitting device and manufacturing method thereof | |
| WO2005038936A1 (en) | Light-emitting device and method for manufacturing same | |
| JP3214367B2 (en) | Method for manufacturing semiconductor light emitting device | |
| KR101171855B1 (en) | Supporting substrates for semiconductor light emitting device and high-performance vertical structured semiconductor light emitting devices using supporting substrates | |
| JP2011155084A (en) | Ultraviolet semiconductor light emitting element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040722 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040817 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041015 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050222 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050323 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050426 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050802 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050819 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080826 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110826 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |