JPH10321907A - 半導体発光素子およびその製法 - Google Patents

半導体発光素子およびその製法

Info

Publication number
JPH10321907A
JPH10321907A JP12517297A JP12517297A JPH10321907A JP H10321907 A JPH10321907 A JP H10321907A JP 12517297 A JP12517297 A JP 12517297A JP 12517297 A JP12517297 A JP 12517297A JP H10321907 A JPH10321907 A JP H10321907A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
laminated
semiconductor substrate
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP12517297A
Other languages
English (en)
Other versions
JP3713124B2 (ja
Inventor
Takeshi Tsutsui
毅 筒井
Shunji Nakada
俊次 中田
Yukio Shakuda
幸男 尺田
Masayuki Sonobe
雅之 園部
Norikazu Ito
範和 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP12517297A priority Critical patent/JP3713124B2/ja
Publication of JPH10321907A publication Critical patent/JPH10321907A/ja
Application granted granted Critical
Publication of JP3713124B2 publication Critical patent/JP3713124B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【課題】 簡単な製造工程でチッ化ガリウム系化合物半
導体を用いた発光素子チップの上下の両面に2つの電極
を形成し得ると共に、ウェハから各チップへの切断分離
を容易に行うことができ、劈開もすることができる半導
体発光素子およびその製法を提供する。 【解決手段】 半導体基板1と、該半導体基板上に設け
られるサファイア層2と、該サファイア層上に積層さ
れ、チッ化ガリウム系化合物半導体からなり発光層形成
部10を構成する第1導電形層(p形層5)および第2
導電形層(n形層3)を含む半導体積層部と、前記半導
体積層部の第1導電形層および第2導電形層にそれぞれ
電気的に接続して設けられる第1および第2の電極(p
側電極8およびn側電極9)とからなっている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はチッ化ガリウム系化
合物半導体層が積層される発光ダイオードやレーザダイ
オードなどの半導体発光素子およびその製法に関する。
さらに詳しくは、両電極をチップの上下両面から取り出
しやすくすると共に、ウェハからのチップ化を劈開によ
り行うことも可能で取り扱いやすい構造の半導体発光素
子およびその製法に関する。
【0002】
【従来の技術】従来、たとえば青色系の光を発光する半
導体発光素子は、図4に示されるような構造になってい
る。すなわち、サファイア基板21上にたとえばGaN
からなる低温バッファ層および高温でエピタキシャル成
長されたn形のGaN層からなるn形層(クラッド層)
23と、バンドギャップエネルギーがクラッド層のそれ
よりも小さく発光波長を定める材料、たとえばInGa
N系(InとGaの比率が種々変わり得ることを意味す
る、以下同じ)化合物半導体からなる活性層(発光層)
24と、p形のGaNからなるp形層(クラッド層)2
5とからなり、その表面にp側電極28が設けられ、積
層された半導体層の一部がエッチングされて露出するn
形層23の表面にn側電極29が設けられることにより
形成されている。なお、n形層23およびp形層25は
キャリアの閉じ込め効果を向上させるため、活性層23
側にAlGaN系(AlとGaの比率が種々変わり得る
ことを意味する、以下同じ)化合物半導体層が用いられ
ることが多い。
【0003】
【発明が解決しようとする課題】前述のように、従来の
チッ化ガリウム系化合物半導体を用いた青色系の半導体
発光素子は、格子整合の関係で絶縁性のサファイア基板
上にクラッド層や活性層などの半導体層が積層されてい
る。そのため、n側およびp側の両電極を半導体層が積
層される一方側の面に設けなければならず、リードなど
に発光素子(以下、LEDという)チップをダイボンデ
ィングする場合、電極の両方ともをワイヤボンディング
しなければならず、組立工数が増加すると共に、ワイヤ
ボンディングに伴う信頼性の低下という問題がある。
【0004】さらに、半導体層を積層したウェハから各
チップに切断分離する場合、非常に加工のしにくいサフ
ァイア基板を切断しなければならない。そのため、きれ
いに切断することができなかったり、切断するのに多く
の時間を必要として歩留りの低下や工数増によりコスト
アップになるという問題がある。
【0005】本発明はこのような問題を解決するために
なされたもので、簡単な製造工程でチッ化ガリウム系化
合物半導体を用いたLEDチップの上下の両面に2つの
電極を形成し得る半導体発光素子およびその製法を提供
すること目的とする。
【0006】本発明の他の目的は、チッ化ガリウム系化
合物半導体を用いながら、ウェハから各チップへの切断
分離を容易に行うことができ、劈開もすることができる
半導体発光素子およびその製法を提供することにある。
【0007】
【課題を解決するための手段】本発明による半導体発光
素子は、半導体基板と、該半導体基板上に設けられるサ
ファイア層と、該サファイア層上に積層され、チッ化ガ
リウム系化合物半導体からなり発光層形成部を構成する
第1導電形層および第2導電形層を含む半導体積層部
と、前記半導体積層部の第1導電形層および第2導電形
層にそれぞれ電気的に接続して設けられる第1および第
2の電極とからなっている。
【0008】ここにチッ化ガリウム系化合物半導体と
は、III 族元素のGaとV族元素のNとの化合物または
III 族元素のGaの一部がAl、Inなどの他のIII 族
元素と置換したものおよび/またはV族元素のNの一部
がP、Asなどの他のV族元素と置換した化合物からな
る半導体をいう。
【0009】前記サファイア層にコンタクト孔が設けら
れ、該コンタクト孔を介して前記サファイア層上に積層
される最下層の半導体層と前記半導体基板とが電気的に
接続されて、前記半導体積層部の表面側および前記半導
体基板の裏面にそれぞれ第1および第2の電極が設けら
れることにより、ダイボンディングをするだけで一方の
電極を1つのリードに接続することができる。
【0010】前記半導体積層部の第1導電形層に電気的
に接続して第1の電極が設けられると共に、該半導体積
層部の一部がエッチングされて露出する第2導電形層お
よびさらなるエッチングにより露出する前記半導体基板
が連結されるように金属膜が設けられ、かつ、該半導体
基板の裏面に第2の電極が設けられてもチップの上下両
面に2つの電極を設けることができる。
【0011】前記半導体基板がシリコン基板であれば、
取り扱いやすい基板上にチッ化ガリウム系化合物半導体
からなる半導体発光素子を形成することができる。
【0012】本発明の半導体発光素子の製法は、(a)
半導体基板上にAl2 3 単結晶層を成長する工程、
(b)該Al2 3 単結晶層上に第1導電形層および第
2導電形層を含み発光層形成部を構成するチッ化ガリウ
ム系化合物半導体層を積層する工程、および(c)前記
第1導電形層および第2導電形層にそれぞれ電気的に接
続して第1および第2の電極を形成する工程を有してい
る。
【0013】前記Al2 3 単結晶層を成長した後、該
Al2 3 単結晶層にコンタクト孔を形成してから前記
チッ化ガリウム系化合物半導体層を積層することによ
り、または前記(b)工程の後、該工程により積層した
チッ化ガリウム系化合物半導体層の一部をエッチングし
て第2導電形層を露出させ、該露出する第2導電形層の
一部およびその下のサファイア層をエッチングして前記
半導体基板の一部を露出させ、該エッチングおよび前記
エッチングにより露出する前記第2導電形層および前記
半導体基板の両方に接続するように金属膜を設けること
により、発光層形成部の第2導電形層と半導体基板とを
電気的に接続することができ、チップの上下両面に両電
極をそれぞれ設けることができる。
【0014】
【発明の実施の形態】つぎに、図面を参照しながら本発
明の半導体発光素子およびその製法について説明をす
る。
【0015】本発明の半導体発光素子は、図1にその一
実施形態の断面説明図が示されるように、たとえばn形
のシリコン基板1の上に0.5〜1μm程度の厚さに形
成されたAl2 3 単結晶からなるサファイア層2が設
けられ、その上にチッ化ガリウム系化合物半導体からな
り発光層形成部10を構成するn形層3、活性層4、お
よびp形層5が順次積層されている。このチッ化ガリウ
ム系化合物半導体層が積層される前にサファイア層2の
一部にコンタクト孔2aが形成されており、チッ化ガリ
ウム系化合物半導体層が積層される際に、コンタクト孔
2aが設けられている部分はその孔の中に半導体層が堆
積され、図1に示されるように、n形層3とn形の半導
体基板1とが電気的に接続されている。そして、積層さ
れた半導体層の表面に電流拡散層7を介してp側電極8
が、半導体基板1の裏面にn側電極9がそれぞれ設けら
れている。
【0016】サファイア層2は、たとえば信学技報(E
D96−42、1996年、5月)にも開示されている
ように、金属をスパッタさせながら基板に付着するとき
に酸化させることにより金属酸化物の単結晶を成長させ
る技術を使用して形成するもので、アルミニウムをター
ゲットとしてスパッタさせ、スパッタしたAlが付着す
る基板の表面付近を酸素リッチにしておくことにより、
シリコン基板1の表面に付着する際に酸化アルミニウム
となってAl2 3 単結晶層がシリコン基板1上に成長
する。この際、ターゲットのAlは酸化しないように、
酸化源ができるだけターゲットに届かないようにするこ
とが、優れた単結晶層を成長させるのに重要である。A
2 3 単結晶とシリコン基板とは格子定数が異なる
が、このような方法によりAl2 3 単結晶を成長させ
ることにより、格子歪みの少ないきれいな結晶構造のサ
ファイア層2を成長することができる。このサファイア
層2は、チッ化ガリウム系化合物半導体層をエピタキシ
ャル成長するためのもので、数十nm程度の厚さあれば
チッ化ガリウム系化合物半導体層をきれいな結晶構造で
成長することができるが、0.5〜1μm程度の厚さに
形成されていてもよい。このサファイア層2には部分的
にコンタクト孔2aが形成されており、半導体基板1が
露出している。
【0017】サファイア層2上に積層される半導体層
は、たとえばn形のGaNからなる低温バッファ層が
0.01〜0.2μm程度とn形のGaNおよび/または
AlGaN系化合物半導体からなるn形層(クラッド
層)3が1〜5μm程度堆積されている。さらに、バン
ドギャップエネルギーがクラッド層のそれよりも小さく
なる材料、たとえばInGaN系化合物半導体(たとえ
ばInの混晶比率が0.05)からなる活性層4が0.0
5〜0.3μm程度形成され、さらにp形のAlGaN
系化合物半導体層およびGaN層からなるp形層(クラ
ッド層)5が0.2〜1μm程度それぞれ順次積層され
ている。これらの半導体層は単結晶化されたサファイア
層2上に堆積されるため、エピタキシャル成長される。
前述のコンタクト孔2aが形成された部分は半導体基板
1上に堆積されるため、完全な格子整合をとることがで
きないが、このコンタクト孔2aをたとえばチップの周
囲部分に設けておくことにより、チップの周囲では発光
特性が低下しても問題がなく支障を来さない。
【0018】この積層された半導体層の表面には、たと
えばNiとAuの合金層からなる電流拡散層7が2〜1
00nm程度の厚さに設けられ、その表面にTiとAu
の積層構造からなるp側電極8が設けられ、半導体基板
1の裏面にAuからなるn側電極9が形成されている。
ウェハの状態でこれらの積層構造が形成された後に、通
常の方法で劈開することにより、図1に示されるような
構造のLEDチップが得られる。
【0019】つぎに、図1に示される半導体発光素子の
製法について説明をする。
【0020】まず、たとえば図2に示されるようなスッ
パタ装置の真空チャンバ11内の基板載置台12に半導
体結晶層からなるシリコン基板1を取り付け、基板載置
台12と対向する位置に設けられるターゲット保持台1
3にAlからなるターゲット20を固定する。ターゲッ
ト20の周囲は、その正面に直径が20mm程度の開口
部14aが設けられたカバー14が設けられ、スパッタ
させる金属は開口部14aを介して通過させながら、タ
ーゲット20が酸素雰囲気に晒されて酸化しないように
されている。このターゲット保持台13には、電極棒1
5が接触して設けられ、真空チャンバー11内でプラズ
マ放電をさせられるように、電極棒15とアース間に電
極棒15側が負となるように電源16が設けられてい
る。真空チャンバー11の一側壁には、ガス導入用の管
17が設けられ、ArとO2 が真空チャンバー11内に
供給され、真空チャンバー11の他の側壁にはガス排出
口18が設けられている。この状態で、ArガスとO2
ガスとを導入して、基板温度を600〜800℃にして
放電させ、Al2 3 単結晶層を0.5〜1μm程度の
厚さエピタキシャル成長する。なお、19a、19bは
磁界をターゲット表面に発生させるためのソレノイドコ
イルである。
【0021】つぎに、シリコン基板1をスパッタ装置か
ら取り出し、マスキングをしてドライエッチング装置に
入れて塩素ガスなどによる反応性イオンエッチングによ
りサファイア層2をエッチングして半導体基板1を露出
させる。このサファイア層2のエッチングはサファイア
層2上に積層される半導体層と半導体基板1とを電気的
に接続するもので、部分的に形成されておればよいが、
たとえばチップの周囲に相当する部分に形成することに
より、発光層形成部の発光特性に余り影響を与えること
なく半導体層の接続をすることができると共に、ウェハ
からチップに分離する際に、分離部分にサファイア層が
なくなるため、チップ化の際にとくに都合がよい。
【0022】つぎに、シリコン基板1をそのサファイア
層2が上面になるように有機金属化学気相成長(MOC
VD)装置に入れて、キャリアガスのH2 と共にトリメ
チリガリウム(TMG)、アンモニア(NH3 )などの
反応ガスおよびn形にする場合のドーパントガスとして
のSiH4 などを供給して、まず、シリコン基板1上の
サファイア層2上に、基板温度がたとえば400〜60
0℃程度の低温で、n形のGaN層からなる低温バッフ
ァ層を0.01〜0.2μm程度程度成膜する。ついで、
基板温度がたとえば600〜1200℃程度の高温で前
述の反応ガスに、トリメチルアルミニウム(以下、TM
Aという)を導入してn形のAlGaN系化合物半導体
層からなるn形層(クラッド層)3を1〜5μm程度エ
ピタキシャル成長する。ついで、ドーパントガスおよび
反応ガスとしてのTMAを止め、トリメチルインジウム
(TMIn)を追加して、InGaN系化合物半導体か
らなる活性層4を0.05〜0.3μm程度形成する。そ
の後、ドーパントガスをシクロペンタジエニルマグネシ
ウム(Cp2 Mg)またはジメチル亜鉛(DMZn)に
して、n形層と同様にp形層(クラッド層)5を0.2
〜1μm程度形成する。
【0023】その後、たとえばNiおよびAuを蒸着し
てシンターすることにより電流拡散層7を2〜100n
m程度形成する。ついで、電流拡散層7の表面にTiお
よびAuを蒸着などにより積層してパターニングするこ
とによりp側電極8を形成し、シリコン基板1の裏面に
Auを蒸着などにより設けてn側電極9を形成する。つ
いで、ウェハを劈開して各チップに切断分離することに
より、図1に示されるLEDチップが得られる。
【0024】本発明の半導体発光素子およびその製法に
よれば、半導体基板上にサファイア層が設けられ、その
上にチッ化ガリウム系化合物半導体層がエピタキシャル
成長されているため、青色系の発光に適した発光層形成
部が設けられながら、その基板に半導体基板を用いるこ
とができる。半導体基板と積層される半導体層との間の
サファイア層は非常に薄く、エッチングによるコンタク
ト孔の形成が容易に行われ、サファイア層を挟む半導体
層と半導体基板との電気的接続を簡単に得ることができ
る。その結果、LEDチップの上下両面にp側電極およ
びn側電極をそれぞれ設けることができる。また、サフ
ァイア層が非常に薄いため、ウェハからチップへの切断
分離も非常に容易に行うこともでき、半導体基板の方位
に沿った劈開をすることもできる。コンタクト孔がこの
チップの周囲に設けられておれば、一層容易に劈開など
の切断を行うことができる。
【0025】前述の例では、シリコン基板1上に成長し
たサファイア層2にコンタクト孔を設けてその上にチッ
化ガリウム系化合物半導体層を積層したが、サファイア
層2がない部分で格子整合が取れないという問題を解消
するために、図3に同様のチップの断面説明図が示され
るように、サファイア層2にはエッチング孔を形成しな
いで、全面にチッ化ガリウム系化合物半導体層を積層し
て半導体層の積層が終った後に、従来と同様にその積層
された半導体層の一部をエッチングしてn形層3を露出
させ、さらにその露出したn形層3の一部およびその下
のサファイア層2をエッチングして半導体基板1を露出
させ、その露出したn形層3と半導体基板1との両方に
跨るようにTiなどの金属膜9aを設けることにより電
気的に接続してもよい。このような構造にしても、サフ
ァイア層2が非常に薄いため、簡単にエッチングされて
n形層3と半導体基板1とを簡単に接続することがで
き、半導体基板1の裏面にn側電極9を設けることがで
きる。しかも、n形層3の露出もただ接続するだけでよ
いため、従来のように電極を設ける必要から大きくエッ
チングする必要がなく、発光層形成部10を縮小するこ
とがない。
【0026】前述の各例では、いずれもn側電極9を半
導体基板1の裏面に設けたが、従来のチッ化ガリウム系
化合物半導体を用いるLEDチップと同様に積層される
半導体層側にp側およびn側の両電極を設けることもで
きる。この場合でも、ウェハからチップへの切断分離が
非常に容易になるという利点がある。
【0027】さらに、前述の各例では、発光ダイオード
の例であったが、発光ダイオードに限らずレーザダイオ
ードでも同様である。レーザダイオードの場合劈開する
ことにより、共振器の反射面を鏡面に形成しやすいため
とくに効果がある。また、レーザダイオードの場合、発
光層形成部の他にもさらにコンタクト層などの他の半導
体層が積層される場合がある。また、発光ダイオードの
場合でも電流拡散層など他の半導体層が積層される場合
があるが、他の半導体層が積層されても同様である。さ
らに前述の各例では、発光層形成部がダブルヘテロ接合
構造の例であったが、pn接合構造でも同様である。ま
た、半導体基板としてシリコン基板を用いたが、GaA
sなど他の化合物半導体基板を用いることもできる。
【0028】
【発明の効果】本発明によれば、チッ化ガリウム系化合
物半導体層を半導体基板上に積層することができるた
め、電極を基板の裏面に取り出しやすくなる。そのた
め、LEDチップの組立作業が容易となり、非常に使用
勝手のよい青色系の半導体発光素子が得られる。
【0029】さらに、基板に半導体基板を使用している
ため、ウェハからのチップ化が容易になると共に、劈開
をすることもできるため、レーザダイオードの製作にと
くに都合がよい。
【図面の簡単な説明】
【図1】本発明の半導体発光素子の一実施形態のチップ
の断面説明図である。
【図2】本発明のサファイア層を成長させる装置の概略
説明図である。
【図3】本発明の半導体発光素子の他の形態のチップの
断面説明図である。
【図4】従来の半導体発光素子の一例の斜視説明図であ
る。
【符号の説明】
1 半導体基板 2 サファイア層 2a コンタクト孔 3 n形層 4 活性層 5 p形層 8 p側電極 9 n側電極 9a 金属膜 10 発光層形成部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 園部 雅之 京都市右京区西院溝崎町21番地 ローム株 式会社内 (72)発明者 伊藤 範和 京都市右京区西院溝崎町21番地 ローム株 式会社内

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板と、該半導体基板上に設けら
    れるサファイア層と、該サファイア層上に積層され、チ
    ッ化ガリウム系化合物半導体からなり発光層形成部を構
    成する第1導電形層および第2導電形層を含む半導体積
    層部と、前記半導体積層部の第1導電形層および第2導
    電形層にそれぞれ電気的に接続して設けられる第1およ
    び第2の電極とからなる半導体発光素子。
  2. 【請求項2】 前記サファイア層にコンタクト孔が設け
    られ、該コンタクト孔を介して前記サファイア層上に積
    層される最下層の半導体層と前記半導体基板とが電気的
    に接続されて、前記半導体積層部の表面側および前記半
    導体基板の裏面にそれぞれ第1および第2の電極が設け
    られてなる請求項1記載の半導体発光素子。
  3. 【請求項3】 前記半導体積層部の第1導電形層に電気
    的に接続して第1の電極が設けられると共に、該半導体
    積層部の一部がエッチングされて露出する第2導電形層
    およびさらなるエッチングにより露出する前記半導体基
    板が連結されるように金属膜が設けられ、かつ、該半導
    体基板の裏面に第2の電極が設けられてなる請求項1記
    載の半導体発光素子。
  4. 【請求項4】 前記半導体基板がシリコン基板である請
    求項1、2または3記載の半導体発光素子。
  5. 【請求項5】 (a)半導体基板上にAl2 3 単結晶
    層を成長する工程、(b)該Al2 3 単結晶層上に第
    1導電形層および第2導電形層を含み発光層形成部を構
    成するチッ化ガリウム系化合物半導体層を積層する工
    程、および(c)前記第1導電形層および第2導電形層
    にそれぞれ電気的に接続して第1および第2の電極を形
    成する工程を有する半導体発光素子の製法。
  6. 【請求項6】 前記Al2 3 単結晶層を成長した後、
    該Al2 3 単結晶層にコンタクト孔を形成してから前
    記チッ化ガリウム系化合物半導体層を積層し、前記積層
    される半導体層の表面側および前記半導体基板の裏面に
    前記第1および第2の電極を形成する請求項5記載の半
    導体発光素子の製法。
  7. 【請求項7】 前記(b)工程の後、該工程により積層
    したチッ化ガリウム系化合物半導体層の一部をエッチン
    グして第2導電形層を露出させ、前記積層される半導体
    層の表面側の第1導電形層および前記エッチングにより
    露出する第2導電形層にそれぞれ電気的に接続して第1
    および第2の電極を形成する請求項5記載の半導体発光
    素子の製法。
  8. 【請求項8】 前記エッチングにより露出する第2導電
    形層の一部およびその下の前記サファイア層をエッチン
    グして前記半導体基板の一部を露出させ、該エッチング
    および前記エッチングにより露出する前記第2導電形層
    および前記半導体基板の両方に接続するように金属膜を
    設け、前記半導体基板の裏面に前記第2の電極を形成す
    る請求項7記載の半導体発光素子の製法。
JP12517297A 1997-05-15 1997-05-15 半導体発光素子およびその製法 Expired - Fee Related JP3713124B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12517297A JP3713124B2 (ja) 1997-05-15 1997-05-15 半導体発光素子およびその製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12517297A JP3713124B2 (ja) 1997-05-15 1997-05-15 半導体発光素子およびその製法

Publications (2)

Publication Number Publication Date
JPH10321907A true JPH10321907A (ja) 1998-12-04
JP3713124B2 JP3713124B2 (ja) 2005-11-02

Family

ID=14903680

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12517297A Expired - Fee Related JP3713124B2 (ja) 1997-05-15 1997-05-15 半導体発光素子およびその製法

Country Status (1)

Country Link
JP (1) JP3713124B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100522765B1 (ko) * 2001-07-03 2005-10-19 주식회사 컴텍스 반도체소자용 기판의 제조방법
KR100619420B1 (ko) * 2005-01-20 2006-09-11 엘지전자 주식회사 플립칩 본딩용 발광 다이오드
KR100721643B1 (ko) * 1999-04-15 2007-05-23 스미토모덴키고교가부시키가이샤 반도체발광소자
WO2011086476A1 (en) * 2010-01-15 2011-07-21 Koninklijke Philips Electronics N.V. Semiconductor light emitting device with layer compensating for the thermal expansion of the substrate
US8040450B2 (en) 1995-12-20 2011-10-18 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal electro-optic device
JPWO2010001607A1 (ja) * 2008-07-03 2011-12-15 パナソニック株式会社 窒化物半導体装置
JP2013135104A (ja) * 2011-12-27 2013-07-08 Sanken Electric Co Ltd 半導体発光装置
US9214605B2 (en) 2013-03-22 2015-12-15 Kabushiki Kaisha Toshiba Nitride semiconductor light emitting device
CN114447162A (zh) * 2022-01-17 2022-05-06 安徽格恩半导体有限公司 一种免蚀刻制作led芯片的方法及led芯片

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8040450B2 (en) 1995-12-20 2011-10-18 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal electro-optic device
KR100721643B1 (ko) * 1999-04-15 2007-05-23 스미토모덴키고교가부시키가이샤 반도체발광소자
KR100522765B1 (ko) * 2001-07-03 2005-10-19 주식회사 컴텍스 반도체소자용 기판의 제조방법
KR100619420B1 (ko) * 2005-01-20 2006-09-11 엘지전자 주식회사 플립칩 본딩용 발광 다이오드
JPWO2010001607A1 (ja) * 2008-07-03 2011-12-15 パナソニック株式会社 窒化物半導体装置
WO2011086476A1 (en) * 2010-01-15 2011-07-21 Koninklijke Philips Electronics N.V. Semiconductor light emitting device with layer compensating for the thermal expansion of the substrate
CN102714256A (zh) * 2010-01-15 2012-10-03 皇家飞利浦电子股份有限公司 具有用于补偿基底热膨胀的层的半导体发光器件
JP2013135104A (ja) * 2011-12-27 2013-07-08 Sanken Electric Co Ltd 半導体発光装置
US9214605B2 (en) 2013-03-22 2015-12-15 Kabushiki Kaisha Toshiba Nitride semiconductor light emitting device
CN114447162A (zh) * 2022-01-17 2022-05-06 安徽格恩半导体有限公司 一种免蚀刻制作led芯片的方法及led芯片

Also Published As

Publication number Publication date
JP3713124B2 (ja) 2005-11-02

Similar Documents

Publication Publication Date Title
US6156584A (en) Method of manufacturing a semiconductor light emitting device
EP2863444B1 (en) Vertical structure LEDs
RU2491683C2 (ru) Контакт для полупроводникового светоизлучающего устройства
JP3974667B2 (ja) 半導体発光素子の製法
JP3850218B2 (ja) 半導体発光素子およびその製法
JP2010080817A (ja) 発光素子
JPH114020A (ja) 半導体発光素子及びその製造方法、並びに半導体発光装置
JPH08330631A (ja) 半導体発光素子およびその製造方法
JP4119501B2 (ja) 半導体発光素子
JP2009123754A (ja) 発光装置及び発光装置の製造方法
KR20080015794A (ko) InGaAlN 발광 장치 및 이의 제조 방법
JPH08255926A (ja) 半導体発光素子およびその製法
US7884381B2 (en) Light emitting device and method for fabricating the same including a back surface electrode with an Au alloy
US20100065870A1 (en) Light emitting device
JPH10209496A (ja) 半導体発光素子
JP3713124B2 (ja) 半導体発光素子およびその製法
CN102569332A (zh) 发光元件
JP3706448B2 (ja) 半導体発光素子
JPH08255929A (ja) 半導体発光素子の製法
JPH0864912A (ja) 半導体発光素子およびその製法
KR101231118B1 (ko) 반도체 발광소자용 지지기판 및 상기 지지기판을 이용한고성능 수직구조의 반도체 발광소자
JPH0864913A (ja) 半導体発光素子およびその製法
WO2005038936A1 (ja) 発光素子及びその製造方法
JP3214367B2 (ja) 半導体発光素子の製造方法
KR101171855B1 (ko) 반도체 발광소자용 지지기판 및 상기 지지기판을 이용한고성능 수직구조의 반도체 발광소자

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040817

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041015

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050323

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050819

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080826

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110826

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees