JPH10321954A - Ｉｉｉ 族窒化物半導体素子およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】電流路に高抵抗部分がなく、動作時に発熱の少
ないAl_x Ga_y In_{1-x- y} N からなるIII 族窒化物半導体素
子とその製造方法を提供する。 【解決手段】半導体基板上1sにAl_x Ga_y In_1-x-y N （０
≦ｘ、ｙ、かつｘ＋ｙ≦１）からなるIII 族窒化物半導
体薄膜 3〜7 が積層されてなり、最終のIII族窒化物半
導体薄膜の上に電極層8aが形成されているIII 族窒化物
半導体素子において、前記基板と前記III 族窒化物半導
体薄膜の間には、金属導電性を示し、岩塩型または六方
晶系の結晶構造である遷移金属窒化物からなるバッファ
層2cを介在させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】Al_x Ga_y In_1-x-y N 膜を用い
たレーザーダイオードや発光ダイオードなどのIII 族窒
化物半導体素子に関し、特に、それらの抵抗の低い電極
を有するIII 族窒化物半導体素子に関する。

【０００２】

【従来の技術】現在、GaN あるいはAlN の大きい単結晶
は得られていないので、Al_x Ga_y In_{1- x-y} N 膜を用いた
レーザーダイオード（以下、ＬＤと記す）または発光ダ
イオード（以下、ＬＥＤと記す）などのIII 族窒化物半
導体素子は、例えば、サファイア（Al₂ O₃) 、スピネル
(MgAl₂O₄) 、ケイ素(Si)、炭化ケイ素(SiC) 等の他の材
料からなる単結晶基板上に形成されている。通常は、格
子不整合による歪みを緩和するために、基板面にAlN バ
ッファー層またはGaN 低温バッファー層を形成し、その
上に種々のAl_x Ga_y In_1-x-y N 膜の成膜を行っている。

【０００３】このような従来実用化されているAl_x Ga_y
In_1-x-y N 膜を用いたＬＥＤなどの半導体素子において
は、絶縁材料である基板を電流路としては利用できない
ので、次のような構造とせざるを得なかった。図５は従
来のサファイア基板に形成された発光ダイオードの断面
図である。サファイア基板１ｉにAlN バッファ層２、ｎ
型 GaNからなる第１のコンタクト層３、ｎ型AlGaN から
なる第１のクラッド層層４、 GaN活性層５、ｐ型 AlGaN
からなる第２のクラッド層６、 p型 GaNからなる第２の
コンタクト層７、 Al/Tiからなるエピタキシャル層側電
極層８ａ（以降エピ側電極層と略記する）が積層されて
おり、III 族窒化物半導体層４〜７をエッチング除去
し、残したｎ型 GaNのコンタクト層３にAu/Cr よりなる
基板側電極８ｂを形成していた。すなわち、ｎ型 GaNの
コンタクト層３を導電性のリード部材として利用してお
り、電流路の断面はコンタクト層３の厚さと幅（図５紙
面に垂直方向）の積であり極めて小さく、ドーピングに
よりGaN コンタクト層の抵抗値を小さくしてもリード部
は高抵抗となりやすい。

【０００４】しかし、低抵抗の半導体材料からなる基板
を用いることができれば、基板側電極を基板裏に形成し
基板を通した電流路を構成できる。図６は従来の半導体
基板上に形成された発光ダイオードの断面図である。半
導体基板はＳｉである。基板側電極８ｂは基板裏側に形
成されており、基板と素子とは同じ面積である点を除
き、III 族窒化物半導体層の層構成は図５と同じなの
で、層構成の説明を省略する。ｎ側電極８ｂが基板１の
裏側に形成されているため、電流路の断面は素子面積と
なるため電流路の抵抗は低くなることが期待できる。ま
た、材料の有効面積比は大きくなり、またIII 族窒化物
半導体層のエッチング除去が不要となり、製造工程が少
なくなり、量産に適している。

【０００５】

【発明が解決しようとする課題】しかし、半導体基板上
へのIII 族窒化物半導体層成膜において、従来用いられ
るAlN またはGaN バッファー層は、AlN は絶縁体であ
り、GaN の抵抗もあまり低くできないため、バッファー
層はまだ素子抵抗を高くしている要因である。また、ｐ
型のAl_x Ga_y In_1-x-y N に形成される電極としては、従
来はAu/Cr 電極を用いているが、接触抵抗が大きく、こ
れもまた、素子抵抗を増加させる要因となっていた。

【０００６】これらの素子抵抗を増加させている部分
は、ジュール発熱部になってしまい、素子の特性や信頼
性を損なう原因となっていた。本発明の目的は、電流路
に高抵抗部分がなく、動作時に発熱の少ないAl_x Ga_yIn
_1-x-y N からなるIII 族窒化物半導体素子を提供するこ
とにある。

【０００７】

【課題を解決するための手段】上記の目的を達成するた
めに、半導体基板上にAl_x Ga_y In_1-x-y N （０≦ｘ、
ｙ、かつｘ＋ｙ≦１）からなるIII 族窒化物半導体薄膜
が積層されてなり、最終のIII 族窒化物半導体薄膜の上
に電極層が形成されているIII 族窒化物半導体素子にお
いて、前記基板と前記III 族窒化物半導体薄膜の間に
は、金属導電性を示し、岩塩型または六方晶系の結晶構
造である遷移金属窒化物からなるバッファ層を介在させ
ることとする。

【０００８】前記遷移金属窒化物は窒化チタン（TiN
）、窒化バナジウム（VN）、窒化ジルコニウム（ZrN
）、窒化ニオブ（NbN ）または窒化ハフニウム（HfN
）のうちのいずれかまたはこれらのうちの２つからな
る混晶、または窒化タンタル（TaN ）であると良い。前
記半導体基板はケイ素、炭化ケイ素、燐化ガリウム、ヒ
化ガリウムであると良い。

【０００９】前記バッファ層と前記III 族窒化物半導体
薄膜の間に第２のバッファ層を介在させ、さらに格子不
整合緩和を行うと良い。前記第２のバッファ層は前記II
I 族窒化物半導体薄膜と同じ組成であり、かつ前記III
族窒化物半導体薄膜の成膜時の基板温度より低い基板温
度で成膜された低温成膜層であると良い。

【００１０】前記低温成膜層の基板温度は２５℃以上５
００℃以下であると良い。前記第２のバッファ層は前記
III 族窒化物半導体薄膜と同じ組成の薄膜、と前記バッ
ファ層からなる２重層の複数積層である超格子層である
と良い。前記２重層の厚さは５０nm以下であると良い。
また、半導体基板上にAl_x Ga_y In_1-x-y N （０≦ｘ、
ｙ、かつｘ＋ｙ≦１）からなるIII 族窒化物半導体薄膜
が積層されてなり、最終のIII 族窒化物半導体薄膜の上
に電極層が形成されているIII 族窒化物半導体素子にお
いて、前記電極層は金属導電性を示し、岩塩型または六
方晶系の結晶構造である遷移金属窒化物からなる薄膜か
らなることとする。

【００１１】前記遷移金属窒化物は窒化チタン（TiN
）、窒化バナジウム（VN）、窒化ジルコニウム（ZrN
）、窒化ニオブ（NbN ）、窒化ハフニウム（HfN ）の
うちのいずれかまたはこれらのうちの２つからなる混
晶、または窒化タンタル（TaN ）であると良い。上記の
III 族窒化物半導体素子の製造方法において、前記遷移
金属窒化物からなる層はは分子線エピタキシーにより成
膜されると良い。

【００１２】

【発明の実施の形態】発明者らは、遷移金属窒化物のい
くつかとそれらの混晶の薄膜をケイ素（Si）、ゲルマニ
ウム（Ge）、炭化ケイ素（SiC ）、燐化ガリウム（GaP
）、ヒ化ガリウム（GaAs）などの半導体基板上にエピ
タキシャル成長させることができ、またエピタキシャル
成長層を基板とIII 族窒化物積層の間にバッファ層とし
て介在させることにより、Al_x Ga_y In_1-x-y N 膜に対す
る格子マッチングが良く、良質のAl_x Ga_y In_1-x-y N 膜
を容易にエピタキシャル成膜可能であることを見いだし
た。これらの遷移金属窒化物の結晶型と格子定数等を表
１に示す。

【００１３】

【表１】 表１に挙げた金属窒化物は、Si、Ge、SiC 、GaAs、GaP
等の半導体基板上へのエピタキシャル成長が可能であ
り、さらに、そのエピタキシャル層へAl_x Ga_y In _1-x-y
N 膜がエピタキシャル成長が可能であった。また、TaN
を除いて、岩塩型の結晶でありこれらの２種の遷移金属
窒化物は格子定数のみが変わる混晶を形成できる。従っ
て、格子定数を適当に選択することによってことにより
Al_x Ga_yIn_1-x-y N における任意のｘ、ｙに対応して
格子不整合を緩和できるバッファ層とすることができ
る。またTaN は六方晶であるが、同様に格子不整合を緩
和できるバッファ層とすることができる。

【００１４】また、これら材料は金属導電性を示し、半
導体との接触抵抗も低いので、III族窒化物積層の半導
体素子と基板との間の抵抗を増加させることはない。ま
た、同じ理由により、ｎ型半導体基板への電極とする場
合は抵抗増加の要因にならない。一方、ｐ型のAl_x Ga_y
In_1-x-y N に対しても接触抵抗は非常に低く、電極材料
として有用である。

【００１５】上記の遷移金属窒化物バッファ層を用いて
も格子不整合による歪みは生じているが、第２のバッフ
ァ層を追加することによりこの歪みをさらに緩和でき
る。第２のバッファ層には以降のIII 族窒化物半導体層
と同じ組成の薄膜を含むことが重要であり、この薄膜が
存在することによって格子定数の変化が滑らかにされて
いる。 実施例１ 図１は本発明に係る遷移金属窒化物のバッファ層を有す
るIII 族窒化物半導体素子の断面図である。製造工程に
従って構造を説明する。ｎ型Siの基板１ｓ（基板面は(1
11) 面）を酸で表面洗浄し、分子線エピタキシー装置を
用いて、TiN を成膜し、厚さ50nmのバッファ層２ｃを形
成した。成膜時の基板温度を650 ℃とし、Tiは電子ビー
ム照射により蒸発させ、窒素はrf放電を利用した原子状
窒素源により供給した。この薄膜は(111) 配向してお
り、基板と膜の<111> 軸が互いに平行なエピタキシャル
成長膜であった。

【００１６】次いで、基板温度を800 ℃とし、ｎ型GaN
からなる厚さ300nm のコンタクト層３を成膜した。以
下、基板温度800 ℃で、ｎ型Al_x Ga_1-x N (x=0.15)から
なる厚さ500nm のクラッド層４、GaN からなる厚さ50nm
の活性層５、ｐ型Al_x Ga_1-x N(x=0.15)からなる厚さ500
nm のクラッド層６、ｐ型GaN からなる厚さ300nm のキ
ャップ層７を順次成膜した。最後に、基板温度650 ℃と
し、分子線エピタキシーにより厚さ50nmのTiN 薄膜をｐ
側電極８ａとして形成し、Si基板１の裏面にはAlからな
るｎ側電極８ｂを形成した。

【００１７】上記の基板を、活性層の面積が0.3mm²のダ
イに切断し、両電極にはAuのワイヤをボンディングして
ＬＥＤ素子を作製した。この素子の順方向の電圧電流特
性を測定したところ、印加電圧3Vで、200mA の順方向電
流が得られた。比較のため、従来のバッファー層として
AlN を用いた以外は、同じ層構成のＬＥＤ素子を作製し
電圧電流特性を測定したところ、順方向の電圧電流特性
は、印加電圧3Vで50mAの順方向電流だった。

【００１８】また、バッファー層にAlN 、ｐ側電極とし
てAu/Cr 電極を用いた以外は同様の層構成の従来のＬＥ
Ｄ素子を作製したところ、印加電圧3Vで10mAの順方向電
流だった。このことから、TiN 層は抵抗の低いバッファ
ー層を実現し、ｐ側電極としてはやはり抵抗の低減をも
たらしたことが判る。 実施例２ 実施例１では、バッファ層に用いたTiN とGaN との格子
不整合は６% あり( 表１参照）、TiN 層はまだGaN 層に
歪みを生じさせており、GaN 層上に成長されるAl_x Ga
_1-X N (X=0.15)にも歪みを伝えている。しかし、バッフ
ァ層に用いた遷移金属窒化物を混晶として、Al_x Ga_1-x
N (x=0.15)との格子不整合を小さくすることができ、Ga
N のコンタクト層を省略すること可能となる。

【００１９】図２は本発明に係る混晶バッファ層を有す
るIII 族窒化物半導体素子の断面図である。製造工程に
従って構造を説明する。ｎ型のSi(111) 基板１ｓを酸で
表面洗浄し、基板温度650 ℃で分子線エピタキシー装置
を用いて厚さ50nmのV_0.29Zr_0.71N薄膜からなる導電性の
バッファ層２ｃを成膜した。このとき、Ti、Zrは電子ビ
ームにより蒸発させ、窒素はrf放電を用いた原子状窒素
源により供給した。この薄膜は(111) 配向しており、基
板と膜の<111> 軸が互いに平行なエピタキシャル成長膜
であった。この導電性のバッファー層２ｃはｎ型Al_0.15
Ga_0.85N と格子整合しており、基板温度800 ℃で、ｎ型
Al _x Ga_1-x N (x=0.15)からなる厚さ500nm のクラッド層
４を直接成膜することができた。

【００２０】以下実施例１と同様に、GaN からなる厚さ
50nmの活性層５、ｐ型Al_x Ga_1-x N(x=0.15)からなる厚
さ500nm のクラッド層６、ｐ型GaN からなる厚さ300nm
のキャップ層７を順次成膜した。最後に、基板温度650
℃で厚さ300nm のZrN 薄膜をエピ側電極８ａとして形成
し、Si基板１の裏面にはAlからなる基板側電極８ｂを形
成した。

【００２１】この基板を活性層の面積が0.3mm²のダイに
切断し、両電極にはAuのワイヤをボンディングしてＬＥ
Ｄ素子を作製した。得られたＬＥＤ素子の順方向の電圧
電流特性を測定したところ、3Vの印加電圧で200mA の電
流であり、実施例１の場合と同様に低抵抗のＬＥＤ素子
が得られた。

【００２２】このように、VNとZrN の混晶の導電バッフ
ァー層を用いることにより、素子の低抵抗化が実現でき
ると共に格子整合を取ることができ、さらに、コンタク
ト層が不要となり素子構造の簡略化が可能となった。ま
た、製造工程の短縮ができた。 実施例３ 遷移金属窒化物のバッファ層の上に、低温で成膜したAl
_0.15Ga_0.85N からなる第２のバッファ層を挿入すること
により、遷移金属窒化物のバッファー層と第１のクラッ
ド層以降のAl_0.15Ga_0.85N 層との格子歪みをさらに緩和
することができる。

【００２３】図３は本発明に係る低温成膜層を有するII
I 族窒化物半導体素子の断面図である。製造工程に従っ
て構造を説明する。ｎ型のSi(111) 基板１ｓを酸で表面
洗浄し、基板温度650 ℃で分子線エピタキシー装置を用
いて50nmのNbN 薄膜を成膜しバッファ層２ｃとした。こ
のとき、Nbは電子ビームにて蒸発させ、窒素はrf放電を
用いた原子状窒素源により供給した。この薄膜は(111)
配向しており、基板と膜の<111> 軸が互いに平行なエピ
タキシャル成長膜であった。

【００２４】次に、基板温度400 ℃の低温で、10nmのAl
_0.15Ga_0.85N 層からなる第２のバッファ層として低温成
膜層２ｔを成膜した。それ以降、基板温度を800 ℃まで
上昇させ、クラッド層４からコンタクト層７までの各II
I 族半導体層を成膜し、図３に示す様なダブルへテロ構
造を形成した。なお、基板温度が室温（25℃）から500
℃の間であれば、低温成膜層２ｔはアモルファス状であ
り、格子不整合緩和に役立っていることが判った。

【００２５】また、電極層８ａにはNbN を用いた。この
基板を切断し、上下の電極が0.3mm 角のＬＥＤを作製し
た。この素子の順方向の電圧電流特性を測定した結果、
印加電圧3Vのとき、順方向電流は150mA であり、実施例
１で作製した素子に準じた特性が得られた。 実施例４ 遷移金属窒化物のバッファ層の上に、薄いAl_x Ga_1-x N
層と薄い遷移金属窒化物層を交互に積層した超格子構造
の第２のバッファ層を挿入することにより、これらの層
間に歪みを集中させ、遷移金属窒化物のバッファー層と
第１のクラッド層以降のAl_0.15Ga_0.85N 層との格子歪み
をさらに緩和することができる。

【００２６】図４は本発明に係る超格子層を有するIII
族窒化物半導体素子の断面図である。製造工程に従って
構造を説明する。ｎ型のSi(111) 基板１ｓを酸で表面洗
浄し、基板温度650 ℃で分子線エピタキシー装置を用い
て50nmのHfN 層を成膜した。このとき、Hfは電子ビーム
により蒸発させ、窒素はrf放電を用いた原子状窒素源に
より供給した。この薄膜は(111)配向しており、基板と
膜の<111> 軸が互いに平行なエピタキシャル成長膜であ
った。

【００２７】このバッファー層２ｃの上に、基板温度70
0 ℃で、厚さ10nmのAl_0.30Ga_0.70N層と厚さ10nmのHfN
層を交互に４回づつ成膜し、超格子構造の第２のバッフ
ァ層２ｍを形成した。それ以降は基板温度を800 ℃まで
上昇させ、クラッド層４からコンタクト層７までの各II
I 族半導体層を各III 族半導体層を成膜し、図４に示す
様なダブルへテロ構造を形成した。

【００２８】また、エピタキシャル層側の電極層８ａに
はHfN を用いた。この成膜後の基板を切断し、上下の電
極が0.3mm 角のＬＥＤを作製した。この素子の順方向の
電圧電流特性を測定した結果、印加電圧3Vのとき、順方
向電流は200mA であり、実施例１で作製した素子と同等
の特性が得られた。

【００２９】

【発明の効果】本発明によれば、半導体基板上にAl_x Ga
_y In_1-x-y N （０≦ｘ、ｙ、かつｘ＋ｙ≦１）からなる
III 族窒化物半導体薄膜が積層されてなり、最終のIII
族窒化物半導体薄膜の上に電極層が形成されているIII
族窒化物半導体素子において、前記基板と前記III 族窒
化物半導体薄膜の間には、金属導電性を示し、岩塩型ま
たは六方晶系の結晶構造である遷移金属窒化物からなる
薄膜のバッファ層を介在させたので、基板とAl_x Ga_y In
_1-x-y N 膜との間の格子整合が改善され、格子不整合に
よる歪みの緩和を図ることができる。さらにAl_x Ga_y In
_1-x-y N 膜を使った半導体レーザーダイオードおよび発
光ダイオードなどの素子抵抗を低減することができる。

【００３０】また、電極層をTiN 、VN、ZrN 、NbN 、Hf
N または窒化タンタルTaN のうちのいずれかからなる薄
膜、またはこれらのうちの異なる２つからからなる混晶
などの遷移金属窒化物の薄膜としたので、Al_x Ga_y In
_1-x-y N 膜を使った半導体レーザーダイオードおよび発
光ダイオードなどの素子抵抗を低減することができる。

【図面の簡単な説明】

【図１】本発明に係る遷移金属窒化物のバッファ層を有
するIII 族窒化物半導体素子の断面図

【図２】本発明に係る混晶バッファ層を有するIII 族窒
化物半導体素子の断面図

【図３】本発明に係る低温成膜層を有するIII 族窒化物
半導体素子の断面図

【図４】本発明に係る超格子層を有するIII 族窒化物半
導体素子の断面図

【図５】従来のサファイア基板に形成された発光ダイオ
ードの断面図

【図６】従来のＳｉ基板上に形成された発光ダイオード
の断面図

【符号の説明】

１ｉ サファイア基板 １ｓ 半導体基板 ２ バッファ層 ２ｃ バッファ層 ２ｔ 低温成膜層 ２ｍ 超格子層 ３ 第１のコンタクト層 ４ 第１のクラッド層 ５ 活性層 ６ 第２のクラッド層 ７ 第２のコンタクト層 ８ａ エピタキシャル層側電極層 ８ｂ 基板側電極層

───────────────────────────────────────────────────── フロントページの続き (72)発明者 上條 洋 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内 (72)発明者 松山 秀昭 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内

Claims (10)

【特許請求の範囲】
1. 【請求項１】半導体基板上にAl_x Ga_y In_1-x-y N （０≦
   ｘ、ｙ、かつｘ＋ｙ≦１）からなるIII 族窒化物半導体
   薄膜が積層されてなり、最終のIII 族窒化物半導体薄膜
   の上に電極層が形成されているIII 族窒化物半導体素子
   において、前記基板と前記III 族窒化物半導体薄膜の間
   には、金属導電性を示し、岩塩型または六方晶系の結晶
   構造である遷移金属窒化物からなるバッファ層を介在さ
   せることを特徴とするIII 族窒化物半導体半導体素子。
2. 【請求項２】前記遷移金属窒化物は窒化チタン（TiN
   ）、窒化バナジウム（VN）、窒化ジルコニウム（ZrN
   ）、窒化ニオブ（NbN ）または窒化ハフニウム（HfN
   ）のうちのいずれかまたはこれらのうちの２つからな
   る混晶、または窒化タンタル（TaN ）であることを特徴
   とする請求項１に記載のIII 族窒化物半導体半導体素
   子。
3. 【請求項３】前記半導体基板はケイ素、炭化ケイ素、燐
   化ガリウム、ヒ化ガリウムであることを特徴とする請求
   項１または２に記載のIII 族窒化物半導体素子。
4. 【請求項４】前記バッファ層と前記III 族窒化物半導体
   薄膜の間に第２のバッファ層を介在させ、さらに格子不
   整合緩和を行うことを特徴とする請求項１ないし３に記
   載のIII 族窒化物半導体素子。
5. 【請求項５】前記第２のバッファ層は前記III 族窒化物
   半導体薄膜と同じ組成であり、かつ前記III 族窒化物半
   導体薄膜の成膜時の基板温度より低い基板温度で成膜さ
   れた低温成膜層であることを特徴とする請求項４に記載
   のIII 族窒化物半導体素子。
6. 【請求項６】請求項５に記載のIII 族窒化物半導体素子
   の製造方法において、前記低温成膜層の基板温度は２５
   ℃以上５００℃以下であることを特徴とするIII 族窒化
   物半導体素子の製造方法。
7. 【請求項７】前記第２のバッファ層は前記III 族窒化物
   半導体薄膜と同じ組成の薄膜、と前記バッファ層からな
   る２重層の複数積層である超格子層であることを特徴と
   する請求項４に記載のIII 族窒化物半導体素子。
8. 【請求項８】半導体基板上にAl_x Ga_y In_1-x-y N （０≦
   ｘ、ｙ、かつｘ＋ｙ≦１）からなるIII 族窒化物半導体
   薄膜が積層されてなり、最終のIII 族窒化物半導体薄膜
   の上に電極層が形成されているIII 族窒化物半導体素子
   において、前記電極層は金属導電性を示し、岩塩型また
   は六方晶系の結晶構造である遷移金属窒化物からなるこ
   とを特徴とするIII 族窒化物半導体素子。
9. 【請求項９】前記遷移金属窒化物は窒化チタン（TiN
   ）、窒化バナジウム（VN）、窒化ジルコニウム（ZrN
   ）、窒化ニオブ（NbN ）、窒化ハフニウム（HfN）のう
   ちのいずれかまたはこれらのうちの２つからなる混晶、
   または窒化タンタル（TaN ）あることを特徴とする請求
   項８に記載のIII 族窒化物半導体素子。
10. 【請求項１０】請求項１ないし９に記載のIII 族窒化物
    半導体素子の製造方法において、前記遷移金属窒化物か
    らなる層は分子線エピタキシーにより成膜されることを
    特徴とするIII 族窒化物半導体素子の製造方法。