JPH10322933A - 電源切替装置 - Google Patents
電源切替装置Info
- Publication number
- JPH10322933A JPH10322933A JP9132148A JP13214897A JPH10322933A JP H10322933 A JPH10322933 A JP H10322933A JP 9132148 A JP9132148 A JP 9132148A JP 13214897 A JP13214897 A JP 13214897A JP H10322933 A JPH10322933 A JP H10322933A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- switching
- waveform
- igbt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
- Stand-By Power Supply Arrangements (AREA)
Abstract
(57)【要約】
【課題】 本発明は複数の交流電源を切り替える電源切
替装置について、電源電圧の変動や波形の歪みにも対応
する、簡単な装置がなかった。 【解決手段】 高速で動作する半導体スイツチ素子を使
用し、そのスイツチング動作により複数の供給電源から
１つの供給電源を高速で選択し、また、同じ半導体素子
を電源電圧の１サイクル内において多数回スイツチング
の繰り返しを行うことにより、所望の出力電圧および波
形を得る電源切替装置。半導体スイツチング素子に逆電
圧破壊を生じぬようダイオードにより保護を行い、ま
た、電源側には変圧器を設け、絶縁と昇圧を行う。
替装置について、電源電圧の変動や波形の歪みにも対応
する、簡単な装置がなかった。 【解決手段】 高速で動作する半導体スイツチ素子を使
用し、そのスイツチング動作により複数の供給電源から
１つの供給電源を高速で選択し、また、同じ半導体素子
を電源電圧の１サイクル内において多数回スイツチング
の繰り返しを行うことにより、所望の出力電圧および波
形を得る電源切替装置。半導体スイツチング素子に逆電
圧破壊を生じぬようダイオードにより保護を行い、ま
た、電源側には変圧器を設け、絶縁と昇圧を行う。
Description
【０００１】
【発明の属する技術分野】この発明は交流の常用電源と
予備電源を高速度で切替え、またそれと共に電圧波形の
歪みを補正する電源切替装置に関する。
予備電源を高速度で切替え、またそれと共に電圧波形の
歪みを補正する電源切替装置に関する。
【０００２】
【従来の技術】この種の電源切替装置としては、第１例
として、単純に２つの電源即ち常用電源１と予備電源２
をリレーからの指令により遮断器を開放、投入させて切
り替えるものである。
として、単純に２つの電源即ち常用電源１と予備電源２
をリレーからの指令により遮断器を開放、投入させて切
り替えるものである。
【０００３】第２例は、特開平６−２５２７２５号に開
示されているようにトランジスタを用いるもので、その
回路を図５に示す。これは、接地極４７に対して正極の
２つの電源すなわち常用電源１と予備電源２を切り替え
て出力電圧端子３に出力するものである。入力電源１の
電圧が入力電源２の電圧より大きいとき、トランジスタ
４１，４２に電流が流れ、スイツチングトランジスタ４
１が導通となり、出力端子３に入力電源１の電圧が出力
される。逆に入力電源２の電圧が入力電源１より大きい
ときには、トランジスタ４３，４４に電流が流れ、入力
電源２の電圧が出力される。これは、直流電源にのみ可
能な方式である。
示されているようにトランジスタを用いるもので、その
回路を図５に示す。これは、接地極４７に対して正極の
２つの電源すなわち常用電源１と予備電源２を切り替え
て出力電圧端子３に出力するものである。入力電源１の
電圧が入力電源２の電圧より大きいとき、トランジスタ
４１，４２に電流が流れ、スイツチングトランジスタ４
１が導通となり、出力端子３に入力電源１の電圧が出力
される。逆に入力電源２の電圧が入力電源１より大きい
ときには、トランジスタ４３，４４に電流が流れ、入力
電源２の電圧が出力される。これは、直流電源にのみ可
能な方式である。
【０００４】第３例は、２つの交流電源を切り替えるも
ので、図６にその回路を示すが、常用電源Ｎ１、Ｒ１と
予備電源Ｎ２、Ｒ２を切り替えて，出力Ｎ、Ｒを得るも
のである。図６において、トランジスタＱ１、Ｑ２のベ
ースＢ１，Ｂ２に電流を流すとＱ１，Ｑ２が導通とな
り、常用電源Ｎ１、Ｒ１の電圧が出力端子Ｎ，Ｒに出力
される。常用電源が停電したときに、これを検出して、
トランジスタＱ３、Ｑ４のベースＢ３とＢ４に電流を流
すとＱ３、Ｑ４が導通となり予備電源Ｎ２，Ｒ２の電圧
が出力端子Ｎ，Ｒに出力される。トランジスタＱ１、Ｑ
２、Ｑ３およびＱ４と並列に接続されているＳＮＡＢＡ
は、トランジスタのスイツチング時に発生する過大な電
圧によりトランジスタが破壊するのを防ぐ回路で、抵
抗、コンデンサなどで構成される。
ので、図６にその回路を示すが、常用電源Ｎ１、Ｒ１と
予備電源Ｎ２、Ｒ２を切り替えて，出力Ｎ、Ｒを得るも
のである。図６において、トランジスタＱ１、Ｑ２のベ
ースＢ１，Ｂ２に電流を流すとＱ１，Ｑ２が導通とな
り、常用電源Ｎ１、Ｒ１の電圧が出力端子Ｎ，Ｒに出力
される。常用電源が停電したときに、これを検出して、
トランジスタＱ３、Ｑ４のベースＢ３とＢ４に電流を流
すとＱ３、Ｑ４が導通となり予備電源Ｎ２，Ｒ２の電圧
が出力端子Ｎ，Ｒに出力される。トランジスタＱ１、Ｑ
２、Ｑ３およびＱ４と並列に接続されているＳＮＡＢＡ
は、トランジスタのスイツチング時に発生する過大な電
圧によりトランジスタが破壊するのを防ぐ回路で、抵
抗、コンデンサなどで構成される。
【０００５】
【発明が解決しようとする課題】従来技術の第１例は、
リレーからの指令により遮断器を開放、投入させている
ため、切り替え時間が数１００ｍｓもかかり、電源の瞬
時停電が起き、コンピュータ等は停止してしまい不都合
である。従来技術の第２例は、スイツチングは高速であ
るが直流電源にのみ適用可能であり、需要の多い交流電
源には対応できない欠点がある。従来技術の第３例は、
この点を改良して交流用としたものである。この方法で
は、電源電圧が変動した時や、波形が歪んだ時にこれを
補償することができない。この補償をしようとすると、
電圧安定装置や波形歪みを矯正するフィルタを別に取り
付けねばならず極めて大型で高価な設備になり問題であ
る。
リレーからの指令により遮断器を開放、投入させている
ため、切り替え時間が数１００ｍｓもかかり、電源の瞬
時停電が起き、コンピュータ等は停止してしまい不都合
である。従来技術の第２例は、スイツチングは高速であ
るが直流電源にのみ適用可能であり、需要の多い交流電
源には対応できない欠点がある。従来技術の第３例は、
この点を改良して交流用としたものである。この方法で
は、電源電圧が変動した時や、波形が歪んだ時にこれを
補償することができない。この補償をしようとすると、
電圧安定装置や波形歪みを矯正するフィルタを別に取り
付けねばならず極めて大型で高価な設備になり問題であ
る。
【０００６】
【課題を解決するための手段】本発明は上記問題を解決
し、少数のスイツチング素子により電源の高速度切替と
波形歪みの矯正を行う装置を提供することを目的とする
ものである。
し、少数のスイツチング素子により電源の高速度切替と
波形歪みの矯正を行う装置を提供することを目的とする
ものである。
【０００７】本発明は、上記の課題を解決した電源切替
装置を提供するもので、複数の供給電源から１つの供給
電源を選択する多重化交流電源システムにおいて、交流
電圧の１サイクル内において半導体素子の多数回スイツ
チング繰り返しを行うことにより、所望の出力電圧波形
を得ることを特長とする電源切替装置である。
装置を提供するもので、複数の供給電源から１つの供給
電源を選択する多重化交流電源システムにおいて、交流
電圧の１サイクル内において半導体素子の多数回スイツ
チング繰り返しを行うことにより、所望の出力電圧波形
を得ることを特長とする電源切替装置である。
【０００８】
【発明の実施の形態】上記の問題点を解決するために発
明した回路構成を図１に示す。複数の供給電源から１つ
の供給電源を選択するには次の通り行う。常用電源１に
はスイツチングさせる半導体素子としてＩＧＢＴ（Ｉｎ
ｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎ
ｓｉｓｔｏｒ：絶縁ゲートバイポーラトランジスタ）４
Ａ、４Ｂが、また、予備電源２には同じくＩＧＢＴ４
Ｃ、４Ｄがとりつけられる。ＩＧＢＴはゲートＧに信号
を与えたときにのみ通電可能となるので、常用電源１を
用いる時にはゲート５Ａ，５Ｂの信号を制御してＩＧＢ
Ｔ４Ａ、４Ｂを動作させる。予備電源２を用いる時には
ゲート５Ｃ，５Ｄの信号を制御してＩＧＢＴ４Ｃ、４Ｄ
を動作させる。ダイオード６ＡはＩＧＢＴ４Ａのコレク
タ・エミツタ間にコレクタが負になるような電圧、すな
わち逆電圧が加ってＩＧＢＴ４Ａが破壊するのを防ぐも
のである。他のダイオード６Ｂ〜６Ｄも同様の働きをす
る。即ち、ＩＧＢＴのゲート５Ａ，５Ｂ並びに５Ｃ、５
Ｄを制御することによって常用電源１と予備電源２の間
の速やかな電源切替を行える。
明した回路構成を図１に示す。複数の供給電源から１つ
の供給電源を選択するには次の通り行う。常用電源１に
はスイツチングさせる半導体素子としてＩＧＢＴ（Ｉｎ
ｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎ
ｓｉｓｔｏｒ：絶縁ゲートバイポーラトランジスタ）４
Ａ、４Ｂが、また、予備電源２には同じくＩＧＢＴ４
Ｃ、４Ｄがとりつけられる。ＩＧＢＴはゲートＧに信号
を与えたときにのみ通電可能となるので、常用電源１を
用いる時にはゲート５Ａ，５Ｂの信号を制御してＩＧＢ
Ｔ４Ａ、４Ｂを動作させる。予備電源２を用いる時には
ゲート５Ｃ，５Ｄの信号を制御してＩＧＢＴ４Ｃ、４Ｄ
を動作させる。ダイオード６ＡはＩＧＢＴ４Ａのコレク
タ・エミツタ間にコレクタが負になるような電圧、すな
わち逆電圧が加ってＩＧＢＴ４Ａが破壊するのを防ぐも
のである。他のダイオード６Ｂ〜６Ｄも同様の働きをす
る。即ち、ＩＧＢＴのゲート５Ａ，５Ｂ並びに５Ｃ、５
Ｄを制御することによって常用電源１と予備電源２の間
の速やかな電源切替を行える。
【０００９】出力波形の制御は次の通りに行う。いま図
１において、常用電源１、１から電力を得るとする。Ｉ
ＧＢＴのゲート５Ａ、５Ｂの信号を制御して図２に示す
ように高速のスイツチングを行うようにする。図２にお
いて電源電圧１３の１サイクルの中を更に細分化して区
分し、各区分内にて、斜線部の左１１でＩＧＢＴ４Ａを
オン（導通）し、斜線部の右１２でオフ（非導通）させ
る。即ち、電源電圧波形１３を時間τ0 ごとに非常に細
かくｎ分割し、各区分時間τ0 の内において、通電時間
τi の期間だけＩＧＢＴをオン（導通）し残りの時間を
オフ（非導通）とする。これを各区分時間について繰り
返す。ＩＧＢＴにより裁断された斜線部のみの電圧波形
が図１の回路の後段にあるインダクタンス７とコンデン
サ８による平滑用フイルタで平滑化され滑らかな出力電
圧波形１４に成形される。この制御方法により、各区分
において通電時間τi の長さを制御することにより出力
電圧波形１４の制御が可能である。即ち、通電時間τi
を短くすると、平滑化され成形された出力電圧波形１４
は小さな電圧値波形となる。
１において、常用電源１、１から電力を得るとする。Ｉ
ＧＢＴのゲート５Ａ、５Ｂの信号を制御して図２に示す
ように高速のスイツチングを行うようにする。図２にお
いて電源電圧１３の１サイクルの中を更に細分化して区
分し、各区分内にて、斜線部の左１１でＩＧＢＴ４Ａを
オン（導通）し、斜線部の右１２でオフ（非導通）させ
る。即ち、電源電圧波形１３を時間τ0 ごとに非常に細
かくｎ分割し、各区分時間τ0 の内において、通電時間
τi の期間だけＩＧＢＴをオン（導通）し残りの時間を
オフ（非導通）とする。これを各区分時間について繰り
返す。ＩＧＢＴにより裁断された斜線部のみの電圧波形
が図１の回路の後段にあるインダクタンス７とコンデン
サ８による平滑用フイルタで平滑化され滑らかな出力電
圧波形１４に成形される。この制御方法により、各区分
において通電時間τi の長さを制御することにより出力
電圧波形１４の制御が可能である。即ち、通電時間τi
を短くすると、平滑化され成形された出力電圧波形１４
は小さな電圧値波形となる。
【００１０】通電時間τi の変化によって電圧値が変化
することにつき、図３にその説明図を示す。（図３は説
明図であるので正確な寸法ではない）。ｎ分割された区
分時間τ0 の内、通電時間τi を図３（イ）に示すよう
に τi ＝τ0 とする。この場合は区分時間が全て通電時間となるの
で、電源電圧１３はそのまま平滑フイルタへ行く。平滑
フイルタを通過した後の出力電圧１４は電源電圧と同じ
電圧値であり変化しない。今、通電時間τi を区分時間
τ0 よりかなり小さくした図３（ロ）の場合には通電時
間τi だけ通電されるので、その部分を斜線を入れて示
す。この電圧が平滑フイルタを通ることにより区分時間
τ0 の通電に平滑成形されて、出力電圧値１４は小さく
なる。
することにつき、図３にその説明図を示す。（図３は説
明図であるので正確な寸法ではない）。ｎ分割された区
分時間τ0 の内、通電時間τi を図３（イ）に示すよう
に τi ＝τ0 とする。この場合は区分時間が全て通電時間となるの
で、電源電圧１３はそのまま平滑フイルタへ行く。平滑
フイルタを通過した後の出力電圧１４は電源電圧と同じ
電圧値であり変化しない。今、通電時間τi を区分時間
τ0 よりかなり小さくした図３（ロ）の場合には通電時
間τi だけ通電されるので、その部分を斜線を入れて示
す。この電圧が平滑フイルタを通ることにより区分時間
τ0 の通電に平滑成形されて、出力電圧値１４は小さく
なる。
【００１１】このことを数式により説明すると次の通り
である。回路の後段にあるインダクタンス７とコンデン
サ８による平滑用フイルタで電圧波形を成形することか
ら、斜線部の積分値が、出力電圧に関係するので、斜線
部の面積を求める。半周期間をｎ等分し、各区分時間τ
0 内の通電時間τi を一定値τとする。すると、斜線部
の面積Ｓは次式となる。
である。回路の後段にあるインダクタンス７とコンデン
サ８による平滑用フイルタで電圧波形を成形することか
ら、斜線部の積分値が、出力電圧に関係するので、斜線
部の面積を求める。半周期間をｎ等分し、各区分時間τ
0 内の通電時間τi を一定値τとする。すると、斜線部
の面積Ｓは次式となる。
【数１】 ただし、ｔ：時間 ｆ：周波数 である式より
【数２】 発生電圧率ｖを式のように定義する。
【数３】 式に式を代入する。
【数４】 式により区分時間τ0 ＝５０μｓのとき、通電時間τ
と出力電圧率ｇ（τ）の関係を計算した結果を表１に示
す。 通電時間τと出力電圧率ｇ（ τ）は、比例関係にあこ
とがわかる。回路の後段にあるインダクタンス７とコン
デンサ８による平滑用フィルタで電圧波形を成形すると
通電時間τの大きさに比例して、出力電圧１４の制御が
可能となる。
と出力電圧率ｇ（τ）の関係を計算した結果を表１に示
す。 通電時間τと出力電圧率ｇ（ τ）は、比例関係にあこ
とがわかる。回路の後段にあるインダクタンス７とコン
デンサ８による平滑用フィルタで電圧波形を成形すると
通電時間τの大きさに比例して、出力電圧１４の制御が
可能となる。
【００１２】次に電源電圧歪み波形の補償について説明
する。半サイクルの中において、ｎ等分した各区分時間
τ0 内における各通電時間τi をそれぞれ変動させるこ
とにより、半サイクル内の電源電圧波形が歪んでいて
も、これを正常な正弦波形状の出力電圧に補償できる。
即ち、電源電圧の歪みにより各区分時間の内、小電圧の
部分では通電時間τi を大きくし、大電圧の部分では通
電時間τi を小さくする制御を行えばよいのである。こ
のことを図３（ハ）に示し説明する。電源電圧１３の正
弦波の９０度の位置部分の，正常ならばほぼ平坦である
べき部分を例とする。この部分が異常で、示された３区
分中、中央の部分が凹の異常電源電圧波形１３であると
する。これを正常な平坦波形の出力電圧１４に補償する
場合、ＩＧＢＴの各通電時間τi を τ2 ＞τ1 、τ3 に制御して、斜線の面積が等しくなるようにする。これ
により平滑用フイルターで平滑成形したあとは図３
（ハ）に示す出力電圧波形１４の如く平坦波形とするこ
とが出来る。
する。半サイクルの中において、ｎ等分した各区分時間
τ0 内における各通電時間τi をそれぞれ変動させるこ
とにより、半サイクル内の電源電圧波形が歪んでいて
も、これを正常な正弦波形状の出力電圧に補償できる。
即ち、電源電圧の歪みにより各区分時間の内、小電圧の
部分では通電時間τi を大きくし、大電圧の部分では通
電時間τi を小さくする制御を行えばよいのである。こ
のことを図３（ハ）に示し説明する。電源電圧１３の正
弦波の９０度の位置部分の，正常ならばほぼ平坦である
べき部分を例とする。この部分が異常で、示された３区
分中、中央の部分が凹の異常電源電圧波形１３であると
する。これを正常な平坦波形の出力電圧１４に補償する
場合、ＩＧＢＴの各通電時間τi を τ2 ＞τ1 、τ3 に制御して、斜線の面積が等しくなるようにする。これ
により平滑用フイルターで平滑成形したあとは図３
（ハ）に示す出力電圧波形１４の如く平坦波形とするこ
とが出来る。
【００１３】
【実施例】本発明の実施例のブロツク図を図４に示す。
常用電源１と予備電源２を半導体スイツチ部３１、３２
により切替えて出力３を得るのが基本の回路であり、半
導体スイツチ部３１，３２の内容は図１に示す通りのＩ
ＧＢＴ４，そのゲート５及びダイオード６より構成され
る。ＩＧＢＴ４Ａ，４Ｂ，４Ｃおよび４Ｄは、定格６０
０ｖ５０Ａの素子を用いた。
常用電源１と予備電源２を半導体スイツチ部３１、３２
により切替えて出力３を得るのが基本の回路であり、半
導体スイツチ部３１，３２の内容は図１に示す通りのＩ
ＧＢＴ４，そのゲート５及びダイオード６より構成され
る。ＩＧＢＴ４Ａ，４Ｂ，４Ｃおよび４Ｄは、定格６０
０ｖ５０Ａの素子を用いた。
【００１４】入力電源の切替は次の通りに動作する。い
ま常用電源１の電圧を受電中に常用電源１に停電が発生
したとする。停電により電圧が電源１に無くなると、電
圧検出部３３からの電圧信号がゼロを示す。信号司令部
３８のスイッチを自動切替指令４０により自動切替にセ
ットしておくと、切替司令部３８は電圧検出部３３から
の電圧信号を自動的に比較部３６に伝送する。比較部３
６は基準電圧波形発生部３５の電圧と電圧検出部３３か
らの電圧を比較するが、電圧検出部３３からの電圧がゼ
ロのため、速やかに制御信号発生部３７にその情報を通
知する。制御信号発生部３７はこの情報により、半導体
スイツチ部３１のＩＧＢＴにスイツチ断（オフ）の制御
信号を出すと共に、半導体スイツチ部３２にスイツチ導
通（オン）の制御信号を出す。スイツチ部はＩＧＢＴが
高速動作するため、入力電源が通常電源１から予備電源
２に瞬時に切り替わる。ＩＧＢＴのスイツチング時間は
１μｓ以下であり、実用上瞬断（瞬時停電）の全くない
切替が実現できた。なお、切替司令部３８のスイツチを
手動切替指令３９にしておくと、常用電源１と予備電源
２を手動にて切替指令できる。
ま常用電源１の電圧を受電中に常用電源１に停電が発生
したとする。停電により電圧が電源１に無くなると、電
圧検出部３３からの電圧信号がゼロを示す。信号司令部
３８のスイッチを自動切替指令４０により自動切替にセ
ットしておくと、切替司令部３８は電圧検出部３３から
の電圧信号を自動的に比較部３６に伝送する。比較部３
６は基準電圧波形発生部３５の電圧と電圧検出部３３か
らの電圧を比較するが、電圧検出部３３からの電圧がゼ
ロのため、速やかに制御信号発生部３７にその情報を通
知する。制御信号発生部３７はこの情報により、半導体
スイツチ部３１のＩＧＢＴにスイツチ断（オフ）の制御
信号を出すと共に、半導体スイツチ部３２にスイツチ導
通（オン）の制御信号を出す。スイツチ部はＩＧＢＴが
高速動作するため、入力電源が通常電源１から予備電源
２に瞬時に切り替わる。ＩＧＢＴのスイツチング時間は
１μｓ以下であり、実用上瞬断（瞬時停電）の全くない
切替が実現できた。なお、切替司令部３８のスイツチを
手動切替指令３９にしておくと、常用電源１と予備電源
２を手動にて切替指令できる。
【００１５】入力電源の電圧の大きさ及び波形の歪みの
補償は次の通りに動作する。いま常用電源１の電圧を受
電中とする。常用電源１の電圧は電圧検出部３３により
検出され切替指令部３８を通り比較部３６に至る。比較
部３６では基準電圧波形発生部３５から正常な正弦波波
形の信号を受け、電圧検出部３３から受けた電圧波形の
信号と比較する。比較部３６では１，０００μｓ（１Ｋ
Ｈｚ）の間隔で比較した基準電圧波形と電源電圧との差
分を刻々と制御信号発生部３７に信号する。制御信号発
生部３７では、半導体スイツチ部３２のＩＧＢＴのゲー
トに送るオン・オフの信号のオンしている通電時間τi
を、電源電圧１が基準電圧より小さい区分のところでは
補償するように大きくする。逆に歪み等により大きい電
源電圧の区分のところではオンしている通電時間τi を
小さくする。この様にしてＩＧＢＴのゲート信号を制御
することにより平滑フイルター７，８通過後の出力電圧
は正常な正弦波形となる。
補償は次の通りに動作する。いま常用電源１の電圧を受
電中とする。常用電源１の電圧は電圧検出部３３により
検出され切替指令部３８を通り比較部３６に至る。比較
部３６では基準電圧波形発生部３５から正常な正弦波波
形の信号を受け、電圧検出部３３から受けた電圧波形の
信号と比較する。比較部３６では１，０００μｓ（１Ｋ
Ｈｚ）の間隔で比較した基準電圧波形と電源電圧との差
分を刻々と制御信号発生部３７に信号する。制御信号発
生部３７では、半導体スイツチ部３２のＩＧＢＴのゲー
トに送るオン・オフの信号のオンしている通電時間τi
を、電源電圧１が基準電圧より小さい区分のところでは
補償するように大きくする。逆に歪み等により大きい電
源電圧の区分のところではオンしている通電時間τi を
小さくする。この様にしてＩＧＢＴのゲート信号を制御
することにより平滑フイルター７，８通過後の出力電圧
は正常な正弦波形となる。
【００１６】この装置により、常用電源１００Ｖの電圧
変動 ±２０％に対して、出力電圧１００Ｖの電圧変動
＋２．０％、−２．２％、の安定した値を得ることが
出来た。歪みについては、総歪率（ＴＨＤ）が次式で定
義される。
変動 ±２０％に対して、出力電圧１００Ｖの電圧変動
＋２．０％、−２．２％、の安定した値を得ることが
出来た。歪みについては、総歪率（ＴＨＤ）が次式で定
義される。
【数５】 ただし、Ｖ１は基本成分の電圧 Ｖｉは高調波成分電圧 ｎ＝５００（２５ｋＨｚ）において、ＦＴＦアナライザ
でＴＨＤを測定したところ、電源電圧として ＴＨＤ＝
１５．８％の電圧を入力したところ、出力電圧にて
ＴＨＤ＝ ３．３％が得られた。歪み率の大幅な改善が
されたことが判った。このように常用電源の電圧の変
動、波形の歪みにかかわらず、出力電圧波形が歪みの少
ない正弦波形となり、電圧が変動しない安定した出力電
圧が得られた。
でＴＨＤを測定したところ、電源電圧として ＴＨＤ＝
１５．８％の電圧を入力したところ、出力電圧にて
ＴＨＤ＝ ３．３％が得られた。歪み率の大幅な改善が
されたことが判った。このように常用電源の電圧の変
動、波形の歪みにかかわらず、出力電圧波形が歪みの少
ない正弦波形となり、電圧が変動しない安定した出力電
圧が得られた。
【００１７】
【発明の効果】少数の電力用スイツチング素子（ＩＧＢ
Ｔ ４コ）と単純な回路構成で交流電圧の絶対値と、波
形歪みの補正、並びに電源１、２の切替を高速瞬時に行
うことが可能な電源切替装置が提供できた。
Ｔ ４コ）と単純な回路構成で交流電圧の絶対値と、波
形歪みの補正、並びに電源１、２の切替を高速瞬時に行
うことが可能な電源切替装置が提供できた。
【図１】図１は、本発明のスイツチ部の回路図の１例で
ある。
ある。
【図２】図２は、本発明の半導体のスイツチング動作を
説明する図である。
説明する図である。
【図３】図３は、本発明の波形歪み補償の動作を説明す
る図である。
る図である。
【図４】図４は、本発明の切替装置のブロツク図の１例
である。
である。
【図５】図５は、従来の切替装置の例である。
【図６】図６は、従来の切替装置の例である。
１ 常用電源入力端 ２ 予備電源入力端 ３ 出力端 ４Ａ ＩＧＢＴ Ａ ４Ｂ ＩＧＢＴ Ｂ ４Ｃ ＩＧＢＴ Ｃ ４Ｄ ＩＧＢＴ Ｄ ５Ａ ＩＧＢＴＡのゲート ５Ｂ ＩＧＢＴＢのゲート ５Ｃ ＩＧＢＴＣのゲート ５Ｄ ＩＧＢＴＤのゲート ６Ａ ダイオード Ａ ６Ｂ ダイオード Ｂ ６Ｃ ダイオード Ｃ ６Ｄ ダイオード Ｄ ７ インダクタンス Ｌ ８ コンデンサ Ｃ ９Ａ 変圧器 ＴＡ ９Ｃ 変圧器 ＴＣ １１ スイツチの『オン』の点 １２ スイツチの『オフ』の点 １３ 電源電圧 １４ 平滑後の出力電圧 １５ ＩＧＢＴ ４Ａが動作する期間 １６ ＩＧＢＴ ４Ｂが動作する期間 ３１ 常用電源回路の半導体スイツチ部 ３２ 予備電源回路の半導体スイツチ部 ３９ 手動切替指令 ４０ 自動切替指令 ４１ トランジスタ ４５ 抵抗 ４６ ダイオード ４７ 接地極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０３Ｋ 17/62 Ｈ０３Ｋ 17/62 Ｄ 17/68 17/68 (72)発明者 佐々木正行 東京都千代田区丸の内２丁目６番１号 古 河電気工業株式会社内
Claims (1)
- 【請求項１】 複数の供給電源から１つの供給電源を選
択する多重化交流電源システムにおいて、交流電圧の１
サイクル内において半導体素子の多数回スイツチング繰
り返しを行うことにより、所望の出力電圧波形を得るこ
とを特徴とする電源切替装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9132148A JPH10322933A (ja) | 1997-05-22 | 1997-05-22 | 電源切替装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9132148A JPH10322933A (ja) | 1997-05-22 | 1997-05-22 | 電源切替装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10322933A true JPH10322933A (ja) | 1998-12-04 |
Family
ID=15074488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9132148A Pending JPH10322933A (ja) | 1997-05-22 | 1997-05-22 | 電源切替装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10322933A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013176655A1 (en) * | 2012-05-22 | 2013-11-28 | Hewlett-Packard Development Company, L.P. | Alternating power sources to manage input power in a converter |
-
1997
- 1997-05-22 JP JP9132148A patent/JPH10322933A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013176655A1 (en) * | 2012-05-22 | 2013-11-28 | Hewlett-Packard Development Company, L.P. | Alternating power sources to manage input power in a converter |
| CN104335449A (zh) * | 2012-05-22 | 2015-02-04 | 惠普发展公司，有限责任合伙企业 | 切换电源以管理变换器内的输入电力 |
| US20150171665A1 (en) * | 2012-05-22 | 2015-06-18 | Hewlett-Packard Development Company, L.P. | Alternating power sources to manage input power in a converter |
| EP2853014A4 (en) * | 2012-05-22 | 2016-02-17 | Hewlett Packard Development Co | AC POWER SOURCES FOR MANAGING THE INPUT POWER IN A CONVERTER |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4670828A (en) | Bi-directional switch for neutral point clamped PWM inverter | |
| US4323845A (en) | Power regulating apparatus including load current sensor means | |
| KR101813691B1 (ko) | 멀티레벨 인버터용 데드타임을 제어하는 전류벡터 | |
| US6498320B2 (en) | Power supply apparatus for arc-utilizing apparatus | |
| EP0116706A1 (en) | Control system for a voltage-type inverter | |
| JPH07284274A (ja) | 電源回路 | |
| JP6302760B2 (ja) | 劣化診断機能を有する電力変換装置 | |
| JP5968702B2 (ja) | ノーマリーオン電界効果トランジスタを使用したインバータ・モジュールを備える電力変換器 | |
| JP3479899B2 (ja) | 電圧調整装置 | |
| KR101994023B1 (ko) | 컨버터 및 그것을 사용한 전력 변환 장치 | |
| WO2010126486A1 (en) | Method of and circuit for brown-out detection | |
| JPH10322933A (ja) | 電源切替装置 | |
| JPH09121559A (ja) | インバータ装置 | |
| JP3774329B2 (ja) | インバータ装置 | |
| US4247887A (en) | AC--AC Converter device | |
| JPS60200770A (ja) | 正弦波インバ−タ | |
| JP3489446B2 (ja) | インバータ装置 | |
| US4308578A (en) | Inverter device | |
| JP3070314B2 (ja) | インバータの出力電圧補償回路 | |
| JPH07231666A (ja) | Ｐｗｍ制御電圧形インバータ | |
| JPH05176594A (ja) | 誘導電動機用インバータ装置 | |
| JPS60156280A (ja) | 正弦波ｐｗｍ制御トランジスタインバ−タ | |
| JPH1023754A (ja) | 直流電源装置 | |
| JP3498824B2 (ja) | 昇降圧形電力調整器の制御装置 | |
| JP3261998B2 (ja) | インバータ制御装置 |