JPH10323036A - 過電流制限回路 - Google Patents
過電流制限回路Info
- Publication number
- JPH10323036A JPH10323036A JP13057497A JP13057497A JPH10323036A JP H10323036 A JPH10323036 A JP H10323036A JP 13057497 A JP13057497 A JP 13057497A JP 13057497 A JP13057497 A JP 13057497A JP H10323036 A JPH10323036 A JP H10323036A
- Authority
- JP
- Japan
- Prior art keywords
- output
- switching
- analog switch
- current
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【課題】 電流検出抵抗における電力損失を少なくする
ことができる過電流制限回路を提供する。 【解決手段】 フォワード型スイッチング電源におい
て、１次側のスイッチング電流をオン・オフするスイッ
チングＦＥＴ３と、１次側のスイッチング電流を検出す
る抵抗５と、この抵抗５の出力側に接続されるアナログ
スイッチ７と、このアナログスイッチ７の出力側にその
コントロール端子が接続されるとともに、スイッチング
ＦＥＴ３を制御するドライブ回路４とを備え、抵抗５に
より得られた信号をドライブ出力波形が与えられている
期間のみ導通し、それ以外は非導通状態であるアナログ
スイッチ７に入力し、アナログスイッチ７の出力を積分
した後、ドライブ回路４に与え、積分出力電圧が所定の
電圧を越えた時にドライブ出力のオン時間を短くして過
電流保護動作を行わせる。
ことができる過電流制限回路を提供する。 【解決手段】 フォワード型スイッチング電源におい
て、１次側のスイッチング電流をオン・オフするスイッ
チングＦＥＴ３と、１次側のスイッチング電流を検出す
る抵抗５と、この抵抗５の出力側に接続されるアナログ
スイッチ７と、このアナログスイッチ７の出力側にその
コントロール端子が接続されるとともに、スイッチング
ＦＥＴ３を制御するドライブ回路４とを備え、抵抗５に
より得られた信号をドライブ出力波形が与えられている
期間のみ導通し、それ以外は非導通状態であるアナログ
スイッチ７に入力し、アナログスイッチ７の出力を積分
した後、ドライブ回路４に与え、積分出力電圧が所定の
電圧を越えた時にドライブ出力のオン時間を短くして過
電流保護動作を行わせる。
Description
【０００１】
【発明の属する技術分野】本発明は、スイッチング電源
装置における過電流制限回路に関するものである。
装置における過電流制限回路に関するものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば、以下に示されるようなものがあった。図５は従
来のスイッチング電源装置における過電流制限回路図で
ある。この図において、入力端子３１はトランス３２の
１次巻線に接続されている。トランス３２の１次巻線は
ＦＥＴ３３のドレインに接続されている。ＦＥＴ３３の
ソースはグランドに接続されている。
例えば、以下に示されるようなものがあった。図５は従
来のスイッチング電源装置における過電流制限回路図で
ある。この図において、入力端子３１はトランス３２の
１次巻線に接続されている。トランス３２の１次巻線は
ＦＥＴ３３のドレインに接続されている。ＦＥＴ３３の
ソースはグランドに接続されている。
【０００３】ＦＥＴ３３のゲートはドライブ回路３４の
出力端子３４ｂと接続されている。アナログスイッチ４
２の入力端子４２ａと出力端子４２ｂは電流検出抵抗４
０に接続されている。トランス２の２次巻線には、ダイ
オード３６のアノードが接続され、ダイオード３６のカ
ソードにはダイオード３７のカソードとチョークコイル
３８が接続されている。チョークコイル３８の他の一端
は、コンデンサ３９及び負荷４１へと接続されている。
出力端子３４ｂと接続されている。アナログスイッチ４
２の入力端子４２ａと出力端子４２ｂは電流検出抵抗４
０に接続されている。トランス２の２次巻線には、ダイ
オード３６のアノードが接続され、ダイオード３６のカ
ソードにはダイオード３７のカソードとチョークコイル
３８が接続されている。チョークコイル３８の他の一端
は、コンデンサ３９及び負荷４１へと接続されている。
【０００４】また、２次巻線の他端にはダイオード３７
のアノード、コンデンサ３９の他の一端、負荷４１の他
の一端が接続されている。この図に示すように、出力電
流を電流検出抵抗４０で直接検出し、その信号によって
過電流制限を行う方法は、電流検出抵抗４０の値さえ安
定であれば、入力電圧やスイッチング周波数の変化によ
らず、過電流制限値が変化しないと言う精度上の利点が
あるため、従来から広く使用されてきた。
のアノード、コンデンサ３９の他の一端、負荷４１の他
の一端が接続されている。この図に示すように、出力電
流を電流検出抵抗４０で直接検出し、その信号によって
過電流制限を行う方法は、電流検出抵抗４０の値さえ安
定であれば、入力電圧やスイッチング周波数の変化によ
らず、過電流制限値が変化しないと言う精度上の利点が
あるため、従来から広く使用されてきた。
【０００５】
【発明が解決しようとする課題】しかしながら、出力電
流を直接検出し、その信号によって過電流制限を行う方
法は、精度上の利点が有るものの、電流検出抵抗におけ
る電力損失が大きく、電源効率が８５％程度であれば問
題とならないが、９０％近い効率を得ようとした場合に
問題となる。
流を直接検出し、その信号によって過電流制限を行う方
法は、精度上の利点が有るものの、電流検出抵抗におけ
る電力損失が大きく、電源効率が８５％程度であれば問
題とならないが、９０％近い効率を得ようとした場合に
問題となる。
【０００６】また、最近は、３．３Ｖや２．５Ｖで電流
１０Ａクラスの電源の要求も多くなり、これら低電圧大
電流の回路においては、効率の面から上記した回路構成
を使用することができなかった。そこで、本発明は上記
問題点を除去し、電流検出抵抗における電力損失を少な
くすることができる過電流制限回路を提供することを目
的とする。
１０Ａクラスの電源の要求も多くなり、これら低電圧大
電流の回路においては、効率の面から上記した回路構成
を使用することができなかった。そこで、本発明は上記
問題点を除去し、電流検出抵抗における電力損失を少な
くすることができる過電流制限回路を提供することを目
的とする。
【０００７】
【課題を解決するための手段】本発明は、上記目的を達
成するために、 〔１〕フォワード型スイッチング電源において、１次側
のスイッチング電流をオン・オフするスイッチングＦＥ
Ｔと、１次側のスイッチング電流を検出するスイッチン
グ電流検出手段と、このスイッチング電流検出手段の出
力側に接続されるアナログスイッチと、このアナログス
イッチの出力側にそのコントロール端子が接続されると
ともに、前記スイッチングＦＥＴを制御するドライブ回
路とを備え、前記スイッチング電流検出手段により得ら
れた信号をドライブ出力波形が与えられている期間のみ
導通し、それ以外は非導通状態である前記アナログスイ
ッチに入力し、前記アナログスイッチの出力を積分した
後前記ドライブ回路に与え、積分出力電圧が所定の電圧
を越えた時に前記ドライブ出力のオン時間を短くして過
電流保護動作を行わせるようにしたことを特徴とする過
電流制限回路。
成するために、 〔１〕フォワード型スイッチング電源において、１次側
のスイッチング電流をオン・オフするスイッチングＦＥ
Ｔと、１次側のスイッチング電流を検出するスイッチン
グ電流検出手段と、このスイッチング電流検出手段の出
力側に接続されるアナログスイッチと、このアナログス
イッチの出力側にそのコントロール端子が接続されると
ともに、前記スイッチングＦＥＴを制御するドライブ回
路とを備え、前記スイッチング電流検出手段により得ら
れた信号をドライブ出力波形が与えられている期間のみ
導通し、それ以外は非導通状態である前記アナログスイ
ッチに入力し、前記アナログスイッチの出力を積分した
後前記ドライブ回路に与え、積分出力電圧が所定の電圧
を越えた時に前記ドライブ出力のオン時間を短くして過
電流保護動作を行わせるようにしたことを特徴とする過
電流制限回路。
【０００８】〔２〕上記〔１〕記載の過電流制限回路に
おいて、前記スイッチング電流検出手段として抵抗を用
いるようにしたものである。 〔３〕上記〔１〕記載の過電流制限回路において、前記
スイッチング電流検出手段としてカレントトランスを用
いるようにしたものである。 〔４〕上記〔１〕記載の過電流制限回路において、前記
スイッチング電流検出手段は、カレントトランスを用い
た非絶縁型スイッチング電源に用いるようにしたもので
ある。
おいて、前記スイッチング電流検出手段として抵抗を用
いるようにしたものである。 〔３〕上記〔１〕記載の過電流制限回路において、前記
スイッチング電流検出手段としてカレントトランスを用
いるようにしたものである。 〔４〕上記〔１〕記載の過電流制限回路において、前記
スイッチング電流検出手段は、カレントトランスを用い
た非絶縁型スイッチング電源に用いるようにしたもので
ある。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら詳細に説明する。図１は本発明の
第１実施例を示すスイッチング電源装置における過電流
制限回路図、図２はその各部の波形を示すタイミングチ
ャートである。この図に示すように、入力端子１はトラ
ンス２の１次巻線２ａに接続されている。トランス２の
１次巻線２ａはＦＥＴ３のドレインに接続されている。
て図面を参照しながら詳細に説明する。図１は本発明の
第１実施例を示すスイッチング電源装置における過電流
制限回路図、図２はその各部の波形を示すタイミングチ
ャートである。この図に示すように、入力端子１はトラ
ンス２の１次巻線２ａに接続されている。トランス２の
１次巻線２ａはＦＥＴ３のドレインに接続されている。
【００１０】ＦＥＴ３のソースには抵抗５と増幅器６の
入力が接続されている。ＦＥＴ３のゲートはドライブ回
路４の出力端子４ｂ及びアナログスイッチ７のコントロ
ール入力端子７ｃと接続されている。アナログスイッチ
７の入力端子７ａ、出力端子７ｂはそれぞれ、増幅器６
の出力、抵抗８と接続されている。抵抗８の他の一端は
コンデンサ９及びドライブ回路４のコントロール入力端
子４ａと接続されている。コンデンサ９の他の一端はグ
ランドと接続されている。
入力が接続されている。ＦＥＴ３のゲートはドライブ回
路４の出力端子４ｂ及びアナログスイッチ７のコントロ
ール入力端子７ｃと接続されている。アナログスイッチ
７の入力端子７ａ、出力端子７ｂはそれぞれ、増幅器６
の出力、抵抗８と接続されている。抵抗８の他の一端は
コンデンサ９及びドライブ回路４のコントロール入力端
子４ａと接続されている。コンデンサ９の他の一端はグ
ランドと接続されている。
【００１１】トランス２の１次巻線２ａと同極性の２次
巻線２ｂには、ダイオード１０のアノードが接続され、
ダイオード１０のカソードにはダイオード１１のカソー
ドとチョークコイル１２が接続されている。チョークコ
イル１２の他の一端は、コンデンサ１３及び出力端子１
４ａ、負荷１５へと接続されている。また、２次巻線２
ｂの他端にはダイオード１１のアノード、コンデンサ１
３の他の一端、出力端子１４ｂ、負荷１５の他の一端が
接続されている。
巻線２ｂには、ダイオード１０のアノードが接続され、
ダイオード１０のカソードにはダイオード１１のカソー
ドとチョークコイル１２が接続されている。チョークコ
イル１２の他の一端は、コンデンサ１３及び出力端子１
４ａ、負荷１５へと接続されている。また、２次巻線２
ｂの他端にはダイオード１１のアノード、コンデンサ１
３の他の一端、出力端子１４ｂ、負荷１５の他の一端が
接続されている。
【００１２】なお、ダイオード１１はフライホイル用の
ダイオード、チョークコイル１２とコンデンサ１３は平
滑回路である。次に、そのスイッチング電源装置におけ
る過電流制限回路の動作について説明する。図１は本発
明のフォワード型スイッチング電源に適用した例であっ
てドライブ回路４の出力により、ＦＥＴ３をオン・オフ
させ、トランス２の２次側に発生した電圧をダイオード
１０，１１、チョークコイル１２、コンデンサ１３によ
り、整流平滑して直流出力を得ている。
ダイオード、チョークコイル１２とコンデンサ１３は平
滑回路である。次に、そのスイッチング電源装置におけ
る過電流制限回路の動作について説明する。図１は本発
明のフォワード型スイッチング電源に適用した例であっ
てドライブ回路４の出力により、ＦＥＴ３をオン・オフ
させ、トランス２の２次側に発生した電圧をダイオード
１０，１１、チョークコイル１２、コンデンサ１３によ
り、整流平滑して直流出力を得ている。
【００１３】ＦＥＴ３がオンすることにより、図２
（Ａ）に示すような台形波状の電流が断続して流れる。
また、ＦＥＴ３のソースに接続された抵抗５には、波形
Ａと相似である電圧波形Ｃが得られる。この時、２次側
のチョークコイル１２には、図２（Ｂ）に示すような波
形で示した電流が流れ、出力電流はこの平均で与えら
れ、次の関係が成り立つ。
（Ａ）に示すような台形波状の電流が断続して流れる。
また、ＦＥＴ３のソースに接続された抵抗５には、波形
Ａと相似である電圧波形Ｃが得られる。この時、２次側
のチョークコイル１２には、図２（Ｂ）に示すような波
形で示した電流が流れ、出力電流はこの平均で与えら
れ、次の関係が成り立つ。
【００１４】 ＩO ＝Ｎ×（ＩA ＋ＩB ）／２ …（１） 但し、ＩO ：出力電流 ＩA ：１次側スイッチング電流の最小値 ＩB ：１次側スイッチング電流の最大値 Ｎ：トランス巻線比（１次／２次） 図２（Ｃ）に示す電圧波形は増幅器６で利得Ｇ倍された
後に、アナログスイッチ７の入力端子７ａに与えられ
る。アナログスイッチ７のコントロール入力端子７ｃに
は、波形Ａと同位相である図２（Ｆ）に示すドライブ出
力波形が与えられ、電圧が高くなった時に７ａ〜７ｂ間
が導通し、それ以外は非導通状態にある。その結果、増
幅器６の出力電圧が現れている期間のみ、抵抗８とコン
デンサ９からなるフィルタに電圧が送られ積分される。
積分出力電圧は次の式で与えられる。
後に、アナログスイッチ７の入力端子７ａに与えられ
る。アナログスイッチ７のコントロール入力端子７ｃに
は、波形Ａと同位相である図２（Ｆ）に示すドライブ出
力波形が与えられ、電圧が高くなった時に７ａ〜７ｂ間
が導通し、それ以外は非導通状態にある。その結果、増
幅器６の出力電圧が現れている期間のみ、抵抗８とコン
デンサ９からなるフィルタに電圧が送られ積分される。
積分出力電圧は次の式で与えられる。
【００１５】 Ｖ（Ｃ９）＝（ＩA ＋ＩB ）×Ｒ５×Ｇ／２ …（２） Ｖ（Ｃ９）：積分出力電圧 Ｒ５：抵抗５の値 Ｇ：増幅器６の利得 上記式（１）と（２）より前記積分出力電圧は、出力電
流の一定倍の比例関係にあるから、この積分出力電圧を
ドライブ回路４のコントロール入力端子４ａに与え、所
定の電圧を越えたらドライブ出力のオン時間を短くする
ことにより、過電流保護動作を行わせることができる。
流の一定倍の比例関係にあるから、この積分出力電圧を
ドライブ回路４のコントロール入力端子４ａに与え、所
定の電圧を越えたらドライブ出力のオン時間を短くする
ことにより、過電流保護動作を行わせることができる。
【００１６】因みに、増幅器６の出力電圧をそのまま抵
抗８とコンデンサ９からなるフィルタで積分した場合、
積分出力電圧は次の式で与えられ、デューティーの関数
となってしまい、電源入力電圧の変化により、デューテ
ィーも変化するから、過電流保護動作ポイントも変わっ
てしまう。 Ｖ（Ｃ９）＝（ＩA ＋ＩB ）×Ｒ５×Ｇ×（Ｔ１／２）×（Ｔ１＋Ｔ２） …（３） このように第１実施例によれば、フォワード型スイッチ
ング電源において、スイッチングＦＥＴのソースに接続
された抵抗に発生する電圧を増幅し、得られた信号を、
ドライブ出力波形が与えられている期間のみ導通し、そ
れ以外は非導通状態であるアナログスイッチの入力に与
え、アナログスイッチ出力を積分し、積分出力電圧をド
ライブ回路に与え、積分出力電圧が所定の電圧を越えた
時にドライブ出力のオン時間を短くして過電流保護動作
を行わせるようにし、かつ、過電流保護動作のための電
流検出抵抗を１次側の電流の少ない所に挿入したので、
出力電流を直接検出し、その信号によって過電流制限を
行う従来方法と同一の精度を保ちながら、電流検出抵抗
における電力損失を少なくすることができる。
抗８とコンデンサ９からなるフィルタで積分した場合、
積分出力電圧は次の式で与えられ、デューティーの関数
となってしまい、電源入力電圧の変化により、デューテ
ィーも変化するから、過電流保護動作ポイントも変わっ
てしまう。 Ｖ（Ｃ９）＝（ＩA ＋ＩB ）×Ｒ５×Ｇ×（Ｔ１／２）×（Ｔ１＋Ｔ２） …（３） このように第１実施例によれば、フォワード型スイッチ
ング電源において、スイッチングＦＥＴのソースに接続
された抵抗に発生する電圧を増幅し、得られた信号を、
ドライブ出力波形が与えられている期間のみ導通し、そ
れ以外は非導通状態であるアナログスイッチの入力に与
え、アナログスイッチ出力を積分し、積分出力電圧をド
ライブ回路に与え、積分出力電圧が所定の電圧を越えた
時にドライブ出力のオン時間を短くして過電流保護動作
を行わせるようにし、かつ、過電流保護動作のための電
流検出抵抗を１次側の電流の少ない所に挿入したので、
出力電流を直接検出し、その信号によって過電流制限を
行う従来方法と同一の精度を保ちながら、電流検出抵抗
における電力損失を少なくすることができる。
【００１７】次に、本発明の第２実施例について説明す
る。図３は本発明の第２実施例を示すスイッチング電源
装置における過電流制限回路図である。なお、第１実施
例と同じ回路要素については、同じ符号を付してその説
明は簡略化する。第１実施例では出力電流の検出素子と
して、スイッチングＦＥＴのソースに接続された抵抗を
利用したが、この実施例では、カレントトランスを用い
るようにしたものである。
る。図３は本発明の第２実施例を示すスイッチング電源
装置における過電流制限回路図である。なお、第１実施
例と同じ回路要素については、同じ符号を付してその説
明は簡略化する。第１実施例では出力電流の検出素子と
して、スイッチングＦＥＴのソースに接続された抵抗を
利用したが、この実施例では、カレントトランスを用い
るようにしたものである。
【００１８】この図において、１６はカレントトラン
ス、１６ａはカレントトランスの１次巻線、１６ｂはカ
レントトランスの２次巻線、１７は小信号ダイオード、
１８は抵抗である。前記した第１実施例においては、出
力電流の検出素子として、スイッチングＦＥＴ３のソー
スに接続された抵抗５を利用したが、第２実施例よう
に、カレントトランス１６を用いれば、更に電力損失を
減らすことができる。
ス、１６ａはカレントトランスの１次巻線、１６ｂはカ
レントトランスの２次巻線、１７は小信号ダイオード、
１８は抵抗である。前記した第１実施例においては、出
力電流の検出素子として、スイッチングＦＥＴ３のソー
スに接続された抵抗５を利用したが、第２実施例よう
に、カレントトランス１６を用いれば、更に電力損失を
減らすことができる。
【００１９】すなわち、カレントトランス１６の１次側
巻線１６ａを１ターン、２次側巻線１６ｂを１００ター
ンとすると、２次側巻線１６ｂには１次側巻線１６ａの
１／１００の電流が流れ、抵抗１８にもそれに比例した
電流が流れ、抵抗１８にもそれに比例した電圧が得られ
る。したがって、この電圧を、第１実施例と同様に、増
幅器６、アナログスイッチ７、抵抗８とコンデンサ９か
らなる積分回路、ドライブ回路４により、スイッチング
ＦＥＴ３を動作させて、過電流保護動作を行わせること
ができる。
巻線１６ａを１ターン、２次側巻線１６ｂを１００ター
ンとすると、２次側巻線１６ｂには１次側巻線１６ａの
１／１００の電流が流れ、抵抗１８にもそれに比例した
電流が流れ、抵抗１８にもそれに比例した電圧が得られ
る。したがって、この電圧を、第１実施例と同様に、増
幅器６、アナログスイッチ７、抵抗８とコンデンサ９か
らなる積分回路、ドライブ回路４により、スイッチング
ＦＥＴ３を動作させて、過電流保護動作を行わせること
ができる。
【００２０】このように、カレントトランスを用いるこ
とにより、更に、電流検出における電力損失を減らすこ
とができる。次に、本発明の第３実施例について説明す
る。図４は本発明の第３実施例を示すスイッチング電源
装置における過電流制限回路図である。なお、第１実施
例及び第２実施例と同じ回路要素については、同じ符号
を付してその説明は簡略化する。
とにより、更に、電流検出における電力損失を減らすこ
とができる。次に、本発明の第３実施例について説明す
る。図４は本発明の第３実施例を示すスイッチング電源
装置における過電流制限回路図である。なお、第１実施
例及び第２実施例と同じ回路要素については、同じ符号
を付してその説明は簡略化する。
【００２１】この実施例では、図４に示すように、カレ
ントトランスを用いた非絶縁型のフォワード型電源であ
る通称チョッパー型と言われる電源に応用した例を示し
ている。すなわち、この実施例では、入力電流をカレン
トトランス１６を用いて検出し、増幅器６、アナログス
イッチ７、抵抗８とコンデンサ９からなる積分回路、ド
ライブ回路４により、ドライブ信号を得るところまで
は、第２実施例と同じ構成であるが、スイッチングＦＥ
Ｔ２２にＰチャンネル型を用いる必要があるため、イン
バータ２１により反転したものを最終ドライブ出力とし
ている。
ントトランスを用いた非絶縁型のフォワード型電源であ
る通称チョッパー型と言われる電源に応用した例を示し
ている。すなわち、この実施例では、入力電流をカレン
トトランス１６を用いて検出し、増幅器６、アナログス
イッチ７、抵抗８とコンデンサ９からなる積分回路、ド
ライブ回路４により、ドライブ信号を得るところまで
は、第２実施例と同じ構成であるが、スイッチングＦＥ
Ｔ２２にＰチャンネル型を用いる必要があるため、イン
バータ２１により反転したものを最終ドライブ出力とし
ている。
【００２２】なお、Ｐチャンネル型ＦＥＴはソースに対
してゲート電圧が低い時にオン状態になる。また、本発
明は上記実施例に限定されるものではなく、本発明の趣
旨に基づいて種々の変形が可能であり、これらを本発明
の範囲から排除するものではない。
してゲート電圧が低い時にオン状態になる。また、本発
明は上記実施例に限定されるものではなく、本発明の趣
旨に基づいて種々の変形が可能であり、これらを本発明
の範囲から排除するものではない。
【００２３】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。 〔１〕請求項１記載の発明によれば、精度を保ちなが
ら、電流検出抵抗における電力損失を低減させることが
できる。
よれば、以下のような効果を奏することができる。 〔１〕請求項１記載の発明によれば、精度を保ちなが
ら、電流検出抵抗における電力損失を低減させることが
できる。
【００２４】〔２〕請求項２記載の発明によれば、フォ
ワード型スイッチング電源において、スイッチングＦＥ
Ｔのソースに接続された抵抗に発生する電圧を増幅し、
得られた信号を、ドライブ出力波形が与えられている期
間のみ導通し、それ以外は非導通状態であるアナログス
イッチの入力に与え、アナログスイッチ出力を積分し、
積分出力電圧をドライブ回路に与え、積分出力電圧が所
定の電圧を越えた時にドライブ出力のオン時間を短くし
て過電流保護動作を行わせるようにし、かつ、過電流保
護動作のための電流検出抵抗を１次側の電流の少ない所
に挿入したので、出力電流を直接検出し、その信号によ
って過電流制限を行う従来方法と同一の精度を保ちなが
ら、電流検出抵抗における電力損失を少なくすることが
できる。
ワード型スイッチング電源において、スイッチングＦＥ
Ｔのソースに接続された抵抗に発生する電圧を増幅し、
得られた信号を、ドライブ出力波形が与えられている期
間のみ導通し、それ以外は非導通状態であるアナログス
イッチの入力に与え、アナログスイッチ出力を積分し、
積分出力電圧をドライブ回路に与え、積分出力電圧が所
定の電圧を越えた時にドライブ出力のオン時間を短くし
て過電流保護動作を行わせるようにし、かつ、過電流保
護動作のための電流検出抵抗を１次側の電流の少ない所
に挿入したので、出力電流を直接検出し、その信号によ
って過電流制限を行う従来方法と同一の精度を保ちなが
ら、電流検出抵抗における電力損失を少なくすることが
できる。
【００２５】〔３〕請求項３記載の発明によれば、カレ
ントトランスを用いることにより、更に、電流検出にお
ける電力損失を減らすことができる。 〔４〕請求項４記載の発明によれば、非絶縁型のチョッ
パータイプの電源の出力電流を、入力に挿入したカレン
トトランスにより間接的に検出し保護回路の制御を行っ
たので、出力電流を直接検出する従来と同様の精度を保
ちながら、電流検出における電力損失を減らすことがで
きる。
ントトランスを用いることにより、更に、電流検出にお
ける電力損失を減らすことができる。 〔４〕請求項４記載の発明によれば、非絶縁型のチョッ
パータイプの電源の出力電流を、入力に挿入したカレン
トトランスにより間接的に検出し保護回路の制御を行っ
たので、出力電流を直接検出する従来と同様の精度を保
ちながら、電流検出における電力損失を減らすことがで
きる。
【図１】本発明の第１実施例を示すスイッチング電源装
置における過電流制限回路図である。
置における過電流制限回路図である。
【図２】本発明の第１実施例を示すスイッチング電源装
置における過電流制限回路の各部の波形を示すタイミン
グチャートである。
置における過電流制限回路の各部の波形を示すタイミン
グチャートである。
【図３】本発明の第２実施例を示すスイッチング電源装
置における過電流制限回路図である。
置における過電流制限回路図である。
【図４】本発明の第３実施例を示すスイッチング電源装
置における過電流制限回路図である。
置における過電流制限回路図である。
【図５】従来のスイッチング電源装置における過電流制
限回路図である。
限回路図である。
１ 入力端子 ２ トランス ２ａ １次巻線 ２ｂ ２次巻線 ３，２２ スイッチングＦＥＴ ４ ドライブ回路 ４ａ ドライブ回路のコントロール入力端子 ４ｂ ドライブ回路の出力端子 ５，８ 抵抗 ６ 増幅器 ７ アナログスイッチ ７ａ アナログスイッチの入力端子 ７ｂ アナログスイッチの出力端子 ７ｃ アナログスイッチのコントロール入力端子 ９，１３ コンデンサ １０，１１ ダイオード １２ チョークコイル １４ａ，１４ｂ 出力端子 １５ 負荷 １６ カレントトランス １６ａ カレントトランスの１次巻線 １６ｂ カレントトランスの２次巻線 １７ 小信号ダイオード １８ 抵抗 ２１ インバータ
Claims (4)
- 【請求項１】 フォワード型スイッチング電源におい
て、（ａ）１次側のスイッチング電流をオン・オフする
スイッチングＦＥＴと、（ｂ）１次側のスイッチング電
流を検出するスイッチング電流検出手段と、（ｃ）該ス
イッチング電流検出手段の出力側に接続されるアナログ
スイッチと、（ｄ）該アナログスイッチの出力側にその
コントロール端子が接続されるとともに、前記スイッチ
ングＦＥＴを制御するドライブ回路とを備え、（ｅ）前
記スイッチング電流検出手段により得られた信号をドラ
イブ出力波形が与えられている期間のみ導通し、それ以
外は非導通状態である前記アナログスイッチに入力し、
前記アナログスイッチの出力を積分した後前記ドライブ
回路に与え、積分出力電圧が所定の電圧を越えた時に前
記ドライブ出力のオン時間を短くして過電流保護動作を
行わせるようにしたことを特徴とする過電流制限回路。 - 【請求項２】 請求項１記載の過電流制限回路におい
て、前記スイッチング電流検出手段は、抵抗であること
を特徴とする過電流制限回路。 - 【請求項３】 請求項１記載の過電流制限回路におい
て、前記スイッチング電流検出手段は、カレントトラン
スであることを特徴とする過電流制限回路。 - 【請求項４】 請求項１記載の過電流制限回路におい
て、前記スイッチング電流検出手段は、カレントトラン
スを有する非絶縁型スイッチング電源に用いたことを特
徴とする過電流制限回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13057497A JPH10323036A (ja) | 1997-05-21 | 1997-05-21 | 過電流制限回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13057497A JPH10323036A (ja) | 1997-05-21 | 1997-05-21 | 過電流制限回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10323036A true JPH10323036A (ja) | 1998-12-04 |
Family
ID=15037495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13057497A Withdrawn JPH10323036A (ja) | 1997-05-21 | 1997-05-21 | 過電流制限回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10323036A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010110190A (ja) * | 2008-10-31 | 2010-05-13 | Sharp Corp | スイッチング制御回路及びこれを用いたスイッチング電源装置 |
| JP2017122631A (ja) * | 2016-01-07 | 2017-07-13 | 株式会社 日立パワーデバイス | 電流検出装置及びそれを用いた半導体装置 |
-
1997
- 1997-05-21 JP JP13057497A patent/JPH10323036A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010110190A (ja) * | 2008-10-31 | 2010-05-13 | Sharp Corp | スイッチング制御回路及びこれを用いたスイッチング電源装置 |
| JP2017122631A (ja) * | 2016-01-07 | 2017-07-13 | 株式会社 日立パワーデバイス | 電流検出装置及びそれを用いた半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2730017B1 (en) | Isolated boost flyback power converter | |
| JP2888729B2 (ja) | 出力短絡保護回路 | |
| US20150162837A1 (en) | Isolated power supply with input voltage monitor | |
| US5392206A (en) | Control circuit for a switching DC-DC power converter including a controlled magnetic core flux resetting technique for output regulation | |
| JP2003061354A (ja) | Ｄｃ−ｄｃ電圧コンバータ | |
| US10615681B2 (en) | Switching power supply circuit | |
| JP2001016851A (ja) | スイッチング電源装置 | |
| JPH10323036A (ja) | 過電流制限回路 | |
| JPH11146635A (ja) | 直流電源装置 | |
| CA2214217C (en) | Switching power supply apparatus | |
| JPH08331846A (ja) | 電源装置 | |
| JP3262112B2 (ja) | 同期整流回路及び電源装置 | |
| JP2891990B1 (ja) | 広入力電圧範囲電源回路 | |
| JPH0412665A (ja) | スイッチング電源装置 | |
| JP2006149009A (ja) | Ｄｃ／ｄｃコンバータ | |
| JP2500989Y2 (ja) | スイッチング電源 | |
| JP2000134924A (ja) | 電源回路 | |
| JP2011019368A (ja) | スイッチング電源装置 | |
| JPH0654525A (ja) | Ｄｃ／ｄｃコンバータ | |
| JP3169873B2 (ja) | 電源装置 | |
| JPS5932218Y2 (ja) | 直流直流変換回路 | |
| JPH0528947Y2 (ja) | ||
| JP2000333452A (ja) | フォワードコンバータ | |
| JP2008245387A (ja) | スイッチング電源装置 | |
| CN121217112A (zh) | 半导体电气开关装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040803 |