JPH1032307A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH1032307A
JPH1032307A JP1378097A JP1378097A JPH1032307A JP H1032307 A JPH1032307 A JP H1032307A JP 1378097 A JP1378097 A JP 1378097A JP 1378097 A JP1378097 A JP 1378097A JP H1032307 A JPH1032307 A JP H1032307A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor
chip
center
lsi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1378097A
Other languages
English (en)
Other versions
JP3262728B2 (ja
Inventor
Hiroaki Fujimoto
博昭 藤本
Nobuitsu Takehashi
信逸 竹橋
Takashi Otsuka
隆 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP1378097A priority Critical patent/JP3262728B2/ja
Publication of JPH1032307A publication Critical patent/JPH1032307A/ja
Application granted granted Critical
Publication of JP3262728B2 publication Critical patent/JP3262728B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 第１の半導体チップと第２の半導体チップと
の接合部に加わるパッケージの硬化収縮力及び熱応力を
低減して半導体装置の信頼性及び歩留まりを向上させ
る。 【解決手段】 半導体装置は、第１のＬＳＩを有する正
方形の第１の半導体チップ１０と、第２のＬＳＩを有す
ると共に第１の半導体チップ１０よりも小さいチップサ
イズを有し、第１の半導体チップ１０にフェイスダウン
方式で接続された正方形の第２の半導体チップ２０と、
第１の半導体チップ１０及び第２の半導体チップ２０を
封止している正方形の樹脂パッケージ３０とを備えてい
る。第１の半導体チップ１０の中心部と第２の半導体チ
ップ２０の中心部とは互いにオフセットしていると共
に、第２の半導体チップ２０の中心部と封止用樹脂３０
の中心部とはほぼ一致している。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、第１のＬＳＩを有
する第１の半導体チップと、第２のＬＳＩをゆうする第
２の半導体チップとがフェイスダウン方式で接続されて
なる半導体装置及び該半導体装置の製造方法に関する。
【０００２】
【従来の技術】近年、ＬＳＩ半導体装置の低コスト化及
び小型化を図るために、互いに異なる機能を有するＬＳ
Ｉ又は互いに異なるプロセスにより形成されたＬＳＩを
有する半導体チップ同士がフェイスダウン方式で接合さ
れてなる半導体装置が提案されている。
【０００３】以下、前記従来のＬＳＩ半導体装置につい
て図８を参照しながら説明する。
【０００４】まず、第１のＬＳＩを有する第１の半導体
チップ１１０の上に第１の内部電極１１１及びボンデン
グパッド１１２が形成されていると共に、第２のＬＳＩ
を有する第２の半導体チップ１２０の上に第１の内部電
極１２１が形成されており、第１の半導体チップ１１０
の第１の内部電極１１１と第２の半導体チップ１２０の
第２の内部電極１２１とは半田よりなるバンプ１２２を
介して互いに電気的に接続されている。また、第１の半
導体チップ１１０と第２の半導体チップ１２０との間に
は絶縁性樹脂１３０が充填されており、第１の半導体チ
ップ１１０と第２の半導体チップ１２０とはバンプ１２
２及び絶縁性樹脂１３０によって一体化されている。
【０００５】第１の半導体チップ１１０はリードフレー
ムのダイパッド１３１に樹脂により固定されていると共
に、第１の半導体チップ１１０のボンデングパッド１１
２とリードフレームの外部リード１３２とはボンディン
グワイヤ１３３を介して電気的に接続されている。第１
の半導体チップ１１０、第２の半導体チップ１２０、ボ
ンディングワイヤ１３３、ダイパッド１３１及び外部リ
ード１３２の一部は封止用樹脂１３５によってパッケー
ジされている。
【０００６】以下、前記の半導体装置の製造方法につい
て、図８及び図９を参照しながら説明する。
【０００７】まず、図８及び図９に示すように、第１の
ＬＳＩを有する第１の半導体チップ１１０の上に第１の
内部電極１１１及びボンデングパッド１１２を形成する
と共に、第２のＬＳＩを有する第２の半導体チップ１２
０の上に第２の内部電極１２１を形成した後、該第２の
内部電極１２１の上に半田よりなるバンプ１２２を形成
する。その後、第２の半導体チップ１２０が形成されて
いるウエハをダイシングして、第２の半導体チップ１２
０を互いに分離した後、各第２の半導体チップ１２０を
ウエハ状の第１の半導体チップ１１０の上に配置する。
【０００８】次に、図９に示すように、第２の半導体チ
ップ１２０のバンプ１２２と第１の半導体チップ１１０
の第１の内部電極１１１とを接合した後、ウエハ状の第
１の半導体チップ１１０をダイシングして、第１の半導
体チップ１１０を互いに分離する。
【０００９】次に、図８に示すように、第１の半導体チ
ップ１１０と第２の半導体チップ１２０との間に絶縁性
樹脂１３０を充填した後、第１の半導体チップ１１０を
リードフレームのダイパッド１３１に樹脂によって固定
すると共に、第１の半導体チップ１１０のボンデングパ
ッド１１２とリードフレームの外部リード１３２とをボ
ンディングワイヤ１３３を介して接続し、その後、第１
の半導体チップ１１０、第２の半導体チップ１２０、ボ
ンディングワイヤ１３３、ダイパッド１３１及び外部リ
ード１３２の一部を封止用樹脂１３５によってパッケー
ジすると、従来の半導体装置が得られる。
【００１０】
【発明が解決しようとする課題】しかしながら、前記従
来の半導体装置の製造方法によると、ウエハ状の第１の
半導体チップ１１０をダイシングする際に使用する純水
が第１の半導体チップ１１０と第２の半導体チップ１２
０との間に侵入するので、侵入した純水をオーブン等を
用いて除去する工程が必要になる。また、ウエハ状の第
１の半導体チップ１１０をダイシングする際に供給する
純水の水圧により、第１の半導体チップ１１０と第２の
半導体チップ１２０との接合部が面内方向の剪断力を受
けたり、第１の半導体チップ１１０のダイシング工程に
おいて発生したシリコンのくずが第１の半導体チップ１
１０と第２の半導体チップ１２０との間に侵入したりす
るので、半導体装置の信頼性が損なわれると共に歩留ま
りが低下するという第１の問題がある。
【００１１】ところで、第１のＬＳＩを有する第１の半
導体チップ１１０と第２のＬＳＩを有する第２の半導体
チップ１２０とがバンプ１２２により接続されてなる半
導体装置においては、第１の半導体チップ１１０の第１
の内部電極１１１の位置と第２の半導体チップ１２０の
第２の内部電極１２１の位置とを一致させる必要があ
る。このため、第１の半導体チップ１１０の第１のＬＳ
Ｉに形成されている機能ブロックと第１の内部電極１１
１とを接続する配線、又は、第２の半導体チップ１２０
の第２のＬＳＩに形成されている機能ブロックと第２の
内部電極１２１とを接続する配線の長さが長くなってし
まうので、第１のＬＳＩ又は第２のＬＳＩにおいて信号
時間の遅延が発生する。
【００１２】そこで、第１の半導体チップ１１０の第１
のＬＳＩに形成されている機能ブロックと第１の内部電
極１１１とを接続する配線の長さを短くするべく、第１
の内部電極１１１の位置を第１のＬＳＩに形成されてい
る機能ブロックの位置に近づけて、図１０（ａ）に示す
ように、第１の半導体チップ１１０に形成される第１の
内部電極１１１の位置を第１の半導体チップ１１０の中
心部に対してオフセットすることを考慮した。
【００１３】ところが、第１の内部電極１１１の位置を
第１の半導体チップ１１０の中心部に対してオフセット
すると、第１の半導体チップ１１０の中心部の位置と第
２の半導体チップ１２０の中心部の位置とは一致する必
要があるため、第２の半導体チップ１２０の側面から封
止用樹脂１３５の外面までの距離が部位によって異なる
ことになり、第２の半導体チップ１２０の側方に存在す
る封止用樹脂１３５の量が部位によって異なることにな
る。このため、封止用樹脂１３５が硬化するときに第２
の半導体チップ１２０の側面に加わる硬化収縮力が側面
によって異なる。つまり、封止用樹脂１３５の量が大き
い部分（図１０（ｂ）においてＡで示す部分）の硬化収
縮力は、封止用樹脂１３５の量が小さい部分（図１０
（ｂ）においてＢで示す部分）の硬化収縮力よりも大き
い。また、半導体装置をプリント基板等に実装する際に
封止用樹脂１３５の温度は上昇するが、この温度上昇に
伴う封止用樹脂１３５の熱膨張によって第２の半導体チ
ップ１２０の側面に加わる熱応力は側面によって異な
る。つまり、封止用樹脂１３５の量が大きい部分（Ａ）
の熱応力は封止用樹脂１３５の量が小さい部分（Ｂ）の
熱応力よりも大きい。従って、第２の半導体チップ１２
０における封止用樹脂１３５の量が大きい部分（Ａ）と
対応する側面（ａ）に加わる硬化収縮力及び熱応力は、
第２の半導体チップ１２０における封止用樹脂１３５の
量が小さい部分（Ｂ）と対応する側面（ｂ）に加わる硬
化収縮力及び熱応力よりも大きくなる。このため、第１
の半導体チップ１１０と第２の半導体チップ１２０との
接合部に、硬化収縮力の差及び熱応力の差に起因する剪
断力が面内方向に加わるので、半導体装置の信頼性が損
なわれると共に歩留まりが低下するという第２の問題が
ある。
【００１４】前記に鑑み、本発明は、ダイシング時に第
１の半導体チップと第２の半導体チップとの間に純水が
侵入する事態を防止してオーブン等による純水の除去工
程をなくすと共に、第１の半導体チップをダイシングす
る際に供給する純水の水圧が第１の半導体チップと第２
の半導体チップとの接合部に加わる事態及び第１の半導
体チップをダイシングする際に発生する基板のくずが第
１の半導体チップと第２の半導体チップとの間に侵入す
る事態を防止して半導体装置の信頼性及び歩留まりを向
上させることを第１の目的とし、第１の半導体チップと
第２の半導体チップとの接合部に加わるパッケージの硬
化収縮力及び熱応力を低減して半導体装置の信頼性及び
歩留まりを向上させることを第２の目的とする。
【００１５】
【課題を解決するための手段】前記の第２の目的を達成
するため、本発明に係る半導体装置は、第１のＬＳＩを
有する第１の半導体チップと、第２のＬＳＩを有すると
共に第１の半導体チップよりも小さいチップサイズを有
し、第１の半導体チップにフェイスダウン方式で接続さ
れた第２の半導体チップと、第１の半導体チップ及び第
２の半導体チップを封止しているパッケージとを備えて
おり、第２の半導体チップの互いに隣接する２側辺のう
ち同じ長さ又は短い方の長さを持つ第１の側辺が延びる
第１の方向において、第１の半導体チップの中心部と第
２の半導体チップの中心部とは互いにオフセットしてい
ると共に第２の半導体チップの中心部とパッケージの中
心部とはほぼ一致している。
【００１６】本発明に係る半導体装置によると、第２の
半導体チップの互いに隣接する２側辺のうち同じ長さ又
は短い方の長さを持つ第１の側辺が延びる第１の方向に
おいて、第２の半導体チップの中心部とパッケージの中
心部とがほぼ一致しているため、第２の半導体チップの
側面からパッケージの外面までの距離はほぼ等しい。こ
のため、第１の方向においては、パッケージが硬化する
際に第２の半導体チップの各側面に加わる硬化収縮力が
ほぼ等しくなると共にパッケージの熱膨張に伴って第２
の半導体チップの各側面に加わる熱応力もほぼ等しくな
る。もっとも、第１の半導体チップにおける第１の方向
の各側面に加わるパッケージの硬化収縮力及び熱応力は
若干異なるが、第１の半導体チップのチップサイズが第
２の半導体チップのチップサイズよりも大きいため、第
１の方向において、第１の半導体チップの側面に加わる
パッケージの硬化収縮力及び熱応力の差は、従来の半導
体装置における第２の半導体チップの側面に加わるパッ
ケージの硬化収縮力及び熱応力の差に比べて小さい。
【００１７】本発明に係る半導体装置において、第２の
半導体チップの互いに隣接する２側辺のうち第１の側辺
と異なる第２の側辺が延びる第２の方向において、第１
の半導体チップの中心部と第２の半導体チップの中心部
とは互いにオフセットしていると共に第２の半導体チッ
プの中心部とパッケージの中心部とはほぼ一致している
ことが好ましい。
【００１８】このようにすると、第２の方向において
も、第２の半導体チップの各側面に加わるパッケージの
硬化収縮力及び熱応力はほぼ等しくなる。
【００１９】前記の第２の目的を達成するため、本発明
に係る第１の半導体装置の製造方法は、第１のＬＳＩを
有する第１の半導体チップと、第２のＬＳＩを有すると
共に前記第１の半導体チップよりも小さいチップサイズ
を有する第２の半導体チップとをフェイスダウン方式に
より接続するチップ接続工程と、互いに接続された第１
の半導体チップ及び第２の半導体チップをパッケージに
より封止するチップ封止工程とを備えており、チップ接
続工程は、第２の半導体チップの互いに隣接する２側辺
のうち同じ長さ又は短い方の長さを持つ第１の側辺が延
びる第１の方向において、第１の半導体チップの中心部
と第２の半導体チップの中心部とが互いにオフセットし
ていると共に第２の半導体チップの中心部とパッケージ
の中心部とがほぼ一致するように、第１の半導体チップ
と第２の半導体チップとを接続する工程を含む。
【００２０】第１の半導体装置の製造方法によると、チ
ップ接続工程は、第１の方向において第２の半導体チッ
プの中心部とパッケージの中心部とがほぼ一致するよう
に、第１の半導体チップと第２の半導体チップとを接続
する工程を含むため、得られる半導体装置においては、
第１の方向において、第２の半導体チップの各側面に加
わるパッケージの硬化収縮力及び熱応力はほぼ等しくな
る。
【００２１】第１の半導体装置の製造方法において、チ
ップ接続工程は、第２の半導体チップの互いに隣接する
２側辺のうち第１の側辺と異なる第２の側辺が延びる第
２の方向において、第１の半導体チップの中心部と第２
の半導体チップの中心部とが互いにオフセットしている
と共に第２の半導体チップの中心部とパッケージの中心
部とがほぼ一致するように、第１の半導体チップと第２
の半導体チップとを接続する工程を含むことが好まし
い。
【００２２】このようにすると、得られる半導体装置に
おいては、第２の方向においても、第２の半導体チップ
の各側面に加わるパッケージの硬化収縮力及び熱応力は
ほぼ等しくなる。
【００２３】前記の第１の目的を達成するため、本発明
に係る第２の半導体装置の製造方法は、第１のＬＳＩを
有する第１の半導体チップと、第２のＬＳＩを有すると
共に第１の半導体チップよりも小さいチップサイズを有
する第２の半導体チップとがフェイスダウン方式により
接続されてなる半導体装置の製造方法を対象とし、複数
の第２の半導体チップが形成されている半導体ウエハを
ダイシングして、複数の第２の半導体チップを互いに分
離する第１のチップ分離工程と、互いに分離された複数
の第２の半導体チップを、複数の第１の半導体チップが
形成されている半導体ウエハにおける複数の第１の半導
体チップにフェイスダウン方式によりそれぞれ接続する
チップ接続工程と、互いに接続された複数の第１の半導
体チップと複数の第２の半導体チップとの間に絶縁性樹
脂をぞれぞれ充填する樹脂充填工程と、複数の第１の半
導体チップが形成されている半導体ウエハをダイシング
して、複数の第１の半導体チップを互いに分離する第２
のチップ分離工程とを備えている。
【００２４】第２の半導体装置の製造方法によると、第
１の半導体チップと第２の半導体チップとの間に絶縁性
樹脂を充填した後に、第１の半導体チップが形成されて
いる半導体ウエハをダイシングして、第１の半導体チッ
プを互いに分離するため、ダイシング工程で使用する純
水が第１の半導体チップと第２の半導体チップとの間に
侵入しないせず、ダイシング時の水圧が第２の半導体チ
ップに対して側方から加わっても、第１の半導体チップ
と第２の半導体チップとの接合部が損なわれることがな
く、また、ダイシング時に発生する基板のくずが第１の
半導体チップと第２の半導体チップとの間に入り込むこ
とがない。
【００２５】第２の半導体装置の製造方法において、樹
脂充填工程と第２のチップ分離工程との間に、第２の半
導体チップにおける第１の半導体チップと対向する面と
反対側の面を研磨するチップ研磨工程をさらに備えてい
ることが好ましい。
【００２６】第２の半導体装置の製造方法において、樹
脂充填工程と第２のチップ分離工程との間に、第１の半
導体チップにおける第２の半導体チップと対向する面に
第２の半導体チップを囲む樹脂層を形成した後、第２の
半導体チップにおける第１の半導体チップと対向する面
と反対側の面を研磨するチップ研磨工程をさらに備えて
いることが好ましい。
【００２７】
【発明の実施の形態】
（第１の実施形態）以下、本発明の第１の実施形態に係
る半導体装置の製造方法について、図１（ａ）〜（ｃ）
及び図２（ａ）〜（ｃ）を参照しながら説明する。
【００２８】まず、図１（ａ）に示すように、第１の半
導体ウエハ上に形成されており、それぞれが第１のＬＳ
Ｉを有する複数の第１の半導体チップ１０の上に、アル
ミニウムよりなる第１の内部電極１１及びボンデングパ
ッド１２をそれぞれ形成する。また、第２の半導体ウエ
ハの上に形成されており、それぞれが第２のＬＳＩを有
すると共に第１の半導体チップ１０よりも小さいチップ
サイズを有する複数の第２の半導体チップ２０の上にア
ルミニウムよりなる第２の内部電極２１を形成した後、
各第２の内部電極２１の上に半田よりなるバンプ２２を
形成する。
【００２９】バンプ２２の材料としては、Ａｕ、Ｉｎ、
Ｉｎ−Ｓｎ、Ｐｂ−Ｓｎ、Ｃｕ又はＮｉ等の金属を用い
ることができ、バンプ２２の大きさとしては、径が１μ
ｍ〜１００μｍ、高さが１μｍ〜５０μｍ程度のものを
用いることができる。また、アルミニウムよりなる第２
の内部電極２１の上に、無電解鍍金法等によりＮｉ／Ａ
ｕ等の図示しないバリアメタル層を形成した後、該バリ
アメタル層の上に、電解鍍金法、無電解鍍金法、ディッ
ピング法又は転写法等によりバンプ２２を形成すること
ができる。
【００３０】また、第２の半導体チップ２０の第２の内
部電極２１の上にバンプ２２を形成する代わりに、第１
の半導体チップ１０の第１の内部電極１１の上にバンプ
を形成してもよい。
【００３１】次に、第２の半導体チップ２０が形成され
ている第２の半導体ウエハをダイシングして、複数の第
２の半導体チップ２０を互いに分離した後、第１の半導
体チップ１０における第２の半導体チップ２０の搭載領
域に、例えば紫外線硬化性のエポキシ樹脂よりなる絶縁
性樹脂３０を塗布する。
【００３２】絶縁性樹脂３０としては、紫外線硬化性の
エポキシ樹脂に代えて、熱硬化性、紫外線硬化性又は常
温硬化性の、エポキシ樹脂、アクリル樹脂、ポリイミド
樹脂又はウレタン樹脂等を用いることができる。また、
絶縁性樹脂３０の塗付方法については、ディスペンス
法、印刷法又はスタンピング法等を適宜用いることがで
きる。
【００３３】尚、絶縁性樹脂３０を第１の半導体チップ
１０における第２の半導体チップ２０の搭載領域に塗布
したが、これに代えて、第２の半導体チップ２０に塗布
してもよい。
【００３４】次に、第２の半導体チップ２０をウエハ状
の第１の半導体チップ１０の上に配置すると共に、第２
の半導体チップ２０のバンプ２２と第１の半導体チップ
１０の第１の内部電極１１とを位置合わせした後、第２
の半導体チップ２０を第１の半導体チップ１０に接近さ
せて、第２の半導体チップ２０のバンプ２２と第１の半
導体チップ１０の第１の内部電極１１とを接触させる。
【００３５】尚、第１の半導体チップ１０に絶縁性樹脂
３０を塗布してから、第２の半導体チップ２０のバンプ
２２と第１の半導体チップ１０の第１の内部電極１１と
を接触させたが、これに代えて、第２の半導体チップ２
０のバンプ２２と第１の半導体チップ１０の第１の内部
電極１１とを接触させてから、第１の半導体チップ１０
と第２の半導体チップ２０との間に絶縁性樹脂３０を充
填してもよい。
【００３６】次に、図１（ｂ）に示すように、加圧ツー
ル４０により第２の半導体チップ２０を第１の半導体チ
ップ１０に対して押圧して、第２の半導体チップ２０の
バンプ２２と第１の半導体チップ１０の第１の内部電極
１１とを接合させると共に、絶縁性樹脂３０を第１の半
導体チップ１０と第２の半導体チップ２０と間に押し広
げる。このようにすると、第１の半導体チップ１０と第
２の半導体チップ２０とは絶縁性樹脂３０の粘性によっ
て仮固定される。加圧ツール４０による加圧力は、１個
のバンプ２２当たり０．１ｇ〜２０ｇの荷重が適当であ
って、この荷重の大きさとしては、第１の半導体チップ
１０の第１の内部電極１１が損傷したり、該第１の内部
電極１１の下側に形成されているトランジスタや配線の
特性が変化したりしない程度に設定する。
【００３７】次に、絶縁性樹脂３０に対して紫外線４１
を第１の半導体チップ１０の周辺から照射して絶縁性樹
脂３０を硬化させることにより、第１の半導体チップ１
０と第２の半導体チップ２０とを一体化する。紫外線４
１のエネルギー量としては、絶縁性樹脂３０の種類にも
よるが、通常は、２００ｍＪ〜５０００ｍＪの照射量の
紫外線４１を数秒間照射する。その後、加圧ツール４０
による加圧を解除して常温又は加熱下において保持する
と、絶縁性樹脂３０は硬化する。このような工程をすべ
ての第２の半導体チップ２０に対して行なって、すべて
の第２の半導体チップ２０をウエハ状態の第１の半導体
チップ１０と一体化する。
【００３８】尚、絶縁性樹脂３０が熱硬化性の場合に
は、加圧ツール４０を介して絶縁性樹脂３０を加熱する
ことにより絶縁性樹脂３０を硬化させる。この場合の加
熱条件としては、通常、７０℃〜２５０℃程度の温度下
で数秒〜数十秒間加熱した後、加圧ツール４０による加
圧を解除する。
【００３９】また、加圧ツール４０による第２の半導体
チップ２０に対する加圧工程及び絶縁性樹脂３０の硬化
工程については、第２の半導体チップ２０毎に加圧と硬
化とを交互に行なってもよいし、複数の第２の半導体チ
ップ２０に対して加圧を行なった後、複数の絶縁性樹脂
３０を同時に硬化させてもよい。
【００４０】次に、図１（ｃ）に示すように、第１の半
導体チップ１０のボンデングパッド１２にプローバーの
プローブ端子４２を接触させて、第１の半導体チップ１
０の第１のＬＳＩ及び第２の半導体チップ２０の第２の
ＬＳＩの電気特性の検査を同時に行なう。
【００４１】次に、図２（ａ）に示すように、ダイヤモ
ンドホイール４３を回転させながら、複数の第２の半導
体チップ２０の裏面を同時に研磨する。この場合、第２
の半導体チップ２０は、ウエハ状態の第１の半導体チッ
プ１０に対して絶縁性樹脂３０により強固に固定されて
おり、機械的強度が大きくなっているので、当初の厚さ
が４００〜６８０μｍである第２の半導体チップ２０を
１０μｍ程度の薄さにまで研磨することができる。
【００４２】尚、ダイヤモンドホイール４３による研磨
に代えて、アルミナによる研磨、又は、研磨領域以外の
領域をレジスト若しくはワックスにより覆った状態で化
学的な研磨を行なってもよい。
【００４３】また、第２の半導体チップ２０に対する研
磨に加えて、ウエハ状態の第１の半導体チップ１０に対
する研磨を行なってもよい。この場合、第２の半導体チ
ップ２０が絶縁性樹脂３０によって第１の半導体チップ
１０に固定されているため、ウエハ状態の第１の半導体
チップ１０の剛性が増しているので、第１の半導体チッ
プ１０を従来よりも薄く研磨することができる。このよ
うに第１の半導体チップ１０及び第２の半導体チップ２
０に対して研磨を行なうと、第１の半導体チップ１０及
び第２の半導体チップ２０よりなる半導体装置の厚さを
一層薄くすることができる。もっとも、第１の半導体チ
ップ１０を余り薄く研磨し過ぎると、後に行なう第１の
半導体ウエハに対するダイシング工程において、第１の
半導体チップ１０が損傷する恐れがあるので、第１の半
導体チップ１０に対する研磨量には限界がある。これに
対して、既にダイシングにより分離されている第２の半
導体チップ２０に対しては最大限まで研磨することが可
能である。
【００４４】次に、図２（ｂ）に示すように、第１の半
導体チップ１０が形成されている第１の半導体ウエハに
対してダイシングを行なう。
【００４５】次に、図２（ｃ）に示すように、分離され
た第１の半導体チップ１０をリードフレームのダイパッ
ド３１に樹脂によって固定すると共に、第１の半導体チ
ップ１０のボンデングパッド１２とリードフレームの外
部リード３２とをボンディングワイヤ３３を介して接続
する。その後、第１の半導体チップ１０、第２の半導体
チップ２０、ボンディングワイヤ３３、ダイパッド３１
及び外部リード３２の一部を封止用樹脂３５によってパ
ッケージすると、第１の半導体チップ１０と第２の半導
体チップ２０とが一体化されてなるＬＳＩ半導体装置が
得られる。
【００４６】第１の実施形態に係る半導体装置の製造方
法によると、第２の半導体チップ２０とウエハ状態の第
１の半導体チップ１０との間に絶縁性樹脂３０を充填し
た後に、第１の半導体チップ１０に対してダイシングを
行なうため、以下に説明するような効果が得られる。
【００４７】まず、ダイシング工程で使用する純水が第
１の半導体チップ１０と第２の半導体チップ２０との間
に侵入しないため、チップ間に侵入した純水をオーブン
等で蒸発させる工程を低減することができる。もっと
も、第１の半導体チップ１０及び第２の半導体チップ２
０に付着している純水を吹き飛ばす工程は必要である
が、純水を吹き飛ばす工程に要する時間は、１枚の半導
体ウエハを切断するのに要する時間と同程度であるの
で、特に問題にはならない。
【００４８】また、第１の半導体チップ１０に対するダ
イシング時の水圧が第２の半導体チップ２０に対して側
方から加わっても、第２の半導体チップ２０はウエハ状
態の第１の半導体チップ１０に絶縁性樹脂３０により固
定されているため、第１の半導体チップ１０と第２の半
導体チップ２０との接合部が損なわれることがないの
で、半導体装置の信頼性及び歩留まりが向上する。
【００４９】また、第１の半導体チップ１０に対するダ
イシングにより発生するシリコンのくずが第１の半導体
チップ１０と第２の半導体チップ２０との間に入り込む
事態を回避することもできる。
【００５０】また、第１の実施形態においては、第２の
半導体チップ２０が第１の半導体チップ１０に接合され
た状態で電気特性の検査を完了しているため、検査の結
果良品と判別された半導体チップのみを封止用樹脂３０
によりパッケージできるので、つまり、不良の半導体チ
ップをパッケージする必要がないので、パッケージ工程
におけるコストを低減することができる。
【００５１】また、第１の実施形態においては、ウエハ
状態の第１の半導体チップ１０のボンデングパッド１２
にプローブ端子４２を接触させて電気的特性の検査を行
なうため、複数の半導体チップに対して同時に検査でき
るので、検査工程に要する時間を低減することができ
る。尚、電気的特性の検査は、第１の半導体チップ１０
と第２の半導体チップ２０との間に絶縁性樹脂３０を充
填する工程よりも前でもよいし後でもよい。
【００５２】（第２の実施形態）以下、本発明の第２の
実施形態に係る半導体装置の製造方法について、図３
（ａ）〜（ｃ）及び図４（ａ）〜（ｂ）を参照しながら
説明する。
【００５３】第１の実施形態と同様、図３（ａ）に示す
ように、第１のＬＳＩを有する第１の半導体チップ１０
の上に第１の内部電極１１及びボンデングパッド１２を
形成すると共に、第２のＬＳＩを有する第２の半導体チ
ップ２０の上に第２の内部電極２１を形成した後、該第
２の内部電極２１の上にバンプ２２を形成する。その
後、第２の半導体チップ２０が形成されている第２の半
導体ウエハをダイシングして、第２の半導体チップ２０
を互いに分離した後、第１の半導体チップ１０における
第２の半導体チップ２０の搭載領域に絶縁性樹脂３０を
塗布する。その後、第２の半導体チップ２０のバンプ２
２と第１の半導体チップ１０の第１の内部電極１１とを
接触させる。
【００５４】次に、図３（ｂ）に示すように、加圧ツー
ル４０により第２の半導体チップ２０を第１の半導体チ
ップ１０に対して押圧して、第２の半導体チップ２０の
バンプ２２と第１の半導体チップ１０の第１の内部電極
１１とを接合させると共に、絶縁性樹脂３０を第１の半
導体チップ１０と第２の半導体チップ２０と間に押し広
げる。その後、絶縁性樹脂３０に対して紫外線４１を照
射して絶縁性樹脂３０を硬化させることにより、第１の
半導体チップ１０と第２の半導体チップ２０とを一体化
する。
【００５５】次に、図３（ｃ）に示すように、第１の半
導体チップ１０のボンデングパッド１２にプローバーの
プローブ端子４２を接触させて、第１の半導体チップ１
０の第１のＬＳＩ及び第２の半導体チップ２０の第２の
ＬＳＩの電気特性の検査を同時に行なう。
【００５６】次に、図４（ａ）に示すように、ウエハ状
の第１の半導体チップ１０の上に全面に亘ってチップ保
持用樹脂４４を第２の半導体チップ２０と同程度の高さ
まで堆積した後、ダイヤモンドホイール４３を回転させ
ながら、複数の第２の半導体チップ２０の裏面を同時に
研磨する。この場合、第２の半導体チップ２０が絶縁性
樹脂３０及びチップ保持用樹脂４４によってウエハ状態
の第１の半導体チップ１０に固定されているので、第２
の半導体チップ２０に対する研磨をより確実に行なうこ
とができる。第２の半導体チップ２０に対する研磨が完
了すると、チップ保持用樹脂４４を溶液により除去す
る。チップ保持用樹脂４４を溶液により除去する際に絶
縁性樹脂３０が除去されないよう、チップ保持用樹脂４
４としては絶縁性樹脂３０と異なる種類の樹脂を用いる
と共に、溶液としてはチップ保持用樹脂４４を溶解する
一方、絶縁性樹脂３０を溶解しないようなものを用い
る。
【００５７】次に、図４（ｂ）に示すように、第１の半
導体チップ１０が形成されている第１の半導体ウエハに
対してダイシングを行なった後、分離された第１の半導
体チップ１０をリードフレームのダイパッド３１に固定
すると共に、第１の半導体チップ１０のボンデングパッ
ド１２とリードフレームの外部リード３２とをボンディ
ングワイヤ３３を介して接続し、その後、第１の半導体
チップ１０、第２の半導体チップ２０、ボンディングワ
イヤ３３、ダイパッド３１及び外部リード３２の一部を
封止用樹脂３５によってパッケージすると、図４（ｃ）
に示すような半導体装置が得られる。
【００５８】（第３の実施形態）以下、本発明の第３の
実施形態に係る半導体装置及びその製造方法について、
図５（ａ）〜（ｃ）及び図６（ａ）、（ｂ）を参照しな
がら説明する。
【００５９】第１の実施形態と同様、図５（ａ）に示す
ように、第１のＬＳＩを有する正方形の第１の半導体チ
ップ１０の上に第１の内部電極１１及びボンデングパッ
ド１２を形成すると共に、第２のＬＳＩを有すると共に
第１の半導体チップ１０よりも小さいチップサイズを有
する正方形の第２の半導体チップ２０の上に第２の内部
電極２１を形成した後、該第２の内部電極２１の上にバ
ンプ２２を形成する。この場合、第１のＬＳＩの機能ブ
ロックと第１の内部電極１１との距離を短くして、第１
のＬＳＩにおける信号遅延時間を短縮するべく、第１の
内部電極１１は第１の半導体チップ１０の中心部に対し
て例えば左側にオフセットしている。
【００６０】次に、第２の半導体チップ２０が形成され
ている第２の半導体ウエハをダイシングして、第２の半
導体チップ２０を互いに分離した後、第１の半導体チッ
プ１０における第２の半導体チップ２０の搭載領域に絶
縁性樹脂３０を塗布する。第１の内部電極１１が第１の
半導体チップ１０の中心部に対して左側にオフセットし
ているため、絶縁性樹脂３０の塗布領域も第１の半導体
チップ１０の中心部に対して左側にオフセットしてい
る。
【００６１】次に、第２の半導体チップ２０をウエハ状
の第１の半導体チップ１０の上に配置すると共に、第２
の半導体チップ２０のバンプ２２と第１の半導体チップ
１０の第１の内部電極１１とを位置合わせした後、第２
の半導体チップ２０のバンプ２２と第１の半導体チップ
１０の第１の内部電極１１とを接触させる。このように
すると、第２の半導体チップ２０の中心部は第１の半導
体チップ１０の中心部に対して左側にオフセットしてい
る。
【００６２】次に、図５（ｂ）に示すように、加圧ツー
ル４０により第２の半導体チップ２０を第１の半導体チ
ップ１０に対して押圧して、第２の半導体チップ２０の
バンプ２２と第１の半導体チップ１０の第１の内部電極
１１とを接合させると共に、絶縁性樹脂３０を第１の半
導体チップ１０と第２の半導体チップ２０と間に押し広
げる。その後、絶縁性樹脂３０に対して紫外線４１を照
射して絶縁性樹脂３０を硬化させることにより、第１の
半導体チップ１０と第２の半導体チップ２０とを一体化
する。
【００６３】次に、図５（ｃ）に示すように、第１の半
導体チップ１０のボンデングパッド１２にプローバーの
プローブ端子４２を接触させて、第１の半導体チップ１
０の第１のＬＳＩ及び第２の半導体チップ２０の第２の
ＬＳＩの電気特性の検査を同時に行なう。その後、図示
は省略しているが、複数の第２の半導体チップ２０の裏
面に対して研磨を行なう。
【００６４】次に、図６（ａ）に示すように、第１の半
導体チップ１０が形成されている第１の半導体ウエハに
対してダイシングを行なって、第１の半導体チップ１０
を分離する。その後、分離された第１の半導体チップ１
０をリードフレームのダイパッド３１に固定すると共
に、第１の半導体チップ１０のボンデングパッド１２と
リードフレームの外部リード３２とをボンディングワイ
ヤ３３を介して接続する。その後、図６（ｂ）に示すよ
うに、第１の半導体チップ１０、第２の半導体チップ２
０、ボンディングワイヤ３３、ダイパッド３１及び外部
リード３２の一部を正方形の封止用樹脂３５によってパ
ッケージする。この場合、第２の半導体チップ２０の中
心部と封止用樹脂３５の中心部とがほぼ一致している一
方、第１の半導体チップ１０の中心部は封止用樹脂３５
の中心部に対して右側にオフセットするようにパッケー
ジする。
【００６５】尚、第１の半導体チップ１０をリードフレ
ームのダイパッド３１に固定する方法としては、次の２
つの方法を適宜選択することができる。すなわち、リー
ドフレームのインナリードの長さを左右で異ならせて、
ダイパッド３１がリードフレームの中心部に対して右側
にオフセットするように設けておき、第１の半導体チッ
プ１０を、その中心部とダイパッド３１の中心部とが一
致するように載置してもよいし、図６（ｂ）に示すよう
に、ダイパッド３１がリードフレームの中心部に位置す
るように設けておき、第１の半導体チップ１０を、その
中心部がダイパッド３１の中心部に対して右側にオフセ
ットするように載置してもよい。
【００６６】第１の半導体チップ１０の中心部と封止用
樹脂３５の中心部とのオフセット量については、例えば
次のように設定することができる。すなわち、第１の半
導体チップ１０の大きさが１０ｍｍ角、第２の半導体チ
ップ２０の大きさが４ｍｍ角、封止用樹脂３５の大きさ
が１６ｍｍ角の場合、第２の半導体チップ２０の中心部
を封止用樹脂３５の中心部と一致させる一方、第１の半
導体チップ１０の中心部を封止用樹脂３５の中心部に対
して１ｍｍオフセットさせる。このようにすると、第１
の半導体チップ１０の側面から封止用樹脂３５の側面ま
での距離は、それぞれ２ｍｍ及び４ｍｍとなる。
【００６７】第３の実施形態に係る半導体装置による
と、第２の半導体チップ２０の中心部と封止用樹脂３５
の中心部とがほぼ一致しているため、第２の半導体チッ
プ２０の側面から封止用樹脂３５の外面までの距離は左
右において等しい。このため、封止用樹脂３５が硬化す
るときに第２の半導体チップ２０の側面に加わる硬化収
縮力は左右両側において等しくなると共に、封止用樹脂
３５の熱膨張に伴って第２の半導体チップ２０の側面に
加わる熱応力も左右両側において等しくなる。
【００６８】もっとも、第１の半導体チップ１０の中心
部が封止用樹脂３５の中心部に対してオフセットしてい
るため、封止用樹脂３５が硬化するときに第１の半導体
チップ１０の側面に加わる硬化収縮力は左右両側におい
て異なると共に、封止用樹脂３５の熱膨張に伴って第１
の半導体チップ１０の側面に加わる熱応力も左右両側に
おいて異なる。
【００６９】しかしながら、第１の半導体チップ１０の
チップサイズは第２の半導体チップ２０のチップサイズ
よりも大きいため、第１の半導体チップ１０の側方に存
在する封止用樹脂３０の量は、第２の半導体チップ２０
の側方に存在する封止用樹脂３０の量に比べて少ないの
で、第１の半導体チップ１０の左右の側面に加わる封止
用樹脂３５の硬化収縮力及び熱応力の差は、図１０に示
した従来の半導体装置における第２の半導体チップ１２
０の左右の側面に加わる封止用樹脂１３５の硬化収縮力
及び熱応力の差に比べて小さい。従って、第１の半導体
チップ１０と第２の半導体チップ２０との接合部に、封
止用樹脂３５の硬化収縮力及び熱応力の差に起因して第
１の半導体チップ１０と第２の半導体チップ２０との接
合部に面内方向から加わる剪断力は従来に比べて低減し
ている。
【００７０】第３の実施形態においては、第１の半導体
チップ１０、第２の半導体チップ２０及び封止用樹脂３
０の平面形状は、それぞれ正方形であったが、図７に示
すように、矩形状であってもよい。第２の半導体チップ
２０が矩形状の場合には、第２の半導体チップ２０の短
辺が延びる方向において、第１の半導体チップ１０の中
心部と第２の半導体チップ２０の中心部とが互いにオフ
セットしていると共に、第２の半導体チップ２０の中心
部と封止用樹脂３０の中心部とがほぼ一致していること
が好ましい。すなわち、図７におけるＸ1 とＸ2 とが等
しいことが好ましい。このようにすると、第２の半導体
チップ２０における図７の左右両側の側面に加わる封止
用樹脂３０の硬化収縮力及び熱応力の差はなくなる。こ
の場合には、図７におけるＹ1 とＹ2 とは異なるが、図
７の上下方向に存在する封止用樹脂３０の量は図７にお
ける左右方向に存在する封止用樹脂３０の量に比べて少
ないので、第２の半導体チップ２０の短辺側の側面に加
わるパッケージの硬化収縮力及び熱応力の差の影響は少
ない。もっとも、第２の半導体チップ２０が矩形状の場
合には、第２の半導体チップ２０の長辺が延びる方向に
おいても、第２の半導体チップ２０の中心部と封止用樹
脂３０の中心部とがほぼ一致していること、つまりＹ1
とＹ2 とが等しいことが好ましいのは当然である。
【００７１】尚、前記第１〜第３の実施形態において
は、半導体装置のパッケージの型式については、特に限
定されず、ＱＦＰタイプ、ＰＧＡタイプ又はＢＧＡタイ
プ等を適宜採用できると共に、パッケージの材料として
は、封止用樹脂に代えて封止用セラミック等を適宜用い
ることができる。
【００７２】
【発明の効果】本発明に係る半導体装置によると、第２
の半導体チップの互いに隣接する２側辺のうち同じ長さ
又は短い方の長さを持つ第１の側辺が延びる第１の方向
において、第２の半導体チップの中心部とパッケージの
中心部とがほぼ一致しているため、パッケージの硬化収
縮力及び熱応力の差に起因して第１の半導体チップと第
２の半導体チップとの接合部に面内方向から加わる剪断
力は従来に比べて低減するので、半導体装置の信頼性及
び歩留まりは向上する。
【００７３】本発明に係る半導体装置において、第２の
半導体チップの互いに隣接する２側辺のうち第１の側辺
と異なる第２の側辺が延びる第２の方向において、第２
の半導体チップの中心部とパッケージの中心部とがほぼ
一致していると、第２の方向においても、第２の半導体
チップの各側面に加わるパッケージの硬化収縮力及び熱
応力の差が従来に比べて低減するので、半導体装置の信
頼性及び歩留まりは一層向上する。
【００７４】本発明に係る第１の半導体装置の製造方法
によると、チップ接続工程が、第１の方向において、第
１の半導体チップの中心部と第２の半導体チップの中心
部とが互いにオフセットしていると共に第２の半導体チ
ップの中心部とパッケージの中心部とがほぼ一致するよ
うに、第１の半導体チップと第２の半導体チップとを接
続する工程を含むため、得られる半導体装置において
は、第１の半導体チップと第２の半導体チップとの接合
部に面内方向から加わる剪断力が従来に比べて低減する
ので、半導体装置の信頼性及び歩留まりは向上する。
【００７５】第１の半導体装置の製造方法において、チ
ップ接続工程が、第２の半導体チップの第２の側辺が延
びる第２の方向において、第１の半導体チップの中心部
と第２の半導体チップの中心部とが互いにオフセットし
ていると共に第２の半導体チップの中心部とパッケージ
の中心部とがほぼ一致するように、第１の半導体チップ
と第２の半導体チップとを接続する工程を含むと、第１
の半導体チップと第２の半導体チップとの接合部に面内
方向から加わる剪断力が従来に比べて一層低減するの
で、半導体装置の信頼性及び歩留まりは一層向上する。
【００７６】第２の半導体装置の製造方法によると、ダ
イシング工程で使用する純水が第１の半導体チップと第
２の半導体チップとの間に侵入しないので、第１の半導
体チップと第２の半導体チップとの間に侵入した純水を
オーブン等で蒸発させる工程が不要になるので、工程及
びコストを低減することができる。また、ダイシング時
の水圧により第１の半導体チップと第２の半導体チップ
との接合部が損なわれることがないと共に、ダイシング
時に発生する基板のくずが第１の半導体チップと第２の
半導体チップとの間に入り込むことがないので、半導体
装置の信頼性及び歩留まりは向上する。
【００７７】第２の半導体装置の製造方法において、樹
脂充填工程と第２のチップ分離工程との間に第２の半導
体チップを研磨するチップ研磨工程を備えていると、第
２の半導体チップは、ウエハ状態の第１の半導体チップ
に対して絶縁性樹脂により強固に固定された状態で研磨
されるため、機械的強度が大きくなって研磨が安定する
と共に、第２の半導体チップを従来に比べて薄く研磨で
きるので、第１の半導体チップと第２の半導体チップと
が一体化されてなる超薄型のＬＳＩ半導体装置を得るこ
とができる。
【００７８】第２の半導体装置の製造方法において、樹
脂充填工程と第２のチップ分離工程との間に、第２の半
導体チップを囲む樹脂層を形成した後、第２の半導体チ
ップを研磨するチップ研磨工程を備えていると、機械的
強度が一層大きくなって研磨が一層安定すると共に、第
２の半導体チップを従来に比べて一層薄く研磨できるの
で、一層薄いＬＳＩ半導体装置を得ることができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）は、本発明の第１の実施形態に
係る半導体装置の製造方法の各工程を示す断面図であ
る。
【図２】（ａ）〜（ｃ）は、前記第１の実施形態に係る
半導体装置の製造方法の各工程を示す断面図である。
【図３】（ａ）〜（ｃ）は、本発明の第２の実施形態に
係る半導体装置の製造方法の各工程を示す断面図であ
る。
【図４】（ａ）〜（ｃ）は、前記第２の実施形態に係る
半導体装置の製造方法の各工程を示す断面図である。
【図５】（ａ）〜（ｃ）は、本発明の第３の実施形態に
係る半導体装置の製造方法の各工程を示す断面図であ
る。
【図６】（ａ）、（ｂ）は、前記の第３の実施形態に係
る半導体装置の製造方法の各工程を示す断面図である。
【図７】前記第３の実施形態に係る半導体装置の製造方
法により得られる半導体装置の変形例を示す平面図であ
る。
【図８】従来の半導体装置の断面図である。
【図９】従来の半導体装置の一工程を示す断面図であ
る。
【図１０】本発明の前提となる半導体装置の断面図であ
る。
【符号の説明】
１０ 第１の半導体チップ １１ 第１の内部電極 １２ ボンデングパッド ２０ 第２の半導体チップ ２１ 第２の内部電極 ２２ バンプ ３０ 絶縁性樹脂 ３１ ダイパッド ３２ 外部リード ３３ ボンディングワイヤ ３５ 封止用樹脂 ４０ 加圧ツール ４１ 紫外線 ４２ プローブ端子 ４３ ダイヤモンドホイール ４４ チップ保持用樹脂
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/60 ３１１ 21/66

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 第１のＬＳＩを有する第１の半導体チッ
    プと、 第２のＬＳＩを有すると共に前記第１の半導体チップよ
    りも小さいチップサイズを有し、前記第１の半導体チッ
    プにフェイスダウン方式で接続された第２の半導体チッ
    プと、 前記第１の半導体チップ及び第２の半導体チップを封止
    しているパッケージとを備えており、 前記第２の半導体チップの互いに隣接する２側辺のうち
    同じ長さ又は短い方の長さを持つ第１の側辺が延びる第
    １の方向において、前記第１の半導体チップの中心部と
    前記第２の半導体チップの中心部とは互いにオフセット
    していると共に前記第２の半導体チップの中心部と前記
    パッケージの中心部とはほぼ一致していることを特徴と
    する半導体装置。
  2. 【請求項２】 前記第２の半導体チップの互いに隣接す
    る２側辺のうち前記第１の側辺と異なる第２の側辺が延
    びる第２の方向において、前記第１の半導体チップの中
    心部と前記第２の半導体チップの中心部とは互いにオフ
    セットしていると共に前記第２の半導体チップの中心部
    と前記パッケージの中心部とはほぼ一致していることを
    特徴とする請求項１に記載の半導体装置。
  3. 【請求項３】 第１のＬＳＩを有する第１の半導体チッ
    プと、第２のＬＳＩを有すると共に前記第１の半導体チ
    ップよりも小さいチップサイズを有する第２の半導体チ
    ップとをフェイスダウン方式により接続するチップ接続
    工程と、 互いに接続された前記第１の半導体チップ及び第２の半
    導体チップをパッケージにより封止するチップ封止工程
    とを備え、 前記チップ接続工程は、前記第２の半導体チップの互い
    に隣接する２側辺のうち同じ長さ又は短い方の長さを持
    つ第１の側辺が延びる第１の方向において、前記第１の
    半導体チップの中心部と前記第２の半導体チップの中心
    部とが互いにオフセットしていると共に前記第２の半導
    体チップの中心部と前記パッケージの中心部とがほぼ一
    致するように、前記第１の半導体チップと前記第２の半
    導体チップとを接続する工程を含むことを特徴とする半
    導体装置の製造方法。
  4. 【請求項４】 前記チップ接続工程は、前記第２の半導
    体チップの互いに隣接する２側辺のうち前記第１の側辺
    と異なる第２の側辺が延びる第２の方向において、前記
    第１の半導体チップの中心部と前記第２の半導体チップ
    の中心部とが互いにオフセットしていると共に前記第２
    の半導体チップの中心部と前記パッケージの中心部とが
    ほぼ一致するように、前記第１の半導体チップと前記第
    ２の半導体チップとを接続する工程を含むことを特徴と
    する請求項３に記載の半導体装置の製造方法。
  5. 【請求項５】 第１のＬＳＩを有する第１の半導体チッ
    プと、第２のＬＳＩを有すると共に前記第１の半導体チ
    ップよりも小さいチップサイズを有する第２の半導体チ
    ップとがフェイスダウン方式により接続されてなる半導
    体装置の製造方法であって、 前記複数の第２の半導体チップが形成されている半導体
    ウエハをダイシングして、前記複数の第２の半導体チッ
    プを互いに分離する第１のチップ分離工程と、 互いに分離された前記複数の第２の半導体チップを、前
    記複数の第１の半導体チップが形成されている半導体ウ
    エハにおける前記複数の第１の半導体チップにフェイス
    ダウン方式によりそれぞれ接続するチップ接続工程と、 互いに接続された前記複数の第１の半導体チップと前記
    複数の第２の半導体チップとの間に絶縁性樹脂をぞれぞ
    れ充填する樹脂充填工程と、 前記複数の第１の半導体チップが形成されている半導体
    ウエハをダイシングして、前記複数の第１の半導体チッ
    プを互いに分離する第２のチップ分離工程とを備えてい
    ることを特徴とする半導体装置の製造方法。
  6. 【請求項６】 前記樹脂充填工程と前記第２のチップ分
    離工程との間に、前記第２の半導体チップにおける前記
    第１の半導体チップと対向する面と反対側の面を研磨す
    るチップ研磨工程をさらに備えていることを特徴とする
    請求項５に記載の半導体装置の製造方法。
  7. 【請求項７】 前記樹脂充填工程と前記第２のチップ分
    離工程との間に、前記第１の半導体チップにおける前記
    第２の半導体チップと対向する面に前記第２の半導体チ
    ップを囲む樹脂層を形成した後、前記第２の半導体チッ
    プにおける前記第１の半導体チップと対向する面と反対
    側の面を研磨するチップ研磨工程をさらに備えているこ
    とを特徴とする請求項５に記載の半導体装置の製造方
    法。
JP1378097A 1996-02-19 1997-01-28 半導体装置及びその製造方法 Expired - Fee Related JP3262728B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1378097A JP3262728B2 (ja) 1996-02-19 1997-01-28 半導体装置及びその製造方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP3030196 1996-02-19
JP11758896 1996-05-13
JP8-30301 1996-05-13
JP8-117588 1996-05-13
JP1378097A JP3262728B2 (ja) 1996-02-19 1997-01-28 半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2001271437A Division JP3699915B2 (ja) 1996-02-19 2001-09-07 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH1032307A true JPH1032307A (ja) 1998-02-03
JP3262728B2 JP3262728B2 (ja) 2002-03-04

Family

ID=27280400

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1378097A Expired - Fee Related JP3262728B2 (ja) 1996-02-19 1997-01-28 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3262728B2 (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0913866A4 (en) * 1997-03-10 2000-03-22 Seiko Epson Corp ELECTRONIC COMPONENT AND SEMICONDUCTOR ARRANGEMENT MANUFACTURING METHOD, A COATED PLATE AND ELECTRONIC DEVICE WITH SUCH A BOARD
WO2000033379A1 (fr) * 1998-12-02 2000-06-08 Hitachi, Ltd. Dispositif semi-conducteur, procede de fabrication correspondant et dispositif electronique
JP2002170918A (ja) * 2000-12-01 2002-06-14 Nec Corp 半導体装置及びその製造方法
US6559528B2 (en) 2000-02-21 2003-05-06 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for the fabrication thereof
US6713880B2 (en) 2001-02-07 2004-03-30 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for producing the same, and method for mounting semiconductor device
WO2004068573A1 (de) * 2003-01-29 2004-08-12 Infineon Technologies Ag Verfahren zur vertikalen montage von halbleiterbauelementen
US6784021B2 (en) 2001-09-10 2004-08-31 Renesas Technology Corp. Semiconductor device, method of fabricating the same and semiconductor device fabricating apparatus
US6853077B2 (en) 2001-10-01 2005-02-08 Matsushita Electric Industrial Co., Ltd. Semiconductor device, semiconductor packaging method, assembly and method for fabricating the same
JP2005101673A (ja) * 2005-01-11 2005-04-14 Matsushita Electric Ind Co Ltd 半導体装置
KR100559652B1 (ko) * 2001-08-08 2006-03-10 마츠시타 덴끼 산교 가부시키가이샤 반도체장치 및 그 제조방법
US7705351B2 (en) 2006-01-13 2010-04-27 Sony Corporation Flip chip semiconductor packaging device and testing method using first and second reflectors for determining gap between chip and circuit board or first and second chips
JP2010177682A (ja) * 2010-03-16 2010-08-12 Nec Corp 半導体装置及びその製造方法
JP2010245289A (ja) * 2009-04-06 2010-10-28 Canon Inc 半導体装置の製造方法
JP2013225642A (ja) * 2011-11-11 2013-10-31 Sumitomo Bakelite Co Ltd 半導体装置の製造方法
US8647923B2 (en) 2009-04-06 2014-02-11 Canon Kabushiki Kaisha Method of manufacturing semiconductor device
WO2023228811A1 (ja) * 2022-05-25 2023-11-30 ヌヴォトンテクノロジージャパン株式会社 半導体装置

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7436071B2 (en) 1997-03-10 2008-10-14 Seiko Epson Corporation Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board
EP0913866A4 (en) * 1997-03-10 2000-03-22 Seiko Epson Corp ELECTRONIC COMPONENT AND SEMICONDUCTOR ARRANGEMENT MANUFACTURING METHOD, A COATED PLATE AND ELECTRONIC DEVICE WITH SUCH A BOARD
US6515370B2 (en) 1997-03-10 2003-02-04 Seiko Epson Corporation Electronic component and semiconductor device, method for manufacturing the same, circuit board have the same mounted thereon, and electronic equipment having the circuit board
US7119445B2 (en) 1997-03-10 2006-10-10 Seiko Epson Corporation Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board
US6989605B2 (en) 1997-03-10 2006-01-24 Seiko Epson Corporation Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board
US8134237B2 (en) 1997-03-10 2012-03-13 Seiko Epson Corporation Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board
US7932612B2 (en) 1997-03-10 2011-04-26 Seiko Epson Corporation Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board
US6803663B2 (en) 1997-03-10 2004-10-12 Seiko Epson Corporation Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board
US7598619B2 (en) 1997-03-10 2009-10-06 Seiko Epson Corporation Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board
WO2000033379A1 (fr) * 1998-12-02 2000-06-08 Hitachi, Ltd. Dispositif semi-conducteur, procede de fabrication correspondant et dispositif electronique
US6559528B2 (en) 2000-02-21 2003-05-06 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for the fabrication thereof
US6924173B2 (en) 2000-02-21 2005-08-02 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for the fabrication thereof
KR100540243B1 (ko) * 2000-02-21 2006-01-10 마츠시타 덴끼 산교 가부시키가이샤 반도체장치 및 그 제조방법
JP2002170918A (ja) * 2000-12-01 2002-06-14 Nec Corp 半導体装置及びその製造方法
US6713880B2 (en) 2001-02-07 2004-03-30 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for producing the same, and method for mounting semiconductor device
KR100559652B1 (ko) * 2001-08-08 2006-03-10 마츠시타 덴끼 산교 가부시키가이샤 반도체장치 및 그 제조방법
US6995468B2 (en) 2001-09-10 2006-02-07 Renesas Technology Corp. Semiconductor apparatus utilizing a preparatory stage for a chip assembly
US6784021B2 (en) 2001-09-10 2004-08-31 Renesas Technology Corp. Semiconductor device, method of fabricating the same and semiconductor device fabricating apparatus
US6853077B2 (en) 2001-10-01 2005-02-08 Matsushita Electric Industrial Co., Ltd. Semiconductor device, semiconductor packaging method, assembly and method for fabricating the same
WO2004068573A1 (de) * 2003-01-29 2004-08-12 Infineon Technologies Ag Verfahren zur vertikalen montage von halbleiterbauelementen
JP2005101673A (ja) * 2005-01-11 2005-04-14 Matsushita Electric Ind Co Ltd 半導体装置
US7705351B2 (en) 2006-01-13 2010-04-27 Sony Corporation Flip chip semiconductor packaging device and testing method using first and second reflectors for determining gap between chip and circuit board or first and second chips
JP2010245289A (ja) * 2009-04-06 2010-10-28 Canon Inc 半導体装置の製造方法
US8647923B2 (en) 2009-04-06 2014-02-11 Canon Kabushiki Kaisha Method of manufacturing semiconductor device
JP2010177682A (ja) * 2010-03-16 2010-08-12 Nec Corp 半導体装置及びその製造方法
JP2013225642A (ja) * 2011-11-11 2013-10-31 Sumitomo Bakelite Co Ltd 半導体装置の製造方法
US9123830B2 (en) 2011-11-11 2015-09-01 Sumitomo Bakelite Co., Ltd. Manufacturing method for semiconductor device
WO2023228811A1 (ja) * 2022-05-25 2023-11-30 ヌヴォトンテクノロジージャパン株式会社 半導体装置

Also Published As

Publication number Publication date
JP3262728B2 (ja) 2002-03-04

Similar Documents

Publication Publication Date Title
US5930599A (en) Semiconductor device and method of manufacturing the same
JP3548082B2 (ja) 半導体装置及びその製造方法
TWI323931B (en) Taped lead frames and methods of making and using the same in semiconductor packaging
JP3262728B2 (ja) 半導体装置及びその製造方法
US6653218B2 (en) Method of fabricating resin-encapsulated semiconductor device
JPH11121507A (ja) 半導体装置およびその製造方法
US20090051029A1 (en) Flip-chip type semiconductor device
JPH0897217A (ja) 半導体装置及びその製造方法
US20180374780A1 (en) Process for manufacturing a flip chip semiconductor package and a corresponding flip chip package
US20040012080A1 (en) Connection of integrated circuits
JP2001338932A (ja) 半導体装置及び半導体装置の製造方法
US7332430B2 (en) Method for improving the mechanical properties of BOC module arrangements
JP3116926B2 (ja) パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法
JP3496569B2 (ja) 半導体装置及びその製造方法並びにその実装構造
US7579680B2 (en) Packaging system for semiconductor devices
JP3699915B2 (ja) 半導体装置の製造方法
JP3424649B2 (ja) 半導体装置の故障解析方法
JP2004319656A (ja) ウエハーレベルｃｓｐの製造方法
JP3552660B2 (ja) 半導体装置の製造方法
JPH09330992A (ja) 半導体装置実装体とその製造方法
JP2002261192A (ja) ウエハレベルｃｓｐ
JPH09283555A (ja) 半導体チップの実装構造および半導体パッケージの製造方法および半導体パッケージ
CN120914108B (zh) 桥连封装方法和封装结构
JP2000068271A (ja) ウエハ装置およびチップ装置並びにチップ装置の製造方法
JP3287233B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20011204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071221

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081221

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091221

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091221

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees