JPH1032334A - ゲート電極及びその形成方法 - Google Patents
ゲート電極及びその形成方法Info
- Publication number
- JPH1032334A JPH1032334A JP8352537A JP35253796A JPH1032334A JP H1032334 A JPH1032334 A JP H1032334A JP 8352537 A JP8352537 A JP 8352537A JP 35253796 A JP35253796 A JP 35253796A JP H1032334 A JPH1032334 A JP H1032334A
- Authority
- JP
- Japan
- Prior art keywords
- amorphous silicon
- insulating film
- gate insulating
- tungsten
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
- H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
- H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H10D64/01306—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon
- H10D64/01308—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon the conductor further comprising a non-elemental silicon additional conductive layer, e.g. a metal silicide layer formed by the reaction of silicon with an implanted metal
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
- H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
- H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H10D64/01306—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon
- H10D64/01308—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon the conductor further comprising a non-elemental silicon additional conductive layer, e.g. a metal silicide layer formed by the reaction of silicon with an implanted metal
- H10D64/0131—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon the conductor further comprising a non-elemental silicon additional conductive layer, e.g. a metal silicide layer formed by the reaction of silicon with an implanted metal the additional conductive layer comprising a silicide layer formed by the silicidation reaction between the layer of silicon with a metal layer which is not formed by metal implantation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
- H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
- H10D64/663—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures the additional layers comprising a silicide layer contacting the layer of silicon, e.g. polycide gates
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 非晶質シリコン上にタングステン−シリサイ
ドが積層された構造のゲート電極で、積層時のフルオロ
の浸透による特性悪化を防止する。 【解決手段】 半導体基板２０上部に形成されたゲート
絶縁膜２２と、前記ゲート絶縁膜の上部にジシランガス
によって形成された非晶質シリコン層２４と前記非晶質
シリコン層の上部に形成され、微量の異物質フルオロ原
子２８を含むタングステン−シリサイド層２６を備え、
前記非晶質シリコン層２４は前記異物質のゲート絶縁膜
２２側への浸透が防止されるほどの粒度の大きさがある
構造とする。
ドが積層された構造のゲート電極で、積層時のフルオロ
の浸透による特性悪化を防止する。 【解決手段】 半導体基板２０上部に形成されたゲート
絶縁膜２２と、前記ゲート絶縁膜の上部にジシランガス
によって形成された非晶質シリコン層２４と前記非晶質
シリコン層の上部に形成され、微量の異物質フルオロ原
子２８を含むタングステン−シリサイド層２６を備え、
前記非晶質シリコン層２４は前記異物質のゲート絶縁膜
２２側への浸透が防止されるほどの粒度の大きさがある
構造とする。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に使用さ
れるトランジスターのゲート電極に関し、特に、非晶質
シリコン層上にタングステン−シリサイドが積層された
構造を有するゲート電極に関する。
れるトランジスターのゲート電極に関し、特に、非晶質
シリコン層上にタングステン−シリサイドが積層された
構造を有するゲート電極に関する。
【０００２】
【従来の技術】一般に、ＭＯＳトランジスターにおける
ゲート電極はソース、ドレイン電極の形成に先だって、
ゲート絶縁膜が形成された半導体基板上に形成される。
前記ゲート電極はポリシリコンで形成されており、該特
性の向上のために非晶質のポリシリコンで代替される
か、ポリシリコン上にタングステン−シリサイド層が積
層された構造として形成される。
ゲート電極はソース、ドレイン電極の形成に先だって、
ゲート絶縁膜が形成された半導体基板上に形成される。
前記ゲート電極はポリシリコンで形成されており、該特
性の向上のために非晶質のポリシリコンで代替される
か、ポリシリコン上にタングステン−シリサイド層が積
層された構造として形成される。
【０００３】図２は従来の実施例によるものであって、
ポリシリコン層上にタングステン−シリサイドが積層さ
れた構造を有する半導体素子の部分断面図である。図２
を参照すれば、従来のゲート構造は半導体基板１０の表
面にゲート酸化膜（ＳｉＯ2 ）１２が形成されており、
ゲート酸化膜の上部にはポリシリコン層１４及びタング
ステン−シリサイド層１６が順次積層されている。ポリ
シリコンは結晶性を有する物質であって、それは粒界等
によって分離される小さい単結晶性領域（粒度）等で構
成される。蒸着時、ポリシリコン膜等は非晶質や結晶質
であり得るが、蒸着後に高温を受けるようになると、次
後には結晶構造を示す。
ポリシリコン層上にタングステン−シリサイドが積層さ
れた構造を有する半導体素子の部分断面図である。図２
を参照すれば、従来のゲート構造は半導体基板１０の表
面にゲート酸化膜（ＳｉＯ2 ）１２が形成されており、
ゲート酸化膜の上部にはポリシリコン層１４及びタング
ステン−シリサイド層１６が順次積層されている。ポリ
シリコンは結晶性を有する物質であって、それは粒界等
によって分離される小さい単結晶性領域（粒度）等で構
成される。蒸着時、ポリシリコン膜等は非晶質や結晶質
であり得るが、蒸着後に高温を受けるようになると、次
後には結晶構造を示す。
【０００４】ポリシリコン層１４は化学気状蒸着(Chemi
cal Vapor Deposition )法によって主に形成される。こ
の場合、ポリシリコンに対するソースとしてはシラン
（ＳｉＨ4 ）ガスが用いられる。化学気状蒸着法の適用
結果、形成されるポリシリコンの粒度は０．２乃至０．
３μｍの大きさを有する。
cal Vapor Deposition )法によって主に形成される。こ
の場合、ポリシリコンに対するソースとしてはシラン
（ＳｉＨ4 ）ガスが用いられる。化学気状蒸着法の適用
結果、形成されるポリシリコンの粒度は０．２乃至０．
３μｍの大きさを有する。
【０００５】タングステン−シリサイド層１６は、化学
気状蒸着法や物理的蒸着法によって選択的に形成でき得
る。化学気状蒸着法が適用される場合、その上にタング
ステン−シリサイド形成のためのポリシリコン層１４の
対象層を有する半導体基板１０はＷＦ6 ガスを含有する
雰囲気に露出される。この場合、前記ＷＦ6 ガスに含ま
れた小量のフルオロ(fluorine)原子が前記ポリシリコン
層１４の表面層に浸透される。この結果、タングステン
−シリサイド１６には、小量のフルオロ原子が存在する
ようになる。
気状蒸着法や物理的蒸着法によって選択的に形成でき得
る。化学気状蒸着法が適用される場合、その上にタング
ステン−シリサイド形成のためのポリシリコン層１４の
対象層を有する半導体基板１０はＷＦ6 ガスを含有する
雰囲気に露出される。この場合、前記ＷＦ6 ガスに含ま
れた小量のフルオロ(fluorine)原子が前記ポリシリコン
層１４の表面層に浸透される。この結果、タングステン
−シリサイド１６には、小量のフルオロ原子が存在する
ようになる。
【０００６】
【発明が解決しようとする課題】前記タングステン−シ
リサイド層１６に含まれた前記フルオロ原子は大部分後
続熱処理工程の際、前記ポリシリコン層１４を経由して
前記ゲート酸化膜１２へ浸透するようになる。これは前
記ポリシリコン層１４を構成する構成粒度の大きさが非
常に小さいことによって、前記フルオロ原子の浸透経路
が多く存在することに基づく。その結果、前記ゲート酸
化膜１２の厚さが増加し、且つ前記ゲート酸化膜１２の
電気的特性が著しく低下する。
リサイド層１６に含まれた前記フルオロ原子は大部分後
続熱処理工程の際、前記ポリシリコン層１４を経由して
前記ゲート酸化膜１２へ浸透するようになる。これは前
記ポリシリコン層１４を構成する構成粒度の大きさが非
常に小さいことによって、前記フルオロ原子の浸透経路
が多く存在することに基づく。その結果、前記ゲート酸
化膜１２の厚さが増加し、且つ前記ゲート酸化膜１２の
電気的特性が著しく低下する。
【０００７】一方、非晶質シリコン上にタングステン−
シリサイドを形成する場合、形成された非晶質シリコン
の粒度はポリシリコンの場合に比べて大きいが、これま
た粒度の大きさが０．５μｍ程度に小さいためタングス
テン−シリサイドの形成時フルオロの浸透が依然として
生じる。
シリサイドを形成する場合、形成された非晶質シリコン
の粒度はポリシリコンの場合に比べて大きいが、これま
た粒度の大きさが０．５μｍ程度に小さいためタングス
テン−シリサイドの形成時フルオロの浸透が依然として
生じる。
【０００８】従って、本発明の目的は、ゲート電極をポ
リシリコンとタングステン−シリサイドの積層構造を形
成する際、フルオロの浸透によるゲート酸化膜の電気的
特性の低下及び厚さの増加を防止できるゲート電極及び
その形成方法を提供することにある。
リシリコンとタングステン−シリサイドの積層構造を形
成する際、フルオロの浸透によるゲート酸化膜の電気的
特性の低下及び厚さの増加を防止できるゲート電極及び
その形成方法を提供することにある。
【０００９】
【課題を解決するための手段】前記目的を達成するため
に、本発明は、半導体基板上部に形成されたゲート絶縁
膜と、前記ゲート絶縁膜の上部にジシランガスによって
形成された非晶質シリコン層と前記非晶質シリコン層の
上部に形成され、微量の異物質を含むタングステン−シ
リサイド層を備え、前記非晶質シリコン層は前記異物質
のゲート絶縁膜側への浸透が防止されるほどの粒度の大
きさがあることを特徴とするゲート電極を提供する。本
発明によれば、ゲート電極はゲート酸化膜の上部に非常
に大きい構成粒子を有する非晶質ポリシリコン層を持
つ。前記大きい構成粒子等を有するポリシリコン層は前
記ゲート酸化膜側へ浸透する異物質の経路を最小化す
る。
に、本発明は、半導体基板上部に形成されたゲート絶縁
膜と、前記ゲート絶縁膜の上部にジシランガスによって
形成された非晶質シリコン層と前記非晶質シリコン層の
上部に形成され、微量の異物質を含むタングステン−シ
リサイド層を備え、前記非晶質シリコン層は前記異物質
のゲート絶縁膜側への浸透が防止されるほどの粒度の大
きさがあることを特徴とするゲート電極を提供する。本
発明によれば、ゲート電極はゲート酸化膜の上部に非常
に大きい構成粒子を有する非晶質ポリシリコン層を持
つ。前記大きい構成粒子等を有するポリシリコン層は前
記ゲート酸化膜側へ浸透する異物質の経路を最小化す
る。
【００１０】
【発明の実施の形態】以下、本発明の望ましい実施例を
図１を参照して詳細に説明する。図１を参照すれば、半
導体基板２０の上部にゲート絶縁膜２２が形成され、前
記ゲート絶縁膜２２の上部には大きい構成粒子を有する
非晶質シリコン層２４及び微量のフルオロ原子が含まれ
たタングステン−シリサイド層２６が積層されている。
図１を参照して詳細に説明する。図１を参照すれば、半
導体基板２０の上部にゲート絶縁膜２２が形成され、前
記ゲート絶縁膜２２の上部には大きい構成粒子を有する
非晶質シリコン層２４及び微量のフルオロ原子が含まれ
たタングステン−シリサイド層２６が積層されている。
【００１１】前記非晶質シリコン層２４はジシラン（Ｓ
ｉ2 Ｈ6 ）をソースにした化学気状蒸着法によって形成
されるが、該構成粒度は概ね２乃至３μｍの大きさとし
て、結晶質ポリシリコンが積層された従来の構造に比べ
１０倍程度の大きい粒度を有する。従って、前記非晶質
シリコン層２４は従来のゲート電極に使用されるポリシ
リコン層に比べて前記ゲート絶縁膜２２側への異物質の
浸透経路を少なくとも１／１０程度に減少させることが
できる。その結果、前記ゲート絶縁膜２２の厚さは増加
しないようになり、且つ前記ゲート絶縁膜２２の電気的
特性も大きく低下しない。本発明で適用されたタングス
テン−シリサイドはＷＳｉ2 であることが望ましい。
ｉ2 Ｈ6 ）をソースにした化学気状蒸着法によって形成
されるが、該構成粒度は概ね２乃至３μｍの大きさとし
て、結晶質ポリシリコンが積層された従来の構造に比べ
１０倍程度の大きい粒度を有する。従って、前記非晶質
シリコン層２４は従来のゲート電極に使用されるポリシ
リコン層に比べて前記ゲート絶縁膜２２側への異物質の
浸透経路を少なくとも１／１０程度に減少させることが
できる。その結果、前記ゲート絶縁膜２２の厚さは増加
しないようになり、且つ前記ゲート絶縁膜２２の電気的
特性も大きく低下しない。本発明で適用されたタングス
テン−シリサイドはＷＳｉ2 であることが望ましい。
【００１２】以下、前記構造のゲート電極を形成するた
めの過程を説明する。前記ゲート絶縁膜２４は、前記半
導体基板２０をＯ2 ガスに露出させ酸化（ＳｉＯ2 ）が
前記半導体基板２０の表面から成長されるようにするこ
とによって形成される。
めの過程を説明する。前記ゲート絶縁膜２４は、前記半
導体基板２０をＯ2 ガスに露出させ酸化（ＳｉＯ2 ）が
前記半導体基板２０の表面から成長されるようにするこ
とによって形成される。
【００１３】そして、前記非晶質シリコン層２４は、４
５０乃至５８０℃の温度で前記ゲート絶縁膜２２が形成
された前記半導体基板２０を所定圧力のジシラン（Ｓｉ
2 Ｈ6 ）ガスに露出させることによって、２乃至３μｍ
の大きさの構成粒子を有するように形成される。前記ジ
シランガス反応時圧力は概ね０．１乃至数十Ｔｏｒｒ程
度に設定される。
５０乃至５８０℃の温度で前記ゲート絶縁膜２２が形成
された前記半導体基板２０を所定圧力のジシラン（Ｓｉ
2 Ｈ6 ）ガスに露出させることによって、２乃至３μｍ
の大きさの構成粒子を有するように形成される。前記ジ
シランガス反応時圧力は概ね０．１乃至数十Ｔｏｒｒ程
度に設定される。
【００１４】最後に、前記タングステン−シリサイド層
２６は、非晶質シリコン層２４が形成された半導体基板
２０をＷＦ6 ガスに露出させ前記ＷＦ6 ガスに含まれた
タングステン原子が前記液晶質シリコン層２４と反応す
ることによって形成される。前記タングステン−シリサ
イド層２６の形成時、前記ＷＦ6 ガスに含まれた小量の
フルオロ原子２８が前記非晶質シリコン層２４の表面層
に浸透される。この結果、前記タングステン−シリサイ
ド層２６には小量のフルオロ原子が存在するようにな
る。
２６は、非晶質シリコン層２４が形成された半導体基板
２０をＷＦ6 ガスに露出させ前記ＷＦ6 ガスに含まれた
タングステン原子が前記液晶質シリコン層２４と反応す
ることによって形成される。前記タングステン−シリサ
イド層２６の形成時、前記ＷＦ6 ガスに含まれた小量の
フルオロ原子２８が前記非晶質シリコン層２４の表面層
に浸透される。この結果、前記タングステン−シリサイ
ド層２６には小量のフルオロ原子が存在するようにな
る。
【００１５】前記タングステン−シリサイド２６に含ま
れた前記フルオロ原子２８は、後続熱処理時、前記非晶
質シリコン層２４を経由して前記ゲート絶縁膜２２側へ
浸透される量が著しく少なくなる。これは前記非晶質シ
リコン層２４を構成する構成粒子が非常に大きくて前記
ゲート絶縁膜２２側への浸透経路が減少したことに起因
する。
れた前記フルオロ原子２８は、後続熱処理時、前記非晶
質シリコン層２４を経由して前記ゲート絶縁膜２２側へ
浸透される量が著しく少なくなる。これは前記非晶質シ
リコン層２４を構成する構成粒子が非常に大きくて前記
ゲート絶縁膜２２側への浸透経路が減少したことに起因
する。
【００１６】その結果、前記ゲート絶縁膜２２の厚さの
増加が最小化され且つ、前記ゲート絶縁膜２２の電気的
特性の低下が最小化される。前記ゲート絶縁膜２２の増
加は５乃至１０Å以下に抑制され従来のゲート電極に比
べて２００％程度改善される。そして前記ゲート絶縁膜
２２の電気的特性も一定な電流を印加した試験結果によ
れば、従来のゲート電極の場合に比べて２００％程度向
上させることができた。
増加が最小化され且つ、前記ゲート絶縁膜２２の電気的
特性の低下が最小化される。前記ゲート絶縁膜２２の増
加は５乃至１０Å以下に抑制され従来のゲート電極に比
べて２００％程度改善される。そして前記ゲート絶縁膜
２２の電気的特性も一定な電流を印加した試験結果によ
れば、従来のゲート電極の場合に比べて２００％程度向
上させることができた。
【００１７】
【発明の効果】上述したように、本発明はゲート酸化膜
上に結晶質のポリシリコンとタングステン−シリサイド
層が順次積層されたポリサイド構造のゲート電極で、ジ
シランガスと用いて前記結晶質のポリシリコンを非晶質
のシリコンで代替し、その構成粒度のサイズを可能な限
り大きくすることによって、前記タングステン−シリサ
イド層に含まれたフルオロ原子が前記ゲート絶縁膜側へ
浸透することを最小化する。これによって、本発明は前
記ゲート絶縁膜の厚さの増加を最小化でき、また、前記
ゲート絶縁膜の電気的特性の低下を最小化でき得る長所
を提供する。
上に結晶質のポリシリコンとタングステン−シリサイド
層が順次積層されたポリサイド構造のゲート電極で、ジ
シランガスと用いて前記結晶質のポリシリコンを非晶質
のシリコンで代替し、その構成粒度のサイズを可能な限
り大きくすることによって、前記タングステン−シリサ
イド層に含まれたフルオロ原子が前記ゲート絶縁膜側へ
浸透することを最小化する。これによって、本発明は前
記ゲート絶縁膜の厚さの増加を最小化でき、また、前記
ゲート絶縁膜の電気的特性の低下を最小化でき得る長所
を提供する。
【００１８】ここでは、本発明の特定実施例に対して説
明し図示したが、当業者によって、これに対する修正と
変更ができる。従って、特許請求の範囲は本発明の真正
な思想と範囲に属する限り全ての修正と変更を含むもの
と理解できる。
明し図示したが、当業者によって、これに対する修正と
変更ができる。従って、特許請求の範囲は本発明の真正
な思想と範囲に属する限り全ての修正と変更を含むもの
と理解できる。
【図１】本発明の実施例によるものであって、ポリシリ
コン層上にタングステン−シリサイドが積層された構造
を有するゲート電極の断面図である。
コン層上にタングステン−シリサイドが積層された構造
を有するゲート電極の断面図である。
【図２】従来の実施例によるものであって、ポリシリコ
ン層上にタングステン−シリサイドが積層された構造を
有するゲート電極の断面図である。
ン層上にタングステン−シリサイドが積層された構造を
有するゲート電極の断面図である。
１０，２０ 半導体基板 １４ ポリシリコン層 ２２ ゲート電極 ２４ 非晶質シリコン層 １６，２６ タングステン−シリサイド層 ２８ フルオロ原子
Claims (7)
- 【請求項１】 半導体基板上部に形成されたゲート絶
縁膜と、前記ゲート絶縁膜の上部にジシランガスによっ
て形成された非晶質シリコン層と前記非晶質シリコン層
の上部に形成され、微量の異物質を含むタングステン−
シリサイド層を備え、前記非晶質シリコン層は前記異物
質のゲート絶縁膜側への浸透が防止されるほどの粒度の
大きさがあることを特徴とするゲート電極。 - 【請求項２】 前記非晶質シリコン層の粒度の大きさは
２乃至３μｍであることを特徴とする請求項１記載のゲ
ート電極。 - 【請求項３】 前記異物質はフルオル元素であることを
特徴とする請求項１記載のゲート電極。 - 【請求項４】 ゲート絶縁膜がその上に形成された半導
体基板を提供する工程と、 化学気状蒸着用反応器に装着された半導体基板をジシラ
ンガスの雰囲気で熱処理して前記ゲート絶縁膜上に非晶
質シリコン層を形成する工程と、 前記非晶質シリコン層上にタングステン−シリサイドを
形成する工程とを含むことを特徴とするゲート電極形成
方法。 - 【請求項５】前記タングステン−シリサイドはＷＳｉ2
のものを特徴とする請求項４記載のゲート電極形成方
法。 - 【請求項６】 前記反応器の圧力は０．１乃至数十Ｔｏ
ｒｒであることを特徴とする請求項４記載のゲート電極
形成方法。 - 【請求項７】 ポリシリコンの形成のために前記ジシラ
ンガスが反応する反応器の温度は４５０乃至５８０℃で
あることを特徴とする請求項４記載のゲート電極形成方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950050441A KR100203896B1 (ko) | 1995-12-15 | 1995-12-15 | 게이트 전극 형성방법 |
| KR1995P50441 | 1995-12-15 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1032334A true JPH1032334A (ja) | 1998-02-03 |
Family
ID=19440439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8352537A Pending JPH1032334A (ja) | 1995-12-15 | 1996-12-16 | ゲート電極及びその形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JPH1032334A (ja) |
| KR (1) | KR100203896B1 (ja) |
| CN (1) | CN1172378C (ja) |
| DE (1) | DE19652070C2 (ja) |
| GB (1) | GB2308233B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100710645B1 (ko) * | 2001-05-18 | 2007-04-24 | 매그나칩 반도체 유한회사 | 반도체소자의 금속배선 형성방법 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9802940D0 (en) * | 1998-02-11 | 1998-04-08 | Cbl Ceramics Ltd | Gas sensor |
| CN101572228B (zh) * | 2008-04-28 | 2011-03-23 | 中芯国际集成电路制造(北京)有限公司 | 多晶硅薄膜及栅极的形成方法 |
| KR102637671B1 (ko) * | 2018-08-11 | 2024-02-15 | 어플라이드 머티어리얼스, 인코포레이티드 | 그래핀 확산 장벽 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ATE122176T1 (de) * | 1990-05-31 | 1995-05-15 | Canon Kk | Verfahren zur herstellung einer halbleiteranordnung mit gatestruktur. |
| JP2901423B2 (ja) * | 1992-08-04 | 1999-06-07 | 三菱電機株式会社 | 電界効果トランジスタの製造方法 |
| US5364803A (en) * | 1993-06-24 | 1994-11-15 | United Microelectronics Corporation | Method of preventing fluorine-induced gate oxide degradation in WSix polycide structure |
| JP2560993B2 (ja) * | 1993-09-07 | 1996-12-04 | 日本電気株式会社 | 化合物半導体装置の製造方法 |
| US5441904A (en) * | 1993-11-16 | 1995-08-15 | Hyundai Electronics Industries, Co., Ltd. | Method for forming a two-layered polysilicon gate electrode in a semiconductor device using grain boundaries |
-
1995
- 1995-12-15 KR KR1019950050441A patent/KR100203896B1/ko not_active Expired - Fee Related
-
1996
- 1996-12-13 DE DE19652070A patent/DE19652070C2/de not_active Expired - Fee Related
- 1996-12-15 CN CNB961214740A patent/CN1172378C/zh not_active Expired - Fee Related
- 1996-12-16 JP JP8352537A patent/JPH1032334A/ja active Pending
- 1996-12-16 GB GB9626113A patent/GB2308233B/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100710645B1 (ko) * | 2001-05-18 | 2007-04-24 | 매그나칩 반도체 유한회사 | 반도체소자의 금속배선 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2308233B (en) | 2000-11-15 |
| DE19652070A1 (de) | 1997-06-19 |
| KR970053905A (ko) | 1997-07-31 |
| CN1172378C (zh) | 2004-10-20 |
| CN1155159A (zh) | 1997-07-23 |
| GB9626113D0 (en) | 1997-02-05 |
| KR100203896B1 (ko) | 1999-06-15 |
| GB2308233A (en) | 1997-06-18 |
| DE19652070C2 (de) | 2003-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6091109A (en) | Semiconductor device having different gate oxide thicknesses by implanting halogens in one region and nitrogen in the second region | |
| JP2937817B2 (ja) | 半導体基板表面の酸化膜の形成方法及びｍｏｓ半導体デバイスの製造方法 | |
| JP3102974B2 (ja) | 半導体装置における絶縁膜の形成方法 | |
| JPS63275114A (ja) | 基板上に低応力耐火金属層を形成する方法 | |
| US5360768A (en) | Method of forming oxide film | |
| JPH06196702A (ja) | 薄膜トランジスタの製造方法 | |
| JPH05259297A (ja) | 半導体素子の製造方法 | |
| JP3383632B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPH0794731A (ja) | 半導体装置及びその製造方法 | |
| US6924195B2 (en) | Methods of forming metal-comprising materials and capacitor electrodes; and capacitor constructions | |
| JPH1032334A (ja) | ゲート電極及びその形成方法 | |
| US6579614B2 (en) | Structure having refractory metal film on a substrate | |
| JPH0922884A (ja) | 半導体素子の製造方法 | |
| JPH09260372A (ja) | 半導体装置の絶縁膜の形成方法 | |
| JPH07297151A (ja) | 半導体装置の製造方法 | |
| JP3801923B2 (ja) | タングステンシリサイド形成方法 | |
| JP3185235B2 (ja) | 半導体装置の製造方法 | |
| KR0135223B1 (ko) | 반도체소자의 게이트 전극 형성방법 | |
| JPH08335703A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2005005589A (ja) | 窒化膜の膜質改善方法、及び半導体装置の製造方法 | |
| JPH07263686A (ja) | 半導体装置の製造方法 | |
| JP3240847B2 (ja) | Ｓｏｉ構造の製造方法 | |
| JPH07249772A (ja) | 多結晶シリコン薄膜トランジスタ及びその製造方法 | |
| JPH04326576A (ja) | 半導体装置の製造方法 | |
| JP2829102B2 (ja) | 半導体装置の製造方法 |