JPH1032336A - 共振トンネル電界効果トランジスタ - Google Patents

Abstract

(57)【要約】 【課題】 共振トンネル電界効果トランジスタが提供さ
れる。 【解決手段】 シリコン・ベースの材料系で形成され、
第１導電接点２４，第２導電接点３０および制御接点２
６を含む共振トンネル電界効果トランジスタ１０であっ
て、共振トンネル・デバイス１４は、電界効果トランジ
スタ１２の第２導電接点３０の上に動作可能な形で配置
され、外部的にアクセス可能な接点４０を確定する。共
振トンネル・デバイス１４は、シリコン・ベースの材料
でも、またはＩＩＩー Ｖベースの材料でも可能である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は共振トンネル・デバイス
に関し、さらに詳しくは共振トンネル電界効果トランジ
スタに関する。

【０００２】

【従来の技術】種々の共振トンネル・デバイスが構築さ
れたり、文献で提案されている。このような構造の例に
は、共振トンネル・エミッタ・トランジスタ；ホット・
エレクトロン・トランジスタ；および量子井戸共振トン
ネル・ベース・トランジスタが挙げられる。１つの重要
な問題は、これらの構造がすべて、山対谷（peak-to-va
lley）電流比が低いことである。またこれらの構造は、
接点間に許容不能な量の漏れ電流を発生せずに、接触さ
せることが難しい（例：ベース，コレクタまたはゲー
ト，ソース，ドレイン）。

【０００３】共振トンネル・デバイスは、論理回路など
一部の用途では、従来型トランジスタに取って代わる可
能性を有する。論理回路とその用途は技術上良く知られ
る。一般に、特殊論理回路は、トランジスタ，ダイオー
ド，抵抗器など、複数の素子または部材を含む。また、
これら各種の部材を、単一の半導体チップ上に集積する
のは、条件が異なるので、一般に極めて難しい。

【０００４】共振トンネル・デバイスを採用することに
よって、論理回路は小型化できる。現在、共振トンネル
・デバイスについての大きな問題点は、従来の技術では
結合できないエキゾチックな材料系で作られているとい
う制約があることである。

【０００５】このため、既存の技術で結合できる共振ト
ンネル電界効果トランジスタを提供する必要性が存在す
る。

【０００６】

【発明が解決しようとする課題】本発明の目的は、新規
の改良された共振トンネル電界効果トランジスタを提供
することである。

【０００７】本発明のもう一つの目的は、シリコン・ベ
ースの材料系と容易に一体化できる、新規の改良された
共振トンネル電界効果トランジスタを提供することであ
る。本発明のさらなる目的は、高い山対谷電流比をもた
らす共振トンネル電界効果トランジスタを提供すること
である。

【０００８】

【課題を解決するための手段】簡単に述べれば、好適な
実施例に従って本発明の所望の目的を達成するために提
供されるのが、シリコン・ベースの材料系で形成され、
第１導電接点，第２導電接点および制御接点を含む電界
効果トランジスタを含む共振トンネル電界効果トランジ
スタである。共振トンネル・デバイスは、電界効果トラ
ンジスタの第２導電接点の上に、動作可能な形で配置さ
れて、外部的にアクセス可能な接点を確定する。

【０００９】１つの具体的実施例では、共振トンネル・
デバイスは、シリコン・ベースの材料系で形成される。

【００１０】また別の具体的実施例では、共振トンネル
・デバイスは、ＩＩＩー Ｖベースの材料系で形成され
る。また、ＩＩＩー Ｖベースの共振トンネル・デバイス
と、シリコン・ベースの電界効果トランジスタとの間
に、傾斜領域があり、この傾斜領域は、シリコン・ベー
スの電界効果トランジスタを、ＩＩＩー Ｖベースの共振
トンネル・デバイスと格子整合（lattice matching）さ
せる。

【００１１】上記およびその他の個々の目的ならびに利
点は、添付図面と併せて以下の詳細な説明から、当業者
には直ちに明白になろう。

【００１２】

【実施例】ここで図に目を向ける。複数の図を通して、
同一の参照番号は、対応する素子を示している。最初
に、共振トンネル電界効果トランジスタ（全体を参照番
号１０で表す）を示す図１を見る。共振トンネル電界効
果トランジスタ１０は、シリコン・ベースの材料系で形
成される電界効果トランジスタ１２と、共振トンネル・
デバイス１４とを含む。この具体的実施例では、電界効
果トランジスタ１２は、シリコン基板１６を有する従来
型の金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦ
ＥＴ）であり、この基板の中に、ソース１８とドレイン
２０が形成される。ソース１８とドレイン２０は、拡散
または埋設などの従来技術を用いて、ドーパント材料を
基板１６の特定領域に付加し、チャンネル領域２２によ
って分離されることによって形成される。この例では、
ソース１８とドレイン２０はＮ形導電性を有する一方、
基板１６、特にチャンネル領域２２はＰ形導電性であ
る。ドレイン電極２４は、ドレイン２０の上に形成さ
れ、ゲート電極２６は、チャンネル領域２２の上方に形
成されて、チャンネル領域からは二酸化シリコン層２８
によって分離される。

【００１３】ソース１８との外部接点を設ける電極の代
わりに、共振トンネル・デバイス１４が、ソース１８の
上に形成される。そのため、この具体的実施例では、ド
レイン２０，ソース１８およびゲート２２はそれぞれ、
導電接点（ドレイン，ソース）と制御接点であり、従来
型ＭＯＳＦＥＴとして動作する。しかしながら、共振ト
ンネル電界効果トランジスタ１０は、特定タイプの電界
効果トランジスタに限定されず、任意の電界効果トラン
ジスタ、例えば、ヘテロ接合電界効果トランジスタを使
用できることを理解されたい。このことは以下の実施例
によって直ちに明らかとなろう。

【００１４】共振トンネル・デバイス１４は、電界効果
トランジスタ１２のソース１８の上に、動作可能な形で
配置され、外部的にアクセス可能な接点を確定する。こ
の具体的実施例では、共振トンネル・デバイス１４は、
シリコン・ベースの材料系で形成される。具体的には、
第１導電性を有する導電層３０は、ソース１８を載置す
る基板１６の上に配置され、一対の量子井戸層３２，３
４が、導電層３０の上に配置されて、障壁層３６によっ
て分離され、第２導電性を有するもう一つの導電層３８
は、量子井戸層３４の上に配置されて、量子井戸層３
２，３４と障壁層３６を、導電層３０，３８でサンドイ
ッチする。

【００１５】導電層３８は、ｐドーパントによって高濃
度にドープされて、ｐ＋＋形導電性を形成し、一方導電
層３０は、ｎドーパントによって高濃度にドープされ
て、ｎ＋＋形ドーパントを形成する。ソース電極４０
は、導電層３８の上に形成されて、共振トンネル・デバ
イス１４の外部接点、すなわち電界効果トランジスタ１
２の外部接点を設ける。図示した具体的実施例では、量
子井戸層３２，３４はＧｅＳｉで形成され、導電層３
０，３８はＳｉで形成される。

【００１６】今度は図２に目を向けると、共振トンネル
・デバイス１４の伝導帯（線４２で表す）と価電子帯
（線４４で表す）が示される。右から始めて、導電層３
０のバンド・ギャップが、量子井戸層３２を隣接して有
する形で示される。量子井戸３２は、障壁層３６によっ
て量子井戸３４から分離され、導電層３８は、量子井戸
３４と左側で隣接する。図に示すように、共振トンネル
・デバイス１４は、図２のように、エネルギー帯を下方
にシフトさせるようにバイアスがかけられ、当業者に周
知の方法で、キャリアが流れるようにする。

【００１７】図３を参照して、全体を１０’で表す共振
トンネル電界効果トランジスタのもう一つの実施例が示
される。共振トンネル電界効果トランジスタ１０’は、
２から３の顕著な違いはあるが、共振トンネル電界効果
トランジスタ１０と概ね類似しており、そのため、新し
い実施例であることを示すプライム記号を付加した同一
番号のものを含む、同様の素子を持つ形で示される。違
いは、一対のＧｅ単分子層４６，４８を含んでいること
で、それぞれ、ＧｅＳｉ量子井戸層３２’，３４’の中
に１つずつ収容される。単分子層４６，４８を付加する
と、デバイスの山対谷比を増加させるのに効果的であ
る。

【００１８】全体が番号５０で示される共振トンネル電
界効果トランジスタのさらなる実施例を図４に示す。共
振トンネル電界効果トランジスタ５０は、シリコン・ベ
ースの材料系で形成される電界効果トランジスタ５２
と、ＩＩＩー Ｖ材料系で形成される共振トンネル・デバ
イス５４とを含む。

【００１９】この具体的実施例では、電界効果トランジ
スタ５２は、シリコン基板５６を有する従来形ヘテロ構
造電界効果トランジスタ（ＨＦＥＴ）であり、基板の上
には、チャンネル５８と供給層６０がそれぞれ形成され
る。チャンネル５８と供給層６０は、蒸着またはエピタ
キシャル成長などの従来技術によって形成される。導電
接点６２，６４および制御接点６６は、動作可能な形で
チャンネル５８と結合される。共振トンネル・デバイス
５４は、電界効果トランジスタ５２の導電接点６４の上
に動作可能な形で配置されて、外部的にアクセス可能な
接点を確定する。

【００２０】この実施例では、導電接点は、供給層６０
の上に形成されるドレイン電極６８と、共振トンネル・
デバイス５４の下に位置する供給層６０の表面を含む。
制御接点６６は、供給層６０の上に形成されて、供給層
からは絶縁層７２によって分離されるゲート電極７０で
あり、ドレイン電極６８と共振トンネル・デバイス５４
との中間に配置される。この例では、チャンネル５８
は、歪み（strained）ＧｅＳｉ材料で形成され、この材
料は、Ｇｅ_x Ｓｉ_1-x の比率を有するのが望ましい。ま
た、供給層６０はシリコンである。

【００２１】ここで、共振トンネル電界効果トランジス
タ５０が、特定のＨＦＥＴに限定されず、任意のＨＦＥ
Ｔを採用できることに注意されたい。例えば、歪みＳｉ
チャンネルと緩和型（relaxed ）ＧｅＳｉ被覆層とを有
するＨＦＥＴを採用できる。また、従来型ＦＥＴまたは
ＭＯＳＦＥＴも、ＩＩＩー Ｖ材料系から形成される共振
トンネル・デバイスと組み合わせて採用できる。

【００２２】共振トンネル・デバイス５４は、障壁層７
４，７６の両側に配置される共振トンネル層７８，８０
を有する形で、障壁層７４，７６の間に挟まれる量子井
戸層７２を含み、障壁層７４，７６が、共振トンネル層
７８，８０の間に挟まれるようにする。この具体的実施
例では、量子井戸層７２はＧａＳｂで形成され、障壁層
７４，７６はＡｌＳｂで形成され、共振トンネル層７
８，８０はＩｎＡｓで形成される。

【００２３】傾斜（graded）領域８２は、共振トンネル
・デバイス５４と電界効果トランジスタ５２との間に配
置されて、シリコン・ベースのヘテロ接合電界効果トラ
ンジスタを、ＩＩＩー Ｖベースの共振トンネルデバイス
と格子整合する。傾斜領域８２は、ヘテロ接合電界効果
トランジスタ５２，傾斜ＧｅＳｉ層８４の上に配置され
るＧａＡｓ層８６，およびＧａＡｓ層８６の上に配置さ
れる傾斜ＩｎＧａＡｓ層８８を含む。傾斜ＧｅＳｉ層８
４は、純粋Ｓｉに実質的に近いヘテロ接合電界効果トラ
ンジスタ５２から、純粋Ｇｅに実質的に近いＧａＡｓ層
８６へと、勾配が付けられる。傾斜ＩｎＧａＡｓ層８８
は、ＧａＡｓ近似（proximate ）ＧａＡｓ層８６から、
ＩｎＡｓ近似ＩｎＡｓ障壁層７８へと勾配が付けられ
る。

【００２４】傾斜ＧｅＳｉ層８４内の実質的に純粋なＧ
ｅは、格子定数を約５．６６Åに変更し、これはＧａＡ
ｓのそれ（５．６５３Å）に極めて近い。一方、Ｓｉ
（５．４３Å）は、ＧａＡｓと４％の格子不整合（latt
ice mismatch）を有する。Ｓｉ上でＧａＡｓを直接成
長させると、表面形態が粗くなって、共振トンネル・デ
バイスの層／インタフェースの質を劣化させる可能性が
ある。粗くなるのは、不整合ひずみ（mismatch strain
）と、異なる格子対称性（lattice symmetry）から生
じる三次元成長によるものである。ＧｅＳｉ傾斜層８４
を採用することにより、ＧａＡｓは、粗くならずに上に
成長させることができる。

【００２５】したがって、既存技術と組み合わせられる
新規の改良された共振トンネル電界効果トランジスタが
開示された。また、この新規の改良された共振トンネル
電界効果トランジスタは、シリコン・ベースの材料系と
容易に一体化できる。また、この共振トンネル電界効果
トランジスタは、比較的高い山対谷電流比をもたらす。

【００２６】本発明の具体的実施例を示して説明してき
たが、当業者にはさらなる変形および改良が生じよう。
そのため、本発明は、示した特定の形態には限定されな
いことを理解されたい。また添付請求の範囲は、本発明
の意図および範囲から逸脱しないすべての変形をカバー
することを意図している。

【図面の簡単な説明】

【図１】本発明による共振トンネル電界効果トランジス
タの実施例の簡略化された断面図である。

【図２】バイアスが加えられた状態での、図１に示す構
造の共振トンネル領域のエネルギー帯図である。

【図３】本発明による共振トンネル電界効果トランジス
タの別の実施例の簡略化された断面図である。

【図４】本発明による共振トンネル電界効果トランジス
タのさらに別の実施例の簡略化された断面図である。

【符号の説明】

１０，１０’ 共振トンネル電界効果トランジスタ １２，１２’ 電界効果トランジスタ １４，１４’ 共振トンネル・デバイス １６，１６’ シリコン基板 １８，１８’ ソース ２０，２０’ ドレイン ２２，２２’ チャンネル領域 ２４，２４’ ドレイン電極 ２６，２６’ ゲート電極 ２８，２８’ 二酸化シリコン層 ３０，３０’ 導電層 ３２，３２’，３４，３４’ 量子井戸層 ３６ 障壁層 ３８，３８’ 導電層 ４０，４０’ソース電極 ４２ 伝導帯 ４４ 価電子帯 ４６，４８ 単分子層 ５０ 共振トンネル電界効果トランジスタ ５２ 電界効果トランジスタ ５４ 共振トンネル・デバイス ５８ チャンネル ６０ 供給層 ６２ 導電接点 ６６ 制御接点 ６８ ドレイン電極 ７０ ゲート電極 ７２ 量子井戸層 ７４，７６ 障壁層 ７８，８０ 共振トンネル層 ８２ 傾斜領域 ８４ 傾斜ＧｅＳｉ層 ８６ ＧａＡｓ層 ８８ 傾斜ＩｎＧａＡｓ層

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ハーバート・ゴロンキン アメリカ合衆国アリゾナ州テンピ、サウ ス・カチャイナ・ドライブ8623 (72)発明者 ベイモンド・ケイ・スイ アメリカ合衆国アリゾナ州フェニックス、 イースト・タングルウッド・ドライブ3339

Claims (4)

【特許請求の範囲】
1. 【請求項１】 共振トンネル電界効果トランジスタであ
   って：シリコン・ベースの材料系で形成され、第１導電
   接点（２０，２４），第２導電接点（１８，３０），お
   よび制御接点（２６）を含む電界効果トランジスタ（１
   ２）；および、 前記電界効果トランジスタ（１２）の前記第２導電接点
   （１８，３０）の上に動作可能な形で配置され、外部的
   にアクセス可能な接点（４０）を確定するる共振トンネ
   ル・デバイス（１４）；によって構成されることを特徴
   とするトランジスタ。
2. 【請求項２】 共振トンネル電界効果トランジスタであ
   って：シリコン・ベースの材料系で形成され、第１導電
   接点（２０，２４），第２導電接点（１８，３０）およ
   び制御接点（２６）を含む電界効果トランジスタ（１
   ２）；および、 前記電界効果トランジスタ（１２）の前記第２導電接点
   （１８，３０）の上に動作可能な形で配置され、外部的
   にアクセス可能な接点（４０）を確定するシリコン・ベ
   ースの共振トンネル・デバイス（１４）；によって構成
   されることを特徴とするトランジスタ。
3. 【請求項３】 共振トンネル電界効果トランジスタであ
   って：シリコン・ベースの材料系で形成され、第１導電
   接点（２０’，２４’），第２導電接点（１８’，３
   ０’）および制御接点（２６’）を含む電界効果トラン
   ジスタ（１２’）；および、 前記電界効果トランジスタ（１２’）の前記第２導電接
   点（１８’，３０’）の上に動作可能な形で配置され、
   外部的にアクセス可能な接点（４０’）を確定するシリ
   コン・ベースの共振トンネル・デバイス（１４’）であ
   って、前記共振トンネル・デバイス（１４’）は、第１
   導電性を有して、前記電界効果トランジスタ（１２’）
   の上に配置される第１導電層（１８’，３０’），およ
   び第２導電性を有する第２導電層（３８’）を含み、そ
   の間に第１と第２量子井戸層（３２’，３４’）が挟ま
   れ、前記第２量子井戸層（３４’）は、障壁層（３
   ６’）によって前記第１量子井戸層（３２’）から分離
   されており、前記第１と第２の量子井戸層（３２’，３
   ４’）は、中に収容される単分子層（４６，４８）を含
   み、前記第１と第２量子井戸層（３２’，３４’）はそ
   れぞれ、ＧｅＳｉで形成され、前記単分子層（４６，４
   ８）はＧｅで形成され、前記第１と第２導電層（３
   ０’，３８’）はＳｉで形成されるシリコン・ベースの
   共振トンネル・デバイス（１４’）；によって構成され
   ることを特徴とするトランジスタ。
4. 【請求項４】 共振トンネル電界効果トランジスタであ
   って：シリコン・ベースの材料系で形成され、第１導電
   接点（６８），第２導電接点（６４）および制御接点
   （７０）を含む電界効果トランジスタ（５２）；前記電
   界効果トランジスタ（５２）の前記第２導電接点（６
   ４）の上に動作可能な形で配置され、外部的にアクセス
   可能な接点を確定する共振トンネル・デバイス（５４）
   であって、前記共振トンネル・デバイス（５４）は、Ｉ
   ＩＩー Ｖベースの材料系で形成される共振トンネル・デ
   バイス（５４）；および、 前記共振トンネル・デバイス（５４）と前記電界効果ト
   ランジスタ（５２）との間に配置される傾斜領域（８
   ２）であって、前記傾斜領域（８２）は、前記シリコン
   ・ベースの電界効果トランジスタ（５２）を、前記ＩＩ
   Ｉー Ｖベースの共振トンネル・デバイスに格子整合する
   傾斜領域（８２）；によって構成されることを特徴とす
   るトランジスタ。