JPH1032437A - Power amplifier - Google Patents

Power amplifier

Info

Publication number
JPH1032437A
JPH1032437A JP8189103A JP18910396A JPH1032437A JP H1032437 A JPH1032437 A JP H1032437A JP 8189103 A JP8189103 A JP 8189103A JP 18910396 A JP18910396 A JP 18910396A JP H1032437 A JPH1032437 A JP H1032437A
Authority
JP
Japan
Prior art keywords
transistor
collector
base
circuit
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8189103A
Other languages
Japanese (ja)
Inventor
Masahiro Yukita
昌裕 雪田
Masanori Ienaka
正憲 家中
Ritsuji Takeshita
律司 竹下
Shoichi Hosoda
正一 細田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Ltd
Hitachi Tohbu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Tohbu Semiconductor Ltd filed Critical Hitachi Ltd
Priority to JP8189103A priority Critical patent/JPH1032437A/en
Publication of JPH1032437A publication Critical patent/JPH1032437A/en
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

(57)【要約】 【課題】低電源電圧下でも高出力化と高安定化とを両立
して達成させるとともに、外付け部品の大幅な低減を可
能にする。 【構成】プッシュ・プル出力回路をインバーテッド・ダ
ーリントン接続回路をなすバイポーラトランジスタで形
成するとともに、上記インバーテッド・ダーリントン接
続回路にてローカル負帰還回路を形成する帰還コンデン
サと、増幅器全体の位相回りによる発振を抑制するため
の進相コンデンサを上記半導体基板に集積形成し、さら
に上記帰還コンデンサは二酸化珪素よりも高い誘電率の
誘電膜を含む容量で形成し、上記進相コンデンサは上記
半導体基板内のPN接合容量で形成する。
(57) [Summary] [PROBLEMS] To achieve both high output and high stability even under a low power supply voltage, and to enable a significant reduction in external components. [Structure] A push-pull output circuit is formed by a bipolar transistor forming an inverted Darlington connection circuit, and a feedback capacitor forming a local negative feedback circuit by the inverted Darlington connection circuit and a phase around the entire amplifier. A phase-advancing capacitor for suppressing oscillation is formed integrally on the semiconductor substrate, and the feedback capacitor is formed with a capacitance including a dielectric film having a higher dielectric constant than silicon dioxide, and the phase-advancing capacitor is formed in the semiconductor substrate. It is formed with a PN junction capacitance.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電力増幅器、さら
にはBTL方式のオーディオ・パワーアンプIC(半導
体集積回路装置)に適用して有効な技術に関するもので
あって、たとえば車載用音響再生システムいわゆるカー
オーディオに利用して有効な技術に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technology effective when applied to a power amplifier, and further to a BTL audio power amplifier IC (semiconductor integrated circuit device). It relates to technology that is effective for car audio.

【0002】[0002]

【従来の技術】たとえばカーオーディオ用の電力増幅器
では、車載バッテリから供給される比較的低い電源電圧
でもって、インピーダンス状態の変動が激しいスピーカ
を、高出力かつ高安定に駆動できることが要求される。
また、そのIC化に際しては、装置あるいはシステムの
小形化および低コスト化の必要から、外付け部品をでき
るだけ低減することが要求されている。
2. Description of the Related Art For example, a power amplifier for car audio is required to be able to stably drive a speaker whose impedance state fluctuates rapidly with a relatively low power supply voltage supplied from a vehicle-mounted battery.
Further, in the case of the IC, it is required to reduce the number of external components as much as possible in order to reduce the size of the device or the system and to reduce the cost.

【0003】従来の電力増幅器は、それぞれに順方向に
ダーリントン接続された一対のパワー・バイポーラトラ
ンジスタをプッシュ・プル接続してなる出力段により高
出力を得るとともに、大容量の容量素子と低抵抗値の抵
抗素子を直列接続してなるスナバ回路を出力端子に並列
に接続することにより、動作の安定化を確保するように
していた。
A conventional power amplifier obtains a high output by an output stage formed by a push-pull connection of a pair of power bipolar transistors each connected in a Darlington connection in the forward direction, and has a large capacitance element and a low resistance value. By connecting a snubber circuit in which the resistance elements are connected in series to the output terminal in parallel, the operation is stabilized.

【0004】この種の電力増幅器については、たとえば
ラジオ技術社発行「基礎トランジスタアンプ設計法」2
4〜255ページ(AB級方式のオーディオ・パワーア
ンプ)などに記載されている。
[0004] This type of power amplifier is disclosed, for example, in "Basic Transistor Amplifier Design Method" 2
It is described on pages 4 to 255 (AB class audio power amplifier).

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上述し
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。
However, it has been clarified by the present inventors that the above-described technology has the following problems.

【0006】すなわち、従来の電力増幅器では、出力段
にてプッシュ・プル出力回路を形成するバイポーラトラ
ンジスタが順方向にダーリントン接続されているため、
そのダーリントン接続をなす各トランジスタのベース・
エミッタ間電圧が加算され、これにより、電源電位と出
力端子または出力端子と基準電位の間に直列に介在する
出力トランジスタの見掛け上の飽和電圧が高くなって、
電源電圧に対する出力電圧振幅が小さくなってしまう。
この結果、低電源電圧下で高出力を得ることができなく
なってしまう、という問題が生じる。
That is, in the conventional power amplifier, the bipolar transistors forming the push-pull output circuit at the output stage are Darlington connected in the forward direction.
The base of each transistor that makes the Darlington connection
The emitter-to-emitter voltage is added, which increases the apparent saturation voltage of the output transistor interposed in series between the power supply potential and the output terminal or between the output terminal and the reference potential,
The output voltage amplitude with respect to the power supply voltage becomes small.
As a result, there is a problem that a high output cannot be obtained under a low power supply voltage.

【0007】また、スピーカのようにインピーダンス変
動の激しい負荷を、発振を誘発することなく安定に駆動
するには、前述したように、出力端子にスナバ回路を接
続することが有効であるが、このスナバ回路は非常に大
容量の容量素子と低抵抗値の抵抗を必要とするため、I
C化は困難であり、したがって外付けとするしかなかっ
た。そして、このことが外付け部品低減による装置ある
いはシステムの小形化と低コスト化を阻む大きな阻害要
因となっていた。
In order to stably drive a load such as a loudspeaker having a large impedance variation without inducing oscillation, it is effective to connect a snubber circuit to the output terminal as described above. Since the snubber circuit requires a very large-capacitance element and a low-resistance resistor,
It is difficult to convert to C, and therefore, it has to be provided externally. This has been a major impediment to miniaturization and cost reduction of the device or system due to the reduction in external components.

【0008】ここで、低電源電圧下での高出力化につい
て、本発明者らは、出力段トランジスタを、PNPとN
PNのバイポーラトランジスタを組み合わせたダーリン
トン接続いわゆるインバーテッド・ダーリントン接続に
することを検討した。このインバーテッド・ダーリント
ンでは、ダーリントン接続をなす各トランジスタのベー
ス・エミッタ間電圧の加算による飽和電圧の拡大を回避
することができる。これにより、出力電圧振幅を電源電
圧近くまで拡大させて、低電源電圧下でも高出力化をは
かることができる。
Here, with respect to increasing the output under a low power supply voltage, the present inventors set the output stage transistors to PNP and N
We considered a Darlington connection, which is a so-called inverted Darlington connection combining PN bipolar transistors. In this inverted Darlington, it is possible to avoid an increase in the saturation voltage due to the addition of the base-emitter voltages of the transistors connected in Darlington. As a result, the output voltage amplitude can be increased to near the power supply voltage, and high output can be achieved even under a low power supply voltage.

【0009】しかし、インバーテッド・ダーリントン接
続回路は、前述した順方向ダーリントン接続いわゆるノ
ーマル・ダーリントン接続回路と違って、その動作が不
安定である。このため、出力電圧振幅の拡大による高出
力化の反面、発振等の動作不安定が生じやすくなる、と
いう背反する問題が生じてしまう。
However, the operation of the inverted Darlington connection circuit is unstable, unlike the aforementioned forward Darlington connection circuit, that is, the normal Darlington connection circuit. For this reason, there is a contradictory problem that the operation becomes unstable, such as oscillation, while the output is increased due to the increase in the output voltage amplitude.

【0010】本発明の目的は、低電源電圧下でも、高出
力化と高安定化を両立して達成させることができるとと
もに、外付け部品の大幅な低減を可能にする、という技
術を提供することにある。
An object of the present invention is to provide a technique capable of achieving both high output and high stability even under a low power supply voltage and greatly reducing external parts. It is in.

【0011】本発明の前記ならびにそのほかの目的と特
徴は、本明細書の記述および添付図面からあきらかにな
るであろう。
The above and other objects and features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【0012】[0012]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows.

【0013】すなわち、プッシュ・プル出力回路とその
駆動回路を一つのシリコン半導体基板に集積形成した電
力増幅器にあって、上記プッシュ・プル出力回路をイン
バーテッド・ダーリントン接続回路をなすバイポーラト
ランジスタで形成するとともに、上記インバーテッド・
ダーリントン接続回路にてローカル負帰還回路を形成す
る帰還コンデンサと、増幅器全体の位相回りによる発振
を抑制するための進相コンデンサを上記半導体基板に集
積形成し、さらに上記帰還コンデンサは二酸化珪素より
も高い誘電率の誘電膜を含む容量で形成し、上記進相コ
ンデンサは上記半導体基板内のPN接合容量で形成す
る、というものである。
That is, in a power amplifier in which a push-pull output circuit and its driving circuit are integrated on a single silicon semiconductor substrate, the push-pull output circuit is formed by bipolar transistors forming an inverted Darlington connection circuit. Together with the above inverted
A feedback capacitor forming a local negative feedback circuit in the Darlington connection circuit, and a phase advance capacitor for suppressing oscillation around the entire phase of the amplifier are formed on the semiconductor substrate, and the feedback capacitor is higher than silicon dioxide. The capacitor is formed by a capacitance including a dielectric film having a dielectric constant, and the phase advance capacitor is formed by a PN junction capacitance in the semiconductor substrate.

【0014】上述した手段によれば、出力端子にスナバ
回路などの安定化のための部品を外付けしない場合で
も、インバーテッド・ダーリントン接続回路および増幅
器全体での動作を安定化させることができる。
According to the above-described means, the operation of the inverted Darlington connection circuit and the whole amplifier can be stabilized even when no stabilizing component such as a snubber circuit is externally connected to the output terminal.

【0015】これにより、低電源電圧下でも、高出力化
と高安定化を両立して達成させることができるととも
に、外付け部品の大幅な低減を可能にする、という目的
が達成される。
As a result, the object of achieving both high output and high stability even at a low power supply voltage and achieving a significant reduction in external components can be achieved.

【0016】本発明の代表的な実施形態は、第1動作電
位点(P3)と出力端子(P4)との間にコレクタ・エ
ミッタ経路が接続されたNPN型の第1のトランジスタ
(Q1)と、上記出力端子(P4)と第2動作電位点
(P5)との間にコレクタ・エミッタ経路が接続された
NPN型の第2のトランジスタ(Q2)と、上記第1の
トランジスタ(Q1)のベースにコレクタが接続された
PNP型の第3のトランジスタ(Q3)と、上記第2の
トランジスタ(Q2)のベースにコレクタが接続された
PNP型の第4のトランジスタ(Q4)と、上記第4の
トランジスタ(Q4)のエミッタにエミッタが接続され
たNPN型の第5のトランジスタ(Q5)と、上記第5
のトランジスタ(Q5)のベースと上記出力端子(P
4)との間に接続されたバイアス・ダイオード(Q6
A)を含む第1のバイアス回路(BC1)とが半導体集
積回路をなす一つの半導体基板上に形成されてなり、上
記第1のトランジスタ(Q1)のベースは上記第3のト
ランジスタ(Q3)のコレクタ信号により駆動され、上
記第2のトランジスタ(Q2)のベースは上記第4のト
ランジスタ(Q4)のコレクタ信号により駆動されるこ
とによって、上記第1のトランジスタ(Q1)と上記第
2のトランジスタ(Q2)とがプッシュプル動作する電
力増幅器であって、上記第3のトランジスタ(Q3)の
ベース・コレクタ間には第1の容量(C1)が接続さ
れ、上記第2のトランジスタ(Q2)のベース・コレク
タ間には第2の容量(C2)が接続され、上記第1のバ
イアス回路(BC1)の上記バイアス・ダイオード(Q
6A)の両端間には第3の容量(C3)が接続され、上
記第1の容量(C1)と上記第2の容量(C2)は二酸
化珪素よりも高い誘電率の誘電膜を含む容量によって上
記半導体基板にそれぞれ形成されてなり、上記第3の容
量(C3)は上記半導体基板内のPN接合容量によって
形成されてなることを特徴とする(図1参照)。
A typical embodiment of the present invention is an NPN-type first transistor (Q1) having a collector-emitter path connected between a first operating potential point (P3) and an output terminal (P4). An NPN-type second transistor (Q2) having a collector-emitter path connected between the output terminal (P4) and a second operating potential point (P5); and a base of the first transistor (Q1). A third PNP transistor (Q3) having a collector connected to the PNP transistor; a fourth PNP transistor (Q4) having a collector connected to the base of the second transistor (Q2); An NPN-type fifth transistor (Q5) having an emitter connected to the emitter of the transistor (Q4);
Of the transistor (Q5) and the output terminal (P
4) and a bias diode (Q6
A) and a first bias circuit (BC1) including the first transistor (Q1) are formed on one semiconductor substrate forming a semiconductor integrated circuit, and the base of the first transistor (Q1) is the same as that of the third transistor (Q3). The second transistor (Q2) is driven by a collector signal, and the base of the second transistor (Q2) is driven by a collector signal of the fourth transistor (Q4), so that the first transistor (Q1) and the second transistor ( Q2) is a power amplifier performing a push-pull operation, wherein a first capacitor (C1) is connected between the base and collector of the third transistor (Q3), and the base of the second transistor (Q2) is connected. A second capacitor (C2) is connected between the collectors, and the bias diode (Q) of the first bias circuit (BC1) is connected
A third capacitor (C3) is connected between both ends of 6A), and the first capacitor (C1) and the second capacitor (C2) are formed by a capacitor including a dielectric film having a higher dielectric constant than silicon dioxide. The third capacitor (C3) is formed on each of the semiconductor substrates, and the third capacitor (C3) is formed by a PN junction capacitor in the semiconductor substrate (see FIG. 1).

【0017】本発明のより具体的な実施形態は、さらに
下記の特徴を有するものである。
A more specific embodiment of the present invention further has the following features.

【0018】上記第1のバイアス回路(BC1)の上記
バイアス・ダイオード(Q6A)は上記第1のバイアス
回路(BC1)のNPN型の第6のトランジスタ(6
B)のベース・コレクタ間に接続され、該第6のトラン
ジスタ(Q6B)のコレクタ・エミッタ経路は上記第5
のトランジスタ(Q5)のベースと上記出力端子(P
4)との間に接続されてなることを特徴とする。
The bias diode (Q6A) of the first bias circuit (BC1) is an NPN-type sixth transistor (6) of the first bias circuit (BC1).
B) is connected between the base and collector of the sixth transistor (Q6B), and the collector-emitter path of the sixth transistor (Q6B) is connected to the fifth transistor (Q6B).
Of the transistor (Q5) and the output terminal (P
4).

【0019】上記第3のトランジスタ(Q3)のベース
と上記第4のトランジスタ(Q4)のベースは上記半導
体基板に形成された駆動段増幅器(DRA)の出力信号
によってそれぞれ駆動され、上記駆動段増幅器(DR
A)は、NPN型の第7のトランジスタ(Q7)と、該
第7のトランジスタ(Q7)のエミッタにベースがダー
リントン接続されたエミッタ接地のNPN型の第8のト
ランジスタ(Q8)と、上記第7のトランジスタ(Q
7)のベースと上記第8のトランジスタ(Q8)のコレ
クタとの間に接続された第4の容量(C4)とを含んで
なることを特徴とする。
The base of the third transistor (Q3) and the base of the fourth transistor (Q4) are driven by output signals of a drive stage amplifier (DRA) formed on the semiconductor substrate, respectively, and (DR
A) is an NPN-type seventh transistor (Q7), an emitter-grounded NPN-type eighth transistor (Q8) whose base is Darlington-connected to the emitter of the seventh transistor (Q7), 7 transistors (Q
7) a fourth capacitor (C4) connected between the base of the eighth transistor (Q8) and the collector of the eighth transistor (Q8).

【0020】上記半導体基板には、差動接続されたNP
N型の第9と第10のトランジスタ(Q9,Q10)
と、該第9のトランジスタ(Q9)のコレクタと上記第
1動作電位点との間に接続された負荷抵抗(R7)とを
含むボルテージ・フォロワ回路(VFC)がさらに形成
されてなり、上記駆動段増幅器(DRA)の出力信号は
上記ボルテージ・フォロワ回路(VFC)の上記第9の
トランジスタ(Q9)のベースに伝達され、上記第10
のトランジスタ(Q10)のコレクタ負荷として上記第
3のトランジスタ(Q3)が動作し、上記第10のトラ
ンジスタ(Q10)のコレクタとベースとが短絡される
ことにより上記第9と第10のトランジスタ(Q9,Q
10)とはボルテージ・フォロワとして動作することを
特徴とする。
The semiconductor substrate is provided with a differentially connected NP
N-type ninth and tenth transistors (Q9, Q10)
And a voltage follower circuit (VFC) including a collector of the ninth transistor (Q9) and a load resistor (R7) connected between the first operating potential point and the driving circuit. The output signal of the stage amplifier (DRA) is transmitted to the base of the ninth transistor (Q9) of the voltage follower circuit (VFC),
The third transistor (Q3) operates as a collector load of the transistor (Q10), and the collector and base of the tenth transistor (Q10) are short-circuited, so that the ninth and tenth transistors (Q9) , Q
10) is characterized by operating as a voltage follower.

【0021】上記駆動段増幅器(DRA)は上記第8の
トランジスタ(Q8)のコレクタに接続された第2のバ
イアス回路(BC2)と負荷手段(CS2)とをさらに
含んでなり、上記第8のトランジスタ(Q8)のコレク
タに現れる上記駆動段増幅器(DRA)の出力信号は、
上記第2のバイアス回路(BC2)を介して上記ボルテ
ージ・フォロワ回路(VFC)の第9のトランジスタ
(Q9)のベースに伝達されることを特徴とする。
The drive stage amplifier (DRA) further includes a second bias circuit (BC2) connected to the collector of the eighth transistor (Q8) and load means (CS2). The output signal of the drive stage amplifier (DRA) appearing at the collector of the transistor (Q8) is:
The voltage is transmitted to the base of the ninth transistor (Q9) of the voltage follower circuit (VFC) via the second bias circuit (BC2).

【0022】上記第2のバイアス回路(BC2)は、エ
ミッタが上記第8のトランジスタ(Q8)のコレクタに
接続されコレクタが上記ボルテージ・フォロワ回路(V
FC)の上記第9のトランジスタ(Q9)のベースに接
続されたNPN型の第11のトランジスタ(Q11)
と、該第11のトランジスタ(Q11)のベースと上記
負荷手段(CS2)との間に接続された第1の抵抗(R
1)と、上記第11のトランジスタ(Q11)のベース
とエミッタとの間に接続された第2の抵抗(R2)と、
上記第11のトランジスタ(Q11)のコレクタと上記
負荷手段(CS2)との間に接続された第3の抵抗(R
3)とを含むことを特徴とする。
The second bias circuit (BC2) has an emitter connected to the collector of the eighth transistor (Q8) and a collector connected to the voltage follower circuit (V2).
FC) and an NPN-type eleventh transistor (Q11) connected to the base of the ninth transistor (Q9).
And a first resistor (R) connected between the base of the eleventh transistor (Q11) and the load means (CS2).
1) a second resistor (R2) connected between the base and the emitter of the eleventh transistor (Q11);
A third resistor (R) connected between the collector of the eleventh transistor (Q11) and the load means (CS2).
3).

【0023】上記第8のトランジスタ(Q8)のコレク
タに現れる上記駆動段増幅器(DRA)の出力信号は、
抵抗(Rb4)を介して上記第4のトランジスタ(Q
4)のベースに伝達されることを特徴とする。
The output signal of the drive stage amplifier (DRA) appearing at the collector of the eighth transistor (Q8) is:
Through the resistor (Rb4), the fourth transistor (Q
It is characterized by being transmitted to the base of 4).

【0024】上記第1の容量(C1)と上記第2の容量
(C2)の高誘電率の誘電膜は、窒化珪素であることを
特徴とする。
The high dielectric constant dielectric films of the first capacitor (C1) and the second capacitor (C2) are made of silicon nitride.

【0025】[0025]

【発明の実施の形態】以下、本発明の好適な実施態様を
図面を参照しながら説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below with reference to the drawings.

【0026】なお、図において、同一符号は同一あるい
は相当部分を示すものとする。
In the drawings, the same reference numerals indicate the same or corresponding parts.

【0027】図1は本発明の技術が適用された電力増幅
器の一実施態様を示す。
FIG. 1 shows an embodiment of a power amplifier to which the technique of the present invention is applied.

【0028】同図に示す電力増幅器はスピーカを負荷と
するオーディオ・パワーアンプをなすものであって、シ
リコン半導体基板を用いた半導体集積回路装置IC内に
成されている。
The power amplifier shown in FIG. 1 forms an audio power amplifier having a speaker as a load, and is provided in a semiconductor integrated circuit device IC using a silicon semiconductor substrate.

【0029】同図において、P1,P2は信号入力端
子、P3は電源電圧Vccの供給端子、P4は信号出力
端子、P5は基準電位となる接地電位に接続する接地端
子である。この場合、電源電位Vccは第1動作電位
点、接地電位が第2動作電位点をそれぞれ形成する。
In FIG. 1, P1 and P2 are signal input terminals, P3 is a supply terminal for a power supply voltage Vcc, P4 is a signal output terminal, and P5 is a ground terminal connected to a ground potential serving as a reference potential. In this case, the power supply potential Vcc forms a first operating potential point, and the ground potential forms a second operating potential point.

【0030】IC内には、差動増幅器DFA、NPN型
トバイポーラトランジスタQ1,Q2,Q5,Q6B,
Q7〜Q11、PNP型バイポーラトランジスタQ3,
Q4,Q6C、抵抗R1〜R4,Rb4,R6A,Re
9,Re10,Rf1,Rf2,負荷手段を形成する定
電流回路CS1〜CS3、ダイオードQ6A、コンデン
サC1〜C4などが形成されてる。
In the IC, a differential amplifier DFA, NPN-type bipolar transistors Q1, Q2, Q5, Q6B,
Q7 to Q11, PNP type bipolar transistor Q3
Q4, Q6C, resistors R1 to R4, Rb4, R6A, Re
9, Re10, Rf1, Rf2, constant current circuits CS1 to CS3 forming load means, a diode Q6A, capacitors C1 to C4, and the like.

【0031】NPN型トランジスタQ1とQ2はB級プ
ッシュ・プル出力回路の最終段を形成する。一方のNP
N型トランジスタQ1は、そのコレクタ・エミッタ経路
が電源供給端子P3と出力端子P4との間に接続されて
いる。他方のNPN型トランジスタQ2は、そのコレク
タ・エミッタ経路が上記出力端子P4と第2動作電位点
をなす接地端子P5との間に接続されている。
NPN transistors Q1 and Q2 form the final stage of a class B push-pull output circuit. One NP
The N-type transistor Q1 has its collector-emitter path connected between the power supply terminal P3 and the output terminal P4. The other NPN transistor Q2 has its collector-emitter path connected between the output terminal P4 and a ground terminal P5 forming a second operating potential point.

【0032】これとともに、一方のNPN型トランジス
タQ1のベースは、PNP型トランジスタQ3のコレク
タ信号により駆動されるようになっている。同様に、他
方のNPN型トランジスタQ2のベースは、PNP型ト
ランジスタQ4のコレクタ信号により駆動されるように
なっている。
At the same time, the base of one NPN transistor Q1 is driven by the collector signal of PNP transistor Q3. Similarly, the base of the other NPN transistor Q2 is driven by the collector signal of the PNP transistor Q4.

【0033】つまり、一方のNPN型トランジスタQ1
は、そのベースにPNP型トランジスタQ3のコレクタ
が接続されて、インバーテッド・ダーリントン接続回路
を形成している。同様に、他方のNPN型トランジスタ
Q2も、そのベースにPNP型トランジスタQ4のコレ
クタが接続されて、インバーテッド・ダーリントン接続
回路を形成している。この2つのインバーテッド・ダー
リントン接続回路により、電力増幅器のプッシュ・プル
出力回路が形成されている。この場合、Q1とQ3はプ
ッシュ回路(PUSH CKT)、Q2とQ4はプル回
路(PULLCKT)をそれぞれ形成する。
That is, one NPN transistor Q1
Has a base connected to the collector of the PNP transistor Q3 to form an inverted Darlington connection circuit. Similarly, the collector of the PNP transistor Q4 is connected to the base of the other NPN transistor Q2 to form an inverted Darlington connection circuit. The two inverted Darlington connection circuits form a push-pull output circuit of the power amplifier. In this case, Q1 and Q3 form a push circuit (PUSH CKT), and Q2 and Q4 form a pull circuit (PULLKT), respectively.

【0034】プル回路側にてダーリントン接続回路の前
段をなすPNP型トランジスタQ4は、そのエミッタに
NPN型トランジスタQ5エミッタが接続されている。
このNPN型トランジスタQ5は、そのコレクタが電源
供給端子P3に接続されるとともに、そのベースが定電
流回路CS1および第1のバイアス回路BC1に接続さ
れている。
On the pull circuit side, a PNP transistor Q4, which is a preceding stage of the Darlington connection circuit, has an emitter connected to the emitter of an NPN transistor Q5.
The NPN transistor Q5 has a collector connected to the power supply terminal P3 and a base connected to the constant current circuit CS1 and the first bias circuit BC1.

【0035】定電流回路CS1は負荷手段であって、電
源供給端子P3から定電流を通電する。この定電流はト
ランジスタQ5のベースと第1のバイアス回路BC1に
分流される。
The constant current circuit CS1 is a load means and supplies a constant current from the power supply terminal P3. This constant current is shunted to the base of the transistor Q5 and the first bias circuit BC1.

【0036】第1のバイアス回路BC1は、第1動作電
位点から第2動作電位点に向けて順方向に接続されたバ
イアス・ダイオードQ6A、このダイオードQ6Aのカ
ソード側に直列に挿入された抵抗R6A、この抵抗R6
Aを通してベース電流が供給されるNPN型トランジス
タQ6B、ベース・コレクタ間が共通接続されるととも
に上記NPN型トランジスタQ6Bに直列接続されたP
NP型トランジスタQ6Cなどにより形成され、上記N
PN型トランジスタQ5のベースと出力端子P4との間
に接続されている。
The first bias circuit BC1 comprises a bias diode Q6A connected in the forward direction from the first operating potential point to the second operating potential point, and a resistor R6A inserted in series on the cathode side of the diode Q6A. , This resistor R6
An NPN transistor Q6B, to which a base current is supplied through A, and a P connected in series between the base and collector and connected in series to the NPN transistor Q6B.
It is formed by an NP transistor Q6C or the like.
It is connected between the base of the PN transistor Q5 and the output terminal P4.

【0037】コンデンサC1とC2は、窒化珪素(Si
3N4)を誘電膜に用いた容量により形成されている。こ
の窒化珪素は二酸化珪素よりも高い誘電率を有し、この
誘電膜を含むことで、たとえば100pFといった大容
量で、しかも極性依存のない無極性のコンデンサが得ら
れる。窒化珪素膜は上記半導体基板に形成することがで
きる。コンデンサC3については、上記半導体基板内の
PN接合容量によって形成されている。これらのコンデ
ンサC1〜C3は、次のように接続されている。
The capacitors C1 and C2 are made of silicon nitride (Si
3N4) is formed by a capacitor using a dielectric film. This silicon nitride has a higher dielectric constant than silicon dioxide. By including this dielectric film, a non-polar capacitor having a large capacitance of, for example, 100 pF and having no polarity dependence can be obtained. The silicon nitride film can be formed on the above semiconductor substrate. The capacitor C3 is formed by the PN junction capacitance in the semiconductor substrate. These capacitors C1 to C3 are connected as follows.

【0038】すなわち、第1のコンデンサC1は、プッ
シュ回路側にてダーリントン接続回路の前段をなすPN
P型トランジスタQ3のベース・コレクタ間に接続され
ている。第2のコンデンサC2は、プル回路側にてダー
リントン接続回路の後段をなすNPN型トランジスタQ
2のベース・コレクタ間に接続されている。第3のコン
デンサC3は、上記第1のバイアス回路BC1のバイア
ス・ダイオードQ6Aと抵抗R6Aの両端間に接続され
ている。
That is, the first capacitor C1 is connected to the PN which is the former stage of the Darlington connection circuit on the push circuit side.
It is connected between the base and the collector of the P-type transistor Q3. The second capacitor C2 is connected to an NPN transistor Q which is a subsequent stage of the Darlington connection circuit on the pull circuit side.
It is connected between two base collectors. The third capacitor C3 is connected between both ends of the bias diode Q6A and the resistor R6A of the first bias circuit BC1.

【0039】ダーリントン接続回路の前段をなすトラン
ジスタQ3とQ4の各ベースは、上記半導体基板に形成
された駆動段増幅器DRAの出力信号によってそれぞれ
駆動される。
The bases of the transistors Q3 and Q4, which are the preceding stages of the Darlington connection circuit, are respectively driven by the output signals of the driving stage amplifier DRA formed on the semiconductor substrate.

【0040】駆動段増幅器DRAはダーリントン接続回
路をなすNPN型トランジスタQ7,Q8により構成さ
れる。Q7は、そのコレクタが抵抗R4を介して電源供
給端子P3に接続されるとともに、そのエミッタがQ8
のベースにターリントン接続されている。Q8のコレク
タは、第2のバイアス回路BC2および負荷手段として
の定電流回路CS2をそれぞれ介して電源供給端子P3
に接続されている。これとともに、そのQ8のコレクタ
とQ7のベースの間に、窒化珪素(Si3N4)を誘電膜
に用いた容量により形成された第4のコンデンサC4が
接続されている。
The driving stage amplifier DRA is constituted by NPN transistors Q7 and Q8 forming a Darlington connection circuit. Q7 has a collector connected to a power supply terminal P3 via a resistor R4, and an emitter connected to Q8.
It is connected to the base of Turlington. The collector of Q8 is connected to a power supply terminal P3 via a second bias circuit BC2 and a constant current circuit CS2 as load means, respectively.
It is connected to the. At the same time, a fourth capacitor C4 is connected between the collector of Q8 and the base of Q7. The fourth capacitor C4 is formed by a capacitance using silicon nitride (Si3 N4) as a dielectric film.

【0041】第2のバイアス回路BC2は、一種のレベ
ル分割回路を形成するものであって、駆動段増幅器DR
Aの出力信号を互いにレベルシフトされた2つの信号に
分割して出力する。高レベル側にシフトされた信号はボ
ルテージ・フォロワ回路VFCに、低レベル側にシフト
された信号は抵抗Rb4を介してプル回路のトランジス
タQ4のベースに、それぞれ入力される。
The second bias circuit BC2 forms a kind of a level dividing circuit, and includes a driving stage amplifier DR2.
The output signal of A is divided into two signals that are level-shifted from each other and output. The signal shifted to the high level is input to the voltage follower circuit VFC, and the signal shifted to the low level is input to the base of the transistor Q4 of the pull circuit via the resistor Rb4.

【0042】この第2のバイアス回路BC2は、NPN
型トランジスタQ11と抵抗R1〜R3により構成され
る。Q11は、そのエミッタが駆動段増幅器DRAのト
ランジスタQ8のコレクタに接続されるとともに、プル
回路のトランジスタQ4のベースに抵抗Rb4を介して
接続されている。そのコレクタは、ボルテージ・フォロ
ワ回路VFCのトランジスタQ9のベースに接続されて
いる。抵抗R1は、Q11のベースと、負荷手段をなす
定電流回路CS2との間に接続されている。抵抗R2
は、Q11のベースとエミッタとの間に接続され、抵抗
R3はQ11のコレクタと上記定電流回路CS2との間
に接続されている。
The second bias circuit BC2 has an NPN
It comprises a transistor Q11 and resistors R1 to R3. The emitter of Q11 is connected to the collector of the transistor Q8 of the driving stage amplifier DRA, and is connected to the base of the transistor Q4 of the pull circuit via the resistor Rb4. The collector is connected to the base of the transistor Q9 of the voltage follower circuit VFC. The resistor R1 is connected between the base of Q11 and a constant current circuit CS2 serving as a load. Resistance R2
Is connected between the base and emitter of Q11, and the resistor R3 is connected between the collector of Q11 and the constant current circuit CS2.

【0043】ボルテージ・フォロワ回路VFCは、第2
のバイアス回路BC2にて高レベル側にシフトされた駆
動段増幅器DRAの出力信号電圧すなわちQ11のコレ
クタに現れる信号電圧を、プッシュ回路のトランジスタ
Q3のベースに伝達する。
The voltage follower circuit VFC is connected to the second
The output signal voltage of the drive stage amplifier DRA shifted to the high level side by the bias circuit BC2, that is, the signal voltage appearing at the collector of Q11 is transmitted to the base of the transistor Q3 of the push circuit.

【0044】このボルテージ・フォロワ回路VFCは、
NPN型トランジスタQ9,Q10などにより構成され
る。Q9とQ10の各エミッタはそれぞれエミッタ抵抗
Re9,Re10を介して共通接続され、この共通接続
点が負荷手段である定電流回路CS3を介して接地電位
(第2動作電位点)に接続されている。これにより、Q
9とQ10は、エミッタ同士で結合された差動回路をな
す。この差動回路の一方のトランジスタQ9のベースが
上記第2のバイアス回路BC2のトランジスタQ11の
コレクタに接続されるとともに、その他方のトランジス
タQ10のコレクタとベースが短絡(共通接続)される
ことにより、電圧利得1の電圧負帰還回路が形成され
て、Q9のベースに入力される電圧をQ10のコレクタ
から出力するボルテージ・フォロワ動作が行われるよう
になっている。
This voltage follower circuit VFC
It is composed of NPN transistors Q9, Q10 and the like. The emitters of Q9 and Q10 are commonly connected via emitter resistors Re9 and Re10, respectively, and this common connection point is connected to a ground potential (second operating potential point) via a constant current circuit CS3 which is a load means. . This gives Q
9 and Q10 form a differential circuit coupled between the emitters. The base of one transistor Q9 of this differential circuit is connected to the collector of transistor Q11 of the second bias circuit BC2, and the collector and base of the other transistor Q10 are short-circuited (commonly connected). A voltage negative feedback circuit having a voltage gain of 1 is formed, and a voltage follower operation of outputting a voltage input to the base of Q9 from the collector of Q10 is performed.

【0045】このとき、プッシュ側インバーテッド・ダ
ーリントン接続回路の前段をなすPNP型トランジスタ
Q3は、上記ボルテージ・アォロワ回路VFCのトラン
ジスタQ10のコレクタ負荷として動作する。
At this time, the PNP transistor Q3, which is a preceding stage of the push-side inverted Darlington connection circuit, operates as a collector load of the transistor Q10 of the voltage follower circuit VFC.

【0046】次に、動作について説明する。Next, the operation will be described.

【0047】図1において、入力端子P1,P2から供
給される入力信号は、差動増幅器DFAによって増幅さ
れる。この差動増幅器DFAの出力信号は、駆動段増幅
器DFAのダーリントン接続トランジスタQ7,Q8に
よりA級増幅される。このA級増幅出力信号は、Q3,
Q1のプッシュ回路(PUSH CKT)とQ4,Q2
のプル回路(PULL CKT)とからなるB級プッシ
ュ・プル出力回路によりB級電力増幅される。この増幅
出力信号が最終増幅出力信号として出力端子P4から出
力される。
In FIG. 1, input signals supplied from input terminals P1 and P2 are amplified by a differential amplifier DFA. The output signal of the differential amplifier DFA is class-A amplified by the Darlington connection transistors Q7 and Q8 of the driving stage amplifier DFA. This class A amplified output signal is Q3
Q1 push circuit (PUSH CKT) and Q4, Q2
Class B power is amplified by a Class B push-pull output circuit comprising a pull circuit (PULL CKT). This amplified output signal is output from the output terminal P4 as a final amplified output signal.

【0048】このとき、プッシュ回路(PUSH CK
T)は、出力端子P4からの最終増幅出力信号の最大値
が電源電圧Vccに極めて近いレベルまで振幅できるよ
うにするため、前述したように、PNP型のトランジス
タQ3とNPN型のトランジスタQ1の組合わせによる
インバーテッド・ダーリントン接続回路により構成され
ている。このインバーテッド・ダーリントン接続回路
は、NPN型トランジスタ同士またはPNP型トランジ
スタ同士で構成されるノーマル・ダーリントン接続回路
に対して、見掛け上の飽和電圧を非常に低くすることが
できる。
At this time, the push circuit (PUSH CK)
T) is a set of a PNP transistor Q3 and an NPN transistor Q1, as described above, so that the maximum value of the final amplified output signal from the output terminal P4 can swing to a level very close to the power supply voltage Vcc. It is composed of an inverted Darlington connection circuit by combination. This inverted Darlington connection circuit can make the apparent saturation voltage extremely lower than that of a normal Darlington connection circuit composed of NPN transistors or PNP transistors.

【0049】プル回路(PULL CKT)について
も、出力端子P4での最終出力信号を接地電位に極めて
近いレベルまで振幅させるために、プッシュ回路側と同
様に、PNP型のトランジスタQ4とNPN型のトラン
ジスタQ2の組合わせによるインバーテッド・ダーリン
トン接続回路を用いて構成されている。
As for the pull circuit (PULL CKT), in order to make the final output signal at the output terminal P4 swing to a level very close to the ground potential, similarly to the push circuit side, a PNP transistor Q4 and an NPN transistor It is configured using an inverted Darlington connection circuit based on a combination of Q2.

【0050】これにより、出力電圧振幅幅を電源電圧範
囲ぎりぎりまで拡大することができ、その結果、電源電
圧の利用効率を高めて出力増大をはかることができる。
As a result, the output voltage amplitude width can be expanded to the very end of the power supply voltage range, and as a result, the power supply voltage utilization efficiency can be increased and the output can be increased.

【0051】この場合、プッシュ回路側ついて、出力端
子P4での最終出力信号を電源電圧Vccに極めて近い
レベルまで振幅させるためには、終段トランジスタQ1
のベース供給電圧を電源電圧Vccにできるだけ近づけ
る必要があり、そのためには上述したインバーテッド・
ダーリントン接続回路が有効であるが、その終段トラン
ジスタQ1のベース供給電圧をさらに電源電圧Vcc近
づけるために、図1に示した回路では、ボルテージ・フ
ォロワ回路VFCのNPN型トランジスタQ9のコレク
タ負荷手段として、抵抗R7を用いている。その結果、
プッシュ側のインバーテッド・ダーリントン接続回路の
前段をなすPNP型トランジスタQ3は飽和領域付近に
まで駆動されることとなる。これにより、Q1のベース
供給電圧をさらに電源電圧Vccの近くまで振らせるこ
とができるようになる。
In this case, in order to make the final output signal at the output terminal P4 swing to a level very close to the power supply voltage Vcc on the push circuit side, the final-stage transistor Q1
Needs to be as close as possible to the power supply voltage Vcc.
Although the Darlington connection circuit is effective, in order to bring the base supply voltage of the final transistor Q1 closer to the power supply voltage Vcc, the circuit shown in FIG. 1 is used as a collector load means of the NPN transistor Q9 of the voltage follower circuit VFC. , And a resistor R7. as a result,
The PNP transistor Q3, which is a stage preceding the push-side inverted Darlington connection circuit, is driven to near the saturation region. As a result, the base supply voltage of Q1 can be further shifted to the vicinity of power supply voltage Vcc.

【0052】B級プッシュ・プル電力増幅器では、出力
電圧の極性が交差する付近にて、いわゆるクロスオーバ
歪みが生じる。このクロスオーバ歪みを低減させるため
に、無信号状態で微小な直流電流いわゆるアイドリング
電流を最終段トランジスタQ1,Q2のコレクタ・エミ
ッタ経路に流すようにしている。この直流アイドリング
電流は、前述した2つのバイアス回路BC1,BC2に
よって設定される。
In a class B push-pull power amplifier, so-called crossover distortion occurs near the intersection of the polarities of the output voltages. In order to reduce this crossover distortion, a minute DC current, that is, an idling current, is caused to flow through the collector-emitter paths of the final-stage transistors Q1 and Q2 in a no-signal state. This DC idling current is set by the two bias circuits BC1 and BC2 described above.

【0053】第2のバイアス回路BC2は、NPN型ト
ランジスタQ11のベース・エミッタ間電圧(Vbe)
を抵抗R1,R2の比で拡大し、これを抵抗R3で電圧
降下させたバイアス電圧を発生する。このバイアス電圧
を、ホルテージフォロワ回路VFCを介して、プッシュ
側インバーテッド・ダーリントン接続回路の後段トラン
ジスタQ1のベースに供給する。このとき、抵抗R3
は、電源電圧Vccの変動に対して、バイアス電圧の変
化を小さくするように作用する。
The second bias circuit BC2 is connected to the base-emitter voltage (Vbe) of the NPN transistor Q11.
Is increased by the ratio of the resistors R1 and R2, and the bias voltage is reduced by the resistor R3 to generate a bias voltage. This bias voltage is supplied to the base of the transistor Q1 at the subsequent stage of the push-side inverted Darlington connection circuit via the Holtage follower circuit VFC. At this time, the resistor R3
Acts to reduce the change in the bias voltage with respect to the change in the power supply voltage Vcc.

【0054】第1のバイアス回路BC1は、バイアス用
ダイオードQ6AとトランジスタQ6B,Q6Cなどを
有し、出力端子P4とトランジスタQ5のベースとの間
に接続されている。この第2のバイアス回路BC2で
は、Q5とQ6Bとの間、Q4AとQ6Aとの間および
Q4とQ6Cとの間にて、それぞれにベース・エミッタ
間電圧変化の相殺が行われるようになっている。
The first bias circuit BC1 has a bias diode Q6A, transistors Q6B and Q6C, and is connected between the output terminal P4 and the base of the transistor Q5. In the second bias circuit BC2, a change in the voltage between the base and the emitter is offset between Q5 and Q6B, between Q4A and Q6A, and between Q4 and Q6C. .

【0055】電力増幅器全体の電圧利得は、帰還抵抗R
f1,Rf2の値で設定される。
The voltage gain of the entire power amplifier is determined by the feedback resistance R
It is set by the values of f1 and Rf2.

【0056】上述した電力増幅器では、プッシュ側とプ
ル側の各インバーテッド・ダーリントン接続回路にてそ
れぞれコンデンサC1,C2によるローカル帰還を行な
うとともに、バイアス回路BC1に進相コンデンサC3
を接続することにより、インバーテッド・ダーリントン
接続回路での局部的な発振防止と、B級プッシュ・プル
増幅器全体での位相回りによる発振を防止することがで
きる。上記3つのコンデンサC1,C2,C3はそれぞ
れ、IC内容量としてはかなり大きな値の100pF程
度ものが使用される。
In the power amplifier described above, local feedback is performed by the capacitors C1 and C2 in the inverted Darlington connection circuits on the push side and the pull side, respectively, and the phase advance capacitor C3 is connected to the bias circuit BC1.
, It is possible to prevent local oscillation in the inverted Darlington connection circuit and to prevent oscillation due to phase rotation in the entire class B push-pull amplifier. Each of the three capacitors C1, C2, and C3 has a considerably large internal capacitance of about 100 pF.

【0057】プッシュ側インバーテッド・ダーリントン
接続回路で使用されるコンデンサC1については、その
一端がボルテージ・フォロワ回路VFCのトランジスタ
Q9のコレクタに接続されているが、そのQ9のコレク
タ電圧は電源電圧Vccに極めて近い値から、それより
もかなり低い値まで大きく変化する。したがって、コン
デンサC1には、極性依存のあるPN接合容量を使用す
ることができない。しかし、シリコン半導体を酸化処理
して得られる二酸化珪素の誘電膜でもって、100pF
という大容量のコンデンサを形成することは、かなり大
きな電極面積を必要とする。そこで、二酸化珪素よりも
誘電率の高い窒化珪素(Si3N4)を誘電膜に用いるこ
とで、広い電圧変化に対応でき、しかも極性を持たない
大容量コンデンサを形成している。窒化珪素の誘電膜
は、ICの製造プロセスの中で、シリコン(Si)の窒
化処理により形成することができる。これにより、10
0pFの無極性コンデンサでも、IC内にて比較的小面
積で形成することができる。プル側インバーテッド・ダ
ーリントン接続回路で使用されるコンデンサC2につい
ては、その一端が出力端子P4に接続されている。この
出力端子P4の電圧は、ほぼ電源電圧Vccから接地電
圧まで電圧が変化する。このため、プル側のコンデンサ
C2についても、PN接合容量は使えず、プッシュ側と
同様、窒化珪素(Si3N4)を誘電膜にして形成される
容量を使用している。
One end of the capacitor C1 used in the push-side inverted Darlington connection circuit is connected to the collector of the transistor Q9 of the voltage follower circuit VFC, and the collector voltage of the Q9 is connected to the power supply voltage Vcc. It varies greatly from a very close value to a much lower value. Therefore, a polarity-dependent PN junction capacitance cannot be used for the capacitor C1. However, with a silicon dioxide dielectric film obtained by oxidizing a silicon semiconductor, 100 pF
Forming a large-capacity capacitor requires a considerably large electrode area. Therefore, by using silicon nitride (Si3 N4) having a higher dielectric constant than silicon dioxide for the dielectric film, a large-capacity capacitor that can cope with a wide voltage change and has no polarity is formed. The silicon nitride dielectric film can be formed by nitriding silicon (Si) in an IC manufacturing process. Thus, 10
Even a non-polar capacitor of 0 pF can be formed with a relatively small area in an IC. One end of the capacitor C2 used in the pull-side inverted Darlington connection circuit is connected to the output terminal P4. The voltage of the output terminal P4 changes substantially from the power supply voltage Vcc to the ground voltage. For this reason, the PN junction capacitance cannot be used for the pull-side capacitor C2, and a capacitance formed using silicon nitride (Si3 N4) as a dielectric film is used as in the case of the push-side capacitor.

【0058】第1のバイアス回路BC1にて使用してい
る進相コンデンサC3については、バイアス用ダイオー
ドQ6Aに接続された抵抗R6Aが1kΩといった比較
的小さな抵抗なので、コンデンサC3の両端電圧はバイ
アス用ダイオードQ6Aの順方向電圧0.7Vにクラン
プされると考えることができる。したがって、この進相
コンデンサC3には、小面積でも大容量が形成できるP
N接合コンデンサを使用している。このPN接合コンデ
ンサは、NPNバイポーラトランジスタのP型ベース拡
散層とN型エミッタ拡散層間の接合容量を用いて形成す
ることができる。
Regarding the phase advance capacitor C3 used in the first bias circuit BC1, since the resistor R6A connected to the bias diode Q6A is a relatively small resistor of 1 kΩ, the voltage across the capacitor C3 is It can be considered that the forward voltage of Q6A is clamped to 0.7V. Therefore, the phase-advancing capacitor C3 has a large capacitance P even with a small area.
An N-junction capacitor is used. This PN junction capacitor can be formed using the junction capacitance between the P-type base diffusion layer and the N-type emitter diffusion layer of the NPN bipolar transistor.

【0059】駆動段増幅器DRAでは、Q8のコレクタ
とQ7のベース間に位相補償コンデンサC4が接続され
ている。このコンデンサC4にはコンデンサC1、C2
と同様に13pF程度の窒化珪素(Si3N4)を誘電膜
に用いた容量が使用されている。
In the driving stage amplifier DRA, a phase compensation capacitor C4 is connected between the collector of Q8 and the base of Q7. This capacitor C4 includes capacitors C1 and C2.
Similarly, a capacitor using silicon nitride (Si3 N4) of about 13 pF as a dielectric film is used.

【0060】次に、上述したローカル帰還用コンデンサ
C1,C2および進相用コンデンサC3の作用について
説明する。
Next, the operation of the local feedback capacitors C1 and C2 and the phase advance capacitor C3 will be described.

【0061】プッシュ側インバーテッド・ダーリントン
接続回路にて、出力端子P4にスナバ回路を接続しなか
った場合、その出力端子P4にスピーカなどの誘導性負
荷と並列にスピーカケーブル等の引き回しによる比較的
大きな浮遊容量等の容量性負荷が接続されると、エミッ
タフォロワ動作するプッシュ側終段トランジスタQ1に
発振が生じやすくなる。このとき、コンデンサC1をQ
3のベース・コレクタ間に接続してプッシュ側インバー
テッド・ダーリントン接続回路のローカル負帰還を行な
うと、Q3の出力インピーダンスが誘導性から容量性に
変わるとともに、Q3の高周波ゲインが低下し、これに
より発振が防止されるようになる。
In the push-side inverted Darlington connection circuit, when a snubber circuit is not connected to the output terminal P4, a relatively large output is generated by connecting a speaker cable or the like in parallel with an inductive load such as a speaker at the output terminal P4. When a capacitive load such as a stray capacitance is connected, oscillation tends to occur in the push-side final-stage transistor Q1 that operates as an emitter follower. At this time, the capacitor C1 is connected to Q
When the local negative feedback of the push-side inverted Darlington connection circuit is performed by connecting between the base and the collector of Q3, the output impedance of Q3 changes from inductive to capacitive, and the high-frequency gain of Q3 decreases. Oscillation is prevented.

【0062】プル側インバーテッド・ダーリントン接続
回路にて、プル側終段トランジスタQ2のコレクタ・ベ
ース間に接続されたコンデンサC2は、出力端子P4か
ら高周波信号を吸収することにより、上記容量性負荷駆
動時のプッシュ側終段トランジスタQ1からの周波数特
性のうねりを抑制する。このとき、出力端子P4から見
たコンデンサC2の容量は、トランジスタQ2の増幅度
分に応じて拡大される。また、プル側終段トランジスタ
Q2のベースに電源ノイズが注入されることがあって
も、コンデンサC2はその電源ノイズがQ2によって増
幅されないように、出力端子P4へバイパスする。
In the pull-side inverted Darlington connection circuit, the capacitor C2 connected between the collector and the base of the pull-side last-stage transistor Q2 absorbs a high-frequency signal from the output terminal P4, thereby driving the capacitive load. The swell of the frequency characteristic from the push-side final transistor Q1 at the time is suppressed. At this time, the capacitance of the capacitor C2 viewed from the output terminal P4 is expanded according to the amplification of the transistor Q2. Further, even if power noise is injected into the base of the pull-side final transistor Q2, the capacitor C2 bypasses the output terminal P4 so that the power noise is not amplified by Q2.

【0063】なお、プル側インバーテッド・ダーリント
ン接続回路のPNPバイポーラトランジスタQ4のベー
スには、約1kΩの発振防止用抵抗Rb4が直列に接続
されることにより、そのQ4のロールオフ周波数が下げ
られて、一種の位相補償が形成される。これにより、Q
4のベース・コレクタ間への位相補償容量は接続不要と
なっている。
The base of the PNP bipolar transistor Q4 of the pull-side inverted Darlington connection circuit is connected in series with an oscillation prevention resistor Rb4 of about 1 kΩ to reduce the roll-off frequency of the Q4. , A kind of phase compensation is formed. This gives Q
No connection is required for the phase compensation capacitance between the base and the collector of No. 4.

【0064】第1のバイアス回路BC1の進相コンデン
サC3は、Bプッシュ・プル増幅器全体の位相回りを抑
えて発振を防止する。
The phase advance capacitor C3 of the first bias circuit BC1 suppresses the phase rotation of the entire B push-pull amplifier to prevent oscillation.

【0065】以上のように、プッシュ・プル出力回路と
その駆動回路を同一のシリコン半導体基板に集積形成し
た電力増幅器にあって、上記プッシュ・プル出力回路を
インバーテッド・ダーリントン接続回路をなすバイポー
ラトランジスタで形成するとともに、上記インバーテッ
ド・ダーリントン接続回路にてローカル負帰還回路を形
成する帰還コンデンサと、増幅器全体の位相回りによる
発振を抑制するための進相コンデンサを上記半導体基板
に集積形成し、上記帰還コンデンサは二酸化珪素よりも
高い誘電率の誘電膜を含む容量で形成し、上記進相コン
デンサは上記半導体基板内のPN接合容量で形成するこ
とにより、出力端子にスナバ回路などの安定化のための
部品を外付けしない場合でも、インバーテッド・ダーリ
ントン接続回路および増幅器全体での動作を安定化させ
ることができる。これにより、低電源電圧下でも、高出
力化と高安定化を両立して達成させることができるとと
もに、外付け部品の大幅な低減が可能となる。
As described above, in a power amplifier in which a push-pull output circuit and its driving circuit are integrated on the same silicon semiconductor substrate, the push-pull output circuit is a bipolar transistor forming an inverted Darlington connection circuit. And a feedback capacitor forming a local negative feedback circuit in the inverted Darlington connection circuit, and a phase advance capacitor for suppressing oscillation around the entire phase of the amplifier are integrally formed on the semiconductor substrate. The feedback capacitor is formed with a capacitance including a dielectric film having a higher dielectric constant than silicon dioxide, and the phase-advancing capacitor is formed with a PN junction capacitance in the semiconductor substrate to stabilize a snubber circuit or the like at an output terminal. Even if you do not attach any external components, the inverted Darlington connection circuit and The operation of the entire fine amplifier can be stabilized. As a result, even under a low power supply voltage, high output and high stability can be achieved at the same time, and the number of external components can be significantly reduced.

【0066】図2は、図1に示した電力増幅器のオーデ
ィオ・システムへの応用例を示す。同図において、10
0は単一のシリコン半導体基板を用いた半導体集積回路
装置(IC)であって、1は図1に示した電力増幅器、
11は位相分割回路、SPは負荷としてのスピーカであ
る。電力増幅器1は1つの半導体集積回路装置100内
に8個が集積形成されている。8個の電力増幅器1,
1,1,・・・,1は2個を対にして4つの組に分けら
れ、各組はそれぞれにBTL方式のオーディオ・パワー
アンプを形成している。
FIG. 2 shows an application example of the power amplifier shown in FIG. 1 to an audio system. In the figure, 10
0 is a semiconductor integrated circuit device (IC) using a single silicon semiconductor substrate, 1 is the power amplifier shown in FIG.
Reference numeral 11 denotes a phase division circuit, and SP denotes a speaker as a load. Eight power amplifiers 1 are integrally formed in one semiconductor integrated circuit device 100. 8 power amplifiers 1,
1, 1,..., 1 are divided into four sets of two, and each set forms a BTL audio power amplifier.

【0067】BTL方式のオーディオ・パワーアンプ
は、入力信号Vinを正相と逆相の2つの信号+Vi
n,−Vinに位相分割し、この位相分割された2つの
信号をそれぞれに電力増幅器1,1で電力増幅させると
ともに、一方の電力増幅器1の出力Voutをスピーカ
の一方極に、他方の電力増幅器1の出力Voutをその
スピーカの他方極にそれぞれ接続することにより形成さ
れ、1つのスピーカを正逆両方向からパワー駆動するこ
とができる。
The audio power amplifier of the BTL system converts an input signal Vin into two signals of a normal phase and a negative phase + Vi
n, -Vin, and the two phase-divided signals are respectively power-amplified by the power amplifiers 1 and 1. The output Vout of one power amplifier 1 is connected to one pole of a speaker, and the other power amplifier is connected to the other power amplifier. One output Vout is formed by connecting the output Vout to the other pole of the speaker, so that one speaker can be power-driven in both forward and reverse directions.

【0068】図2に示した例では、8個の電力増幅器
1,1,1,・・・1と4つの位相分割回路11,・・
・,11により、4チャネル分(CH1〜CH4)のB
TLオーディオ・パワーアンプ回路が集積形成されてい
る。
In the example shown in FIG. 2, eight power amplifiers 1, 1, 1,... 1 and four phase division circuits 11,.
, 11, B for 4 channels (CH1 to CH4)
A TL audio / power amplifier circuit is integrally formed.

【0069】以上、本発明者によってなされた発明を実
施態様にもとづき具体的に説明したが、本発明は上記実
施態様に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
Although the invention made by the inventor has been specifically described based on the embodiments, the present invention is not limited to the above embodiments, and can be variously modified without departing from the gist thereof. Needless to say.

【0070】以上の説明では主として、本発明者によっ
てなされた発明をその背景となった利用分野であるオー
ディオ・パワーアンプに適用した場合について説明した
が、それに限定されるものではなく、たとえばオーディ
オ用途以外のパワー駆動回路にも適用できる。
In the above description, the case where the invention made by the inventor is applied to an audio power amplifier, which is the application field as the background, has been mainly described. However, the present invention is not limited to this. It can be applied to other power drive circuits.

【0071】[0071]

【発明の効果】本願において開示される発明のうち、代
表的なものの概要を簡単に説明すれば、下記のとおりで
ある。
The following is a brief description of an outline of typical inventions among the inventions disclosed in the present application.

【0072】すなわち、低電源電圧下でも、高出力化と
高安定化を両立して達成させることができるとともに、
外付け部品の大幅な低減が可能となる、という効果が得
られる。
That is, even under a low power supply voltage, high output and high stability can be achieved at the same time.
The effect is obtained that the number of external components can be significantly reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の技術が適用された電力増幅器の実施態
様を示す回路図
FIG. 1 is a circuit diagram showing an embodiment of a power amplifier to which the technology of the present invention is applied.

【図2】本発明の電力増幅器の応用例を示す回路図FIG. 2 is a circuit diagram showing an application example of the power amplifier of the present invention.

【符号の説明】[Explanation of symbols]

IC 半導体集積回路装置 P1,P2 信号入力端子 P3 電源電圧Vccの供給端子(第1動作電位点) P4 信号出力端子 P5 接地端子(第2動作電位点) Q1 NPN型バイポーラトランジスタ Q2 NPN型バイポーラトランジスタ Q5 NPN型バイポーラトランジスタ Q6B NPN型バイポーラトランジスタ Q7〜Q11 NPN型バイポーラトランジスタ Q3 PNP型バイポーラトランジスタ Q4 PNP型バイポーラトランジスタ Q6C PNP型バイポーラトランジスタ R1〜R4 抵抗 Rb4 抵抗 R6A 抵抗 Re9,Re10 抵抗 Rf1,Rf2 抵抗 CS1〜CS3 負荷手段を形成する定電流回路 Q6A ダイオード C1,C2,C3 コンデンサ(窒化珪素誘電膜) C3 コンデンサ(PN接合容量) PUSH CKT プッシュ回路 PULL CKT プル回路 BC1 第1のバイアス回路 BC2 第2のバイアス回路 DFA 差動増幅器 DRA 駆動段増幅器 VFC ボルテージ・フォロワ回路 IC semiconductor integrated circuit device P1, P2 signal input terminal P3 supply voltage Vcc supply terminal (first operating potential point) P4 signal output terminal P5 ground terminal (second operating potential point) Q1 NPN bipolar transistor Q2 NPN bipolar transistor Q5 NPN-type bipolar transistor Q6B NPN-type bipolar transistor Q7 to Q11 NPN-type bipolar transistor Q3 PNP-type bipolar transistor Q4 PNP-type bipolar transistor Q6C PNP-type bipolar transistor R1-R4 Resistance Rb4 Resistance R6A Resistance Re9, Re10 Resistance Rf1, CS2 Constant current circuit forming load means Q6A Diode C1, C2, C3 Capacitor (silicon nitride dielectric film) C3 Capacitor (PN junction capacitance) PUSH CK Push circuit PULL CKT-pull circuit BC1 first bias circuit BC2 second bias circuit DFA differential amplifier DRA driver stage amplifier VFC voltage follower circuit

フロントページの続き (72)発明者 竹下 律司 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内 (72)発明者 細田 正一 埼玉県入間郡毛呂山町大字旭台15番地 日 立東部セミコンダクタ株式会社内Continued on the front page (72) Inventor Ritsuji Takeshita Semiconductor Company, Hitachi Ltd. 5-2-1, Kamizuhoncho, Kodaira City, Tokyo (72) Inventor Shoichi Hosoda 15 Asahidai, Muroyamacho, Iruma-gun, Saitama Address Sun Inside Eastern Eastern Semiconductor Co., Ltd.

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 第1動作電位点と出力端子との間にコレ
クタ・エミッタ経路が接続されたNPN型の第1のトラ
ンジスタと、 上記出力端子と第2動作電位点との間にコレクタ・エミ
ッタ経路が接続されたNPN型の第2のトランジスタ
と、 上記第1のトランジスタのベースにコレクタが接続され
たPNP型の第3のトランジスタと、 上記第2のトランジスタのベースにコレクタが接続され
たPNP型の第4のトランジスタと、 上記第4のトランジスタのエミッタにエミッタが接続さ
れたNPN型の第5のトランジスタと、 上記第5のトランジスタのベースと上記出力端子との間
に接続されたバイアス・ダイオードを含む第1のバイア
ス回路とが半導体集積回路をなす一つの半導体基板上に
形成されてなり、 上記第1のトランジスタのベースは上記第3のトランジ
スタのコレクタ信号により駆動され、上記第2のトラン
ジスタのベースは上記第4のトランジスタのコレクタ信
号により駆動されることによって、上記第1のトランジ
スタと上記第2のトランジスタとがプッシュプル動作す
る電力増幅器であって、 上記第3のトランジスタのベース・コレクタ間には第1
の容量が接続され、 上記第2のトランジスタのベース・コレクタ間には第2
の容量が接続され、 上記第1のバイアス回路の上記バイアス・ダイオードの
両端間には第3の容量が接続され、 上記第1の容量と上記第2の容量は二酸化珪素よりも高
い誘電率の誘電膜を含む容量によって上記半導体基板に
それぞれ形成されてなり、 上記第3の容量は上記半導体基板内のPN接合容量によ
って形成されてなることを特徴とする電力増幅器。
An NPN-type first transistor having a collector-emitter path connected between a first operating potential point and an output terminal; and a collector-emitter connected between the output terminal and a second operating potential point. An NPN-type second transistor having a path connected thereto, a PNP-type third transistor having a collector connected to the base of the first transistor, and a PNP having a collector connected to the base of the second transistor A fourth transistor of the NPN type; a fifth transistor of the NPN type having an emitter connected to the emitter of the fourth transistor; and a bias transistor connected between the base of the fifth transistor and the output terminal. A first bias circuit including a diode is formed on one semiconductor substrate forming a semiconductor integrated circuit; and a base of the first transistor is provided. Is driven by the collector signal of the third transistor, and the base of the second transistor is driven by the collector signal of the fourth transistor, so that the first transistor and the second transistor are pushed. A power amplifier that performs a pull operation, wherein a first transistor is provided between a base and a collector of the third transistor.
Is connected between the base and the collector of the second transistor.
A third capacitor is connected between both ends of the bias diode of the first bias circuit. The first capacitor and the second capacitor have a higher dielectric constant than silicon dioxide. A power amplifier, wherein each of the third capacitors is formed by a PN junction capacitor in the semiconductor substrate, wherein the third capacitor is formed by a capacitor including a dielectric film.
【請求項2】 上記第1のバイアス回路の上記バイアス
・ダイオードは上記第1のバイアス回路のNPN型の第
6のトランジスタのベース・コレクタ間に接続され、該
第6のトランジスタのコレクタ・エミッタ経路は上記第
5のトランジスタのベースと上記出力端子との間に接続
されてなることを特徴とする請求項1に記載の電力増幅
器。
2. The bias diode of the first bias circuit is connected between a base and a collector of an NPN-type sixth transistor of the first bias circuit, and has a collector-emitter path of the sixth transistor. 2. The power amplifier according to claim 1, wherein the power amplifier is connected between the base of the fifth transistor and the output terminal.
【請求項3】 上記第3のトランジスタのベースと上記
第4のトランジスタのベースは上記半導体基板に形成さ
れた駆動段増幅器の出力信号によってそれぞれ駆動さ
れ、 上記駆動段増幅器は、NPN型の第7のトランジスタ
と、該第7のトランジスタのエミッタにベースがダーリ
ントン接続されたエミッタ接地のNPN型の第8のトラ
ンジスタと、上記第7のトランジスタのベースと上記第
8のトランジスタのコレクタとの間に接続された第4の
容量とを含んでなることを特徴とする請求項1または2
に記載の電力増幅器。
3. A base of the third transistor and a base of the fourth transistor are respectively driven by an output signal of a drive stage amplifier formed on the semiconductor substrate, wherein the drive stage amplifier is an NPN-type seventh transistor. A seventh transistor, an emitter-grounded NPN-type eighth transistor whose base is Darlington-connected to the emitter of the seventh transistor, and a transistor connected between the base of the seventh transistor and the collector of the eighth transistor. And a fourth capacitor that has been selected.
A power amplifier according to claim 1.
【請求項4】 上記半導体基板には、差動接続されたN
PN型の第9と第10のトランジスタと、該第9のトラ
ンジスタのコレクタと上記第1動作電位点との間に接続
された負荷抵抗とを含むボルテージ・フォロワ回路がさ
らに形成されてなり、 上記駆動段増幅器の出力信号は上記ボルテージ・フォロ
ワ回路の上記第9のトランジスタのベースに伝達され、
上記第10のトランジスタのコレクタ負荷として上記第
3のトランジスタが動作し、上記第10のトランジスタ
のコレクタとベースとが短絡されることにより上記第9
と第10のトランジスタとはボルテージ・フォロワとし
て動作することを特徴とする請求項1から3のいずれか
に記載の電力増幅器。
4. The semiconductor substrate has a differentially connected N
A voltage follower circuit including PN-type ninth and tenth transistors, and a load resistor connected between the collector of the ninth transistor and the first operating potential point; The output signal of the driving stage amplifier is transmitted to the base of the ninth transistor of the voltage follower circuit,
The third transistor operates as a collector load of the tenth transistor, and the collector and the base of the tenth transistor are short-circuited.
The power amplifier according to any one of claims 1 to 3, wherein the tenth transistor and the tenth transistor operate as a voltage follower.
【請求項5】 上記駆動段増幅器は上記第8のトランジ
スタのコレクタに接続された第2のバイアス回路と負荷
手段とをさらに含んでなり、 上記第8のトランジスタのコレクタに現れる上記駆動段
増幅器の出力信号は、上記第2のバイアス回路を介して
上記ボルテージ・フォロワ回路の第9のトランジスタの
ベースに伝達されることを特徴とする請求項4に記載の
電力増幅器。
5. The driving stage amplifier further comprises a second bias circuit connected to the collector of the eighth transistor and load means, wherein the driving stage amplifier appears at the collector of the eighth transistor. The power amplifier according to claim 4, wherein an output signal is transmitted to a base of a ninth transistor of the voltage follower circuit via the second bias circuit.
【請求項6】 上記第2のバイアス回路は、エミッタが
上記第8のトランジスタのコレクタに接続されコレクタ
が上記ボルテージ・フォロワ回路の上記第9のトランジ
スタのベースに接続されたNPN型の第11のトランジ
スタと、該第11のトランジスタのベースと上記負荷手
段との間に接続された第1の抵抗と、上記第11のトラ
ンジスタのベースとエミッタとの間に接続された第2の
抵抗と、上記第11のトランジスタのコレクタと上記負
荷手段との間に接続された第3の抵抗とを含むことを特
徴とする請求項4または5に記載の電力増幅器。
6. The NPN eleventh bias circuit, wherein the second bias circuit has an emitter connected to a collector of the eighth transistor and a collector connected to a base of the ninth transistor of the voltage follower circuit. A transistor, a first resistor connected between the base of the eleventh transistor and the load means, a second resistor connected between the base and the emitter of the eleventh transistor, The power amplifier according to claim 4 or 5, further comprising a third resistor connected between a collector of the eleventh transistor and the load means.
【請求項7】 上記第8のトランジスタのコレクタに現
れる上記駆動段増幅器の出力信号は、抵抗を介して上記
第4のトランジスタのベースに伝達されることを特徴と
する請求項4から6までのいずれかに記載の電力増幅
器。
7. The output signal of the drive stage amplifier appearing at the collector of the eighth transistor is transmitted to the base of the fourth transistor via a resistor. A power amplifier according to any one of the above.
【請求項8】 上記第1の容量と上記第2の容量の高誘
電率の誘電膜は、窒化珪素であることを特徴とする請求
項1から7までのいずれかに記載の電力増幅器。
8. The power amplifier according to claim 1, wherein the high-dielectric-constant dielectric films of the first capacitor and the second capacitor are made of silicon nitride.
JP8189103A 1996-07-18 1996-07-18 Power amplifier Pending JPH1032437A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8189103A JPH1032437A (en) 1996-07-18 1996-07-18 Power amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8189103A JPH1032437A (en) 1996-07-18 1996-07-18 Power amplifier

Publications (1)

Publication Number Publication Date
JPH1032437A true JPH1032437A (en) 1998-02-03

Family

ID=16235417

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8189103A Pending JPH1032437A (en) 1996-07-18 1996-07-18 Power amplifier

Country Status (1)

Country Link
JP (1) JPH1032437A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005348581A (en) * 2004-06-07 2005-12-15 Sony Corp Load drive circuit
JP2007201722A (en) * 2006-01-25 2007-08-09 Denso Corp Output circuit
CN107395142A (en) * 2017-07-06 2017-11-24 李凤朝 A kind of power amplification circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005348581A (en) * 2004-06-07 2005-12-15 Sony Corp Load drive circuit
JP2007201722A (en) * 2006-01-25 2007-08-09 Denso Corp Output circuit
CN107395142A (en) * 2017-07-06 2017-11-24 李凤朝 A kind of power amplification circuit

Similar Documents

Publication Publication Date Title
US5455535A (en) Rail to rail operational amplifier intermediate stage
EP0888670B1 (en) Linear high-frequency amplifier with high input impedance and high power efficiency
US4240040A (en) Operational amplifier
JPS648923B2 (en)
JP3382128B2 (en) Differential amplifier
JP2622321B2 (en) High frequency cross junction folded cascode circuit
JPS59174005A (en) Power amplifier
US5886577A (en) Apparatus for efficient current amplification
JPH0580163B2 (en)
JPS6212691B2 (en)
JP2000516789A (en) Differential amplifier, integrated circuit, and telephone
JPH1032437A (en) Power amplifier
JP2005506791A (en) Power amplifier module
US4823094A (en) Dual-band high-fidelity amplifier
US6958650B1 (en) Push-pull buffer/amplifier
JPH04233813A (en) Wide-band amplifier
JP2003115729A (en) AB class amplifier
JPH0773170B2 (en) Differential amplifier circuit
WO2002009274A1 (en) Low noise, low distortion, complementary if amplifier
JP3442872B2 (en) BTL output circuit
US4330755A (en) Power-amplifying circuit
JP3309878B2 (en) Amplifier
JP3733188B2 (en) Power Amplifier
JP3414454B2 (en) Amplifier bias circuit
JPH04579Y2 (en)