JPH1032437A - 電力増幅器 - Google Patents

Abstract

(57)【要約】 【課題】低電源電圧下でも高出力化と高安定化とを両立
して達成させるとともに、外付け部品の大幅な低減を可
能にする。 【構成】プッシュ・プル出力回路をインバーテッド・ダ
ーリントン接続回路をなすバイポーラトランジスタで形
成するとともに、上記インバーテッド・ダーリントン接
続回路にてローカル負帰還回路を形成する帰還コンデン
サと、増幅器全体の位相回りによる発振を抑制するため
の進相コンデンサを上記半導体基板に集積形成し、さら
に上記帰還コンデンサは二酸化珪素よりも高い誘電率の
誘電膜を含む容量で形成し、上記進相コンデンサは上記
半導体基板内のＰＮ接合容量で形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電力増幅器、さら
にはＢＴＬ方式のオーディオ・パワーアンプＩＣ（半導
体集積回路装置）に適用して有効な技術に関するもので
あって、たとえば車載用音響再生システムいわゆるカー
オーディオに利用して有効な技術に関するものである。

【０００２】

【従来の技術】たとえばカーオーディオ用の電力増幅器
では、車載バッテリから供給される比較的低い電源電圧
でもって、インピーダンス状態の変動が激しいスピーカ
を、高出力かつ高安定に駆動できることが要求される。
また、そのＩＣ化に際しては、装置あるいはシステムの
小形化および低コスト化の必要から、外付け部品をでき
るだけ低減することが要求されている。

【０００３】従来の電力増幅器は、それぞれに順方向に
ダーリントン接続された一対のパワー・バイポーラトラ
ンジスタをプッシュ・プル接続してなる出力段により高
出力を得るとともに、大容量の容量素子と低抵抗値の抵
抗素子を直列接続してなるスナバ回路を出力端子に並列
に接続することにより、動作の安定化を確保するように
していた。

【０００４】この種の電力増幅器については、たとえば
ラジオ技術社発行「基礎トランジスタアンプ設計法」２
４〜２５５ページ（ＡＢ級方式のオーディオ・パワーア
ンプ）などに記載されている。

【０００５】

【発明が解決しようとする課題】しかしながら、上述し
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。

【０００６】すなわち、従来の電力増幅器では、出力段
にてプッシュ・プル出力回路を形成するバイポーラトラ
ンジスタが順方向にダーリントン接続されているため、
そのダーリントン接続をなす各トランジスタのベース・
エミッタ間電圧が加算され、これにより、電源電位と出
力端子または出力端子と基準電位の間に直列に介在する
出力トランジスタの見掛け上の飽和電圧が高くなって、
電源電圧に対する出力電圧振幅が小さくなってしまう。
この結果、低電源電圧下で高出力を得ることができなく
なってしまう、という問題が生じる。

【０００７】また、スピーカのようにインピーダンス変
動の激しい負荷を、発振を誘発することなく安定に駆動
するには、前述したように、出力端子にスナバ回路を接
続することが有効であるが、このスナバ回路は非常に大
容量の容量素子と低抵抗値の抵抗を必要とするため、Ｉ
Ｃ化は困難であり、したがって外付けとするしかなかっ
た。そして、このことが外付け部品低減による装置ある
いはシステムの小形化と低コスト化を阻む大きな阻害要
因となっていた。

【０００８】ここで、低電源電圧下での高出力化につい
て、本発明者らは、出力段トランジスタを、ＰＮＰとＮ
ＰＮのバイポーラトランジスタを組み合わせたダーリン
トン接続いわゆるインバーテッド・ダーリントン接続に
することを検討した。このインバーテッド・ダーリント
ンでは、ダーリントン接続をなす各トランジスタのベー
ス・エミッタ間電圧の加算による飽和電圧の拡大を回避
することができる。これにより、出力電圧振幅を電源電
圧近くまで拡大させて、低電源電圧下でも高出力化をは
かることができる。

【０００９】しかし、インバーテッド・ダーリントン接
続回路は、前述した順方向ダーリントン接続いわゆるノ
ーマル・ダーリントン接続回路と違って、その動作が不
安定である。このため、出力電圧振幅の拡大による高出
力化の反面、発振等の動作不安定が生じやすくなる、と
いう背反する問題が生じてしまう。

【００１０】本発明の目的は、低電源電圧下でも、高出
力化と高安定化を両立して達成させることができるとと
もに、外付け部品の大幅な低減を可能にする、という技
術を提供することにある。

【００１１】本発明の前記ならびにそのほかの目的と特
徴は、本明細書の記述および添付図面からあきらかにな
るであろう。

【００１２】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。

【００１３】すなわち、プッシュ・プル出力回路とその
駆動回路を一つのシリコン半導体基板に集積形成した電
力増幅器にあって、上記プッシュ・プル出力回路をイン
バーテッド・ダーリントン接続回路をなすバイポーラト
ランジスタで形成するとともに、上記インバーテッド・
ダーリントン接続回路にてローカル負帰還回路を形成す
る帰還コンデンサと、増幅器全体の位相回りによる発振
を抑制するための進相コンデンサを上記半導体基板に集
積形成し、さらに上記帰還コンデンサは二酸化珪素より
も高い誘電率の誘電膜を含む容量で形成し、上記進相コ
ンデンサは上記半導体基板内のＰＮ接合容量で形成す
る、というものである。

【００１４】上述した手段によれば、出力端子にスナバ
回路などの安定化のための部品を外付けしない場合で
も、インバーテッド・ダーリントン接続回路および増幅
器全体での動作を安定化させることができる。

【００１５】これにより、低電源電圧下でも、高出力化
と高安定化を両立して達成させることができるととも
に、外付け部品の大幅な低減を可能にする、という目的
が達成される。

【００１６】本発明の代表的な実施形態は、第１動作電
位点（Ｐ３）と出力端子（Ｐ４）との間にコレクタ・エ
ミッタ経路が接続されたＮＰＮ型の第１のトランジスタ
（Ｑ１）と、上記出力端子（Ｐ４）と第２動作電位点
（Ｐ５）との間にコレクタ・エミッタ経路が接続された
ＮＰＮ型の第２のトランジスタ（Ｑ２）と、上記第１の
トランジスタ（Ｑ１）のベースにコレクタが接続された
ＰＮＰ型の第３のトランジスタ（Ｑ３）と、上記第２の
トランジスタ（Ｑ２）のベースにコレクタが接続された
ＰＮＰ型の第４のトランジスタ（Ｑ４）と、上記第４の
トランジスタ（Ｑ４）のエミッタにエミッタが接続され
たＮＰＮ型の第５のトランジスタ（Ｑ５）と、上記第５
のトランジスタ（Ｑ５）のベースと上記出力端子（Ｐ
４）との間に接続されたバイアス・ダイオード（Ｑ６
Ａ）を含む第１のバイアス回路（ＢＣ１）とが半導体集
積回路をなす一つの半導体基板上に形成されてなり、上
記第１のトランジスタ（Ｑ１）のベースは上記第３のト
ランジスタ（Ｑ３）のコレクタ信号により駆動され、上
記第２のトランジスタ（Ｑ２）のベースは上記第４のト
ランジスタ（Ｑ４）のコレクタ信号により駆動されるこ
とによって、上記第１のトランジスタ（Ｑ１）と上記第
２のトランジスタ（Ｑ２）とがプッシュプル動作する電
力増幅器であって、上記第３のトランジスタ（Ｑ３）の
ベース・コレクタ間には第１の容量（Ｃ１）が接続さ
れ、上記第２のトランジスタ（Ｑ２）のベース・コレク
タ間には第２の容量（Ｃ２）が接続され、上記第１のバ
イアス回路（ＢＣ１）の上記バイアス・ダイオード（Ｑ
６Ａ）の両端間には第３の容量（Ｃ３）が接続され、上
記第１の容量（Ｃ１）と上記第２の容量（Ｃ２）は二酸
化珪素よりも高い誘電率の誘電膜を含む容量によって上
記半導体基板にそれぞれ形成されてなり、上記第３の容
量（Ｃ３）は上記半導体基板内のＰＮ接合容量によって
形成されてなることを特徴とする（図１参照）。

【００１７】本発明のより具体的な実施形態は、さらに
下記の特徴を有するものである。

【００１８】上記第１のバイアス回路（ＢＣ１）の上記
バイアス・ダイオード（Ｑ６Ａ）は上記第１のバイアス
回路（ＢＣ１）のＮＰＮ型の第６のトランジスタ（６
Ｂ）のベース・コレクタ間に接続され、該第６のトラン
ジスタ（Ｑ６Ｂ）のコレクタ・エミッタ経路は上記第５
のトランジスタ（Ｑ５）のベースと上記出力端子（Ｐ
４）との間に接続されてなることを特徴とする。

【００１９】上記第３のトランジスタ（Ｑ３）のベース
と上記第４のトランジスタ（Ｑ４）のベースは上記半導
体基板に形成された駆動段増幅器（ＤＲＡ）の出力信号
によってそれぞれ駆動され、上記駆動段増幅器（ＤＲ
Ａ）は、ＮＰＮ型の第７のトランジスタ（Ｑ７）と、該
第７のトランジスタ（Ｑ７）のエミッタにベースがダー
リントン接続されたエミッタ接地のＮＰＮ型の第８のト
ランジスタ（Ｑ８）と、上記第７のトランジスタ（Ｑ
７）のベースと上記第８のトランジスタ（Ｑ８）のコレ
クタとの間に接続された第４の容量（Ｃ４）とを含んで
なることを特徴とする。

【００２０】上記半導体基板には、差動接続されたＮＰ
Ｎ型の第９と第１０のトランジスタ（Ｑ９，Ｑ１０）
と、該第９のトランジスタ（Ｑ９）のコレクタと上記第
１動作電位点との間に接続された負荷抵抗（Ｒ７）とを
含むボルテージ・フォロワ回路（ＶＦＣ）がさらに形成
されてなり、上記駆動段増幅器（ＤＲＡ）の出力信号は
上記ボルテージ・フォロワ回路（ＶＦＣ）の上記第９の
トランジスタ（Ｑ９）のベースに伝達され、上記第１０
のトランジスタ（Ｑ１０）のコレクタ負荷として上記第
３のトランジスタ（Ｑ３）が動作し、上記第１０のトラ
ンジスタ（Ｑ１０）のコレクタとベースとが短絡される
ことにより上記第９と第１０のトランジスタ（Ｑ９，Ｑ
１０）とはボルテージ・フォロワとして動作することを
特徴とする。

【００２１】上記駆動段増幅器（ＤＲＡ）は上記第８の
トランジスタ（Ｑ８）のコレクタに接続された第２のバ
イアス回路（ＢＣ２）と負荷手段（ＣＳ２）とをさらに
含んでなり、上記第８のトランジスタ（Ｑ８）のコレク
タに現れる上記駆動段増幅器（ＤＲＡ）の出力信号は、
上記第２のバイアス回路（ＢＣ２）を介して上記ボルテ
ージ・フォロワ回路（ＶＦＣ）の第９のトランジスタ
（Ｑ９）のベースに伝達されることを特徴とする。

【００２２】上記第２のバイアス回路（ＢＣ２）は、エ
ミッタが上記第８のトランジスタ（Ｑ８）のコレクタに
接続されコレクタが上記ボルテージ・フォロワ回路（Ｖ
ＦＣ）の上記第９のトランジスタ（Ｑ９）のベースに接
続されたＮＰＮ型の第１１のトランジスタ（Ｑ１１）
と、該第１１のトランジスタ（Ｑ１１）のベースと上記
負荷手段（ＣＳ２）との間に接続された第１の抵抗（Ｒ
１）と、上記第１１のトランジスタ（Ｑ１１）のベース
とエミッタとの間に接続された第２の抵抗（Ｒ２）と、
上記第１１のトランジスタ（Ｑ１１）のコレクタと上記
負荷手段（ＣＳ２）との間に接続された第３の抵抗（Ｒ
３）とを含むことを特徴とする。

【００２３】上記第８のトランジスタ（Ｑ８）のコレク
タに現れる上記駆動段増幅器（ＤＲＡ）の出力信号は、
抵抗（Ｒｂ４）を介して上記第４のトランジスタ（Ｑ
４）のベースに伝達されることを特徴とする。

【００２４】上記第１の容量（Ｃ１）と上記第２の容量
（Ｃ２）の高誘電率の誘電膜は、窒化珪素であることを
特徴とする。

【００２５】

【発明の実施の形態】以下、本発明の好適な実施態様を
図面を参照しながら説明する。

【００２６】なお、図において、同一符号は同一あるい
は相当部分を示すものとする。

【００２７】図１は本発明の技術が適用された電力増幅
器の一実施態様を示す。

【００２８】同図に示す電力増幅器はスピーカを負荷と
するオーディオ・パワーアンプをなすものであって、シ
リコン半導体基板を用いた半導体集積回路装置ＩＣ内に
成されている。

【００２９】同図において、Ｐ１，Ｐ２は信号入力端
子、Ｐ３は電源電圧Ｖｃｃの供給端子、Ｐ４は信号出力
端子、Ｐ５は基準電位となる接地電位に接続する接地端
子である。この場合、電源電位Ｖｃｃは第１動作電位
点、接地電位が第２動作電位点をそれぞれ形成する。

【００３０】ＩＣ内には、差動増幅器ＤＦＡ、ＮＰＮ型
トバイポーラトランジスタＱ１，Ｑ２，Ｑ５，Ｑ６Ｂ，
Ｑ７〜Ｑ１１、ＰＮＰ型バイポーラトランジスタＱ３，
Ｑ４，Ｑ６Ｃ、抵抗Ｒ１〜Ｒ４，Ｒｂ４，Ｒ６Ａ，Ｒｅ
９，Ｒｅ１０，Ｒｆ１，Ｒｆ２，負荷手段を形成する定
電流回路ＣＳ１〜ＣＳ３、ダイオードＱ６Ａ、コンデン
サＣ１〜Ｃ４などが形成されてる。

【００３１】ＮＰＮ型トランジスタＱ１とＱ２はＢ級プ
ッシュ・プル出力回路の最終段を形成する。一方のＮＰ
Ｎ型トランジスタＱ１は、そのコレクタ・エミッタ経路
が電源供給端子Ｐ３と出力端子Ｐ４との間に接続されて
いる。他方のＮＰＮ型トランジスタＱ２は、そのコレク
タ・エミッタ経路が上記出力端子Ｐ４と第２動作電位点
をなす接地端子Ｐ５との間に接続されている。

【００３２】これとともに、一方のＮＰＮ型トランジス
タＱ１のベースは、ＰＮＰ型トランジスタＱ３のコレク
タ信号により駆動されるようになっている。同様に、他
方のＮＰＮ型トランジスタＱ２のベースは、ＰＮＰ型ト
ランジスタＱ４のコレクタ信号により駆動されるように
なっている。

【００３３】つまり、一方のＮＰＮ型トランジスタＱ１
は、そのベースにＰＮＰ型トランジスタＱ３のコレクタ
が接続されて、インバーテッド・ダーリントン接続回路
を形成している。同様に、他方のＮＰＮ型トランジスタ
Ｑ２も、そのベースにＰＮＰ型トランジスタＱ４のコレ
クタが接続されて、インバーテッド・ダーリントン接続
回路を形成している。この２つのインバーテッド・ダー
リントン接続回路により、電力増幅器のプッシュ・プル
出力回路が形成されている。この場合、Ｑ１とＱ３はプ
ッシュ回路（ＰＵＳＨ ＣＫＴ）、Ｑ２とＱ４はプル回
路（ＰＵＬＬＣＫＴ）をそれぞれ形成する。

【００３４】プル回路側にてダーリントン接続回路の前
段をなすＰＮＰ型トランジスタＱ４は、そのエミッタに
ＮＰＮ型トランジスタＱ５エミッタが接続されている。
このＮＰＮ型トランジスタＱ５は、そのコレクタが電源
供給端子Ｐ３に接続されるとともに、そのベースが定電
流回路ＣＳ１および第１のバイアス回路ＢＣ１に接続さ
れている。

【００３５】定電流回路ＣＳ１は負荷手段であって、電
源供給端子Ｐ３から定電流を通電する。この定電流はト
ランジスタＱ５のベースと第１のバイアス回路ＢＣ１に
分流される。

【００３６】第１のバイアス回路ＢＣ１は、第１動作電
位点から第２動作電位点に向けて順方向に接続されたバ
イアス・ダイオードＱ６Ａ、このダイオードＱ６Ａのカ
ソード側に直列に挿入された抵抗Ｒ６Ａ、この抵抗Ｒ６
Ａを通してベース電流が供給されるＮＰＮ型トランジス
タＱ６Ｂ、ベース・コレクタ間が共通接続されるととも
に上記ＮＰＮ型トランジスタＱ６Ｂに直列接続されたＰ
ＮＰ型トランジスタＱ６Ｃなどにより形成され、上記Ｎ
ＰＮ型トランジスタＱ５のベースと出力端子Ｐ４との間
に接続されている。

【００３７】コンデンサＣ１とＣ２は、窒化珪素（Ｓｉ
3Ｎ4）を誘電膜に用いた容量により形成されている。こ
の窒化珪素は二酸化珪素よりも高い誘電率を有し、この
誘電膜を含むことで、たとえば１００ｐＦといった大容
量で、しかも極性依存のない無極性のコンデンサが得ら
れる。窒化珪素膜は上記半導体基板に形成することがで
きる。コンデンサＣ３については、上記半導体基板内の
ＰＮ接合容量によって形成されている。これらのコンデ
ンサＣ１〜Ｃ３は、次のように接続されている。

【００３８】すなわち、第１のコンデンサＣ１は、プッ
シュ回路側にてダーリントン接続回路の前段をなすＰＮ
Ｐ型トランジスタＱ３のベース・コレクタ間に接続され
ている。第２のコンデンサＣ２は、プル回路側にてダー
リントン接続回路の後段をなすＮＰＮ型トランジスタＱ
２のベース・コレクタ間に接続されている。第３のコン
デンサＣ３は、上記第１のバイアス回路ＢＣ１のバイア
ス・ダイオードＱ６Ａと抵抗Ｒ６Ａの両端間に接続され
ている。

【００３９】ダーリントン接続回路の前段をなすトラン
ジスタＱ３とＱ４の各ベースは、上記半導体基板に形成
された駆動段増幅器ＤＲＡの出力信号によってそれぞれ
駆動される。

【００４０】駆動段増幅器ＤＲＡはダーリントン接続回
路をなすＮＰＮ型トランジスタＱ７，Ｑ８により構成さ
れる。Ｑ７は、そのコレクタが抵抗Ｒ４を介して電源供
給端子Ｐ３に接続されるとともに、そのエミッタがＱ８
のベースにターリントン接続されている。Ｑ８のコレク
タは、第２のバイアス回路ＢＣ２および負荷手段として
の定電流回路ＣＳ２をそれぞれ介して電源供給端子Ｐ３
に接続されている。これとともに、そのＱ８のコレクタ
とＱ７のベースの間に、窒化珪素（Ｓｉ3Ｎ4）を誘電膜
に用いた容量により形成された第４のコンデンサＣ４が
接続されている。

【００４１】第２のバイアス回路ＢＣ２は、一種のレベ
ル分割回路を形成するものであって、駆動段増幅器ＤＲ
Ａの出力信号を互いにレベルシフトされた２つの信号に
分割して出力する。高レベル側にシフトされた信号はボ
ルテージ・フォロワ回路ＶＦＣに、低レベル側にシフト
された信号は抵抗Ｒｂ４を介してプル回路のトランジス
タＱ４のベースに、それぞれ入力される。

【００４２】この第２のバイアス回路ＢＣ２は、ＮＰＮ
型トランジスタＱ１１と抵抗Ｒ１〜Ｒ３により構成され
る。Ｑ１１は、そのエミッタが駆動段増幅器ＤＲＡのト
ランジスタＱ８のコレクタに接続されるとともに、プル
回路のトランジスタＱ４のベースに抵抗Ｒｂ４を介して
接続されている。そのコレクタは、ボルテージ・フォロ
ワ回路ＶＦＣのトランジスタＱ９のベースに接続されて
いる。抵抗Ｒ１は、Ｑ１１のベースと、負荷手段をなす
定電流回路ＣＳ２との間に接続されている。抵抗Ｒ２
は、Ｑ１１のベースとエミッタとの間に接続され、抵抗
Ｒ３はＱ１１のコレクタと上記定電流回路ＣＳ２との間
に接続されている。

【００４３】ボルテージ・フォロワ回路ＶＦＣは、第２
のバイアス回路ＢＣ２にて高レベル側にシフトされた駆
動段増幅器ＤＲＡの出力信号電圧すなわちＱ１１のコレ
クタに現れる信号電圧を、プッシュ回路のトランジスタ
Ｑ３のベースに伝達する。

【００４４】このボルテージ・フォロワ回路ＶＦＣは、
ＮＰＮ型トランジスタＱ９，Ｑ１０などにより構成され
る。Ｑ９とＱ１０の各エミッタはそれぞれエミッタ抵抗
Ｒｅ９，Ｒｅ１０を介して共通接続され、この共通接続
点が負荷手段である定電流回路ＣＳ３を介して接地電位
（第２動作電位点）に接続されている。これにより、Ｑ
９とＱ１０は、エミッタ同士で結合された差動回路をな
す。この差動回路の一方のトランジスタＱ９のベースが
上記第２のバイアス回路ＢＣ２のトランジスタＱ１１の
コレクタに接続されるとともに、その他方のトランジス
タＱ１０のコレクタとベースが短絡（共通接続）される
ことにより、電圧利得１の電圧負帰還回路が形成され
て、Ｑ９のベースに入力される電圧をＱ１０のコレクタ
から出力するボルテージ・フォロワ動作が行われるよう
になっている。

【００４５】このとき、プッシュ側インバーテッド・ダ
ーリントン接続回路の前段をなすＰＮＰ型トランジスタ
Ｑ３は、上記ボルテージ・アォロワ回路ＶＦＣのトラン
ジスタＱ１０のコレクタ負荷として動作する。

【００４６】次に、動作について説明する。

【００４７】図１において、入力端子Ｐ１，Ｐ２から供
給される入力信号は、差動増幅器ＤＦＡによって増幅さ
れる。この差動増幅器ＤＦＡの出力信号は、駆動段増幅
器ＤＦＡのダーリントン接続トランジスタＱ７，Ｑ８に
よりＡ級増幅される。このＡ級増幅出力信号は、Ｑ３，
Ｑ１のプッシュ回路（ＰＵＳＨ ＣＫＴ）とＱ４，Ｑ２
のプル回路（ＰＵＬＬ ＣＫＴ）とからなるＢ級プッシ
ュ・プル出力回路によりＢ級電力増幅される。この増幅
出力信号が最終増幅出力信号として出力端子Ｐ４から出
力される。

【００４８】このとき、プッシュ回路（ＰＵＳＨ ＣＫ
Ｔ）は、出力端子Ｐ４からの最終増幅出力信号の最大値
が電源電圧Ｖｃｃに極めて近いレベルまで振幅できるよ
うにするため、前述したように、ＰＮＰ型のトランジス
タＱ３とＮＰＮ型のトランジスタＱ１の組合わせによる
インバーテッド・ダーリントン接続回路により構成され
ている。このインバーテッド・ダーリントン接続回路
は、ＮＰＮ型トランジスタ同士またはＰＮＰ型トランジ
スタ同士で構成されるノーマル・ダーリントン接続回路
に対して、見掛け上の飽和電圧を非常に低くすることが
できる。

【００４９】プル回路（ＰＵＬＬ ＣＫＴ）について
も、出力端子Ｐ４での最終出力信号を接地電位に極めて
近いレベルまで振幅させるために、プッシュ回路側と同
様に、ＰＮＰ型のトランジスタＱ４とＮＰＮ型のトラン
ジスタＱ２の組合わせによるインバーテッド・ダーリン
トン接続回路を用いて構成されている。

【００５０】これにより、出力電圧振幅幅を電源電圧範
囲ぎりぎりまで拡大することができ、その結果、電源電
圧の利用効率を高めて出力増大をはかることができる。

【００５１】この場合、プッシュ回路側ついて、出力端
子Ｐ４での最終出力信号を電源電圧Ｖｃｃに極めて近い
レベルまで振幅させるためには、終段トランジスタＱ１
のベース供給電圧を電源電圧Ｖｃｃにできるだけ近づけ
る必要があり、そのためには上述したインバーテッド・
ダーリントン接続回路が有効であるが、その終段トラン
ジスタＱ１のベース供給電圧をさらに電源電圧Ｖｃｃ近
づけるために、図１に示した回路では、ボルテージ・フ
ォロワ回路ＶＦＣのＮＰＮ型トランジスタＱ９のコレク
タ負荷手段として、抵抗Ｒ７を用いている。その結果、
プッシュ側のインバーテッド・ダーリントン接続回路の
前段をなすＰＮＰ型トランジスタＱ３は飽和領域付近に
まで駆動されることとなる。これにより、Ｑ１のベース
供給電圧をさらに電源電圧Ｖｃｃの近くまで振らせるこ
とができるようになる。

【００５２】Ｂ級プッシュ・プル電力増幅器では、出力
電圧の極性が交差する付近にて、いわゆるクロスオーバ
歪みが生じる。このクロスオーバ歪みを低減させるため
に、無信号状態で微小な直流電流いわゆるアイドリング
電流を最終段トランジスタＱ１，Ｑ２のコレクタ・エミ
ッタ経路に流すようにしている。この直流アイドリング
電流は、前述した２つのバイアス回路ＢＣ１，ＢＣ２に
よって設定される。

【００５３】第２のバイアス回路ＢＣ２は、ＮＰＮ型ト
ランジスタＱ１１のベース・エミッタ間電圧（Ｖｂｅ）
を抵抗Ｒ１，Ｒ２の比で拡大し、これを抵抗Ｒ３で電圧
降下させたバイアス電圧を発生する。このバイアス電圧
を、ホルテージフォロワ回路ＶＦＣを介して、プッシュ
側インバーテッド・ダーリントン接続回路の後段トラン
ジスタＱ１のベースに供給する。このとき、抵抗Ｒ３
は、電源電圧Ｖｃｃの変動に対して、バイアス電圧の変
化を小さくするように作用する。

【００５４】第１のバイアス回路ＢＣ１は、バイアス用
ダイオードＱ６ＡとトランジスタＱ６Ｂ，Ｑ６Ｃなどを
有し、出力端子Ｐ４とトランジスタＱ５のベースとの間
に接続されている。この第２のバイアス回路ＢＣ２で
は、Ｑ５とＱ６Ｂとの間、Ｑ４ＡとＱ６Ａとの間および
Ｑ４とＱ６Ｃとの間にて、それぞれにベース・エミッタ
間電圧変化の相殺が行われるようになっている。

【００５５】電力増幅器全体の電圧利得は、帰還抵抗Ｒ
ｆ１，Ｒｆ２の値で設定される。

【００５６】上述した電力増幅器では、プッシュ側とプ
ル側の各インバーテッド・ダーリントン接続回路にてそ
れぞれコンデンサＣ１，Ｃ２によるローカル帰還を行な
うとともに、バイアス回路ＢＣ１に進相コンデンサＣ３
を接続することにより、インバーテッド・ダーリントン
接続回路での局部的な発振防止と、Ｂ級プッシュ・プル
増幅器全体での位相回りによる発振を防止することがで
きる。上記３つのコンデンサＣ１，Ｃ２，Ｃ３はそれぞ
れ、ＩＣ内容量としてはかなり大きな値の１００ｐＦ程
度ものが使用される。

【００５７】プッシュ側インバーテッド・ダーリントン
接続回路で使用されるコンデンサＣ１については、その
一端がボルテージ・フォロワ回路ＶＦＣのトランジスタ
Ｑ９のコレクタに接続されているが、そのＱ９のコレク
タ電圧は電源電圧Ｖｃｃに極めて近い値から、それより
もかなり低い値まで大きく変化する。したがって、コン
デンサＣ１には、極性依存のあるＰＮ接合容量を使用す
ることができない。しかし、シリコン半導体を酸化処理
して得られる二酸化珪素の誘電膜でもって、１００ｐＦ
という大容量のコンデンサを形成することは、かなり大
きな電極面積を必要とする。そこで、二酸化珪素よりも
誘電率の高い窒化珪素（Ｓｉ3Ｎ4）を誘電膜に用いるこ
とで、広い電圧変化に対応でき、しかも極性を持たない
大容量コンデンサを形成している。窒化珪素の誘電膜
は、ＩＣの製造プロセスの中で、シリコン（Ｓｉ）の窒
化処理により形成することができる。これにより、１０
０ｐＦの無極性コンデンサでも、ＩＣ内にて比較的小面
積で形成することができる。プル側インバーテッド・ダ
ーリントン接続回路で使用されるコンデンサＣ２につい
ては、その一端が出力端子Ｐ４に接続されている。この
出力端子Ｐ４の電圧は、ほぼ電源電圧Ｖｃｃから接地電
圧まで電圧が変化する。このため、プル側のコンデンサ
Ｃ２についても、ＰＮ接合容量は使えず、プッシュ側と
同様、窒化珪素（Ｓｉ3Ｎ4）を誘電膜にして形成される
容量を使用している。

【００５８】第１のバイアス回路ＢＣ１にて使用してい
る進相コンデンサＣ３については、バイアス用ダイオー
ドＱ６Ａに接続された抵抗Ｒ６Ａが１ｋΩといった比較
的小さな抵抗なので、コンデンサＣ３の両端電圧はバイ
アス用ダイオードＱ６Ａの順方向電圧０．７Ｖにクラン
プされると考えることができる。したがって、この進相
コンデンサＣ３には、小面積でも大容量が形成できるＰ
Ｎ接合コンデンサを使用している。このＰＮ接合コンデ
ンサは、ＮＰＮバイポーラトランジスタのＰ型ベース拡
散層とＮ型エミッタ拡散層間の接合容量を用いて形成す
ることができる。

【００５９】駆動段増幅器ＤＲＡでは、Ｑ８のコレクタ
とＱ７のベース間に位相補償コンデンサＣ４が接続され
ている。このコンデンサＣ４にはコンデンサＣ１、Ｃ２
と同様に１３ｐＦ程度の窒化珪素（Ｓｉ3Ｎ4）を誘電膜
に用いた容量が使用されている。

【００６０】次に、上述したローカル帰還用コンデンサ
Ｃ１，Ｃ２および進相用コンデンサＣ３の作用について
説明する。

【００６１】プッシュ側インバーテッド・ダーリントン
接続回路にて、出力端子Ｐ４にスナバ回路を接続しなか
った場合、その出力端子Ｐ４にスピーカなどの誘導性負
荷と並列にスピーカケーブル等の引き回しによる比較的
大きな浮遊容量等の容量性負荷が接続されると、エミッ
タフォロワ動作するプッシュ側終段トランジスタＱ１に
発振が生じやすくなる。このとき、コンデンサＣ１をＱ
３のベース・コレクタ間に接続してプッシュ側インバー
テッド・ダーリントン接続回路のローカル負帰還を行な
うと、Ｑ３の出力インピーダンスが誘導性から容量性に
変わるとともに、Ｑ３の高周波ゲインが低下し、これに
より発振が防止されるようになる。

【００６２】プル側インバーテッド・ダーリントン接続
回路にて、プル側終段トランジスタＱ２のコレクタ・ベ
ース間に接続されたコンデンサＣ２は、出力端子Ｐ４か
ら高周波信号を吸収することにより、上記容量性負荷駆
動時のプッシュ側終段トランジスタＱ１からの周波数特
性のうねりを抑制する。このとき、出力端子Ｐ４から見
たコンデンサＣ２の容量は、トランジスタＱ２の増幅度
分に応じて拡大される。また、プル側終段トランジスタ
Ｑ２のベースに電源ノイズが注入されることがあって
も、コンデンサＣ２はその電源ノイズがＱ２によって増
幅されないように、出力端子Ｐ４へバイパスする。

【００６３】なお、プル側インバーテッド・ダーリント
ン接続回路のＰＮＰバイポーラトランジスタＱ４のベー
スには、約１ｋΩの発振防止用抵抗Ｒｂ４が直列に接続
されることにより、そのＱ４のロールオフ周波数が下げ
られて、一種の位相補償が形成される。これにより、Ｑ
４のベース・コレクタ間への位相補償容量は接続不要と
なっている。

【００６４】第１のバイアス回路ＢＣ１の進相コンデン
サＣ３は、Ｂプッシュ・プル増幅器全体の位相回りを抑
えて発振を防止する。

【００６５】以上のように、プッシュ・プル出力回路と
その駆動回路を同一のシリコン半導体基板に集積形成し
た電力増幅器にあって、上記プッシュ・プル出力回路を
インバーテッド・ダーリントン接続回路をなすバイポー
ラトランジスタで形成するとともに、上記インバーテッ
ド・ダーリントン接続回路にてローカル負帰還回路を形
成する帰還コンデンサと、増幅器全体の位相回りによる
発振を抑制するための進相コンデンサを上記半導体基板
に集積形成し、上記帰還コンデンサは二酸化珪素よりも
高い誘電率の誘電膜を含む容量で形成し、上記進相コン
デンサは上記半導体基板内のＰＮ接合容量で形成するこ
とにより、出力端子にスナバ回路などの安定化のための
部品を外付けしない場合でも、インバーテッド・ダーリ
ントン接続回路および増幅器全体での動作を安定化させ
ることができる。これにより、低電源電圧下でも、高出
力化と高安定化を両立して達成させることができるとと
もに、外付け部品の大幅な低減が可能となる。

【００６６】図２は、図１に示した電力増幅器のオーデ
ィオ・システムへの応用例を示す。同図において、１０
０は単一のシリコン半導体基板を用いた半導体集積回路
装置（ＩＣ）であって、１は図１に示した電力増幅器、
１１は位相分割回路、ＳＰは負荷としてのスピーカであ
る。電力増幅器１は１つの半導体集積回路装置１００内
に８個が集積形成されている。８個の電力増幅器１，
１，１，・・・，１は２個を対にして４つの組に分けら
れ、各組はそれぞれにＢＴＬ方式のオーディオ・パワー
アンプを形成している。

【００６７】ＢＴＬ方式のオーディオ・パワーアンプ
は、入力信号Ｖｉｎを正相と逆相の２つの信号＋Ｖｉ
ｎ，−Ｖｉｎに位相分割し、この位相分割された２つの
信号をそれぞれに電力増幅器１，１で電力増幅させると
ともに、一方の電力増幅器１の出力Ｖｏｕｔをスピーカ
の一方極に、他方の電力増幅器１の出力Ｖｏｕｔをその
スピーカの他方極にそれぞれ接続することにより形成さ
れ、１つのスピーカを正逆両方向からパワー駆動するこ
とができる。

【００６８】図２に示した例では、８個の電力増幅器
１，１，１，・・・１と４つの位相分割回路１１，・・
・，１１により、４チャネル分（ＣＨ１〜ＣＨ４）のＢ
ＴＬオーディオ・パワーアンプ回路が集積形成されてい
る。

【００６９】以上、本発明者によってなされた発明を実
施態様にもとづき具体的に説明したが、本発明は上記実
施態様に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。

【００７０】以上の説明では主として、本発明者によっ
てなされた発明をその背景となった利用分野であるオー
ディオ・パワーアンプに適用した場合について説明した
が、それに限定されるものではなく、たとえばオーディ
オ用途以外のパワー駆動回路にも適用できる。

【００７１】

【発明の効果】本願において開示される発明のうち、代
表的なものの概要を簡単に説明すれば、下記のとおりで
ある。

【００７２】すなわち、低電源電圧下でも、高出力化と
高安定化を両立して達成させることができるとともに、
外付け部品の大幅な低減が可能となる、という効果が得
られる。

【図面の簡単な説明】

【図１】本発明の技術が適用された電力増幅器の実施態
様を示す回路図

【図２】本発明の電力増幅器の応用例を示す回路図

【符号の説明】

ＩＣ 半導体集積回路装置 Ｐ１，Ｐ２ 信号入力端子 Ｐ３ 電源電圧Ｖｃｃの供給端子（第１動作電位点） Ｐ４ 信号出力端子 Ｐ５ 接地端子（第２動作電位点） Ｑ１ ＮＰＮ型バイポーラトランジスタ Ｑ２ ＮＰＮ型バイポーラトランジスタ Ｑ５ ＮＰＮ型バイポーラトランジスタ Ｑ６Ｂ ＮＰＮ型バイポーラトランジスタ Ｑ７〜Ｑ１１ ＮＰＮ型バイポーラトランジスタ Ｑ３ ＰＮＰ型バイポーラトランジスタ Ｑ４ ＰＮＰ型バイポーラトランジスタ Ｑ６Ｃ ＰＮＰ型バイポーラトランジスタ Ｒ１〜Ｒ４ 抵抗 Ｒｂ４ 抵抗 Ｒ６Ａ 抵抗 Ｒｅ９，Ｒｅ１０ 抵抗 Ｒｆ１，Ｒｆ２ 抵抗 ＣＳ１〜ＣＳ３ 負荷手段を形成する定電流回路 Ｑ６Ａ ダイオード Ｃ１，Ｃ２，Ｃ３ コンデンサ（窒化珪素誘電膜） Ｃ３ コンデンサ（ＰＮ接合容量） ＰＵＳＨ ＣＫＴ プッシュ回路 ＰＵＬＬ ＣＫＴ プル回路 ＢＣ１ 第１のバイアス回路 ＢＣ２ 第２のバイアス回路 ＤＦＡ 差動増幅器 ＤＲＡ 駆動段増幅器 ＶＦＣ ボルテージ・フォロワ回路

フロントページの続き (72)発明者 竹下 律司 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 細田 正一 埼玉県入間郡毛呂山町大字旭台15番地 日 立東部セミコンダクタ株式会社内

Claims (8)

【特許請求の範囲】
1. 【請求項１】 第１動作電位点と出力端子との間にコレ
   クタ・エミッタ経路が接続されたＮＰＮ型の第１のトラ
   ンジスタと、 上記出力端子と第２動作電位点との間にコレクタ・エミ
   ッタ経路が接続されたＮＰＮ型の第２のトランジスタ
   と、 上記第１のトランジスタのベースにコレクタが接続され
   たＰＮＰ型の第３のトランジスタと、 上記第２のトランジスタのベースにコレクタが接続され
   たＰＮＰ型の第４のトランジスタと、 上記第４のトランジスタのエミッタにエミッタが接続さ
   れたＮＰＮ型の第５のトランジスタと、 上記第５のトランジスタのベースと上記出力端子との間
   に接続されたバイアス・ダイオードを含む第１のバイア
   ス回路とが半導体集積回路をなす一つの半導体基板上に
   形成されてなり、 上記第１のトランジスタのベースは上記第３のトランジ
   スタのコレクタ信号により駆動され、上記第２のトラン
   ジスタのベースは上記第４のトランジスタのコレクタ信
   号により駆動されることによって、上記第１のトランジ
   スタと上記第２のトランジスタとがプッシュプル動作す
   る電力増幅器であって、 上記第３のトランジスタのベース・コレクタ間には第１
   の容量が接続され、 上記第２のトランジスタのベース・コレクタ間には第２
   の容量が接続され、 上記第１のバイアス回路の上記バイアス・ダイオードの
   両端間には第３の容量が接続され、 上記第１の容量と上記第２の容量は二酸化珪素よりも高
   い誘電率の誘電膜を含む容量によって上記半導体基板に
   それぞれ形成されてなり、 上記第３の容量は上記半導体基板内のＰＮ接合容量によ
   って形成されてなることを特徴とする電力増幅器。
2. 【請求項２】 上記第１のバイアス回路の上記バイアス
   ・ダイオードは上記第１のバイアス回路のＮＰＮ型の第
   ６のトランジスタのベース・コレクタ間に接続され、該
   第６のトランジスタのコレクタ・エミッタ経路は上記第
   ５のトランジスタのベースと上記出力端子との間に接続
   されてなることを特徴とする請求項１に記載の電力増幅
   器。
3. 【請求項３】 上記第３のトランジスタのベースと上記
   第４のトランジスタのベースは上記半導体基板に形成さ
   れた駆動段増幅器の出力信号によってそれぞれ駆動さ
   れ、 上記駆動段増幅器は、ＮＰＮ型の第７のトランジスタ
   と、該第７のトランジスタのエミッタにベースがダーリ
   ントン接続されたエミッタ接地のＮＰＮ型の第８のトラ
   ンジスタと、上記第７のトランジスタのベースと上記第
   ８のトランジスタのコレクタとの間に接続された第４の
   容量とを含んでなることを特徴とする請求項１または２
   に記載の電力増幅器。
4. 【請求項４】 上記半導体基板には、差動接続されたＮ
   ＰＮ型の第９と第１０のトランジスタと、該第９のトラ
   ンジスタのコレクタと上記第１動作電位点との間に接続
   された負荷抵抗とを含むボルテージ・フォロワ回路がさ
   らに形成されてなり、 上記駆動段増幅器の出力信号は上記ボルテージ・フォロ
   ワ回路の上記第９のトランジスタのベースに伝達され、
   上記第１０のトランジスタのコレクタ負荷として上記第
   ３のトランジスタが動作し、上記第１０のトランジスタ
   のコレクタとベースとが短絡されることにより上記第９
   と第１０のトランジスタとはボルテージ・フォロワとし
   て動作することを特徴とする請求項１から３のいずれか
   に記載の電力増幅器。
5. 【請求項５】 上記駆動段増幅器は上記第８のトランジ
   スタのコレクタに接続された第２のバイアス回路と負荷
   手段とをさらに含んでなり、 上記第８のトランジスタのコレクタに現れる上記駆動段
   増幅器の出力信号は、上記第２のバイアス回路を介して
   上記ボルテージ・フォロワ回路の第９のトランジスタの
   ベースに伝達されることを特徴とする請求項４に記載の
   電力増幅器。
6. 【請求項６】 上記第２のバイアス回路は、エミッタが
   上記第８のトランジスタのコレクタに接続されコレクタ
   が上記ボルテージ・フォロワ回路の上記第９のトランジ
   スタのベースに接続されたＮＰＮ型の第１１のトランジ
   スタと、該第１１のトランジスタのベースと上記負荷手
   段との間に接続された第１の抵抗と、上記第１１のトラ
   ンジスタのベースとエミッタとの間に接続された第２の
   抵抗と、上記第１１のトランジスタのコレクタと上記負
   荷手段との間に接続された第３の抵抗とを含むことを特
   徴とする請求項４または５に記載の電力増幅器。
7. 【請求項７】 上記第８のトランジスタのコレクタに現
   れる上記駆動段増幅器の出力信号は、抵抗を介して上記
   第４のトランジスタのベースに伝達されることを特徴と
   する請求項４から６までのいずれかに記載の電力増幅
   器。
8. 【請求項８】 上記第１の容量と上記第２の容量の高誘
   電率の誘電膜は、窒化珪素であることを特徴とする請求
   項１から７までのいずれかに記載の電力増幅器。