JPH1032444A - amplifier - Google Patents

amplifier

Info

Publication number
JPH1032444A
JPH1032444A JP20657996A JP20657996A JPH1032444A JP H1032444 A JPH1032444 A JP H1032444A JP 20657996 A JP20657996 A JP 20657996A JP 20657996 A JP20657996 A JP 20657996A JP H1032444 A JPH1032444 A JP H1032444A
Authority
JP
Japan
Prior art keywords
output
circuit
voltage
amplifier
amplitude
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20657996A
Other languages
Japanese (ja)
Inventor
Masaaki Inoue
征明 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Onkyo Corp
Original Assignee
Onkyo Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Onkyo Corp filed Critical Onkyo Corp
Priority to JP20657996A priority Critical patent/JPH1032444A/en
Publication of JPH1032444A publication Critical patent/JPH1032444A/en
Pending legal-status Critical Current

Links

Landscapes

  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

(57)【要約】 【課題】 連続的な大出力に対して発熱を低く押さえる
と共に、瞬間的な過大振幅に対してはソフトな振幅制限
特性により最大出力を確保することによって、小型にも
かかはらず歪み感のない、高いダイナミック出力を得る
事ができる増幅器を提供する。 【解決手段】 主増幅器1と、当該主増幅器1の入力部
に設けられた入力振幅制限回路2と、当該入力振幅制限
回路2に制限レベル設定電圧を印加するための演算増幅
器Q3,Q3′からなる正負1組の比較回路3,3′と、
前記主増幅器1の出力を基に時間遅れを持つ比較用制御
電圧を得て前記比較回路3に印加する出力レベル検出回
路4と、前記主増幅器1の出力を基に時間遅れを持たな
い比較用制御電圧を得て前記比較回路3,3′に印加す
る正負1組の出力レベル検出回路5,5´とからなる。
(57) [Summary] [PROBLEMS] To reduce heat generation for continuous large output, and to secure maximum output by soft amplitude limiting characteristics against instantaneous excessive amplitude, to reduce the size. Provided is an amplifier capable of obtaining a high dynamic output without a sense of distortion. SOLUTION: A main amplifier 1, an input amplitude limiting circuit 2 provided at an input portion of the main amplifier 1, and operational amplifiers Q3 and Q3 'for applying a limit level setting voltage to the input amplitude limiting circuit 2 are provided. A pair of comparison circuits 3, 3 '
An output level detection circuit 4 for obtaining a comparison control voltage having a time delay based on the output of the main amplifier 1 and applying the control voltage to the comparison circuit 3, and a comparison control circuit having no time delay based on the output of the main amplifier 1. It comprises a pair of output level detection circuits 5, 5 'for obtaining a control voltage and applying the control voltage to the comparison circuits 3, 3'.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、主としてオーデ
ィオ用、拡声装置、電子楽器等、一般にダイナミックレ
ンジの大きい信号を取り扱う増幅器に関し、特に電源電
圧等の制約に起因する信号のクリッピング歪みを除去す
るための、振幅制限作用を有する音声電力増幅器に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an amplifier for handling a signal having a large dynamic range, such as an audio system, a loudspeaker, an electronic musical instrument, and the like. And a voice power amplifier having an amplitude limiting function.

【0002】[0002]

【従来の技術】一般に、周知のごとく、信号の大振幅時
に増幅器がクリップすればスピーカから異音が発生す
る。これは信号がクリップすることにより波形が歪み、
ハイレベルの高次調波成分が歪みとして再生音中に混在
するようになるからである。このような現象を防止する
ために、従来は増幅器の入力部にリミッタ回路を挿入し
て大振幅時に入力信号の振幅を抑制し、クリップしない
ようにしている。この様な従来の振幅制限作用を有する
音声用の増幅器は、時間遅れを持った振幅制限回路を使
用し、従って瞬間的な大出力に対しては動作せず、連続
した大出力に対して振幅制限動作を行うことによって、
ダイナミック出力は増幅器の電源電圧によって決まる最
大出力を確保しつつ、連続出力を振幅制限回路によって
低く押え、連続した大出力による発熱を低く押えてい
る。その結果、小型にもかかわらず高いダイナミック出
力を有する音声用の増幅器が実用化されている。
2. Description of the Related Art Generally, as is well known, an abnormal sound is generated from a speaker if an amplifier clips at a large amplitude of a signal. This is because the waveform is distorted by the signal clipping,
This is because high-level high-order harmonic components are mixed in the reproduced sound as distortion. Conventionally, in order to prevent such a phenomenon, a limiter circuit is inserted in the input section of the amplifier to suppress the amplitude of the input signal when the amplitude is large so as not to clip. Such a conventional amplifier for audio having an amplitude limiting function uses an amplitude limiting circuit with a time delay, and therefore does not operate for an instantaneous large output, but for a continuous large output. By performing the restriction operation,
The dynamic output keeps the maximum output determined by the power supply voltage of the amplifier, keeps the continuous output low by the amplitude limiting circuit, and keeps the heat generated by the continuous large output low. As a result, audio amplifiers having high dynamic output despite their small size have been put to practical use.

【0003】[0003]

【発明が解決しようとする課題】上述した従来の過大振
幅制限動作を行う増幅器は、振幅制限作用を、実施例と
兼用して参考使用する、振幅制限レベルの時間特性を示
す図3に於いて、振幅制限回路が動作を始めるまでの遅
延時間T1以上に持続する連続した大出力の信号に対し
ては、同図に2点鎖線で表される従来例の振幅制限特性
に従って、最終的には低い振幅制限レベルLe迄制限さ
れて、振幅歪みと共に増幅器の熱暴走を防ぐ効果はある
が、遅延時間T1以内に含まれる瞬間的な過大入力に対
しては何等振幅制限が加わらないため、同じく2点鎖線
で連続して示す、電源電圧で決まるクリップレベルLc
で電圧クリップを起こす。このクリップは、一般的には
あたかも方形波で変調されたようにハードなクリッピン
グ特性となり、前述したごとく波形が歪むために非常に
耳障りな歪み感を伴うと共に、更に電源のリップルによ
って変調を受ける電源モジュレーションが発生し、前記
クリッピング歪みに加重されて、再生音質を大きく損な
うという解決しなければならない課題を有していた。
FIG. 3 shows a time characteristic of an amplitude limiting level in which the conventional amplifier performing the excessive amplitude limiting operation described above uses the amplitude limiting action as a reference for the same purpose as the embodiment. In the case of a continuous high-output signal that lasts longer than the delay time T1 until the amplitude limiting circuit starts operating, finally, according to the amplitude limiting characteristic of the conventional example represented by a two-dot chain line in FIG. Although the amplitude is limited to the low amplitude limit level Le, which has the effect of preventing the thermal runaway of the amplifier together with the amplitude distortion, the amplitude limitation is not applied to any instantaneous excessive input included within the delay time T1, so A clip level Lc continuously determined by a dotted line and determined by the power supply voltage.
Causes a voltage clip. This clip generally has a hard clipping characteristic as if it were modulated by a square wave, and as described above, it has a very unpleasant distortion feeling because the waveform is distorted, and furthermore, the power supply modulation which is modulated by the ripple of the power supply Is generated, which is weighted by the clipping distortion, and has a problem to be solved in that the reproduced sound quality is greatly impaired.

【0004】そこで、本発明は、上記した従来の問題点
を解消するために、主増幅器に信号クリップが発生した
場合、その出力信号レベルを検出し、連続的な過大振幅
に対しては時間遅れを有する振幅制限動作を行うと共
に、瞬間的な過大振幅に対しては時間遅れを持たず且つ
電源電圧によるクリップレベルLcに近い振幅制限レベル
Lmでハードでない振幅制限動作を併用する事で、小型に
もかかはらず高いダイナミック出力を確保しながら耳障
りな歪み感を除去し、併せて連続的な大出力に対して発
熱を低く押さえる事ができる増幅器を提供する事を目的
とする。
In order to solve the above-mentioned conventional problems, the present invention detects the output signal level when a signal clip occurs in the main amplifier and detects a time delay with respect to a continuous excessive amplitude. And an amplitude limiting level that is close to the clipping level Lc due to the power supply voltage without a time delay for an instantaneous excessive amplitude.
By using the amplitude limiting operation that is not hard at Lm, the unpleasant feeling of distortion is removed while securing a high dynamic output despite being small, and at the same time, the heat generation is suppressed to a large continuous output. It is an object of the present invention to provide an amplifier capable of performing the following.

【0005】[0005]

【課題を解決するための手段】該目的を達成するための
本発明にいう増幅器を、実施例の説明に於いて使用する
符号を用いて説明すると、本第1発明は、大振幅入力信
号に対し時間遅れを持って動作する振幅制限機能と、同
じく大振幅入力信号に対し時間遅れを持たずに動作する
振幅制限機能とを具備した増幅器であって、主増幅器1
と、当該主増幅器1の入力部にあって入力信号の振幅を
制限する入力振幅制限回路2と、当該入力振幅制限回路
2に制限レベル設定電圧を印加するための演算増幅器Q
3,Q3′からなる正負1組の比較回路3,3′と、前記
主増幅器1の出力を基に時間遅れを持つ比較用制御電圧
を得て前記比較回路3に印加する出力レベル検出回路4
と、前記主増幅器1の出力を基に時間遅れを持たない比
較用制御電圧を得て前記比較回路3,3′に印加する正
負1組の出力レベル検出回路5,5′とからなることを
特徴とする構成となっている。
The amplifier according to the present invention for achieving the above object will be described with reference to the symbols used in the description of the embodiments. An amplifier having an amplitude limiting function that operates with a time delay and an amplitude limiting function that also operates without a time delay with respect to a large amplitude input signal.
An input amplitude limiting circuit 2 at an input of the main amplifier 1 for limiting the amplitude of an input signal; and an operational amplifier Q for applying a limit level setting voltage to the input amplitude limiting circuit 2
A set of positive and negative comparators 3 and 3 'comprising Q3' and an output level detecting circuit 4 for obtaining a comparison control voltage having a time delay based on the output of the main amplifier 1 and applying the control voltage to the comparator 3;
And a set of positive and negative output level detection circuits 5, 5 'for obtaining a comparison control voltage having no time delay based on the output of the main amplifier 1 and applying the control voltage to the comparison circuits 3, 3'. It has a characteristic configuration.

【0006】[0006]

【発明の実施の形態】このような構成とした増幅器を実
施するに当たって、一例として回路の基本構成を示す図
1を基に説明すると、主増幅器1の入力部に設けられ
た、入力振幅制限回路2は、ダイオードD1,D2が信号
の極性に対応して相互に逆方向に接続されている。当該
ダイオードD1,D2は、振幅制限レベルに相当する電圧
で逆バイアスされ、主増幅器1の入力信号の電圧がダイ
オードD1,D2に印加された逆バイアス電圧より低い
と、入力信号は振幅制限を受けることなく主増幅器1に
入力される。当該ダイオードD1,D2に印加される逆バ
イアス電圧は、前記主増幅器1の出力電圧から出力レベ
ル検出回路4,5,5′により得られた各比較用制御電
圧Va,Vb,Vb′と、電源電圧を分圧して得た基準電
圧とを、トランジスタQ1,Q2並びに比較回路3,3′
に含まれる演算増幅器Q3,Q3′によって比較増幅する
ことにより得られる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS In implementing an amplifier having such a configuration, an example will be described with reference to FIG. 1 showing a basic configuration of a circuit. An input amplitude limiting circuit provided at an input section of a main amplifier 1 will be described. 2, diodes D1 and D2 are connected in opposite directions to each other in accordance with the polarity of the signal. The diodes D1 and D2 are reverse-biased at a voltage corresponding to the amplitude limiting level. When the voltage of the input signal of the main amplifier 1 is lower than the reverse bias voltage applied to the diodes D1 and D2, the input signal is amplitude-limited. Without being input to the main amplifier 1. The reverse bias voltages applied to the diodes D1 and D2 are the comparison control voltages Va, Vb and Vb 'obtained from the output voltage of the main amplifier 1 by the output level detection circuits 4, 5, 5', and the power supply. The reference voltage obtained by dividing the voltage is compared with the transistors Q1, Q2 and the comparison circuits 3, 3 '.
Are obtained by comparison and amplification by the operational amplifiers Q3 and Q3 'included in.

【0007】前記ダイオードD1,D2には、夫々の逆バ
イアス電圧を供給するために、正極側のダイオードD1
には演算増幅器Q3を中心とする比較回路3が、又、負極
側のダイオードD2には演算増幅器Q3′を中心とする比
較回路3′が接続されている。通常この様な演算増幅器
は2回路が1組となっているものが多いので、1回路づ
つ使用する意味で、演算増幅器Q3は演算増幅器Q3(1/
2) 、演算増幅器Q3′は演算増幅器Q3(2/2) と表現し
てもよい。正極側の比較回路3では、演算増幅器Q3の
逆極性入力に前記比較用制御電圧Va,Vbが印加され、
正極性入力には比較の基準として電源電圧+BVが抵抗
R10,R11で分割されて印加される。演算増幅器Q3の
出力端子は抵抗R2を介して前記入力振幅制限回路2の
正極側のダイオードD1に接続されると共に、抵抗R13
を介して負極側の比較回路3′の演算増幅器Q3′の逆
極性入力端子に接続される。
In order to supply the respective reverse bias voltages to the diodes D1 and D2, the diodes D1 and D2 on the positive side are supplied.
Is connected to a comparison circuit 3 centered on an operational amplifier Q3, and a diode D2 on the negative side is connected to a comparison circuit 3 'centered on an operational amplifier Q3'. Usually, such operational amplifiers are often composed of two circuits, and therefore, the operational amplifier Q3 is used as an operational amplifier Q3 (1 /
2), the operational amplifier Q3 'may be expressed as an operational amplifier Q3 (2/2). In the comparison circuit 3 on the positive side, the comparison control voltages Va and Vb are applied to the opposite polarity inputs of the operational amplifier Q3,
The power supply voltage + BV is divided and applied to the positive input by resistors R10 and R11 as a reference for comparison. The output terminal of the operational amplifier Q3 is connected via a resistor R2 to a diode D1 on the positive side of the input amplitude limiting circuit 2 and a resistor R13
Is connected to the opposite polarity input terminal of the operational amplifier Q3 'of the comparison circuit 3' on the negative side.

【0008】負極側の比較回路3′の演算増幅器Q3′
の逆極性入力には、前記正極側の演算増幅器Q3からの
出力が比較電圧として印加されると共に、前記出力レベ
ル検出回路5′により得られた各比較用制御電圧Vb′
が同時に印加される。又、正極性入力端子は接地され、
極性反転した出力のみが得られる構造となっている。演
算増幅器Q3の出力端子は抵抗R3を介して前記入力振幅
制回路2の負極側のダイオードD2に接続される。
The operational amplifier Q3 'of the comparison circuit 3' on the negative side
The output from the operational amplifier Q3 on the positive electrode side is applied as a comparison voltage to the reverse polarity input of each of the above, and each comparison control voltage Vb 'obtained by the output level detection circuit 5'.
Are applied simultaneously. Also, the positive input terminal is grounded,
The structure is such that only an output whose polarity is inverted is obtained. The output terminal of the operational amplifier Q3 is connected to a negative diode D2 of the input amplitude control circuit 2 via a resistor R3.

【0009】前記した出力レベル検出回路4,5,5′
のうち、出力レベル検出回路4は時間遅れを持って動作
する振幅制限回路を作動させる比較用制御電圧Vaを得
る回路で、主増幅器1の出力部に接続されて出力電圧を
整流するダイオードD4と分圧抵抗R7と分圧抵抗R8及
びコンデンサC1とからなり、当該コンデンサC1の端子
部は抵抗R9を介して比較回路を形成する演算増幅器Q3
の逆極性入力端子に接続される。主増幅器1の出力電圧
が整流されて抵抗R7を通じてコンデンサC1を充電する
とき、抵抗R7と抵抗R8の合成インピーダンスとコンデ
ンサC1とで時定数を持った回路を形成しているので、
コンデンサC1の電圧、即ち比較用制御電圧Vaは前記時
定数に相当する時間遅れを持って立ち上がる電圧とな
る。
The aforementioned output level detection circuits 4, 5, 5 '
The output level detecting circuit 4 is a circuit for obtaining a comparison control voltage Va for operating an amplitude limiting circuit that operates with a time delay. The output level detecting circuit 4 includes a diode D4 connected to the output of the main amplifier 1 for rectifying the output voltage. It comprises a voltage dividing resistor R7, a voltage dividing resistor R8 and a capacitor C1, and the terminal of the capacitor C1 is connected via a resistor R9 to an operational amplifier Q3 forming a comparison circuit.
Is connected to the reverse polarity input terminal. When the output voltage of the main amplifier 1 is rectified to charge the capacitor C1 through the resistor R7, a circuit having a time constant is formed by the combined impedance of the resistor R7 and the resistor R8 and the capacitor C1.
The voltage of the capacitor C1, that is, the comparison control voltage Va rises with a time delay corresponding to the time constant.

【0010】出力レベル検出回路5は、時間遅れを持た
ない振幅制限回路を作動させる比較用制御電圧Vbを得
る正極側の回路で、主増幅器1の出力部に接続された、
設定レベルを可変出来る分圧抵抗R4,分圧抵抗VR1
と、分圧出力部に正極性電圧を得る方向に接続されたダ
イオードD3と、当該ダイオードD3の整流電圧と電源電
圧+BVとを比較するトランジスタQ1とからなり、当
該トランジスタQ1のコレクタは抵抗R6を介して前記演
算増幅器Q3の逆極性入力端子に接続される。前記分圧
出力部の電圧が、電源電圧+BVとダイオードD3の順方向
電圧とトランジスタQ1の VBEとの和よりも高くなる
とトランジスタQ1は導通し、比較用制御電圧Vbとして
前記比較用制御電圧Vaと合算されて演算増幅器Q3の逆
極性入力端子に印加される。
The output level detecting circuit 5 is a positive-side circuit for obtaining a comparison control voltage Vb for operating an amplitude limiting circuit having no time delay, and is connected to the output of the main amplifier 1.
A voltage dividing resistor R4 and a voltage dividing resistor VR1 capable of changing a set level.
, A diode D3 connected to the voltage dividing output section in a direction to obtain a positive voltage, and a transistor Q1 for comparing the rectified voltage of the diode D3 with the power supply voltage + BV. The collector of the transistor Q1 is connected to the resistor R6. Connected to the opposite polarity input terminal of the operational amplifier Q3. When the voltage of the divided output section becomes higher than the sum of the power supply voltage + BV, the forward voltage of the diode D3, and the VBE of the transistor Q1, the transistor Q1 is turned on, and the comparison control voltage Va is used as the comparison control voltage Vb. And applied to the opposite polarity input terminal of the operational amplifier Q3.

【0011】出力レベル検出回路5′は、時間遅れを持
たない振幅制限回路を作動させる比較用制御電圧Vbを得
る負極側の回路で、主増幅器1の出力部に接続された、
設定レベルを可変出来る分圧抵抗R14,分圧抵抗VR2
と、分圧出力部に正極性電圧を得る方向に接続されたダ
イオードD5と、当該ダイオードD5の整流電圧と電源電
圧−BVとを比較するトランジスタQ2とからなり、当
該トランジスタQ2のコレクタは抵抗R16を介して前記
演算増幅器Q3′の逆極性入力端子に接続される。前記
分圧出力部の電圧が、電源電圧−BVとダイオードD5
の順方向電圧とトランジスタQ2のVBEとの和よりも
高くなるとトランジスタQ2は導通し、比較用制御電圧
Vb′として前記演算増幅器Q3の出力と合算されて演算
増幅器Q3′の逆極性入力端子に印加される。
The output level detecting circuit 5 'is a negative side circuit for obtaining a comparison control voltage Vb for operating an amplitude limiting circuit having no time delay, and is connected to the output of the main amplifier 1.
A voltage dividing resistor R14 and a voltage dividing resistor VR2 that can change the set level
A diode D5 connected to the voltage dividing output section in a direction to obtain a positive polarity voltage, and a transistor Q2 for comparing the rectified voltage of the diode D5 with the power supply voltage -BV. The collector of the transistor Q2 has a resistor R16. Is connected to the opposite polarity input terminal of the operational amplifier Q3 '. When the voltage of the divided output section is equal to the power supply voltage -BV and the diode D5
Becomes higher than the sum of the forward voltage of the transistor Q2 and VBE of the transistor Q2, the transistor Q2 conducts, and is added to the output of the operational amplifier Q3 as a control voltage Vb 'for comparison and applied to the reverse polarity input terminal of the operational amplifier Q3'. Is done.

【0012】上記、本発明の実施形態について、先ず時
定数を有する出力レベル検出回路4についてその作用を
説明すると、主増幅器1の出力がダイオードD4で整流
され、抵抗R7,R8の分割回路を経てコンデンサC1に
充電される。この電圧が、電源電圧+BVを抵抗R10,
R11で分圧した電圧で比較され、演算増幅器Q3で増幅
され、抵抗R2を通じてダイオードD1に印加される。一
方、演算増幅器Q3の出力が抵抗R13を通じて演算増幅
器Q3′の逆極性入力端子に加えられ、極性反転した出
力が抵抗R3を通じてダイオードD2に印加される。主増
幅器1の入力が十分小さい、言い換えれば出力がクリッ
プしない範囲の間は、演算増幅器Q3の出力はプラス
に、又、演算増幅器Q3′の出力はマイナスとなる。そ
の結果、ダイオードD1、D2は逆バイアスされ、入力電
圧は振幅制限を受ける事なく、主増幅器1の入力に加わ
る。
The operation of the output level detecting circuit 4 having a time constant according to the embodiment of the present invention will be described. First, the output of the main amplifier 1 is rectified by the diode D4 and passed through the dividing circuit of the resistors R7 and R8. The capacitor C1 is charged. This voltage is used to connect the power supply voltage + BV to the resistor R10,
The voltage is compared by the voltage divided by R11, amplified by the operational amplifier Q3, and applied to the diode D1 through the resistor R2. On the other hand, the output of the operational amplifier Q3 is applied to the opposite polarity input terminal of the operational amplifier Q3 'through the resistor R13, and the output whose polarity is inverted is applied to the diode D2 through the resistor R3. While the input of the main amplifier 1 is sufficiently small, in other words, while the output is not clipped, the output of the operational amplifier Q3 is positive and the output of the operational amplifier Q3 'is negative. As a result, the diodes D1 and D2 are reverse-biased, and the input voltage is applied to the input of the main amplifier 1 without being subjected to the amplitude limitation.

【0013】連続した大振幅の信号が入力されると、コ
ンデンサC1の電圧が上昇し、演算増幅器Q3の出力が低
下、演算増幅器Q3′の出力が上昇する。ダイオードD
1、D2の逆バイアス電圧は低くなり、主増幅器1の入力
のピークでダイオードD1、D2が導通し、振幅制限され
る。瞬間的な大入力に対しては、抵抗R7,R8の合成イ
ンピーダンスとコンデンサC1とで決まる時定数による
遅れのためこの回路は動作せず、従って、時間遅れを持
った振幅制限回路として作用する。図3に本発明の出力
レベル検出回路4が動作しはじめる、時刻T1以降の振
幅制限特性を実線のグラフで表示する。この部分の振幅
制限特性は、その振幅制限レベルLeと共に従来例と類
似しているので、両者のグラフは近接している。
When a continuous large-amplitude signal is input, the voltage of the capacitor C1 increases, the output of the operational amplifier Q3 decreases, and the output of the operational amplifier Q3 'increases. Diode D
1, the reverse bias voltage of D2 becomes low, the diodes D1 and D2 conduct at the peak of the input of the main amplifier 1, and the amplitude is limited. For a large instantaneous input, this circuit does not operate because of a delay due to a time constant determined by the combined impedance of the resistors R7 and R8 and the capacitor C1, and therefore acts as an amplitude limiting circuit with a time delay. FIG. 3 shows the amplitude limiting characteristics after time T1 at which the output level detection circuit 4 of the present invention starts operating in a solid line graph. Since the amplitude limiting characteristic of this portion is similar to that of the conventional example together with the amplitude limiting level Le, the two graphs are close to each other.

【0014】瞬間的な大入力に対しては、プラス側では
出力レベル検出回路5が主として作動し、主増幅器1の
出力を抵抗R7と半固定抵抗VR1とで分圧した電圧と、
電源電圧+BVとがトランジスタQ1により比較され、
前記分圧された電圧が、電源電圧+BVとダイオードD
3の順方向電圧とトランジスタQ1の VBEとの和より
も高くなるとトランジスタQ1は導通する。その結果、
トランジスタQ1のコレクタ電流が抵抗R6を通じて、比
較用制御電圧Vbとして前記比較用制御電圧Vaと合算さ
れて演算増幅器Q3の逆極性入力端子に印加され、演算
増幅器Q3の出力電圧が低下し、ダイオードD1が導通
し、時間遅れなしで振幅制限回路が動作する。このダイ
オードD1が導通する時の逆バイアス電圧即ち演算増幅
器Q3の出力電圧は、主増幅器1の出力が、電源電圧に
よってクリップされる直前の振幅制限レベルLmとなる
ように、半固定抵抗VR1を加減して設定される。前述
した図3に、出力レベル検出回路5による振幅制限特性
を点線で表示する。又、振幅制限される状態が、電源電
圧の限界によるハードクリップと類似した状態となる事
を防ぐため、出力レベル検出回路5を、図3に1点鎖線
で示すようなソフトな振幅制限特性となるような回路と
してもよい。
For an instantaneous large input, the output level detection circuit 5 mainly operates on the plus side, and a voltage obtained by dividing the output of the main amplifier 1 by a resistor R7 and a semi-fixed resistor VR1;
The power supply voltage + BV is compared by the transistor Q1,
The divided voltage is the power supply voltage + BV and the diode D
When the voltage becomes higher than the sum of the forward voltage of 3 and VBE of transistor Q1, transistor Q1 conducts. as a result,
The collector current of the transistor Q1 is added to the comparison control voltage Va as a comparison control voltage Vb through a resistor R6 and applied to the opposite polarity input terminal of the operational amplifier Q3, so that the output voltage of the operational amplifier Q3 decreases and the diode D1 Is conducted, and the amplitude limiting circuit operates without a time delay. The reverse bias voltage when the diode D1 conducts, that is, the output voltage of the operational amplifier Q3, is adjusted by adjusting the semi-fixed resistor VR1 so that the output of the main amplifier 1 becomes the amplitude limit level Lm immediately before being clipped by the power supply voltage. Is set. In FIG. 3 described above, the amplitude limiting characteristic by the output level detection circuit 5 is indicated by a dotted line. Further, in order to prevent the state in which the amplitude is limited from becoming similar to a hard clip due to the limit of the power supply voltage, the output level detection circuit 5 is provided with a soft amplitude limiting characteristic as shown by a dashed line in FIG. Such a circuit may be used.

【0015】マイナス側では出力レベル検出回路5′が
主として作動し、主増幅器1の出力を抵抗R14と半固定
抵抗VR2とで分圧した電圧と、電源電圧−BVとがト
ランジスタQ2により比較され、前記分圧された電圧
が、電源電圧−BVとダイオードD5の順方向電圧とト
ランジスタQ2の VBEとの和よりも高くなるとトラン
ジスタQ2は導通する。その結果、トランジスタQ2のコ
レクタ電流が抵抗R16を通じて、比較用制御電圧VB′
として前記演算増幅器Q3による比較用制御電圧Vaの
反転出力と合算されて演算増幅器Q3′の逆極性入力端
子に印加され、演算増幅器Q3′の出力電圧が低下し、
ダイオードD2が導通し、時間遅れなしで振幅制限回路
が動作する。この場合でも、ダイオードD2が導通する
時の逆バイアス電圧即ち演算増幅器Q3′の出力電圧
は、主増幅器1の出力が、電源電圧によってクリップさ
れる直前の振幅制限レベルLMとなるように、半固定抵
抗VR2を加減して設定される。振幅制限特性は前記図
3に示した出力レベル検出回路5によるものと同等であ
る。
On the negative side, the output level detection circuit 5 'operates mainly, and the voltage obtained by dividing the output of the main amplifier 1 by the resistor R14 and the semi-fixed resistor VR2 is compared with the power supply voltage -BV by the transistor Q2. When the divided voltage becomes higher than the sum of the power supply voltage -BV, the forward voltage of the diode D5, and the VBE of the transistor Q2, the transistor Q2 conducts. As a result, the collector current of the transistor Q2 passes through the resistor R16 and the control voltage VB 'for comparison.
Is added to the inverted output of the control voltage Va for comparison by the operational amplifier Q3 and applied to the opposite polarity input terminal of the operational amplifier Q3 ', so that the output voltage of the operational amplifier Q3' is reduced.
The diode D2 conducts, and the amplitude limiting circuit operates without a time delay. Even in this case, the reverse bias voltage when the diode D2 conducts, that is, the output voltage of the operational amplifier Q3 'is semi-fixed so that the output of the main amplifier 1 becomes the amplitude limit level LM immediately before being clipped by the power supply voltage. It is set by adjusting the resistance VR2. The amplitude limiting characteristic is the same as that of the output level detection circuit 5 shown in FIG.

【0016】上記の動作説明で明らかなごとく、連続し
た大振幅の信号に対しては、出力レベル検出回路4と演
算増幅器Q3とが時間遅れを持った振幅制限回路として
作用し、出力信号のレベルを低く押さえ、クリッピング
歪みの発生を防止しながら連続した大出力による発熱を
低く押さえると共に、瞬間的な過大入力に対しては、動
作の最大レベルを電源によるクリップレベルLcの直前
の振幅制限レベルLmに設定することによって、瞬間的
なダイナミックパワーを大きく保ったままでハードクリ
ップによるクリッピング歪みと、更に耳障りな電源電圧
によるモジュレーション歪みの発生を阻止し、非情に聴
感の優れた増幅器とすることができる。
As apparent from the above description of the operation, the output level detecting circuit 4 and the operational amplifier Q3 act as a time-delayed amplitude limiting circuit for a continuous large-amplitude signal, and the level of the output signal is reduced. To minimize the generation of heat due to continuous large output while preventing the occurrence of clipping distortion, and for an instantaneous excessive input, set the maximum operation level to the amplitude limit level Lm immediately before the clip level Lc by the power supply. With this setting, clipping distortion due to hard clipping and modulation distortion due to an unpleasant power supply voltage can be prevented while keeping the instantaneous dynamic power large, and an amplifier with an incomparably excellent audibility can be obtained.

【0017】[0017]

【実施例】図1は最も基本的な回路構成を示す回路説明
図、図2は図1を基とする第1実施例の具体的な回路図
である。
FIG. 1 is an explanatory diagram showing the most basic circuit configuration, and FIG. 2 is a specific circuit diagram of the first embodiment based on FIG.

【0018】図2は、本第1実施例の回路構成であっ
て、実施形態の回路の動作説明に使用した、図1に示し
た基本回路例と同一であるが、実施例として回路定数が
特定されている。使用されている回路素子は全て通常一
般の機器に使用されている部品を使用している。電源電
圧は±12Vに設定され、主増幅器1の最大出力は50
W、連続出力は25Wである。入力振幅制限回路2のダイ
オードD1,D2の無信号又は小振幅時の逆バイアス電圧
は、約10Vに設定されている。
FIG. 2 shows a circuit configuration of the first embodiment, which is the same as the basic circuit example shown in FIG. 1 used for explaining the operation of the circuit of the embodiment. Have been identified. All used circuit elements use components that are usually used in general equipment. The power supply voltage is set to ± 12 V, and the maximum output of the main amplifier 1 is 50
W, continuous output is 25W. The reverse bias voltage of the diodes D1 and D2 of the input amplitude limiting circuit 2 at the time of no signal or small amplitude is set to about 10V.

【0019】出力レベル検出回路4の、抵抗R7,R8の
合成インピーダンスとコンデンサC1とで決まる積分回
路の時定数は、再生信号のダイナミックレンジを損なう
事のないように、必要とする瞬時的な大入力の持続時間
を考慮して、約2.5secに設定されている。
The time constant of the integration circuit, which is determined by the combined impedance of the resistors R7 and R8 and the capacitor C1 of the output level detection circuit 4, is required to be large enough so as not to impair the dynamic range of the reproduced signal. It is set to about 2.5 seconds in consideration of the duration of the input.

【0020】出力レベル検出回路5,5′の作用に基づ
く振幅制限作用の状態は、図3に点線で示されている
が、その最大出力となる振幅制限レベルLmは、振幅制
限動作がソフトクリップ動作となるよう、又、電源のリ
ップルによるモジュレーション歪みを防ぐために、電源
によるクリッピングレベルLcに対して、約−1dBと
なっている。
The state of the amplitude limiting operation based on the operation of the output level detecting circuits 5 and 5 'is shown by a dotted line in FIG. In order to operate, and to prevent modulation distortion due to the ripple of the power supply, the clipping level Lc by the power supply is about -1 dB.

【0021】以上本発明の代表的と思われる実施例、変
形例について説明したが、本発明は、出力レベル検出回
路や入力振幅制限回路等の構造に於いて、必ずしもこれ
らの実施例、変形例の構造のみに限定されるものではな
く、本発明にいう前記の構成要件を備え、本発明にいう
目的を達成し、以下にいう効果を有する範囲内において
適宜改変して実施することができるものである。
Although the embodiments and modifications which are considered to be representative of the present invention have been described above, the present invention is not limited to the structure of an output level detection circuit, an input amplitude limiting circuit and the like. The present invention is not limited to only the structure described above, but can be implemented with the above-mentioned constituent features of the present invention, achieving the object of the present invention, and appropriately modifying within the range having the following effects. It is.

【0022】[0022]

【発明の効果】本発明にいう増幅器は、連続した大振幅
入力信号に対し時間遅れを持って動作する振幅制限機能
を有しているので、瞬間的な大振幅に対しては増幅器の
最大出力を確保しながら、連続した大出力による発熱を
低く押え、小型でありながら高いダイナミック出力を有
する音声増幅器とすることができる。
The amplifier according to the present invention has an amplitude limiting function that operates with a time lag with respect to a continuous large amplitude input signal. , While suppressing the heat generation due to the continuous large output, it is possible to obtain a small-sized audio amplifier having a high dynamic output.

【0023】時間遅れを持たずに動作する振幅制限機能
をも具備しているので、瞬間的な過大入力に対しては、
動作レベルを増幅器のクリップレベルの直前に設定する
ことにより、瞬時的なダイナミックパワーは大きく保っ
たままで、過大入力時にも耳障りな、電源リップルに起
因する変調歪みやハードクリップ歪みを伴わない増幅器
を実現することができる。
Since it also has an amplitude limiting function that operates without a time delay, for an instantaneous excessive input,
By setting the operation level immediately before the amplifier's clip level, an amplifier that does not cause modulation distortion or hard clip distortion due to power supply ripple that is harsh even at excessive input while maintaining large instantaneous dynamic power is realized. can do.

【0024】以上で明らかなごとく、本発明の増幅器
は、高ダイナミックレンジによる迫力に富み、且つクリ
ップ感をなくした自然な楽音再生を得ることができると
いう、音声用の増幅器として極めて有用な効果が得られ
るに至ったのである。
As is clear from the above, the amplifier of the present invention has an extremely useful effect as an audio amplifier, which is capable of obtaining a natural tone reproduction with a powerful and high dynamic range and without clipping. It was obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の増幅器の基本構成を示す回路の説明図
である。
FIG. 1 is an explanatory diagram of a circuit showing a basic configuration of an amplifier according to the present invention.

【図2】本発明の第1実施例の回路図である。FIG. 2 is a circuit diagram of a first embodiment of the present invention.

【図3】本発明増幅器及び実施例並びに従来例の時間−
振幅制限特性図である。
FIG. 3 shows the time of the amplifier, the embodiment and the conventional example of the present invention.
It is an amplitude limitation characteristic figure.

【符号の説明】[Explanation of symbols]

1 主増幅器 2 入力振幅制限回路 3,3′ 比較回路 4 出力レベル検出回路 5,5′ 出力レベル検出回路 DESCRIPTION OF SYMBOLS 1 Main amplifier 2 Input amplitude limiting circuit 3, 3 'comparison circuit 4 Output level detection circuit 5, 5' Output level detection circuit

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 大振幅入力信号に対し時間遅れを持って
動作する振幅制限機能と、同じく大振幅入力信号に対し
時間遅れを持たずに動作する振幅制限機能とを具備した
増幅器であって、主増幅器(1)と、当該主増幅器(1)の入
力部にあって入力信号の振幅を制限する入力振幅制限回
路(2)と、当該入力振幅制限回路(2)に制限レベル設定電
圧を印加するための演算増幅器Q3,Q3′を含む正負1
組の比較回路(3),(3′)と、前記主増幅器(1)の出力を基
に時間遅れを持つ比較用制御電圧を得て前記比較回路
(3)に印加する出力レベル検出回路(4)と、前記主増幅器
(1)の出力を基に時間遅れを持たない比較用制御電圧を
得て前記比較回路(3),(3′)に印加する正負1組の出力
レベル検出回路(5),(5′)とからなることを特徴とする
増幅器。
An amplifier having an amplitude limiting function that operates with a time delay with respect to a large amplitude input signal and an amplitude limiting function that also operates without a time delay with respect to a large amplitude input signal, A main amplifier (1), an input amplitude limiting circuit (2) at the input section of the main amplifier (1) for limiting the amplitude of an input signal, and a limit level setting voltage applied to the input amplitude limiting circuit (2) 1 including the operational amplifiers Q3 and Q3 '
A set of comparison circuits (3), (3 ') and a comparison control voltage having a time delay based on the output of the main amplifier (1) are obtained.
(3) an output level detection circuit (4) applied to the main amplifier
A pair of positive and negative output level detection circuits (5) and (5 ') for obtaining a comparison control voltage having no time delay based on the output of (1) and applying the same to the comparison circuits (3) and (3') An amplifier comprising:
JP20657996A 1996-07-16 1996-07-16 amplifier Pending JPH1032444A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20657996A JPH1032444A (en) 1996-07-16 1996-07-16 amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20657996A JPH1032444A (en) 1996-07-16 1996-07-16 amplifier

Publications (1)

Publication Number Publication Date
JPH1032444A true JPH1032444A (en) 1998-02-03

Family

ID=16525748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20657996A Pending JPH1032444A (en) 1996-07-16 1996-07-16 amplifier

Country Status (1)

Country Link
JP (1) JPH1032444A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012134743A (en) * 2010-12-21 2012-07-12 Yamaha Corp Class d amplifier circuit
KR102072456B1 (en) 2019-04-05 2020-02-04 정문성 Composition manufacturing apparatus and composition manufacturing method using strain particles

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012134743A (en) * 2010-12-21 2012-07-12 Yamaha Corp Class d amplifier circuit
KR102072456B1 (en) 2019-04-05 2020-02-04 정문성 Composition manufacturing apparatus and composition manufacturing method using strain particles

Similar Documents

Publication Publication Date Title
JP3296311B2 (en) Sound equipment
JPS62202608A (en) Compressor
JPH0828636B2 (en) High precision device for soft clipping AC and DC signals
EP0921635B1 (en) Power amplifier device
JP5109956B2 (en) Amplifier protection circuit
US20040052101A1 (en) Device for amplitude adjustment and rectification made with MOS technology
KR100290994B1 (en) Level suppression circuit
JP2003509941A (en) High volume expander circuit
JP3811030B2 (en) Digital amplifier
JP3097740B2 (en) Audio signal recording compensator
JPH0584119B2 (en)
US7215191B2 (en) Device for amplitude adjustment and rectification made with MOS technology
JPH0145152Y2 (en)
JP3665841B2 (en) Power amplifier
JPS6031298Y2 (en) Transient noise prevention circuit
JP2594642B2 (en) Amplifier circuit
JPH11103224A (en) Level suppression circuit
JPH11136054A (en) Level suppressing circuit
JP2547732B2 (en) Limiter circuit
JP3389334B2 (en) Audio output integrated circuit
JPH11136056A (en) Level suppressing circuit
JPH11136053A (en) Level suppressing circuit
JPH041525B2 (en)
JPH11112259A (en) Level suppression circuit
JPH0419883Y2 (en)