JPH1032444A - 増幅器 - Google Patents

Abstract

(57)【要約】 【課題】 連続的な大出力に対して発熱を低く押さえる
と共に、瞬間的な過大振幅に対してはソフトな振幅制限
特性により最大出力を確保することによって、小型にも
かかはらず歪み感のない、高いダイナミック出力を得る
事ができる増幅器を提供する。 【解決手段】 主増幅器１と、当該主増幅器１の入力部
に設けられた入力振幅制限回路２と、当該入力振幅制限
回路２に制限レベル設定電圧を印加するための演算増幅
器Ｑ3，Ｑ3′からなる正負１組の比較回路３，３′と、
前記主増幅器１の出力を基に時間遅れを持つ比較用制御
電圧を得て前記比較回路３に印加する出力レベル検出回
路４と、前記主増幅器１の出力を基に時間遅れを持たな
い比較用制御電圧を得て前記比較回路３，３′に印加す
る正負１組の出力レベル検出回路５，５´とからなる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、主としてオーデ
ィオ用、拡声装置、電子楽器等、一般にダイナミックレ
ンジの大きい信号を取り扱う増幅器に関し、特に電源電
圧等の制約に起因する信号のクリッピング歪みを除去す
るための、振幅制限作用を有する音声電力増幅器に関す
る。

【０００２】

【従来の技術】一般に、周知のごとく、信号の大振幅時
に増幅器がクリップすればスピーカから異音が発生す
る。これは信号がクリップすることにより波形が歪み、
ハイレベルの高次調波成分が歪みとして再生音中に混在
するようになるからである。このような現象を防止する
ために、従来は増幅器の入力部にリミッタ回路を挿入し
て大振幅時に入力信号の振幅を抑制し、クリップしない
ようにしている。この様な従来の振幅制限作用を有する
音声用の増幅器は、時間遅れを持った振幅制限回路を使
用し、従って瞬間的な大出力に対しては動作せず、連続
した大出力に対して振幅制限動作を行うことによって、
ダイナミック出力は増幅器の電源電圧によって決まる最
大出力を確保しつつ、連続出力を振幅制限回路によって
低く押え、連続した大出力による発熱を低く押えてい
る。その結果、小型にもかかわらず高いダイナミック出
力を有する音声用の増幅器が実用化されている。

【０００３】

【発明が解決しようとする課題】上述した従来の過大振
幅制限動作を行う増幅器は、振幅制限作用を、実施例と
兼用して参考使用する、振幅制限レベルの時間特性を示
す図３に於いて、振幅制限回路が動作を始めるまでの遅
延時間Ｔ1以上に持続する連続した大出力の信号に対し
ては、同図に２点鎖線で表される従来例の振幅制限特性
に従って、最終的には低い振幅制限レベルＬe迄制限さ
れて、振幅歪みと共に増幅器の熱暴走を防ぐ効果はある
が、遅延時間Ｔ1以内に含まれる瞬間的な過大入力に対
しては何等振幅制限が加わらないため、同じく２点鎖線
で連続して示す、電源電圧で決まるクリップレベルＬc
で電圧クリップを起こす。このクリップは、一般的には
あたかも方形波で変調されたようにハードなクリッピン
グ特性となり、前述したごとく波形が歪むために非常に
耳障りな歪み感を伴うと共に、更に電源のリップルによ
って変調を受ける電源モジュレーションが発生し、前記
クリッピング歪みに加重されて、再生音質を大きく損な
うという解決しなければならない課題を有していた。

【０００４】そこで、本発明は、上記した従来の問題点
を解消するために、主増幅器に信号クリップが発生した
場合、その出力信号レベルを検出し、連続的な過大振幅
に対しては時間遅れを有する振幅制限動作を行うと共
に、瞬間的な過大振幅に対しては時間遅れを持たず且つ
電源電圧によるクリップレベルLcに近い振幅制限レベル
Lmでハードでない振幅制限動作を併用する事で、小型に
もかかはらず高いダイナミック出力を確保しながら耳障
りな歪み感を除去し、併せて連続的な大出力に対して発
熱を低く押さえる事ができる増幅器を提供する事を目的
とする。

【０００５】

【課題を解決するための手段】該目的を達成するための
本発明にいう増幅器を、実施例の説明に於いて使用する
符号を用いて説明すると、本第１発明は、大振幅入力信
号に対し時間遅れを持って動作する振幅制限機能と、同
じく大振幅入力信号に対し時間遅れを持たずに動作する
振幅制限機能とを具備した増幅器であって、主増幅器１
と、当該主増幅器１の入力部にあって入力信号の振幅を
制限する入力振幅制限回路２と、当該入力振幅制限回路
２に制限レベル設定電圧を印加するための演算増幅器Ｑ
3，Ｑ3′からなる正負１組の比較回路３，３′と、前記
主増幅器１の出力を基に時間遅れを持つ比較用制御電圧
を得て前記比較回路３に印加する出力レベル検出回路４
と、前記主増幅器１の出力を基に時間遅れを持たない比
較用制御電圧を得て前記比較回路３，３′に印加する正
負１組の出力レベル検出回路５，５′とからなることを
特徴とする構成となっている。

【０００６】

【発明の実施の形態】このような構成とした増幅器を実
施するに当たって、一例として回路の基本構成を示す図
１を基に説明すると、主増幅器１の入力部に設けられ
た、入力振幅制限回路２は、ダイオードＤ1，Ｄ2が信号
の極性に対応して相互に逆方向に接続されている。当該
ダイオードＤ1，Ｄ2は、振幅制限レベルに相当する電圧
で逆バイアスされ、主増幅器１の入力信号の電圧がダイ
オードＤ1，Ｄ2に印加された逆バイアス電圧より低い
と、入力信号は振幅制限を受けることなく主増幅器１に
入力される。当該ダイオードＤ1，Ｄ2に印加される逆バ
イアス電圧は、前記主増幅器１の出力電圧から出力レベ
ル検出回路４，５，５′により得られた各比較用制御電
圧Ｖa，Ｖb，Ｖb′と、電源電圧を分圧して得た基準電
圧とを、トランジスタＱ1，Ｑ2並びに比較回路３，３′
に含まれる演算増幅器Ｑ3，Ｑ3′によって比較増幅する
ことにより得られる。

【０００７】前記ダイオードＤ1，Ｄ2には、夫々の逆バ
イアス電圧を供給するために、正極側のダイオードＤ1
には演算増幅器Q3を中心とする比較回路３が、又、負極
側のダイオードＤ2には演算増幅器Ｑ3′を中心とする比
較回路３′が接続されている。通常この様な演算増幅器
は２回路が１組となっているものが多いので、１回路づ
つ使用する意味で、演算増幅器Ｑ3は演算増幅器Ｑ3(1/
2) 、演算増幅器Ｑ3′は演算増幅器Ｑ3(2/2) と表現し
てもよい。正極側の比較回路３では、演算増幅器Ｑ3の
逆極性入力に前記比較用制御電圧Ｖa，Ｖbが印加され、
正極性入力には比較の基準として電源電圧＋ＢVが抵抗
Ｒ10，Ｒ11で分割されて印加される。演算増幅器Ｑ3の
出力端子は抵抗Ｒ2を介して前記入力振幅制限回路２の
正極側のダイオードＤ1に接続されると共に、抵抗Ｒ13
を介して負極側の比較回路３′の演算増幅器Ｑ3′の逆
極性入力端子に接続される。

【０００８】負極側の比較回路３′の演算増幅器Ｑ3′
の逆極性入力には、前記正極側の演算増幅器Ｑ3からの
出力が比較電圧として印加されると共に、前記出力レベ
ル検出回路５′により得られた各比較用制御電圧Ｖb′
が同時に印加される。又、正極性入力端子は接地され、
極性反転した出力のみが得られる構造となっている。演
算増幅器Ｑ3の出力端子は抵抗Ｒ3を介して前記入力振幅
制回路２の負極側のダイオードＤ2に接続される。

【０００９】前記した出力レベル検出回路４，５，５′
のうち、出力レベル検出回路４は時間遅れを持って動作
する振幅制限回路を作動させる比較用制御電圧Ｖaを得
る回路で、主増幅器１の出力部に接続されて出力電圧を
整流するダイオードＤ4と分圧抵抗Ｒ7と分圧抵抗Ｒ8及
びコンデンサＣ1とからなり、当該コンデンサＣ1の端子
部は抵抗Ｒ9を介して比較回路を形成する演算増幅器Ｑ3
の逆極性入力端子に接続される。主増幅器１の出力電圧
が整流されて抵抗Ｒ7を通じてコンデンサＣ1を充電する
とき、抵抗Ｒ7と抵抗Ｒ8の合成インピーダンスとコンデ
ンサＣ1とで時定数を持った回路を形成しているので、
コンデンサＣ1の電圧、即ち比較用制御電圧Ｖaは前記時
定数に相当する時間遅れを持って立ち上がる電圧とな
る。

【００１０】出力レベル検出回路５は、時間遅れを持た
ない振幅制限回路を作動させる比較用制御電圧Ｖbを得
る正極側の回路で、主増幅器１の出力部に接続された、
設定レベルを可変出来る分圧抵抗Ｒ4，分圧抵抗ＶＲ1
と、分圧出力部に正極性電圧を得る方向に接続されたダ
イオードＤ3と、当該ダイオードＤ3の整流電圧と電源電
圧＋ＢＶとを比較するトランジスタＱ1とからなり、当
該トランジスタＱ1のコレクタは抵抗Ｒ6を介して前記演
算増幅器Ｑ3の逆極性入力端子に接続される。前記分圧
出力部の電圧が、電源電圧+BVとダイオードＤ3の順方向
電圧とトランジスタＱ1の ＶＢＥとの和よりも高くなる
とトランジスタＱ1は導通し、比較用制御電圧Ｖbとして
前記比較用制御電圧Ｖaと合算されて演算増幅器Ｑ3の逆
極性入力端子に印加される。

【００１１】出力レベル検出回路５′は、時間遅れを持
たない振幅制限回路を作動させる比較用制御電圧Vbを得
る負極側の回路で、主増幅器１の出力部に接続された、
設定レベルを可変出来る分圧抵抗Ｒ14，分圧抵抗ＶＲ2
と、分圧出力部に正極性電圧を得る方向に接続されたダ
イオードＤ5と、当該ダイオードＤ5の整流電圧と電源電
圧−ＢＶとを比較するトランジスタＱ2とからなり、当
該トランジスタＱ2のコレクタは抵抗Ｒ16を介して前記
演算増幅器Ｑ3′の逆極性入力端子に接続される。前記
分圧出力部の電圧が、電源電圧−ＢＶとダイオードＤ5
の順方向電圧とトランジスタＱ2のＶＢＥとの和よりも
高くなるとトランジスタＱ2は導通し、比較用制御電圧
Ｖb′として前記演算増幅器Ｑ3の出力と合算されて演算
増幅器Ｑ3′の逆極性入力端子に印加される。

【００１２】上記、本発明の実施形態について、先ず時
定数を有する出力レベル検出回路４についてその作用を
説明すると、主増幅器１の出力がダイオードＤ4で整流
され、抵抗Ｒ7，Ｒ8の分割回路を経てコンデンサＣ1に
充電される。この電圧が、電源電圧＋ＢＶを抵抗Ｒ10，
Ｒ11で分圧した電圧で比較され、演算増幅器Ｑ3で増幅
され、抵抗Ｒ2を通じてダイオードＤ1に印加される。一
方、演算増幅器Ｑ3の出力が抵抗Ｒ13を通じて演算増幅
器Ｑ3′の逆極性入力端子に加えられ、極性反転した出
力が抵抗Ｒ3を通じてダイオードＤ2に印加される。主増
幅器１の入力が十分小さい、言い換えれば出力がクリッ
プしない範囲の間は、演算増幅器Ｑ3の出力はプラス
に、又、演算増幅器Ｑ3′の出力はマイナスとなる。そ
の結果、ダイオードＤ1、Ｄ2は逆バイアスされ、入力電
圧は振幅制限を受ける事なく、主増幅器１の入力に加わ
る。

【００１３】連続した大振幅の信号が入力されると、コ
ンデンサＣ1の電圧が上昇し、演算増幅器Ｑ3の出力が低
下、演算増幅器Ｑ3′の出力が上昇する。ダイオードＤ
1、Ｄ2の逆バイアス電圧は低くなり、主増幅器１の入力
のピークでダイオードＤ1、Ｄ2が導通し、振幅制限され
る。瞬間的な大入力に対しては、抵抗Ｒ7，Ｒ8の合成イ
ンピーダンスとコンデンサＣ1とで決まる時定数による
遅れのためこの回路は動作せず、従って、時間遅れを持
った振幅制限回路として作用する。図３に本発明の出力
レベル検出回路４が動作しはじめる、時刻Ｔ1以降の振
幅制限特性を実線のグラフで表示する。この部分の振幅
制限特性は、その振幅制限レベルＬeと共に従来例と類
似しているので、両者のグラフは近接している。

【００１４】瞬間的な大入力に対しては、プラス側では
出力レベル検出回路５が主として作動し、主増幅器１の
出力を抵抗Ｒ7と半固定抵抗ＶＲ1とで分圧した電圧と、
電源電圧＋ＢＶとがトランジスタＱ1により比較され、
前記分圧された電圧が、電源電圧＋ＢＶとダイオードＤ
3の順方向電圧とトランジスタＱ1の ＶＢＥとの和より
も高くなるとトランジスタＱ1は導通する。その結果、
トランジスタＱ1のコレクタ電流が抵抗Ｒ6を通じて、比
較用制御電圧Ｖbとして前記比較用制御電圧Ｖaと合算さ
れて演算増幅器Ｑ3の逆極性入力端子に印加され、演算
増幅器Ｑ3の出力電圧が低下し、ダイオードＤ1が導通
し、時間遅れなしで振幅制限回路が動作する。このダイ
オードＤ1が導通する時の逆バイアス電圧即ち演算増幅
器Ｑ3の出力電圧は、主増幅器１の出力が、電源電圧に
よってクリップされる直前の振幅制限レベルＬmとなる
ように、半固定抵抗ＶＲ1を加減して設定される。前述
した図３に、出力レベル検出回路５による振幅制限特性
を点線で表示する。又、振幅制限される状態が、電源電
圧の限界によるハードクリップと類似した状態となる事
を防ぐため、出力レベル検出回路５を、図３に１点鎖線
で示すようなソフトな振幅制限特性となるような回路と
してもよい。

【００１５】マイナス側では出力レベル検出回路５′が
主として作動し、主増幅器１の出力を抵抗Ｒ14と半固定
抵抗ＶＲ2とで分圧した電圧と、電源電圧−ＢＶとがト
ランジスタＱ2により比較され、前記分圧された電圧
が、電源電圧−ＢＶとダイオードＤ5の順方向電圧とト
ランジスタＱ2の ＶＢＥとの和よりも高くなるとトラン
ジスタＱ2は導通する。その結果、トランジスタＱ2のコ
レクタ電流が抵抗Ｒ16を通じて、比較用制御電圧ＶＢ′
として前記演算増幅器Ｑ3による比較用制御電圧Ｖａの
反転出力と合算されて演算増幅器Ｑ3′の逆極性入力端
子に印加され、演算増幅器Ｑ3′の出力電圧が低下し、
ダイオードＤ2が導通し、時間遅れなしで振幅制限回路
が動作する。この場合でも、ダイオードＤ2が導通する
時の逆バイアス電圧即ち演算増幅器Ｑ3′の出力電圧
は、主増幅器１の出力が、電源電圧によってクリップさ
れる直前の振幅制限レベルＬＭとなるように、半固定抵
抗ＶＲ２を加減して設定される。振幅制限特性は前記図
３に示した出力レベル検出回路５によるものと同等であ
る。

【００１６】上記の動作説明で明らかなごとく、連続し
た大振幅の信号に対しては、出力レベル検出回路４と演
算増幅器Ｑ3とが時間遅れを持った振幅制限回路として
作用し、出力信号のレベルを低く押さえ、クリッピング
歪みの発生を防止しながら連続した大出力による発熱を
低く押さえると共に、瞬間的な過大入力に対しては、動
作の最大レベルを電源によるクリップレベルＬcの直前
の振幅制限レベルＬmに設定することによって、瞬間的
なダイナミックパワーを大きく保ったままでハードクリ
ップによるクリッピング歪みと、更に耳障りな電源電圧
によるモジュレーション歪みの発生を阻止し、非情に聴
感の優れた増幅器とすることができる。

【００１７】

【実施例】図１は最も基本的な回路構成を示す回路説明
図、図２は図１を基とする第１実施例の具体的な回路図
である。

【００１８】図２は、本第１実施例の回路構成であっ
て、実施形態の回路の動作説明に使用した、図１に示し
た基本回路例と同一であるが、実施例として回路定数が
特定されている。使用されている回路素子は全て通常一
般の機器に使用されている部品を使用している。電源電
圧は±１２Vに設定され、主増幅器１の最大出力は５０
W、連続出力は２５Wである。入力振幅制限回路２のダイ
オードＤ1，Ｄ2の無信号又は小振幅時の逆バイアス電圧
は、約１０Vに設定されている。

【００１９】出力レベル検出回路４の、抵抗Ｒ7，Ｒ8の
合成インピーダンスとコンデンサＣ1とで決まる積分回
路の時定数は、再生信号のダイナミックレンジを損なう
事のないように、必要とする瞬時的な大入力の持続時間
を考慮して、約２．５secに設定されている。

【００２０】出力レベル検出回路５，５′の作用に基づ
く振幅制限作用の状態は、図３に点線で示されている
が、その最大出力となる振幅制限レベルＬmは、振幅制
限動作がソフトクリップ動作となるよう、又、電源のリ
ップルによるモジュレーション歪みを防ぐために、電源
によるクリッピングレベルＬcに対して、約−１ｄＢと
なっている。

【００２１】以上本発明の代表的と思われる実施例、変
形例について説明したが、本発明は、出力レベル検出回
路や入力振幅制限回路等の構造に於いて、必ずしもこれ
らの実施例、変形例の構造のみに限定されるものではな
く、本発明にいう前記の構成要件を備え、本発明にいう
目的を達成し、以下にいう効果を有する範囲内において
適宜改変して実施することができるものである。

【００２２】

【発明の効果】本発明にいう増幅器は、連続した大振幅
入力信号に対し時間遅れを持って動作する振幅制限機能
を有しているので、瞬間的な大振幅に対しては増幅器の
最大出力を確保しながら、連続した大出力による発熱を
低く押え、小型でありながら高いダイナミック出力を有
する音声増幅器とすることができる。

【００２３】時間遅れを持たずに動作する振幅制限機能
をも具備しているので、瞬間的な過大入力に対しては、
動作レベルを増幅器のクリップレベルの直前に設定する
ことにより、瞬時的なダイナミックパワーは大きく保っ
たままで、過大入力時にも耳障りな、電源リップルに起
因する変調歪みやハードクリップ歪みを伴わない増幅器
を実現することができる。

【００２４】以上で明らかなごとく、本発明の増幅器
は、高ダイナミックレンジによる迫力に富み、且つクリ
ップ感をなくした自然な楽音再生を得ることができると
いう、音声用の増幅器として極めて有用な効果が得られ
るに至ったのである。

【図面の簡単な説明】

【図１】本発明の増幅器の基本構成を示す回路の説明図
である。

【図２】本発明の第１実施例の回路図である。

【図３】本発明増幅器及び実施例並びに従来例の時間−
振幅制限特性図である。

【符号の説明】

１ 主増幅器 ２ 入力振幅制限回路 ３，３′ 比較回路 ４ 出力レベル検出回路 ５，５′ 出力レベル検出回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 大振幅入力信号に対し時間遅れを持って
   動作する振幅制限機能と、同じく大振幅入力信号に対し
   時間遅れを持たずに動作する振幅制限機能とを具備した
   増幅器であって、主増幅器(1)と、当該主増幅器(1)の入
   力部にあって入力信号の振幅を制限する入力振幅制限回
   路(2)と、当該入力振幅制限回路(2)に制限レベル設定電
   圧を印加するための演算増幅器Ｑ3，Ｑ3′を含む正負１
   組の比較回路(3),(3′)と、前記主増幅器(1)の出力を基
   に時間遅れを持つ比較用制御電圧を得て前記比較回路
   (3)に印加する出力レベル検出回路(4)と、前記主増幅器
   (1)の出力を基に時間遅れを持たない比較用制御電圧を
   得て前記比較回路(3),(3′)に印加する正負１組の出力
   レベル検出回路(5),(5′)とからなることを特徴とする
   増幅器。