JPH10325965A - 液晶表示素子 - Google Patents

液晶表示素子

Info

Publication number
JPH10325965A
JPH10325965A JP2571698A JP2571698A JPH10325965A JP H10325965 A JPH10325965 A JP H10325965A JP 2571698 A JP2571698 A JP 2571698A JP 2571698 A JP2571698 A JP 2571698A JP H10325965 A JPH10325965 A JP H10325965A
Authority
JP
Japan
Prior art keywords
liquid crystal
substrate
array substrate
disposed
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2571698A
Other languages
English (en)
Inventor
Shoichi Kurauchi
昭一 倉内
Chihiro Hamamoto
千尋 濱元
Takeshi Yamamoto
武志 山本
Atsushi Morimitsu
淳 森光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2571698A priority Critical patent/JPH10325965A/ja
Publication of JPH10325965A publication Critical patent/JPH10325965A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【課題】表示性能を向上するとともに、歩留まりの高
い、工程数の少ない、高性能かつ安価な液晶表示素子を
提供することを目的とする。 【解決手段】この液晶表示素子は、アレイ基板10上に
形成された最高部、すなわちスイッチング素子16のド
レイン電極17及びソース電極18を、対向基板30に
おける遮光膜32上に積層された着色層33R、33
G、33Bに接触させて貼り合わせることにより形成さ
れている。アレイ基板10上の最高部、すなわちスイッ
チング素子16をスペーサとして利用することにより、
スペーサを一定の分布密度で等間隔に配置することが可
能となる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、液晶表示素子に
係り、特に、イン−プレイン−スイッチング液晶モード
とスイッチング素子としての薄膜トランジスタとを組合
せたアクティブマトリクス型液晶表示素子に関する。
【0002】
【従来の技術】一般的に、液晶表示素子は、それぞれ電
極を有する2枚のガラス基板の間に液晶組成物を挟持
し、その2枚の基板の周囲が液晶封入口を除いて接着剤
で固定されていて液晶封入口が封止剤で封止された構造
の液晶セルが用いられている。
【0003】そして、この液晶セルは、セルギャップ、
すなわち2枚の基板間の距離を一定に保つために、粒状
のプラスティックビーズなどがスペーサとして利用され
ている。このスペーサは、粒径が均一であり、2枚の基
板間に散在されている。
【0004】近年、上述したような構造、すなわち2枚
の基板にそれぞれ配置された電極間で形成される縦電界
を利用した液晶表示素子に対して、一方の基板のみに並
列するように配置された2種類の電極間で形成される横
電界を利用した液晶表示素子、すなわちアクティブマト
リクス駆動方式のイン−プレイン−スイッチング型液晶
モード(IPS)を利用した液晶表示素子が実用されて
いる。
【0005】このIPS液晶表示素子は、対向基板上に
電極を形成せずに、アクティブマトリクス基板上に駆動
用電極と共通電極とを設け、この2つの電極間の電圧差
により液晶組成物に含まれる液晶分子を基板に平行な面
内で回転させることにより駆動するものであり、視野角
特性が良好であることが特徴である。
【0006】
【発明が解決しようとする課題】これらの液晶表示素子
では、表示領域における2枚の基板間のセルギャップを
均一に維持することが重要である。特に、IPS液晶モ
ードを利用した液晶表示素子においては、セルギャップ
の不均一性により、例えばノーマリーホワイトモードの
表示画面に色づき等の表示不良を発生させる問題があ
る。このように、IPS液晶モードでは、特にセルギャ
ップの均一化が重要である。
【0007】一般に、セルギャップを一定に維持するた
めに、粒状のスペーサが2枚の基板間に散布されてい
る。しかしながら、散布させたスペーサが画素内に配置
されると、スペーサ周辺の液晶の配向が乱れることによ
り、スペーサ周辺から光が漏れて表示画面のコントラス
トを低下させる問題がある。
【0008】また、スペーサを基板上に散布させる工程
で、スペーサが不均一に配置される虞があり、結果的に
セルギャップを一定に維持することが困難となる。そし
て、スペーサの散布密度が不均一になると表示不良を引
き起こし、歩留まりの低下を招く問題が発生する。
【0009】そこで、この発明は、上記問題を解決しよ
うとするものであり、表示性能が良好であり、歩留まり
が高く、工程数の少ないカラー表示型液晶表示素子を安
価に提供することを目的とする。
【0010】
【課題を解決するための手段】この発明は、上記問題点
に基づきなされたもので、請求項1によれば、アレイ基
板と、このアレイ基板に対向配置された対向基板と、前
記アレイ基板と対向基板との間に挟持された液晶組成物
とを備えた液晶表示素子において、前記アレイ基板は、
基板の一主面上に互いに直交するように配置された走査
線及び信号線と、前記走査線及び信号線の各交差部に配
置されたスイッチング素子と、前記スイッチング素子に
接続された画素電極と、前記画素電極に対して所定の間
隔をおいて配置された共通電極とを備え、前記アレイ基
板と前記対向基板との間に柱状のスペーサが設けられて
いることを特徴とする液晶表示素子が提供される。
【0011】この発明の液晶表示素子によれば、アレイ
基板上に画素電極と共通電極とを設け、両電極間に形成
される電界により液晶を駆動する液晶表示素子であっ
て、アレイ基板と対向基板との間に柱状のスペーサを設
けることにより、両基板間のギャップを一定に維持する
ことが可能となる。このため、表示性能の良好な液晶表
示素子を提供することができる。この柱状スペーサは、
アレイ基板及び対向基板の少なくとも一方に、フォトリ
ソグラフィ工程などにより所定の位置で所定の厚みをも
って形成すればよい。
【0012】また、柱状のスペーサをアレイ基板または
対向基板に形成しなくとも、アレイ基板に設けられたス
イッチング素子の最も突出した部分を対向基板に接触さ
せることにより、スイッチング素子を柱状のスペーサと
して利用することが可能である。このスイッチング素子
は、アレイ基板上の所定位置に所定の間隔で配置され、
しかも略同一の高さに形成されている。
【0013】また、対向基板にカラーフィルタを配置す
る際に、カラーフィルタ形成工程と同一工程でカラーフ
ィルタを積層して柱状スペーサとして利用することが可
能である。
【0014】このため、不均一な散布密度でスペーサが
散布されるような不具合は生じることがなく、均一にス
ペーサが配置されている状態にすることができ、セルギ
ャップを一定に維持することができる。また、画素領域
にスペーサが散布されるような不具合は生じることがな
いため、液晶の配向を乱す問題や光の漏れによるコント
ラストの低下などの問題を防止することができる。した
がって、表示性能が良好な液晶表示素子を提供すること
ができる。
【0015】また、スイッチング素子を柱状のスペーサ
として利用することにより、製造工程数を削減すること
が可能であり、低コストの液晶表示素子を提供すること
ができる。
【0016】また、請求項6によれば、アレイ基板と、
このアレイ基板に対向配置された対向基板と、前記アレ
イ基板と対向基板との間に挟持された液晶組成物とを備
えた液晶表示素子において、前記アレイ基板は、基板の
一主面上に互いに直交するように配置された走査線及び
信号線と、前記走査線及び信号線の各交差部に配置され
たスイッチング素子と、前記スイッチング素子に接続さ
れた画素電極と、前記画素電極に対して所定の間隔をお
いて配置された共通電極とを備え、前記対向基板は、前
記アレイ基板に対向配置された状態で非画素領域に対向
する領域に設けられた遮光膜と、前記アレイ基板に対向
配置された状態で画素領域に対向する領域に設けられて
いるとともに前記遮光膜上に設けられた着色層と、前記
遮光膜と複数の着色層とを積層することにより非画素領
域に形成されたスペーサと、前記着色層上および前記ス
ペーサを覆うとともに少なくとも前記画素領域を平坦化
する保護膜と、を備えていることを特徴とする液晶表示
素子が提供される。
【0017】この発明の液晶表示素子によれば、対向基
板の画素領域には、着色層が設けられ、対向基板の非画
素領域には、遮光膜の他に、この遮光膜上に着色層を積
層することによって形成されたスペーサが設けられてい
る。スペーサを形成するための着色層の積層位置の違い
により、各画素領域の着色層とスペーサとの境界では、
着色層の傾きに違いが生じる。すなわち、スペーサを形
成する遮光膜上に積層された第1着色層と、画素領域に
設けられた第1着色層との境界付近において、遮光膜の
厚さ分だけ段差が生じ、第1の傾きが形成される。スペ
ーサを形成する第1着色層上に積層された第2着色層
と、画素領域に設けられた第2着色層との境界付近にお
いて、遮光膜と第1着色層の厚さ分だけ段差が生じ、第
1の傾きより急峻な第2の傾きが形成される。このよう
な画素領域における着色層の傾きの違いは、液晶組成物
に含まれる液晶分子のプレチルト角に違いを生じさせて
配向不良を発生させる虞がある。
【0018】このため、この液晶表示素子は、保護膜に
より、着色層上およびスペーサを覆い、少なくとも画素
領域を平坦化している。したがって、画素領域における
着色層の傾きの違いを補正することが可能となり、液晶
分子の配向不良による表示性能の低下を抑制することが
できる。
【0019】
【発明の実施の形態】以下、図面を参照してこの発明に
係る液晶表示素子の実施の形態について詳細に説明す
る。図1は、この発明に係る液晶表示素子、すなわちア
クティブマトリクス駆動方式の液晶表示素子の第1の実
施の形態を概略的に示す断面図であり、図2は、図1に
示した液晶表示素子を概略的に示す平面図である。な
お、図1は、図2のA−A線で切断した断面図である。
【0020】図1に示すように、この第1の実施の形態
に係る液晶表示素子は、アレイ基板10と、アレイ基板
10に対向配置される対向基板30と、アレイ基板10
と対向基板30との間に配置される液晶層50とを備え
ている。
【0021】このアレイ基板10は、イン−プレイン−
スイッチング型液晶モードのアレイ基板である。このア
レイ基板10は、ガラスなどの絶縁性基板11上に配置
された共通電極12及び画素電極13を有し、この2つ
の電極の電位差により液晶層50に含まれる液晶組成物
を駆動しようとするものである。
【0022】図2に示すように、アレイ基板10は、共
通電極12と同一の層に走査線14を有し、画素電極1
3と同一の層に信号線15を有している。共通電極12
及び走査電極14が形成された層と、画素電極13及び
信号線15が形成された層との間には、絶縁膜20が設
けられている。
【0023】走査線14と信号線15の交差部には、ス
イッチング素子としての薄膜トランジスタ、すなわちT
FT16が設けられている。このTFT16は、信号線
15の一部をなすドレイン電極17、及び画素電極13
の一部をなすソース電極18、及び走査線14の一部を
なすゲート電極19を有している。
【0024】以下に、上述したアレイ基板10の形成方
法について説明する。まず、走査線用の金属として、モ
リブデンとタンタルとの合金をスパッタ法により絶縁性
基板11上に300nmの厚さに形成する。この合金の
上にフォトレジストを塗布した後、フォトプロセスによ
り、走査線を形成する部分、及び共通電極を形成する部
分にフォトレジストが残るようにパターニングする。
【0025】続いて、フォトレジストが除去された部
分、すなわち、モリブデンータンタル合金が露出してい
る部分をエッチング法により除去し、走査線14及び共
通電極12を同時に形成する。
【0026】続いて、絶縁膜として、シリコン酸化物、
すなわちSiOをパターニングする。続いて、半導体素
子として、アモルファスシリコン、すなわちa−Siを
走査線上の所定位置にパターニングして、アクティブ素
子部として形成する。
【0027】これらのパターニング工程は、上述した走
査線などと同様にフォトプロセス及びエッチング法によ
って成される。続いて、アルミニウム、すなわちAlを
スパッタ法により全面に形成し、フォトプロセス及びエ
ッチング法によりパターニングし、信号線15、画素電
極13、ドレイン電極17、及びソース電極18などを
形成する。
【0028】その後、絶縁膜として、窒化シリコン膜、
すなわちSiNxを全面にパターニングし、アレイ基板
10が完成する。このアレイ基板10において、最も高
さが高い部分は、ドレイン電極17及びソース電極18
が形成されている部分であり、画素電極13からの高さ
は、約1〜2μm、好ましくは1.5μmとなってい
る。
【0029】このアレイ基板10の特徴としては、共通
電極12と画素電極13とが同一の基板11上に形成さ
れている点、画素電極13がITOではなく、信号線と
同一の材料によって形成されている点、さらに、従来の
液晶表示素子に適用されるTFTより最高部の高さが高
く形成されている点が挙げられる。
【0030】このように、成膜とパターニングを繰り返
し、共通電極12や画素電極13などの電極、信号線1
5や走査線14などの配線、及びTFT16を形成した
縦横100画素、合計10000画素を有したイン−プ
レイン−スイッチング型アモルファスシリコンTFTア
レイ基板10を形成する。
【0031】最後に、配向膜材料としてAL−1051
(日本合成ゴム(株)製)を全面に500オングストロ
ームの膜厚に塗布し、ラビング処理を行い、配向膜21
を形成する。
【0032】一方、対向基板30は、透明な絶縁性基板
31における、アレイ基板10に対向配置された際に配
線上、及びスイッチング素子上に位置する部分に黒色の
遮光膜32を備え、また、電極上に位置する部分、すな
わち1画素単位に赤(R)、緑(G)、青(B)のそれ
ぞれのカラーフィルタ、すなわち着色層33R、33
G、33Bを備えている。ここで、1画素のサイズは、
例えば100μmである。
【0033】このような対向基板30は、以下のように
して形成される。すなわち、基板31上に、感光性の黒
色樹脂をスピンナーを用いて1.2μmの膜厚に塗布し
た後、90℃で10分間乾燥する。そして、所定のパタ
ーン形状、すなわちアレイ基板10における配線及びス
イッチング素子のパターンに対応した形状のフォトマス
クを介して365nmの波長で、300mJ/cm2
の露光量で露光した後、pH11.5のアルカリ水溶液
にて現像する。そして、200℃で60分間焼成するこ
とにより遮光層32を形成する。
【0034】続いて、赤色の顔料を分散させた紫外線硬
化型アクリル樹脂レジストCR−2000(富士ハント
テクノロジー(株)製)を基板31上にスピンナーにて
全面塗布した後、乾燥する。そして、赤色の画素に対応
した部分、すなわちアレイ基板10における電極が形成
された領域に対応した形状のフォトマスクを介して36
5nmの波長で、100mJ/cm2 の露光量で露光し
た後、水酸化カリウムKOHの1%水溶液で10秒間現
像する。そして、230℃で1時間焼成することにより
膜厚2.0μmの赤の着色層33Rを形成する。
【0035】同様に、緑の画素に対応した部分に膜厚
2.0μmの緑の着色層33G、及び、青の画素に対応
した部分に膜厚2.0μmの青の着色層33Bを形成す
る。ここでは、緑の着色材料としては、CG−2000
(富士ハントテクノロジー(株)製)、青の着色材料と
しては、CB−2000(富士ハントテクノロジ(株)
製)を用いた。
【0036】このようにして形成された黒色の遮光膜3
2、及び赤、緑、青のそれぞれの着色層33R、33
G、33Bの上に、アレイ基板と同様に、配向膜材料と
してAL−1051を全面に500オングストロームの
膜厚に塗布し、ラビング処理を行い、配向膜35を形成
する。
【0037】このようにして、対向基板30を形成す
る。以上のような方法で形成されたアレイ基板10、及
び対向基板30により、この第1の実施の形態に係る液
晶表示素子を形成する。
【0038】すなわち、対向基板30の配向膜35の周
辺に沿って接着剤52、例えば熱硬化性のエポキシ樹脂
を注入口(図示せず)を除いて印刷する。そして、アレ
イ基板10上に形成された共通電極12に電圧を印加す
るための電極材(図示せず)を接着剤39の周辺の電極
上(図示せず)に形成する。
【0039】続いて、アレイ基板10の配向膜21、及
び対向基板30の配向膜35が互いに対向し、且つそれ
ぞれのラビング方向が平行となるように配置した後、加
熱して接着剤52を硬化させることにより両基板10、
30を貼り合わせる。この時、アレイ基板10における
最高部、すなわちTFT16のドレイン電極17及びソ
ース電極18が対向基板30における着色層に接触する
ように配置される。つまり、TFT16がスペーサの役
割を担っている。したがって、アレイ基板10と対向基
板30との間に形成される液晶層50のギャップを一定
に維持することが出来る。この液晶層50のギャップ
は、例えば、2〜5μmである。
【0040】続いて、通常の方法により注入口から液晶
組成物51として、ZLI−1565(E.メルク社
製)に、S811を0.1wt%添加したものを注入
し、この後、注入口を紫外線硬化樹脂で封止する。
【0041】続いて、加熱して液晶組成物51を再度配
向した後、アレイ基板10及び対向基板30にそれぞれ
図示しない偏光板を貼り付けてカラー表示型アクティブ
マトリクス液晶表示素子が完成する。
【0042】このようにして形成された液晶表示素子
は、アレイ基板10と対向基板30とのギャップが均一
であり、コントラスト比が高く、また画質の良好な表示
が得られた。
【0043】上述したように、アレイ基板10の最高
部、例えばTFTのドレイン電極及びソース電極を対向
基板30に接蝕させて貼り合わせることにより、アレイ
基板の最高部を基板間のギャップを一定に保持するスペ
ーサの役割を持たせることが可能となる。
【0044】これにより、図2中の破線で示した領域1
のように、非画素部、すなわち配線上のみにスペーサを
形成することになり、通常のスペーサで起こるスペーサ
周辺の光漏れによる表示不良を防ぐことができる。ま
た、図2に示すように、スペーサとしての最高部1は、
アレイ基板10上に等間隔に形成されているため、スペ
ーサの分散によるスペーサの単位面積当たりの数の不均
一性による表示不良を防ぐことができる。
【0045】また、対向基板上におけるスペーサが接す
る点に電極を形成しないことにより、アレイ基板上の電
極と対向基板との電気的短絡を防止することができる。
この結果、高い表示性能のカラー表示型液晶表示素子を
提供することができる。
【0046】さらに、従来のように、粒状のスペーサを
分散させる工程が必要なく、また、第1の実施の形態の
ように、アレイ基板上に共通電極及び画素電極を設けた
ようなIPS表示モードの液晶表示素子においては、走
査線と共通電極、及び信号線と画素電極とを同一の工程
で形成できるため、製造工程数を削減でき、歩留まりの
高い安価な液晶表示素子を提供することが出来る。
【0047】次に、この発明の第2の実施の形態に係る
液晶表示素子について図面を参照して説明する。図3
は、この発明に係る液晶表示素子、すなわちアクティブ
マトリクス駆動方式の液晶表示素子の第2の実施の形態
を概略的に示す断面図である。なお、第1の実施の形態
と同一の構成要素に関しては、同一の参照符号を付し、
詳細な説明は省略する。
【0048】図3に示すように、この第2の実施の形態
に係る液晶表示素子は、アレイ基板10と、アレイ基板
10に対向配置される対向基板30’と、アレイ基板1
0と対向基板30’との間に配置される液晶層50とを
備えている。
【0049】このアレイ基板10は、第1の実施の形態
と同様に、イン−プレイン−スイッチング型液晶モード
のアレイ基板であり、ガラスなどの絶縁性基板11上に
配置された共通電極12及び画素電極13を有し、この
2つの電極の電位差により液晶層50に含まれる液晶組
成物を駆動しようとするものである。
【0050】また、アレイ基板10において、共通電極
12及び走査電極14が形成された層と、画素電極13
及び信号線15が形成された層との間には、SiO絶縁
膜20が設けられている。
【0051】TFT16は、信号線15の一部をなすド
レイン電極17、及び画素電極13の一部をなすソース
電極18、及び走査線14の一部をなすゲート電極19
を有している。
【0052】このアレイ基板10は、第1の実施の形態
と同一の方法により形成される。一方、対向基板30’
は、透明な絶縁性基板31における、アレイ基板10に
対向配置された際に配線上、及びスイッチング素子上に
位置する部分に黒色の遮光膜32を備え、また、電極上
に位置する部分、すなわち1画素単位に赤(R)、緑
(G)、青(B)のそれぞれのカラーフィルタ、すなわ
ち着色層33R、33G、33Bを備えている。ここ
で、1画素のサイズは、例えば100μmである。
【0053】このような対向基板30’は、以下のよう
にして形成される。すなわち、基板31上に、感光性の
黒色樹脂をスピンナーを用いて1.2μmの膜厚に塗布
した後、90℃で10分間乾燥する。そして、所定のパ
ターン形状、すなわちアレイ基板10における配線及び
スイッチング素子のパターンに対応した形状のフォトマ
スクを介して365nmの波長で、300mJ/cm2
の露光量で露光した後、pH11.5のアルカリ水溶液
にて現像する。そして、200℃で60分間焼成するこ
とにより遮光層32を形成する。
【0054】続いて、赤色の顔料を分散させた紫外線硬
化型アクリル樹脂レジストCR−2000(富士ハント
テクノロジー(株)製)を基板31上にスピンナーにて
全面塗布した後、乾燥する。そして、赤色の画素に対応
した部分、及び黒色の遮光層32上におけるスイッチン
グ素子16に対向する部分に、それぞれ対応した形状の
フォトマスクを介して365nmの波長で、100mJ
/cm2 の露光量で露光した後、水酸化カリウムKO
Hの1%水溶液で10秒間現像する。そして、230℃
で1時間焼成することにより膜厚2.0μmの赤の着色
層33Rを形成する。
【0055】続いて、緑の画素に対応した部分に、赤色
着色層33と同様に、膜厚2.0μmの緑の着色層33
Gを形成するとともに、同時に、スイッチング素子16
に対向する部分における遮光層32上に積層された赤の
着色層33R上にも、膜厚2.0μmの緑の着色層33
Gを形成する。ここでは、緑の着色材料としては、CG
−2000(富士ハントテクノロジー(株)製)を用い
た。
【0056】続いて、青の画素に対応した部分に、赤色
着色層33と同様に、膜厚2.0μmの青の着色層33
Bを形成するとともに、同時に、及びスイッチング素子
16に対向する部分における赤の着色層33R及び緑の
着色層33Gが積層された部分にも膜厚2.0μmの青
の着色層33Bを形成する。ここでは、青の着色材料と
しては、CB−2000(富士ハントテクノロジ(株)
製)を用いた。
【0057】このようにして、スイッチング素子16に
対向する部分に、黒色の遮光膜32、及び赤、緑、青の
それぞれの着色層33R、33G、33Bを積層するこ
とにより、柱状の突起物36を形成する。そして、この
突起物をスペーサとして利用する。なお、この実施の形
態では、スイッチング素子に対向する位置に着色層を積
層して突起物を形成したが、必ずしもすべてのスイッチ
ング素子に対向するように形成する必要はなく、液晶表
示素子のサイズ、突起物のサイズ、及び液晶表示素子の
形成プロセスに応じて最適な位置に最適な数の突起物を
形成すればよい。
【0058】続いて、黒色の遮光膜32、及び赤、緑、
青のそれぞれの着色層33R、33G、33Bの上に、
アレイ基板10と同様に、配向膜材料としてAL−10
51を全面に500オングストロームの膜厚に塗布し、
ラビング処理を行い、配向膜35を形成する。
【0059】このようにして、対向基板30’を形成す
る。以上のような方法で形成されたアレイ基板10、及
び対向基板30’により、この第2の実施の形態に係る
液晶表示素子を形成する。
【0060】すなわち、対向基板30’の配向膜35の
周辺に沿って接着剤52、例えば熱硬化性のエポキシ樹
脂を注入口(図示せず)を除いて印刷する。そして、ア
レイ基板10上に形成された共通電極12に電圧を印加
するための電極材(図示せず)を接着剤39の周辺の電
極上(図示せず)に形成する。
【0061】続いて、アレイ基板10の配向膜21、及
び対向基板30’の配向膜35が互いに対向し、且つそ
れぞれのラビング方向が直交するように配置した後、加
熱して接着剤52を硬化させることにより両基板10、
30’を貼り合わせる。この時、対向基板30’におけ
る最高部、すなわち着色層を積層することによって形成
された突起物36がアレイ基板10における最高部、す
なわちスイッチング素子16のドレイン電極17及びソ
ース電極18に接触するように配置される。
【0062】つまり、突起物36がスペーサの役割を担
っている。したがって、アレイ基板10と対向基板3
0’との間に形成される液晶層50のギャップを一定に
維持することが出来る。この液晶層50のギャップは、
例えば、2〜5μmである。
【0063】なお、この実施の形態では、アレイ基板1
0側の最高部と、対向基板30’側の最高部とが接触す
るように配置されたが、対向基板30’側の最高部、す
なわち突起物36は、非画素部であれば、配線上のいず
れの位置に配置されても構わない。
【0064】続いて、通常の方法により注入口から液晶
組成物51として、ZLI−1565(E.メルク社
製)に、S811を0.1wt%添加したものを注入
し、この後、注入口を紫外線硬化樹脂で封止する。
【0065】続いて、加熱して液晶組成物51を再度配
向した後、アレイ基板10及び対向基板30’にそれぞ
れ図示しない偏光板を貼り付けてカラー表示型アクティ
ブマトリクス液晶表示素子が完成する。
【0066】このようにして形成された液晶表示素子
は、アレイ基板10と対向基板30’とのギャップが均
一であり、コントラスト比が高く、また画質の良好な表
示が得られた。
【0067】上述したように、対向基板30’の最高
部、例えばカラーフィルタを形成する着色層を積層する
ことによって形成された突起物をアレイ基板10に接蝕
させて貼り合わせることにより、対向基板の最高部を基
板間のギャップを一定に保持するスペーサの役割を持た
せることが可能となる。
【0068】これにより、第1の実施の形態と同様に、
図2中の破線で示した領域1のように、非画素部、すな
わち配線上のみにスペーサを形成することになり、通常
のスペーサで起こるスペーサ周辺の光漏れによる表示不
良を防ぐことができる。また、図2に示すように、スペ
ーサとしての最高部1は、アレイ基板10上に等間隔に
形成されているため、スペーサの分散によるスペーサの
単位面積当たりの数の不均一性による表示不良を防ぐこ
とができる。
【0069】この結果、高い表示性能のカラー表示型液
晶表示素子を提供することができる。さらに、従来のよ
うに、粒状のスペーサを分散させる工程が必要なく、ま
た、第2の実施の形態のように、アレイ基板上に共通電
極及び画素電極を設けたようなIPS表示モードの液晶
表示素子においては、走査線と共通電極、及び信号線と
画素電極とを同一の工程で形成できるため、製造工程数
を削減でき、歩留まりの高い安価な液晶表示素子を提供
することが出来る。
【0070】次に、この発明の液晶表示素子の変形例に
ついて、図面を参照して説明する。図4は、この発明に
係る液晶表示素子、すなわちアクティブマトリクス駆動
方式の液晶表示素子の変形例を概略的に示す平面図であ
り、図5は、図4に示した液晶表示素子をB−B線で切
断した時の断面図である。なお、第1の実施の形態と同
一の構成要素に関しては、同一の参照符号を付し、詳細
な説明は省略する。
【0071】この変形例では、図5に示すように、アレ
イ基板10と対向基板30との間にアクリル樹脂などの
絶縁物をパターニングすることによって形成された柱状
の突起物40が設けられている。この突起物40は、図
4及び図5に示すように、アレイ基板10における配線
上に配置されている。この変形例では、突起物40は、
図4中の破線で示す領域41、すなわち信号線15の上
に配置されている。
【0072】この変形例では、配線上に突起物40を配
置したが、非画素部であれば他の位置、例えばスイッチ
ング素子上に配置されてもよい。この突起物40は、ア
レイ基板10側、または対向基板30側のどちらに設け
られてもよく、それぞれの基板を形成する過程における
フォトプロセス工程の所定の形成しやすいタイミングで
所定の高さに形成されればよい。また、この突起物40
の配置される位置は、図4に示した領域41に限られ
ず、所定の分布密度で一定に間隔をおいて配置されてい
ればよい。
【0073】つまり、この発明では、アレイ基板側また
は対向基板側に形成された突起物などの最高部を他方の
基板に接触させて、両基板を貼り合わせて液晶表示素子
を形成することにより、その最後部を両基板間のギャッ
プを一定に保持するスペーサとして利用することが可能
となり、且つこのスペーサが一定の間隔で配置されるの
で、光漏れなどの表示不良を防止することが出来る。
【0074】次に、この発明の液晶表示素子の他の変形
例について図面を参照して説明する。図6は、この発明
の液晶表示素子、すなわちアクティブマトリクス駆動方
式の液晶表示素子の他の変形例を概略的に示す断面図で
ある。なお、第2の実施の形態と同一の構成要素に関し
ては、同一の参照符号を付し、詳細な説明は省略する。
【0075】すなわち、この変形例に係る液晶表示素子
は、図6に示したように、第2の実施の形態に係る液晶
表示素子において、対向基板30’の各着色層33R、
33G、33Bと配向膜35との間に保護膜60が設け
られた構造に形成されている。
【0076】図3に示すような第2の実施の形態に係る
液晶表示素子では、遮光膜32上に第1着色層としての
赤色着色層33R、第2着色層としての緑色着色層33
G、第3着色層としての青色着色層33Bを順に積層す
ることにより、柱状の突起物36を形成し、この突起物
36をスイッチング素子16に当接することでスペーサ
として機能させている。このように、遮光膜と複数の着
色層とを積層することによって柱状の突起物36を構成
する場合、図6に示すように、各画素領域に設けられた
着色層とスペーサを構成する着色層との境界付近におい
て、着色層の積層順序の違いにより、各着色層毎に異な
る傾きを有する面が形成される。
【0077】すなわち、赤用の画素領域70Rに設けら
れているとともに、遮光膜32上に積層されて突起物3
6を形成している赤色着色層33Rは、画素領域70R
と突起物36との境界付近において、遮光膜の厚さ分だ
け段差が生じ、第1の傾きを有する面61が形成され
る。
【0078】また、緑用の画素領域70Gに設けられて
いるとともに、赤色着色層33R上に積層されて突起物
36を形成している緑色着色層33Gは、画素領域70
Gと突起物36との境界付近において、遮光膜の厚さお
よび赤色着色層33Rの厚さ分だけ段差が生じ、第2の
傾きを有する面62が形成される。第2の傾きは、第1
の傾きより急峻である。つまり、第2の傾きを有する面
62は、第1の傾きを有する面61より、基板31に対
する成す角度が大きい。
【0079】さらに、青用の画素領域70Bに設けられ
ているとともに、緑色着色層33G上に積層されて突起
物36を形成している青色着色層33Bは、画素領域7
0Bと突起物36との境界付近において、遮光膜の厚
さ、赤色着色層33Rの厚さ、および緑色着色層33G
の厚さ分だけ段差が生じ、第3の傾きを有する面63が
形成される。第3の傾きは、第2の傾きより急峻であ
る。つまり、第3の傾きを有する面63は、第2の傾き
を有する面62より、基板31に対する成す角度が大き
い。
【0080】それぞれ傾きが異なる面61、62、63
上に、液晶組成物に含まれる液晶分子を所定の向きに配
向させる配向膜を形成した場合、各面上において、傾き
の違いにより、配向方向が異なることがある。配向方向
が異なると、液晶分子のプレチルト角に違いが発生し、
配向不良を発生する虞がある。
【0081】このような、傾きが異なる面61、62、
63が各画素領域70R、70G、70B内に配置され
ると、液晶層50を形成するアレイ基板10と対向基板
30’の着色層33との間隙すなわちギャップが不均一
となる。すなわち、傾きが緩やかな面では、アレイ基板
10と着色層33とのギャップは、緩やかに変化し、傾
きが急峻な面では、アレイ基板と着色層33とのギャッ
プが急峻に変化する。
【0082】液晶分子が複屈折モードである場合には、
ギャップの違いにより、画面表示が変化する。このた
め、液晶表示素子の表示性能を低下させる原因となる。
そこで、この液晶表示素子では、図6に示したように、
着色層33と配向膜35との間に、ポリイミド系などの
有機材料によって形成された保護膜60を設けている。
この保護膜60は、各着色層33R、33G、33B、
および突起物36を覆い、少なくとも各画素領域70
R、70G、70B内の着色層上をアレイ基板10に対
して平行となるように平坦化している。この保護膜60
により、各画素領域内におけるアレイ基板10と保護膜
60との間に形成される液晶層50のギャップを均一化
することが可能となる。
【0083】このような対向基板30’は、以下のよう
にして形成される。まず、第2の実施の形態で説明した
ように、基板31上に遮光膜32を形成した後、赤色画
素領域70Rおよび遮光膜33上に赤色着色層33Rを
形成し、緑色画素領域70Gおよび遮光膜33上の赤色
着色層33R上に緑色着色層33Gを形成し、青色画素
領域70Bおよび遮光膜33上の緑色着色層33B上に
青色着色層33Bを形成する。これにより、各画素領域
に着色層が配置されるとともに非画素領域に遮光膜32
と複数の着色層33R、33G、33bを積層した突起
物36を形成する。
【0084】続いて、スピンコータで各着色層33R、
33G、33b、および突起物36の上に保護膜60を
塗布し、少なくとも各画素領域内の着色層を基板31に
対してほぼ平行とするように平坦化する。このとき、保
護膜の膜厚は、画素領域内で約1乃至3μmであり、突
起物36上においては画素領域内の膜厚よりも十分に薄
いものとする。
【0085】続いて、この保護膜60上に配向膜材料を
塗布した後、ラビング処理することにより配向膜35を
形成する。このようにして、対向基板30’を形成す
る。
【0086】上述したような対向基板を適用した液晶表
示素子では、画素領域と突起物との境界付近における着
色層に、基板に対する傾きが異なる面が形成される。そ
して、少なくとも画素領域内において、それぞれ傾きの
異なる着色層の面を覆うとともに、アレイ基板に対する
ギャップを均一化する保護膜を配置している。
【0087】このため、傾きが異なる面による液晶分子
の配向不良を防止するとともに、液晶層の不均一なギャ
ップによる表示欠陥を抑制し、表示性能の低下を防止す
ることが可能となる。
【0088】
【発明の効果】以上説明したように、この発明によれ
ば、アレイ基板及び対向基板にいずれか一方の基板上の
最も高い場所を他方の基板と接触させ、2枚の基板の間
隔を保つためのスペーサとして用いることにより、表示
性能を向上するとともに、歩留まりの高い、工程数の少
ない、高性能かつ安価な液晶表示素子を提供することが
できる。
【図面の簡単な説明】
【図1】図1は、この発明の第1の実施の形態に係る液
晶表示素子を概略的に示す断面図である。
【図2】図2は、この発明の第1の実施の形態に係る液
晶表示素子を概略的に示す平面図である。
【図3】図3は、この発明の第2の実施の形態に係る液
晶表示素子を概略的に示す断面図である。
【図4】図4は、この発明の変形例に係る液晶表示素子
を概略的に示す平面図である。
【図5】図5は、この発明の変形例に係る液晶表示素子
を概略的に示す断面図である。
【図6】図6は、この発明の他の変形例に係る液晶表示
素子を概略的に示す断面図である。
【符号の説明】
10…アレイ基板 11…絶縁性基板 12…共通電極 13…画素電極 14…走査線 15…信号線 16…スイッチング素子(TFT) 17…ドレイン電極 18…ソース電極 19…ゲート電極 20…絶縁膜 21…配向膜 30(30’)…対向基板 31…透明基板 32…黒色遮光膜 33(R、G、B)…着色層 35…配向膜 36(40)…突起物 50…液晶層 51…液晶組成物 52…接着剤 60…保護膜 70( R、G、B) …画素領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 森光 淳 神奈川県川崎市川崎区日進町7番地1 東 芝電子エンジニアリング株式会社内

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】アレイ基板と、このアレイ基板に対向配置
    された対向基板と、前記アレイ基板と対向基板との間に
    挟持された液晶組成物とを備えた液晶表示素子におい
    て、 前記アレイ基板は、 基板の一主面上に互いに直交するように配置された走査
    線及び信号線と、 前記走査線及び信号線の各交差部に配置されたスイッチ
    ング素子と、 前記スイッチング素子に接続された画素電極と、 前記画素電極に対して所定の間隔をおいて配置された共
    通電極とを備え、 前記アレイ基板と前記対向基板との間に柱状のスペーサ
    が設けられていることを特徴とする液晶表示素子。
  2. 【請求項2】アレイ基板と、このアレイ基板に対向配置
    された対向基板と、前記アレイ基板と対向基板との間に
    挟持された液晶組成物とを備えた液晶表示素子におい
    て、 前記アレイ基板は、 基板の一主面上に互いに直交するように配置された走査
    線及び信号線と、 前記走査線及び信号線の各交差部に配置されたスイッチ
    ング素子と、 前記スイッチング素子に接続された画素電極と、 前記画素電極に対して所定の間隔をおいて配置された共
    通電極とを備え、 前記アレイ基板及び対向基板のいずれか一方の基板に
    は、他方の基板に向って突出された柱状のスペーサが設
    けられていることを特徴とする液晶表示素子。
  3. 【請求項3】アレイ基板と、このアレイ基板に対向配置
    された対向基板と、前記アレイ基板と対向基板との間に
    挟持された液晶組成物とを備えた液晶表示素子におい
    て、 前記アレイ基板は、 基板の一主面上に互いに直交するように配置された走査
    線及び信号線と、 前記走査線及び信号線の各交差部に配置されたスイッチ
    ング素子と、 前記スイッチング素子に接続された画素電極と、 前記画素電極に対して所定の間隔をおいて配置された共
    通電極とを備え、 前記スイッチング素子における最も前記アレイ基板から
    突出した部分を前記対向基板に接触させ、前記スイッチ
    ング素子をスペーサとして利用することを特徴とする液
    晶表示素子。
  4. 【請求項4】アレイ基板と、このアレイ基板に対向配置
    された対向基板と、前記アレイ基板と対向基板との間に
    挟持された液晶組成物とを備えた液晶表示素子におい
    て、 前記アレイ基板は、 基板の一主面上に互いに直交するように配置された走査
    線及び信号線と、 前記走査線及び信号線の各交差部に配置されたスイッチ
    ング素子と、 前記スイッチング素子に接続された画素電極と、 前記画素電極に対して所定の間隔をおいて配置された共
    通電極とを備え、 前記対向基板は、前記アレイ基板に対向配置された状態
    で非画素領域となる位置に柱状のスペーサを備えている
    ことを特徴とする液晶表示素子。
  5. 【請求項5】前記対向基板は、前記アレイ基板における
    信号線、走査線、及びスイッチング素子に対向する部分
    に設けられた遮光膜と、1画素毎に赤、緑、青にそれぞ
    れ着色された着色層とを備え、前記柱状のスペーサが遮
    光膜上に赤、緑、青の着色層を積層した突起物によって
    形成されることを特徴とする請求項4に記載の液晶表示
    素子。
  6. 【請求項6】アレイ基板と、このアレイ基板に対向配置
    された対向基板と、前記アレイ基板と対向基板との間に
    挟持された液晶組成物とを備えた液晶表示素子におい
    て、 前記アレイ基板は、 基板の一主面上に互いに直交するように配置された走査
    線及び信号線と、 前記走査線及び信号線の各交差部に配置されたスイッチ
    ング素子と、 前記スイッチング素子に接続された画素電極と、 前記画素電極に対して所定の間隔をおいて配置された共
    通電極とを備え、 前記対向基板は、 前記アレイ基板に対向配置された状態で非画素領域に対
    向する領域に設けられた遮光膜と、 前記アレイ基板に対向配置された状態で画素領域に対向
    する領域に設けられているとともに前記遮光膜上に設け
    られた着色層と、 前記遮光膜と複数の着色層とを積層することにより非画
    素領域に形成されたスペーサと、 前記着色層上および前記スペーサを覆うとともに少なく
    とも前記画素領域を平坦化する保護膜と、を備えている
    ことを特徴とする液晶表示素子。
JP2571698A 1997-03-26 1998-02-06 液晶表示素子 Pending JPH10325965A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2571698A JPH10325965A (ja) 1997-03-26 1998-02-06 液晶表示素子

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7353697 1997-03-26
JP9-73536 1997-03-26
JP2571698A JPH10325965A (ja) 1997-03-26 1998-02-06 液晶表示素子

Publications (1)

Publication Number Publication Date
JPH10325965A true JPH10325965A (ja) 1998-12-08

Family

ID=26363384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2571698A Pending JPH10325965A (ja) 1997-03-26 1998-02-06 液晶表示素子

Country Status (1)

Country Link
JP (1) JPH10325965A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000227598A (ja) * 1999-02-05 2000-08-15 Hitachi Ltd 液晶表示装置
US6549260B1 (en) 1999-03-26 2003-04-15 Nec Corporation Liquid crystal display device of latitudinal electric field type having protruded spacer covers common line
KR100431361B1 (ko) * 2001-12-29 2004-05-14 엘지.필립스 엘시디 주식회사 무전해 도금법을 이용한 액정표시장치
JP2011102990A (ja) * 2010-12-16 2011-05-26 Sharp Corp 液晶表示装置の製造方法
CN102654691A (zh) * 2011-03-03 2012-09-05 株式会社日立显示器 液晶显示装置及其制造方法
JP2014115668A (ja) * 2007-07-06 2014-06-26 Semiconductor Energy Lab Co Ltd 半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000227598A (ja) * 1999-02-05 2000-08-15 Hitachi Ltd 液晶表示装置
US6549260B1 (en) 1999-03-26 2003-04-15 Nec Corporation Liquid crystal display device of latitudinal electric field type having protruded spacer covers common line
KR100431361B1 (ko) * 2001-12-29 2004-05-14 엘지.필립스 엘시디 주식회사 무전해 도금법을 이용한 액정표시장치
JP2014115668A (ja) * 2007-07-06 2014-06-26 Semiconductor Energy Lab Co Ltd 半導体装置
JP2011102990A (ja) * 2010-12-16 2011-05-26 Sharp Corp 液晶表示装置の製造方法
CN102654691A (zh) * 2011-03-03 2012-09-05 株式会社日立显示器 液晶显示装置及其制造方法
CN102654691B (zh) * 2011-03-03 2014-10-22 株式会社日立显示器 液晶显示装置及其制造方法

Similar Documents

Publication Publication Date Title
TW575768B (en) Liquid crystal display panel with wide viewing angle which can be easily manufactured
US6184959B1 (en) Liquid crystal display device having alignment film that provides alignment upon irradiation and manufacturing method the same
JPH0980447A (ja) 液晶表示素子
JPH08297286A (ja) 液晶表示装置
JP2009216978A (ja) 電気光学装置、電子機器、カラーフィルタ基板及び製造方法
KR100525880B1 (ko) 전기 광학 장치 및 프로젝터
JPH1039318A (ja) 液晶表示素子
US20070206135A1 (en) Liquid crystal display element
JP2004094217A (ja) 液晶表示器の自己位置合わせ画素電極の製造方法
JP4028633B2 (ja) 液晶表示装置
JPH1184386A (ja) アクティブマトリクス型液晶表示装置
JP2006119401A (ja) 電気光学装置の製造方法及び製造装置、電気光学装置並びに電子機器
JPH10325965A (ja) 液晶表示素子
US8547515B2 (en) Display substrate with pixel electrode having V-shape and trapezoidal protrusions, a method of manufacturing the same and a display apparatus having the same
JP2003215556A (ja) 液晶表示素子
JPH11109366A (ja) 液晶表示装置
JP3828976B2 (ja) 液晶表示素子及びその製造方法
JP2001133790A (ja) 液晶表示装置
JP3949945B2 (ja) 液晶表示装置
JPH11149071A (ja) 液晶表示装置
JP2002131759A (ja) 液晶表示装置
JP4298055B2 (ja) 液晶パネル及びその製造方法
JP4258179B2 (ja) 電気光学装置及び電子機器
JP2001142076A (ja) 液晶表示装置
JPH1195202A (ja) アクティブマトリクス型液晶表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050127

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070807

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071003

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080415