JPH10327320A

JPH10327320A - 画像読み取り装置

Info

Publication number: JPH10327320A
Application number: JP9134628A
Authority: JP
Inventors: Kimihiro Ishida; 公浩石田; Yasuki Sakata; 庸樹坂田; Katsuhiko Shiomi; 勝彦汐見
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1997-05-26
Filing date: 1997-05-26
Publication date: 1998-12-08

Abstract

(57)【要約】【課題】コンピュータ等の画像処理装置を外部に必要
とせず、イメージセンサで読み込んだ画像データを読み
込み後すぐに表示または印刷できる画像読み取り装置を
提供することを目的とする。【解決手段】イメージセンサから出力された画素信号
は、増幅回路を通り画像前処理回路４０においてＡ／Ｄ
変換、シェーディング補正等の画像前処理を行なわれた
後、２次元画像メモリ５０に格納される。２次元画像メ
モリに格納された画像データは、画像メモリ読み出し制
御回路７１で生成される、ＮＴＳＣの操作に対応した読
み出しクロックで読み出されＮＴＳＣエンコーダ６５で
ビデオ信号に変換される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、イメージセンサで
読み取った画像データを一般家庭用テレビジョン、ビデ
オプリンタ、パーソナルコンピュータのビデオキャプチ
ャーボード等に直接出力でき、更に複数の画像を内部に
保存する画像読み取り装置に関するものである。

【０００２】

【従来の技術】従来の画像読み取り装置では、１次元の
イメージセンサが原稿を走査する毎に出力するアナログ
信号をデジタル信号に変換してバッファメモリに書き込
み、バッファメモリとコンピュータ間の通信インターフ
ェースを用いてコンピュータ内部の大容量メモリに画像
データを転送していた。そして、大容量メモリに格納さ
れた画像データは、コンピュータ内部のアプリケーショ
ンソフトによって処理されることにより、コンピュータ
のディスプレイやプリンターに出力されていた。

【０００３】

【発明が解決しようとする課題】従来の画像読み取り装
置には、コンピュータ間のインターフェースが必要であ
り、またパソコン内部のメモリ容量によって画像の読み
込みが制限される場合もあった。さらに、画像データを
ディスプレイまたはプリンタに出力するアプリケーショ
ンソフトの処理に時間がかかり、読み込んだ画像をすぐ
に出力するといった操作感覚には程遠かった。

【０００４】そこで本発明は、コンピュータ等の外部の
画像処理装置を必要とせず、イメージセンサで読み込ん
だ画像データを読み込み後、直ちに表示または印刷でき
る画像読み取り装置を提供することを目的とする。

【０００５】

【課題を解決するための手段】本発明は、イメージセン
サによる画像入力手段と、画像入力手段により入力され
た画像信号のシェーディング補正を行う画像前処理回路
と、画像前処理回路より出力される画像データを格納す
る２次元画像メモリと、２次元画像メモリの書き込み操
作を制御する画像メモリ書き込み制御回路と、２次元画
像メモリの読み出し操作を制御する画像メモリ読み出し
制御回路と、２次元画像メモリから読み出された画像デ
ータをテレビジョン信号に変換するＮＴＳＣ信号変換回
路と、テレビジョン信号を応用したユーザーインターフ
ェース手段と、ＪＰＥＧ方式画像データ圧縮・伸張手段
とを有する。これにより、コンピュータ等の外部の画像
処理装置を必要とせず、イメージセンサで読み込んだ画
像データを読み込み後、直ちに表示または印刷できる画
像読み取り装置を実現できる。

【０００６】

【発明の実施の形態】本発明の請求項１に記載の発明
は、イメージセンサによる画像入力手段と、画像入力手
段により入力された画像信号のシェーディング補正を行
う画像前処理回路と、画像前処理回路より出力される画
像データを格納する２次元画像メモリと、２次元画像メ
モリの書き込み操作を制御する画像メモリ書き込み制御
回路と、２次元画像メモリの読み出し操作を制御する画
像メモリ読み出し制御回路と、２次元画像メモリから読
み出された画像データをテレビジョン信号に変換するＮ
ＴＳＣ信号変換回路と、テレビジョン信号を応用したユ
ーザーインターフェース手段と、ＪＰＥＧ方式画像デー
タ圧縮・伸張手段とを有する。以上の構成により、イメ
ージセンサから入力された画像データをＮＴＳＣ信号に
変換できる。

【０００７】請求項２に記載の発明では、ＮＴＳＣ信号
変換回路により変換された画像データを、表示あるいは
印刷するための外部装置に接続する接続手段を有する。
これにより、読み取った画像を外部装置に出力できる。

【０００８】請求項３に記載の発明では、外部装置がＮ
ＴＳＣビデオ入力端子を有する。これにより、ＮＴＳＣ
ビデオ入力端子を有する一般家庭用テレビジョンやビデ
オプリンタに読み取った画像を表示あるいは印刷させる
ことが可能になる。

【０００９】請求項４に記載の発明では、画像入力手段
が、光源切替え方式もしくはフィルターオンチップ方式
による密着タイプのカラーイメージセンサである。これ
により、画像データの画像メモリへの書き込みタイミン
グを制御して、両方式のカラーイメージセンサを使用で
きる。

【００１０】請求項５に記載の発明では、画像メモリ書
き込み制御回路が、画像入力手段の解像度を一般家庭用
テレビジョンの走査線の解像度を基準に、低解像度から
高解像度まで調節する。これにより、画像メモリの容量
を有効に使用でき、一般家庭用テレビジョンに画像を表
示した時に解像度の変化で画像の拡大・縮小表示が可能
になる。

【００１１】請求項６に記載の発明では、画像メモリ読
み出し制御回路が、ＮＴＳＣ信号の水平同期信号の１周
期間に、画像メモリ制御回路で決定される１水平走査当
たりの画像データを読み出すに十分な数の読み出しクロ
ックを発生させ、更にＮＴＳＣ信号の偶数、奇数フィー
ルドに対応した読み出し制御を行う。これにより、画像
メモリに格納された画像データのＮＴＳＣのビデオ信号
への変換が可能になる。

【００１２】請求項７に記載の発明では、画像メモリ読
み出し制御回路が、２次元画像メモリの読み出し先頭ア
ドレスをユーザーインターフェース手段を用いて設定す
ることにより、２次元画像メモリの一部の画像データし
か一般家庭用テレビジョンに表示できない場合にも、表
示画像をスクロールさせて画像データ全体を見回し、必
要部分を表示させる。これにより、操作性の良い画像読
み取り装置を提供できる。

【００１３】請求項８に記載の発明では、ユーザーイン
ターフェース手段が、画像入力手段における解像度の調
節、画像データの圧縮・伸張操作、表示画面のスクロー
ル操作及びその他一般的な操作に関する情報をオン・ス
クリーン・ディスプレーコントローラを用い一般家庭用
テレビジョンに表示する。これにより、操作部の液晶デ
ィスプレー等の表示デバイスを削除して装置を小型化
し、且つ操作性の良い装置を提供できる。

【００１４】請求項９に記載の発明では、ＪＰＥＧ方式
画像データ圧縮・伸張手段が、２次元画像メモリの画像
データを色変換した後更にラスタブロック変換し、ＪＰ
ＥＧコーディクＬＳＩにより圧縮し圧縮データの格納用
のＲＡＭに格納する。これにより、大容量のメモリを必
要とせず複数の画像データを装置内部に保存することが
可能になる。

【００１５】請求項１０に記載の発明では、ＪＰＥＧコ
ーディックＬＳＩが圧縮データ格納用のＲＡＭの圧縮デ
ータを伸張し、伸張された画像データはラスタブロック
変換された後更に色変換され２次元画像メモリに転送さ
れる。これにより、圧縮され保存されていた画像データ
を再度ビデオ信号に変換して出力することが可能にな
る。

【００１６】以下、本発明の実施の形態について、図面
を参照しながら説明する。図１および図２は本発明の一
実施の形態における画像読み取り装置のブロック図であ
る。図１および図２において、画像入力手段のうち、１
０はイメージセンサ、２０はイメージセンサ１０が画素
信号Ｓ１を出力するに必要な駆動クロック信号、スター
ト信号、光源１４の点灯制御信号及び電源電圧を供給す
るイメージセンサ駆動回路、３１、３２、３３はイメー
ジセンサからのＲ（赤），Ｇ（緑），Ｂ（青）の信号出
力に対する増幅回路である。

【００１７】４０は画像前処理回路、５０は２次元画像
メモリ、６１、６２、６３は２次元画像メモリ５０に格
納されたＲ，Ｇ，Ｂの各画像データをアナログ信号に変
換するＤ／Ａ変換器、６４はＮＴＳＣ信号の同期信号を
発生するビデオ同期信号発生回路、６５はＤ／Ａ変換器
６１、６２、６３から出力されるＲ，Ｇ，Ｂのアナログ
信号とビデオ同期信号発生回路６４から出力される水
平、垂直の同期信号からＮＴＳＣ信号を生成するＮＴＳ
Ｃエンコーダ、６６はＮＴＳＣエンコーダ６５からのビ
デオ信号とＯＳＤ（オン・スクリーン・デマンド）コン
トローラ７３からのビデオ信号を合成するミックスアン
プ、７０は２次元画像メモリ５０の画像データの書き込
みを制御する画像メモリ書き込み制御回路、７１は２次
元画像メモリ５０からの画像データの読み出しを制御す
る画像メモリ読み出し制御回路である。

【００１８】７２はユーザーインターフェイス手段とし
ての操作パネル、７３は画像読み取り装置の操作を一般
家庭用テレビジョンの画面に表示された文字等の情報に
従って行えるようにするためキャラクター文字等のビデ
オ信号を発生するＯＳＤコントローラ、７４は画像圧縮
・伸張のため画像データをＲＧＢ方式からＹＵＶ方式
へ、あるいはＹＵＶ方式からＲＧＢ方式へとデータ変換
を行う色変換回路、７５は画像圧縮・伸張のため画像デ
ータをラスタスキャン画像データからブロックスキャン
画像データへ、あるいはブロックスキャン画像データか
らラスタスキャン画像データへとデータ変換を行うラス
タブロック変換回路、７６はＪＰＥＧ方式によりカラー
静止画画像データをデータ圧縮、伸張を行うＪＰＥＧコ
ーディックＬＳＩ、７７はＪＰＥＧコーディックＬＳＩ
７６により圧縮された画像データを格納するＲＡＭ、８
０は本画像読み取り装置をコントロールするＭＰＵ（マ
イクロプロセッサ）である。

【００１９】以下、イメージセンサ１０について詳細に
説明する。イメージセンサ１０のセンサチップ１２に
は、光源１４から原稿１６に照射され、押圧板ガラス１
５を通って戻ってくる反射光がレンズアレイ１４で集光
されて結像する。本画像読み取り装置では、イメージセ
ンサ１０はカラーイメージセンサであり、その方式は大
きく光源切換え方式とフィルター・オン・チィップ方式
の２つに分けられるが、イメージセンサ１０から出力さ
れる画素信号Ｓ１はもとよりイメージセンサ駆動回路２
０よりイメージセンサ１０に入力される信号の種類も、
これらの方式のいずれを採用するかによって異なる。

【００２０】まず、光源切換え方式の場合、順次Ｒ，
Ｇ，Ｂの３色の光源を点灯させ各光源点灯時に対する色
毎の画素データが時分割で画素信号Ｓ１として出力され
る。このため、イメージセンサ駆動回路２０にはＲ，
Ｇ，Ｂ３光源の点灯を制御する回路が組み込まれる。ま
た、フィルター・オン・チィップ方式の場合、画像読み
込み時は白色光源が常時点灯となる。そのため、イメー
ジセンサ駆動回路２０には、光源切換え方式のような光
源の点灯制御回路は必要ないが、シェーディング補正の
為の点灯制御回路が必要となる。また、センサ基板１１
からの画素信号は、Ｒ，Ｇ，Ｂ同時に、Ｓ１Ｒ画素信
号、Ｓ１Ｇ画素信号、Ｓ１Ｂ画素信号として並行して出
力される。なお本形態では、イメージセンサ１０からの
画素信号Ｓ１は、Ｒ，Ｇ，Ｂ独立した増幅回路３１、３
２、３３を通り画像前処理回路４０に入力される。

【００２１】次に、画像前処理回路について図３を参照
して説明する。図３は本発明の一実施の形態における画
像前処理回路の詳細構造を示すブロック図である。図３
において、４４は入力される画素信号にクランプをかけ
るクランプ回路、４５はＡ／Ｄ変換器、４６はイメージ
センサ１０の各画素毎の出力特性のばらつきを補正する
シェーディング補正回路、４７はイメージセンサ１０の
出力特性に任意のガンマ特性を付加するガンマ補正回
路、４８はシェーディング補正時の演算処理のために画
像データの格納場所として必要となるＲＡＭ、４９はＭ
ＰＵインターフェースである。

【００２２】ＭＰＵインターフェース４９は、ＭＰＵ８
０が制御するバスに接続され、ＭＰＵ８０からの指示に
よりクランプ回路４４のクランプ位置やガンマ補正回路
のガンマ補正値が設定される。なお、画像前処理回路４
０は、図３に示したＲ回路４１と同様のブロックが３個
並列に配置されてなり、Ｒ，Ｇ，Ｂの画素信号に対し、
これらのブロックにより内部処理の行われてＲ画像デー
タ、Ｇ画像データ、Ｂ画像データが出力される。

【００２３】ここで注意すべきことは、フィルター・オ
ン・チィップ方式のイメージセンサ１０の場合は、画像
前処理回路４０の画素信号入力時よりＲ，Ｇ，Ｂの系は
独立しているのに対し、光源切換え方式のイメージセン
サの場合は、時分割でＲ，Ｇ，Ｂそれぞれに分離独立し
てはいるが、画像前処理回路４０のＲ回路４１、Ｇ回路
４２、Ｂ回路４３の各ブロックには同一の信号が入力さ
れる。光源切換え方式のイメージセンサを使用した場合
にＲ，Ｇ，Ｂの系が完全に分離されるのは、２次元画像
メモリ５０においてである。図２において、５１、５
２、５３はそれぞれＲ，Ｇ、Ｂの画像データを格納する
ための２次元画像メモリで、本実施の形態ではデュアル
ポート構成のＲＡＭとしている。画像メモリ書き込み制
御回路７０からのアドレス信号とライトコントロール信
号により、入力ポートの画像データは２次元画像メモリ
５０に書き込まれる。

【００２４】次に、画像メモリ書き込み制御回路７０に
ついて図４を参照して説明する。図４は本発明の一実施
の形態における書き込み制御回路の詳細構造を示すブロ
ック図である。図４において、７０１、７０２、７０３
はＭＰＵ８０のバスに接続されたプログラマブルカウン
タ、７０４は２次元画像メモリ５０の書き込みイネーブ
ル信号を生成する書き込みイネーブル信号生成回路、７
０５は２次元画像メモリ５０のアドレス信号を生成する
アドレスカウンタである。

【００２５】プログラマブルカウンタ７０１は、バスを
通じて設定された分周比でセンサ駆動クロックを分周し
書き込みクロック信号を生成する。例えば分周比が１：
１の場合は、イメージセンサ１０からの画素データは落
ちなく２次元画像メモリ５０に書き込まれるが、分周比
が１：２の場合は、イメージセンサ１０からの画像デー
タは１つおきに２次元画像メモリ５０に書き込まれる。
この場合、読み取り画像の解像度としては、イメージセ
ンサの解像度の１／２となるが、本画像読み取り装置の
外部装置であるところの一般家庭用テレビジョンの表示
解像度を考えると、１：１でイメージセンサ１０からの
画像データを２次元画像メモリ５０に書き込むことはそ
れほど意味のあることではなく、それよりも解像度を調
節しながら２次元画像メモリ５０のメモリ容量を有効に
使用することが大事なこととなる。

【００２６】プログラマブルカウンタ７０２は、バスを
通じてカウント数を設定しセンサ駆動クロックをカウン
トすることによりイメージセンサ１０の主走査方向にお
ける画素データの書き込み有効エリアを任意に設定でき
る。またプログラマブルカウンタ７０３は、同じくバス
を通じてカウント数を設定し、図１に示したロータリー
エンコーダ１７からのクロックをカウントすることによ
り、イメージセンサ１０の副走査方向における画素デー
タの書き込み有効エリアを任意に設定できる。

【００２７】書き込みイネーブル信号生成回路７０４
は、プログラマブルカウンタ７０２、７０３からの出力
信号とスタート信号により、２次元画像メモリ５０の書
き込みイネーブル信号を生成する。この書き込みイネー
ブル信号により、光源切換え方式のイメージセンサから
の時分割Ｒ，Ｇ，Ｂの画像データは、完全に分離されて
それぞれの２次元画像メモリ５１、５２、５３に書き込
まれる。アドレスカウンタ７０５は、書き込みクロック
信号と書き込みイネーブル信号とのＡＮＤをとることで
得られるクロックをカウントすることにより、メモリ書
き込み時のアドレス信号を生成する。

【００２８】次に、画像メモリ読み出し制御回路につい
て、図５を参照して説明する。図５は本発明の一実施の
形態における読み出し制御回路の詳細構造を示すブロッ
ク図である。図５において、７１０は図２に示したビデ
オ同期信号発生回路６４で生成される水平同期信号の垂
直帰線消去部分の等化パルス、垂直同期パルス、水平同
期パルス部分を消去して水平周期（Ｈ）のパルスのみを
選別する水平同期信号選別回路、７１１はＭＰＵ８０の
バスに接続されたプログラマブルカウンタ、７１２、７
１３は同じくバスに接続されたアドレスカウンタ、７１
４はＰＬＬ（ＰｈａｓｅＬｏｃｋｅｄＬｏｏｐ）、
７１５はアドレスカウンタ７１２、７１３の出力を加算
し２次元画像メモリ５０の読み出し時のアドレス信号を
生成する加算器である。

【００２９】ＰＬＬ７１４は、プログラマブルカウンタ
７１１がバスを通じてＭＰＵ８０から設定された数だけ
水平同期信号の１Ｈ区間を等分割するクロックを発生す
る。すなわち例えば、プログラマブルカウンタに６００
が設定されればＰＬＬ７１４は、周期が１Ｈ／６００の
クロックを発生し、これが２次元画像メモリ５０から画
像データを読み出す読み出しクロックとなる。

【００３０】アドレスカウンタ７１２、７１３に対し
て、それぞれ読み出しクロック信号、水平同期信号選別
回路７１０の出力信号がクロックに入力され、さらにそ
れぞれ水平同期信号選別回路７１０の出力信号、垂直同
期信号がカウンタのリセットに入力される。またアドレ
スカウンタ７１２、７１３は、カウント開始時にバスを
通じて送られてきたデータがカウント初期値としてリセ
ット後毎回設定される。

【００３１】次に、画像データをＮＴＳＣ信号に変換す
るための２次元画像メモリ５０からの画像データの読み
出し順序について、図６〜図８を参照して説明する。こ
こで、図６は本発明の一実施の形態におけるＮＴＳＣの
インタレース走査の説明図、図７は本発明の一実施の形
態における水平同期信号選別回路の出力波形図、図８は
本発明の一実施の形態における２次元画像メモリに格納
される画像データの配列図である。

【００３２】このうち、図６には、ＮＴＳＣ方式のイン
タレース走査の各水平走査の位置関係を示している。走
査画面は５２５本の水平走査で構成され、またそれらは
第１、第２の２つのフィールドに分割される。図７で
は、図５の水平同期信号選別回路７１０の出力信号を示
し、各水平周期と図６の水平走査位置とを対応させてい
る。

【００３３】図８には、図２の２次元画像メモリ５０に
格納された画像データの配列を、図６のＮＴＳＣ信号の
走査に合わせて示している。ここでＲ，Ｇ，Ｂの各色の
画像データの配列は、図８と同じである。また本実施の
形態では、水平方向の６００個の画像データは、イメー
ジセンサ１０の１ライン走査によるものとする。

【００３４】まず加算器７１５は、図７の垂直帰線消去
部分にある垂直同期信号でもってアドレスカウンタ７１
２、７１３から送られたカウントデータにより図８の先
頭アドレスＡを発生し、２次元画像メモリにアドレス信
号として送る。ここでのアドレスカウンタ７１２、７１
３のデータは、バスを通じてあらかじめ送られたもので
ある。更に先頭アドレスＢ用のデータについても同様に
送られている。

【００３５】アドレス信号は、図７の２６３’の水平周
期間の読み出しクロック信号毎に１増加し、また水平周
期当たりの読み出しクロック数は、前述の通り、イメー
ジセンサ１０の１ライン当たりの画像データに合わせて
設定されているため、２６３’の水平周期が終わると図
８の２６３’の行のデータが読み出される。そして、次
の水平周期でアドレス信号は、２６４の行の左端データ
に対するアドレスになるようにアドレスカウンタ７１
２、７１３、加算器７１５は働き、図７の２６４の水平
周期でアドレスＣを先頭とする６００個の画像データが
読み出される。以後、５２５行まで同様の動作を繰り返
した後、次の垂直同期信号により先頭アドレスＢが加算
器７１５より出力される。

【００３６】１行の６００個の画像データは、図７の水
平周期間１の読み出しクロックにより読み出される。そ
して、前フィールド時と同等の走査を繰り返し、２、３
・・・、２６１、２６２行の画像データが読み出され
る。画像メモリ読み出し制御回路７１は、上述した２フ
ィールドの画像データの読み出し走査を繰り返すこと
で、ＮＴＳＣ方式の走査に対応した、２次元画像メモリ
からの画像データの読み出しを可能にする。

【００３７】次に、Ｄ／Ａ変換器６１、６２、６３、ビ
デオ同期信号発生回路６４、ＮＴＳＣエンコーダ６５に
ついて説明する。Ｄ／Ａ変換器６１、６２、６３は、ビ
デオ同期信号発生回路６４が発生する水平、垂直の同期
信号に同期して、２次元画像メモリ５０より読み出され
るＲ，Ｇ，Ｂの各画像データをアナログ信号に変換す
る。変換されたＲ，Ｇ，Ｂのアナログ信号は、ＮＴＳＣ
エンコーダ６５で水平、垂直の同期信号と合成されＮＴ
ＳＣ信号となる。このＮＴＳＣ信号は、ミックスアンプ
６６でＯＳＤコントローラ７３からの出力と合成され最
終的なビデオ信号となる。

【００３８】次に、操作パネル７２、ＯＳＤコントロー
ラ７３について説明する。操作パネル７２は、ユーザー
インターフェースであり、例えばイメージセンサ１０の
画像読み取り解像度の設定、またはＲＡＭ７７に格納さ
れた複数の圧縮画像データの内、画像伸張操作を行い再
度外部装置へ出力するもの選択等の操作を行うためのス
イッチが用意されている。しかし上述したような操作に
は、ユーザーの設定内容等を表示する液晶ディスプレー
等の表示デバイスが必要になる。そこで、ＯＳＤコント
ローラ７３のキャラクター文字のビデオ信号出力機能を
応用し、ユーザーの設定内容等の情報を、本画像読み取
り装置に接続された一般家庭用テレビジョンに表示させ
ることで、表示デバイスを不要にする。液晶ディスプレ
ー等の表示デバイスを不要にすることで、画像読み取り
装置の外観をコンパクトに設計することができる。

【００３９】操作パネル７２とＯＳＤコントローラ７３
の制御は、共に接続されたバスを通じてＭＰＵ８０によ
り行われる。ＭＰＵ８０は、操作パネル７２の操作され
たスイッチを判断し、そのスイッチが操作された場合の
処理を実行するとともに、ＯＳＤコントローラ７３に対
しビデオ信号として出力するキャラクター文字を指示す
る。ＯＳＤコントローラ７３からのビデオ信号は、ミッ
クスアンプ６６でＮＴＳＣエンコーダで生成された画像
データのビデオ信号と合成され、本画像読み取り装置に
接続された一般家庭用テレビジョンに表示される。ユー
ザーは、表示された情報をもとに操作パネル７２のスイ
ッチ操作を終了あるいは継続する。継続する場合、スイ
ッチ操作毎に表示される情報はスイッチ操作に従い変化
し、その変化をユーザーは確認しながら本画像読み取り
装置に対する設定を行う。

【００４０】次に、ＪＰＥＧ方式画像圧縮・伸張回路に
ついて、まず圧縮時の動作について説明する。操作パネ
ル７２を介してユーザーより画像圧縮の指示があると、
ＭＰＵ８０の制御により２次元画像メモリ５０に格納さ
れたＲ，Ｇ，Ｂの各画像データは、画像メモリ読み出し
制御回路７１により読み出され、色変換回路７４に入力
される。ここでの画像メモリ読み出し制御回路７１の動
作は、上述した画像データのビデオ信号への変換時の動
作とは異なり、その切換えは、ＭＰＵ８０の制御によ
る。

【００４１】色変換回路７４に入力されたＲ，Ｇ，Ｂの
画像データは、輝度、色差分離で表現される色信号画像
データＹＵＶデータに変換される。ここで、ＲＧＢデー
タからＹＵＶデータに変換するのは、ＪＰＥＧ方式によ
る画像データの圧縮率を向上させるためである。色変換
回路７４より出力されたＹＵＶデータは、ラスタブロッ
ク変換回路７５においてラスタスキャン画像データから
ブロックスキャン画像データに変換される。ここで、ラ
スタスキャン画像データからブロックスキャン画像デー
タに変換するのは、ＪＰＥＧコーディックＬＳＩ７６が
ＤＣＴ（ＤｉｓｃｒｅｔｅＣｏｓｉｎｅＴｒａｎｓ
ｆｏｒｍ）演算を行うためにブロックスキャン画像デー
タでの入力が必要なためである。ラスタブロック変換回
路７５より出力されたブロックスキャン画像データは、
ＪＰＥＧコーディックＬＳＩ７６により圧縮され、ＲＡ
Ｍ７７に格納される。

【００４２】次に、伸張時の動作について説明する。操
作パネル７２を介してユーザーより画像伸張の指示があ
ると、ＭＰＵ８０の制御により、ユーザーが指定した圧
縮データがＲＡＭ７７より読み出されＪＰＥＧコーディ
ックＬＳＩ７６に入力される。ＪＰＥＧコーディックＬ
ＳＩ７６は、入力された画像データを伸張し、ブロック
スキャン画像データに変換しラスタブロック変換回路７
５に入力する。ラスタブロック変換回路７５は、入力さ
れたブロックスキャン画像データをラスタスキャン画像
データに変換し、色変換回路７４に入力する。

【００４３】ここで、色変換回路７４に入力された画像
データは、上述したＹＵＶデータであるため、更に色変
換回路７４においてＲＧＢデータに変換後、２次元画像
メモリ５０に書き込まれる。ここでの画像メモリ書き込
み制御回路７０の動作は、上述した画像前処理回路４０
から２次元画像メモリ５０への書き込み動作とは異な
り、その切換えはＭＰＵ８０の制御による。２次元画像
メモリ５０に再度書き込まれた画像データは、画像メモ
リ読み出し制御回路７１のビデオ信号への変換時の動作
により読み出され、上述したビデオ信号への変換操作に
よりビデオ信号として外部装置に出力される。

【００４４】以上説明したように本実施の形態によれ
ば、イメージセンサ１０から入力された画像データをＮ
ＴＳＣのビデオ信号に変換でき、コンピュータの介在無
しに画像を一般家庭用テレビジョンまたはビデオプリン
タ等のビデオ入力端子を持った外部装置に直接に表示ま
たは印刷させることが可能になる。また画像信号とＯＳ
Ｄコントローラ７３からの信号を合成して外部装置に出
力でき、画像を見ながらの表示エリアの設定等の操作が
可能になる。更に、イメージセンサ１０から入力された
画像データは、圧縮後内部メモリに保存されることによ
り、大容量のメモリを必要とせず複数の画像データの保
存が可能になる。また圧縮保存された画像データは伸張
され再表示が可能になる。

【００４５】

【発明の効果】本発明によれば、イメージセンサから入
力された画像データをＮＴＳＣのビデオ信号に変換する
ことで、読み取った画像を一般家庭用テレビジョンまた
はビデオプリンタ等のビデオ入力端子を持った外部装置
に直接に表示または印刷させることができる。これによ
り、コンピュータ等の外部処理装置の介在を不要とし、
読み取りから表示までの時間を短縮し、更に装置自体を
コンパクトにし持ち運びも可能になる。また、イメージ
センサの読み取りの解像度が調整できることにより原稿
に合わせて最適な解像度を選択できる。

【００４６】また画像信号とＯＳＤコントローラからの
信号を合成して外部装置に出力することで、画像を見な
がらの表示エリアの設定等の操作が可能になり操作性の
向上が図れる。更に、装置自体に液晶ディスプレー等の
表示部を設ける必要がなく小型化が図れる。

【００４７】またイメージセンサから入力された画像デ
ータは、圧縮して内部メモリに保存し、再表示時には伸
張することで大容量のメモリを必要とせず複数個の画像
データを読み取り装置内部に保持することが可能とな
る。

【図面の簡単な説明】

【図１】本発明の一実施の形態における画像読み取り装
置のブロック図

【図２】本発明の一実施の形態における画像読み取り装
置のブロック図

【図３】本発明の一実施の形態における画像前処理回路
の詳細構造を示すブロック図

【図４】本発明の一実施の形態における書き込み制御回
路の詳細構造を示すブロック図

【図５】本発明の一実施の形態における読み出し制御回
路の詳細構造を示すブロック図

【図６】本発明の一実施の形態におけるＮＴＳＣのイン
タレース走査の説明図

【図７】本発明の一実施の形態における水平同期信号選
別回路の出力波形図

【図８】本発明の一実施の形態における２次元画像メモ
リに格納される画像データの配列図

【符号の説明】

１０イメージセンサ３０増幅回路４０画像前処理回路５０２次元画像メモリ６５ＮＴＳＣエンコーダ７０画像メモリ書き込み制御回路７１画像メモリ読み出し制御回路７２操作パネル７３ＯＳＤコントローラ７６ＪＰＥＧコーディックＬＳＩ

Claims

【特許請求の範囲】

【請求項１】イメージセンサによる画像入力手段と、前
記画像入力手段により入力された画像信号のシェーディ
ング補正を行う画像前処理回路と、前記画像前処理回路
より出力される画像データを格納する２次元画像メモリ
と、前記２次元画像メモリの書き込み操作を制御する画
像メモリ書き込み制御回路と、前記２次元画像メモリの
読み出し操作を制御する画像メモリ読み出し制御回路
と、前記２次元画像メモリから読み出された画像データ
をテレビジョン信号に変換するＮＴＳＣ信号変換回路
と、テレビジョン信号を応用したユーザーインターフェ
ース手段と、ＪＰＥＧ方式画像データ圧縮・伸張手段と
を有することを特徴とする画像読み取り装置。
【請求項２】前記ＮＴＳＣ信号変換回路により変換され
た画像データを、表示あるいは印刷するための外部装置
に接続する接続手段を有することを特徴とする請求項１
記載の画像読み取り装置。
【請求項３】前記外部装置は、ＮＴＳＣビデオ入力端子
を有することを特徴とする請求項２記載の画像読み取り
装置。
【請求項４】前記画像入力手段は、光源切替え方式もし
くはフィルターオンチップ方式による密着タイプのカラ
ーイメージセンサであることを特徴とする請求項１記載
の画像読み取り装置。
【請求項５】前記画像メモリ書き込み制御回路は、前記
画像入力手段の解像度を一般家庭用テレビジョンの走査
線の解像度を基準に、低解像度から高解像度まで調節す
ることを特徴とする請求項１記載の画像読み取り装置。
【請求項６】前記画像メモリ読み出し制御回路は、ＮＴ
ＳＣ信号の水平同期信号の１周期間に、前記画像メモリ
制御回路で決定される１水平走査当たりの画像データを
読み出すに十分な数の読み出しクロックを発生させ、更
にＮＴＳＣ信号の偶数、奇数フィールドに対応した読み
出し制御を行うことを特徴とする請求項１記載の画像読
み取り装置。
【請求項７】前記画像メモリ読み出し制御回路は、前記
２次元画像メモリの読み出し先頭アドレスを前記ユーザ
ーインターフェース手段を用いて設定することにより、
前記２次元画像メモリの一部の画像データしか一般家庭
用テレビジョンに表示できない場合にも、表示画像をス
クロールさせて画像データ全体を見回し、必要部分を表
示させることを特徴とする請求項１記載の画像読み取り
装置。
【請求項８】前記ユーザーインターフェース手段は、前
記画像入力手段における解像度の調節、画像データの圧
縮・伸張操作、表示画面のスクロール操作に関する情報
をオン・スクリーン・ディスプレーコントローラを用い
一般家庭用テレビジョンに表示することを特徴とする請
求項５記載の画像読み取り装置。
【請求項９】前記ＪＰＥＧ方式画像データ圧縮・伸張手
段は、前記２次元画像メモリの画像データを色変換した
後、ラスタブロック変換し、ＪＰＥＧコーディクＬＳＩ
により圧縮し圧縮データの格納用のＲＡＭに格納するこ
とを特徴とする請求項１記載の画像読み取り装置。
【請求項１０】前記ＪＰＥＧコーディックＬＳＩは、前
記ＲＡＭの圧縮データを伸張し、伸張された画像データ
はラスタブロック変換された後色変換され、前記２次元
画像メモリに転送されることを特徴とする請求項９記載
の画像読み取り装置。